JPH03169049A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH03169049A JPH03169049A JP1310117A JP31011789A JPH03169049A JP H03169049 A JPH03169049 A JP H03169049A JP 1310117 A JP1310117 A JP 1310117A JP 31011789 A JP31011789 A JP 31011789A JP H03169049 A JPH03169049 A JP H03169049A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- cavity
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000010354 integration Effects 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 239000010408 film Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000013039 cover film Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000001015 abdomen Anatomy 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に、冗長回路等に用
いられるプログラマブルヒューズの構造に関する。
いられるプログラマブルヒューズの構造に関する。
従来、半導体集積回路に設けられるプログラマブルヒュ
ーズは、第４図（ａ），（ｂ）に示すように、半導体基
板１０に設けられた絶縁膜５上に導電体からなるヒュー
ズ２を形成し、両端に電極３Ａ，３Ｂを形成し、検出用
回路に接続していた。そしてこのヒューズ２にレーザ光
を照射し、破壊することによりプログラムしていた。
ーズは、第４図（ａ），（ｂ）に示すように、半導体基
板１０に設けられた絶縁膜５上に導電体からなるヒュー
ズ２を形成し、両端に電極３Ａ，３Ｂを形成し、検出用
回路に接続していた。そしてこのヒューズ２にレーザ光
を照射し、破壊することによりプログラムしていた。
上述した従来の半導体集積回路のプログラマブルヒュー
ズは、絶縁膜上に形成された導体をヒューズとし、レー
ザ光を照射する事により破壊して、プログラムしている
ので、ヒューズとなる導体がプログラム時に周囲に飛び
散る。
ズは、絶縁膜上に形成された導体をヒューズとし、レー
ザ光を照射する事により破壊して、プログラムしている
ので、ヒューズとなる導体がプログラム時に周囲に飛び
散る。
この為に、ヒューズの周囲を空ける必要があり、集積度
の低下を招いていた。又、飛び散った導体が他の部分を
ショートさせたり、一部残った導体の為完全にオーブン
とならないなど信頼性の低下の要因となっていた。更に
、ヒューズの下層の絶縁膜にレーザ光照射時に損傷を与
え、その下の半導体素子に悪影響を与えるといった問題
があった。
の低下を招いていた。又、飛び散った導体が他の部分を
ショートさせたり、一部残った導体の為完全にオーブン
とならないなど信頼性の低下の要因となっていた。更に
、ヒューズの下層の絶縁膜にレーザ光照射時に損傷を与
え、その下の半導体素子に悪影響を与えるといった問題
があった。
上述した従来の半導体集積回路のプログラマブルヒュー
ズに対し、本発明は、ヒューズの下部が空洞となってい
るという相違点を有する。
ズに対し、本発明は、ヒューズの下部が空洞となってい
るという相違点を有する。
第１の本発明の半導体集積回路は、半導体基板上に設け
られた絶縁膜と、この絶縁膜上に設けられたヒューズと
、このヒューズの下部に設けられた空洞とを含むもので
ある。
られた絶縁膜と、この絶縁膜上に設けられたヒューズと
、このヒューズの下部に設けられた空洞とを含むもので
ある。
第２の本発明の半導体集積回路は、半導体基板上に設け
られた絶縁膜と、この絶縁膜上に設けられたヒューズと
、このヒューズの下部に設けられた空洞と、前記絶縁腹
中に設けられ前記空洞の側面に一部露出した２本の電極
とを含むものである。
られた絶縁膜と、この絶縁膜上に設けられたヒューズと
、このヒューズの下部に設けられた空洞と、前記絶縁腹
中に設けられ前記空洞の側面に一部露出した２本の電極
とを含むものである。
次に、本発明について図面を参照して説明する。
第１図（ａ），（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図であり、特に平面図はカバー膜を
除いた場合を示している。
及びＡ−Ａ’線断面図であり、特に平面図はカバー膜を
除いた場合を示している。
第１図（ａ），（ｂ）において、半導体基板１０上に設
けられたＳｉ０２等からなる絶縁膜５の上面にはポリシ
リコンからなるヒューズ２が設けられており、このヒュ
ーズ２の下部の絶縁膜５には空洞１が設けられている。
けられたＳｉ０２等からなる絶縁膜５の上面にはポリシ
リコンからなるヒューズ２が設けられており、このヒュ
ーズ２の下部の絶縁膜５には空洞１が設けられている。
ヒューズ２の大きさは、例えば長さ６μｍ，幅２μｍ，
厚さ０．５μｍであり、空洞１の深さは０．５μｍ，大
きさは６×６μｍ２である。なお３Ａ，３Ｂは検出回路
へ引き出す為の電極である。
厚さ０．５μｍであり、空洞１の深さは０．５μｍ，大
きさは６×６μｍ２である。なお３Ａ，３Ｂは検出回路
へ引き出す為の電極である。
このように構成された第１の実施例においては、プログ
ラマブルヒューズの下部は空洞となっている為、レーザ
光でヒューズ２を破壊するとき、絶縁膜５に与える損傷
は小となり、又、ヒューズの一部が残る事もなくなる。
ラマブルヒューズの下部は空洞となっている為、レーザ
光でヒューズ２を破壊するとき、絶縁膜５に与える損傷
は小となり、又、ヒューズの一部が残る事もなくなる。
第２図（ａ）．（ｂ）は本発明の第２の実施例の平面図
及びＢ−Ｂ’線断面図である。
及びＢ−Ｂ’線断面図である。
第２図（ａ），（ｂ）において、ｌはヒューズ下部に形
戒された空洞で、深さ０．５μｍ，大きさは６×６μｍ
２ ２Ａはヒューズとなる低融点く約５００〜６００′
Ｃ）のＡｕＳｉ共晶合金であり、長さ６μｍ，幅２μｍ
，厚さ０．５μｍ、６Ａ，６Ｂは空洞１の側面に一部露
出した下部電極であり、検出回路に接続されている。
戒された空洞で、深さ０．５μｍ，大きさは６×６μｍ
２ ２Ａはヒューズとなる低融点く約５００〜６００′
Ｃ）のＡｕＳｉ共晶合金であり、長さ６μｍ，幅２μｍ
，厚さ０．５μｍ、６Ａ，６Ｂは空洞１の側面に一部露
出した下部電極であり、検出回路に接続されている。
非プログラム時には、下部電極６Ａ，６Ｂ間はオープン
であるが、プログラムする時に低出力のレーザ光を低融
点のヒューズ２Ａに照射して融かす．この融けた金属は
下部の空洞に落ち、下部電極６Ａ，６Ｂ間をショートさ
せる。
であるが、プログラムする時に低出力のレーザ光を低融
点のヒューズ２Ａに照射して融かす．この融けた金属は
下部の空洞に落ち、下部電極６Ａ，６Ｂ間をショートさ
せる。
このように第２の実施例においては、レーザの出力を低
くすることができるために、溶融時ヒューズは飛び散る
ことはなく、更に下部の絶縁膜５との間に空洞１がある
ため、レーザ光により絶縁膜５やその下の素子が損傷を
受けることはない。
くすることができるために、溶融時ヒューズは飛び散る
ことはなく、更に下部の絶縁膜５との間に空洞１がある
ため、レーザ光により絶縁膜５やその下の素子が損傷を
受けることはない。
このため、ヒューズ２人の周囲を小さくできることによ
り集積度及び集積回路の信頼性を向上させる事ができる
。
り集積度及び集積回路の信頼性を向上させる事ができる
。
第３図（ａ），（ｂ）は本発明の第３の実施例の平面図
及びｃ−ｃ’線断面図である。
及びｃ−ｃ’線断面図である。
第３図（ａ），（ｂ）において、■はヒューズ下部に形
成された空洞で、深さ０．５μｍ，大きさは６×６μｍ
２ ２Ｂはヒューズとなる低融点（約５００〜６００℃
）の金属であり、長さ６μｍ，幅２１ｔｍ，厚さ０．５
μｍ、６Ａ，６Ｂは空洞に一部露出した電極であり、７
Ａ，７Ｂはヒューズ２Ｂの両端に形或された取り出しの
為の上部電極である。そしてこれら電極６Ａ，６Ｂ及び
７Ａ，７Ｂは検出回路に接続されている。
成された空洞で、深さ０．５μｍ，大きさは６×６μｍ
２ ２Ｂはヒューズとなる低融点（約５００〜６００℃
）の金属であり、長さ６μｍ，幅２１ｔｍ，厚さ０．５
μｍ、６Ａ，６Ｂは空洞に一部露出した電極であり、７
Ａ，７Ｂはヒューズ２Ｂの両端に形或された取り出しの
為の上部電極である。そしてこれら電極６Ａ，６Ｂ及び
７Ａ，７Ｂは検出回路に接続されている。
非プログラム時には、下部電極６Ａ，６Ｂ間はオープン
であり、上部電極７Ａ，７Ｂ間はショートである。第３
の実施例においてもプログラム時には、低出力のレーザ
光をヒューズ２Ｂに照射して溶かし、下部の空洞１に溶
けた金属を落とす事により、下部電極６Ａ，６Ｂ間をシ
ョートさせ、上部電ｆｆ：７Ａ，７Ｂ間をオープンとす
る。
であり、上部電極７Ａ，７Ｂ間はショートである。第３
の実施例においてもプログラム時には、低出力のレーザ
光をヒューズ２Ｂに照射して溶かし、下部の空洞１に溶
けた金属を落とす事により、下部電極６Ａ，６Ｂ間をシ
ョートさせ、上部電ｆｆ：７Ａ，７Ｂ間をオープンとす
る。
本第３の実施例においては、第２の実施例の利点の他に
、下部電極６Ａ，６Ｂ間と上部電極７Ａ，７Ｂ間とで相
補的な出力が得られる為に、製造時のごみやきす等によ
り、ヒューズ２Ｂがなくなる等の状態になってもその状
態を検出できるため、プログラミングヒューズの信頼性
をさらに向上させる事ができる。
、下部電極６Ａ，６Ｂ間と上部電極７Ａ，７Ｂ間とで相
補的な出力が得られる為に、製造時のごみやきす等によ
り、ヒューズ２Ｂがなくなる等の状態になってもその状
態を検出できるため、プログラミングヒューズの信頼性
をさらに向上させる事ができる。
以上説明したように本発明は、半導体基板の絶縁膜上に
設けられたヒューズの下部に空洞を形或する事により、
レーザ光照射によりヒューズを溶した場合、ヒューズの
残りがなく、また絶縁膜への損傷も少なくできるため、
半導体集積回路の信頼性及び集積度の向上を図ることが
できるという効果がある。
設けられたヒューズの下部に空洞を形或する事により、
レーザ光照射によりヒューズを溶した場合、ヒューズの
残りがなく、また絶縁膜への損傷も少なくできるため、
半導体集積回路の信頼性及び集積度の向上を図ることが
できるという効果がある。
第１図（ａ），（ｂ）〜第３図（ａ），（ｂ）は本発明
の第１〜第３の実施例の平面図及び断面図、第４図（ａ
），（ｂ）は従来例の平面図及び断面図である． １・・・空洞、２．２Ａ，２Ｂ・・・ヒューズ、３Ａ，
３Ｂ・・・電極、４・・・カバー膜、５・・・絶縁膜、
６Ａ，６Ｂ・・・下部電極、７Ａ，７Ｂ・・・上部電極
、８・・・コンタクト、１０・・・半導体基板。
の第１〜第３の実施例の平面図及び断面図、第４図（ａ
），（ｂ）は従来例の平面図及び断面図である． １・・・空洞、２．２Ａ，２Ｂ・・・ヒューズ、３Ａ，
３Ｂ・・・電極、４・・・カバー膜、５・・・絶縁膜、
６Ａ，６Ｂ・・・下部電極、７Ａ，７Ｂ・・・上部電極
、８・・・コンタクト、１０・・・半導体基板。
Claims (2)
- （１）半導体基板上に設けられた絶縁膜と、この絶縁膜
上に設けられたヒューズと、このヒューズの下部に設け
られた空洞とを含むことを特徴とする半導体集積回路。 - （２）半導体基板上に設けられた絶縁膜と、この絶縁膜
上に設けられたヒューズと、このヒューズの下部に設け
られた空洞と、前記絶縁膜中に設けられ前記空洞の側面
に一部露出した２本の電極とを含むことを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310117A JPH03169049A (ja) | 1989-11-28 | 1989-11-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1310117A JPH03169049A (ja) | 1989-11-28 | 1989-11-28 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03169049A true JPH03169049A (ja) | 1991-07-22 |
Family
ID=18001383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1310117A Pending JPH03169049A (ja) | 1989-11-28 | 1989-11-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03169049A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183109A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | トリミング素子 |
| EP1032040A2 (en) * | 1999-02-26 | 2000-08-30 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6210995B1 (en) | 1999-09-09 | 2001-04-03 | International Business Machines Corporation | Method for manufacturing fusible links in a semiconductor device |
| JP2006041257A (ja) * | 2004-07-28 | 2006-02-09 | Ricoh Co Ltd | 半導体装置 |
| JP2008300375A (ja) * | 2007-05-29 | 2008-12-11 | Seiko Instruments Inc | 半導体装置 |
| EP4369397A1 (en) * | 2022-11-14 | 2024-05-15 | GLOBALFOUNDRIES Singapore Pte. Ltd. | Electronic fuses with an airgap under the fuse link |
-
1989
- 1989-11-28 JP JP1310117A patent/JPH03169049A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183109A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | トリミング素子 |
| EP1032040A2 (en) * | 1999-02-26 | 2000-08-30 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6268638B1 (en) | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| EP1032040A3 (en) * | 1999-02-26 | 2001-11-21 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6566238B2 (en) | 1999-02-26 | 2003-05-20 | Infineon Technologies Ag | Metal wire fuse structure with cavity |
| US6210995B1 (en) | 1999-09-09 | 2001-04-03 | International Business Machines Corporation | Method for manufacturing fusible links in a semiconductor device |
| JP2006041257A (ja) * | 2004-07-28 | 2006-02-09 | Ricoh Co Ltd | 半導体装置 |
| JP2008300375A (ja) * | 2007-05-29 | 2008-12-11 | Seiko Instruments Inc | 半導体装置 |
| EP4369397A1 (en) * | 2022-11-14 | 2024-05-15 | GLOBALFOUNDRIES Singapore Pte. Ltd. | Electronic fuses with an airgap under the fuse link |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521971B2 (en) | Metal fuse in copper dual damascene | |
| US4503315A (en) | Semiconductor device with fuse | |
| US5827759A (en) | Method of manufacturing a fuse structure | |
| JPH01169942A (ja) | 半導体装置 | |
| US4219827A (en) | Integrated circuit with metal path for reducing parasitic effects | |
| JPH03169049A (ja) | 半導体集積回路 | |
| JP2001230325A (ja) | メタルヒューズ、その製造方法及びマスク | |
| JPS5989434A (ja) | 半導体装置 | |
| JPS6084837A (ja) | 半導体集積回路装置 | |
| JPS62169348A (ja) | 半導体装置 | |
| JPS6122652A (ja) | 半導体装置 | |
| JPS63198354A (ja) | 半導体装置 | |
| JPH0760853B2 (ja) | レ−ザ・ビ−ムでプログラムし得る半導体装置と半導体装置の製法 | |
| JPH06120349A (ja) | 半導体装置の製造方法 | |
| JPS6091654A (ja) | 半導体装置におけるレ−ザトリム用ヒユ−ズ | |
| JP2833275B2 (ja) | 半導体装置 | |
| JPS61110447A (ja) | 半導体装置 | |
| JPH09306911A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0350756A (ja) | 半導体集積回路の製造方法 | |
| JPH03114229A (ja) | 半導体装置の製造方法 | |
| JPH02296361A (ja) | 半導体集積回路 | |
| JPS60134437A (ja) | ヒユ−ズ装置およびその製造方法 | |
| JPH0346256A (ja) | 半導体装置 | |
| JPS63260149A (ja) | 半導体装置 | |
| JP2000349155A (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 |