JPH09306911A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JPH09306911A JPH09306911A JP8119307A JP11930796A JPH09306911A JP H09306911 A JPH09306911 A JP H09306911A JP 8119307 A JP8119307 A JP 8119307A JP 11930796 A JP11930796 A JP 11930796A JP H09306911 A JPH09306911 A JP H09306911A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- pair
- conductor pattern
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
- H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 一旦形成した配線を変更することのできる半
導体装置の製造方法および半導体装置に関し、同一層内
での分離された配線を容易に接続する事のできる半導体
装置の製造方法を提供する。 【解決手段】 同一層内で互いに近接配置され、かつ電
気的に分離された一対の配線と、一対の配線と同一層内
で一対の配線に近接配置された導電体のパターンとを有
する配線構造を備えた半導体装置構造を準備する工程
と、導電体パターンに導電体を溶融、蒸発させるのに十
分な強度の光を照射し、導電体を溶融、蒸発させ、堆積
した飛散物によって一対の配線を短絡する工程とを有す
る半導体装置の製造方法。
導体装置の製造方法および半導体装置に関し、同一層内
での分離された配線を容易に接続する事のできる半導体
装置の製造方法を提供する。 【解決手段】 同一層内で互いに近接配置され、かつ電
気的に分離された一対の配線と、一対の配線と同一層内
で一対の配線に近接配置された導電体のパターンとを有
する配線構造を備えた半導体装置構造を準備する工程
と、導電体パターンに導電体を溶融、蒸発させるのに十
分な強度の光を照射し、導電体を溶融、蒸発させ、堆積
した飛散物によって一対の配線を短絡する工程とを有す
る半導体装置の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法および半導体装置に関し、特に一旦形成した配線を変
更することのできる半導体装置の製造方法および半導体
装置に関する。
法および半導体装置に関し、特に一旦形成した配線を変
更することのできる半導体装置の製造方法および半導体
装置に関する。
【０００２】
【従来の技術】半導体装置の配線は、製造すべき回路の
配線に応じて種々に変化する。しかし、回路構成が決ま
ってから半導体集積回路装置の設計を始めるとユーザー
の依頼から製品到達までのターンアラウンドタイムは長
くなる。
配線に応じて種々に変化する。しかし、回路構成が決ま
ってから半導体集積回路装置の設計を始めるとユーザー
の依頼から製品到達までのターンアラウンドタイムは長
くなる。
【０００３】ところで、半導体集積回路の基本構成は、
種々の回路に対し共通である場合が多い。だから、半導
体装置の配線を、製造すべき回路に合わせて種々に変更
することができれば、半導体装置のターンアラウンドタ
イムを短縮でき、製造者にとってもユーザーにとっても
利益が大きい。
種々の回路に対し共通である場合が多い。だから、半導
体装置の配線を、製造すべき回路に合わせて種々に変更
することができれば、半導体装置のターンアラウンドタ
イムを短縮でき、製造者にとってもユーザーにとっても
利益が大きい。
【０００４】一旦製造した配線を切断する技術として
は、過電流を流すことによってヒューズを切断する技術
や、レーザーなどのエネルギビームを照射することによ
り、一旦製造した配線を切断する技術が知られている。
は、過電流を流すことによってヒューズを切断する技術
や、レーザーなどのエネルギビームを照射することによ
り、一旦製造した配線を切断する技術が知られている。
【０００５】例えば、集束イオンビーム（フォーカスト
イオンビーム、ＦＩＢ）による微細加工は、真空中で試
料表面にイオンビームを照射し、その結果生じるスパッ
タリング現象を利用する。この現象を利用して配線およ
び配線保護膜の切断、開口形成を行うことができる。
イオンビーム、ＦＩＢ）による微細加工は、真空中で試
料表面にイオンビームを照射し、その結果生じるスパッ
タリング現象を利用する。この現象を利用して配線およ
び配線保護膜の切断、開口形成を行うことができる。
【０００６】また、真空容器内で原料ガスを試料表面に
吹きつけつつ、イオンビームを照射することにより、金
属膜を形成し、電気的に分離されていた配線を接続する
ことも可能である。
吹きつけつつ、イオンビームを照射することにより、金
属膜を形成し、電気的に分離されていた配線を接続する
ことも可能である。
【０００７】また、絶縁膜をはさんで二層の金属配線を
重なり合うように形成しておき、その重なり部分にレー
ザー光を照射して分離されていた二層の金属配線を接続
する方法も知られている（特開平６−１１２３２１号公
報）。
重なり合うように形成しておき、その重なり部分にレー
ザー光を照射して分離されていた二層の金属配線を接続
する方法も知られている（特開平６−１１２３２１号公
報）。
【０００８】これらの技術の内、電気的に分離されてい
る配線を接続する場合を考慮すると、上述の第１の方法
は、同一層内の配線を接続することが可能であるが、真
空雰囲気と、加工領域に原料ガスを供給すること、とが
必要である。また、第２の方法によれば、接続すべき二
つの配線を、異なる二層に形成することが必要である。
る配線を接続する場合を考慮すると、上述の第１の方法
は、同一層内の配線を接続することが可能であるが、真
空雰囲気と、加工領域に原料ガスを供給すること、とが
必要である。また、第２の方法によれば、接続すべき二
つの配線を、異なる二層に形成することが必要である。
【０００９】
【発明が解決しようとする課題】ＦＩＢ法によって電気
的に分離されていた配線を接続しようとする場合には、
真空中で開口、原料ガスの吹きつけ、イオンビームの照
射を行うことが必要であった。
的に分離されていた配線を接続しようとする場合には、
真空中で開口、原料ガスの吹きつけ、イオンビームの照
射を行うことが必要であった。
【００１０】また、重なり合った二層を接続する特開平
６−１１２３２１号公報の方法では、配線層が一層で形
成できる場合であっても、配線の可変性を与えるために
は、重なり部分を設けるために二層配線にする必要があ
った。
６−１１２３２１号公報の方法では、配線層が一層で形
成できる場合であっても、配線の可変性を与えるために
は、重なり部分を設けるために二層配線にする必要があ
った。
【００１１】
【課題を解決するための手段】本発明の目的は、同一層
内での分離された配線を容易に接続する事のできる半導
体装置の製造方法を提供することである。
内での分離された配線を容易に接続する事のできる半導
体装置の製造方法を提供することである。
【００１２】本発明の他の目的は、同一層内に形成され
た配線を、必要に応じて接続することも可能な半導体装
置を提供することである。本発明のさらに他の目的は、
同一層内に形成された配線の一方を切断するとともに、
他方を接続することのできる半導体装置の製造方法を提
供することである。
た配線を、必要に応じて接続することも可能な半導体装
置を提供することである。本発明のさらに他の目的は、
同一層内に形成された配線の一方を切断するとともに、
他方を接続することのできる半導体装置の製造方法を提
供することである。
【００１３】本発明の他の目的によれば、同一層内に形
成された配線の一方を切断し他方を接続することのでき
る半導体装置を提供することである。
成された配線の一方を切断し他方を接続することのでき
る半導体装置を提供することである。
【００１４】
【課題を解決するための手段】本発明の一観点によれ
ば、同一層内で互いに近接配置され、かつ電気的に分離
された一対の配線と、前記一対の配線と同一層内で前記
一対の配線に近接配置された導電体のパターンとを有す
る配線構造を備えた半導体装置構造を準備する工程と、
前記導電体パターンに導電体を溶融、蒸発させるのに十
分な強度の光を照射し、導電体を溶融、蒸発させ、堆積
した飛散物によって前記一対の配線を短絡する工程とを
有する半導体装置の製造方法が提供される。
ば、同一層内で互いに近接配置され、かつ電気的に分離
された一対の配線と、前記一対の配線と同一層内で前記
一対の配線に近接配置された導電体のパターンとを有す
る配線構造を備えた半導体装置構造を準備する工程と、
前記導電体パターンに導電体を溶融、蒸発させるのに十
分な強度の光を照射し、導電体を溶融、蒸発させ、堆積
した飛散物によって前記一対の配線を短絡する工程とを
有する半導体装置の製造方法が提供される。
【００１５】電気的に分離された一対の配線の近傍に形
成された導電体パターンを、十分な強度の光照射によっ
て溶融、蒸発させ、蒸発の飛散物の堆積によって該一対
の配線を接続することにより、電気的に分離された一対
の配線を接続することが可能である。
成された導電体パターンを、十分な強度の光照射によっ
て溶融、蒸発させ、蒸発の飛散物の堆積によって該一対
の配線を接続することにより、電気的に分離された一対
の配線を接続することが可能である。
【００１６】この際、蒸発する導電体パターンが一対の
配線とは電気的に分離された他の配線を形成する場合、
この他の配線を切断し、一対の配線を接続することによ
り、配線の切断と接続とが同時に行える。
配線とは電気的に分離された他の配線を形成する場合、
この他の配線を切断し、一対の配線を接続することによ
り、配線の切断と接続とが同時に行える。
【００１７】本発明の他の観点によれば、同一層内に配
置され、それぞれが互いに近接配置された複数対の配線
と、前記複数対の配線の一部において、前記対の配線間
を短絡する不定形の導電体堆積物と、前記複数対の配線
と同一層内に配置され、対応する対の配線に近接配置さ
れた複数の導電体パターンとを有する配線構造を備えた
半導体装置が提供される。
置され、それぞれが互いに近接配置された複数対の配線
と、前記複数対の配線の一部において、前記対の配線間
を短絡する不定形の導電体堆積物と、前記複数対の配線
と同一層内に配置され、対応する対の配線に近接配置さ
れた複数の導電体パターンとを有する配線構造を備えた
半導体装置が提供される。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１は、本発明の実施例による回路及
びその一部の平面形状を示す平面図である。
施例を説明する。図１は、本発明の実施例による回路及
びその一部の平面形状を示す平面図である。
【００１９】図１（Ａ）は、変更前の回路図である。オ
ペアンプ７の入力端子には、入力抵抗５を介して、スイ
ッチ部４の出力端子３が接続されている。オペアンプ７
の出力端子８は、帰還抵抗６を介して、入力端子にも接
続されている。
ペアンプ７の入力端子には、入力抵抗５を介して、スイ
ッチ部４の出力端子３が接続されている。オペアンプ７
の出力端子８は、帰還抵抗６を介して、入力端子にも接
続されている。
【００２０】スイッチ部４は２つの入力端子１、２を有
する。入力端子１には、入力信号ｂが印加され、入力端
子２には、入力信号ｃが印加されている。図示の状態に
おいては、スイッチ部の出力端子３は入力端子１に接続
されている。この結果、オペアンプ７の入力端子に入力
される信号ａは、入力信号ｂである。
する。入力端子１には、入力信号ｂが印加され、入力端
子２には、入力信号ｃが印加されている。図示の状態に
おいては、スイッチ部の出力端子３は入力端子１に接続
されている。この結果、オペアンプ７の入力端子に入力
される信号ａは、入力信号ｂである。
【００２１】図１（Ｂ）は、図１（Ａ）に示すスイッチ
部４の具体的構成例を示す。配線１ａは、図中横方向に
延在し、配線３ａに連続する。この状態は、図１（Ａ）
の回路においてスイッチ部の入力端子１が出力端子３に
接続されている状態に相当する。他方の配線２ａは、図
中横方向に延在したのち、下方向に折り曲げられ、加工
対象部２ｂを形成している。また、出力端子を形成する
配線３ａから分岐した配線３ｃは、配線２ｂ近傍まで引
き出された後、加工対象部２ｂに平行に配置された加工
対象部３ｂを形成している。
部４の具体的構成例を示す。配線１ａは、図中横方向に
延在し、配線３ａに連続する。この状態は、図１（Ａ）
の回路においてスイッチ部の入力端子１が出力端子３に
接続されている状態に相当する。他方の配線２ａは、図
中横方向に延在したのち、下方向に折り曲げられ、加工
対象部２ｂを形成している。また、出力端子を形成する
配線３ａから分岐した配線３ｃは、配線２ｂ近傍まで引
き出された後、加工対象部２ｂに平行に配置された加工
対象部３ｂを形成している。
【００２２】スイッチ部４内に配置された配線１ａの部
分１ｂは、配線１ａの加工対象部を形成する。図１
（Ａ），（Ｂ）の回路は、入力端子１が出力端子３に接
続され入力端子２は出力端子３からは切り離された状態
であるが、このスイッチに変更を加え、入力端子１を出
力端子３から切り離し、同時に入力端子２を出力端子３
に接続する。
分１ｂは、配線１ａの加工対象部を形成する。図１
（Ａ），（Ｂ）の回路は、入力端子１が出力端子３に接
続され入力端子２は出力端子３からは切り離された状態
であるが、このスイッチに変更を加え、入力端子１を出
力端子３から切り離し、同時に入力端子２を出力端子３
に接続する。
【００２３】図１（Ｃ）は、変更後の回路図を示す。ス
イッチ部４において入力端子２が出力端子３に接続さ
れ、入力端子１は出力端子３からは切り離されている。
その他の構成は図１（Ａ）と同様である。
イッチ部４において入力端子２が出力端子３に接続さ
れ、入力端子１は出力端子３からは切り離されている。
その他の構成は図１（Ａ）と同様である。
【００２４】図１（Ｄ）は、図１（Ｃ）のスイッチ部４
の構成例を示す。スイッチ部４において、配線１ａの加
工対象部１ｂが消滅し、配線１ａは配線３ａと電気的に
分離されている。一方、配線２ａおよび３ｃの加工対象
部２ｂ，３ｂは、新たに形成された接続部Ｆによって互
いに接続されている。
の構成例を示す。スイッチ部４において、配線１ａの加
工対象部１ｂが消滅し、配線１ａは配線３ａと電気的に
分離されている。一方、配線２ａおよび３ｃの加工対象
部２ｂ，３ｂは、新たに形成された接続部Ｆによって互
いに接続されている。
【００２５】このように、一方の配線を切断するととも
に、他方の配線を接続することにより、回路構成を変更
することができる。図２は、図１に示すようなスイッチ
部を有する半導体装置の断面構成例を示す。
に、他方の配線を接続することにより、回路構成を変更
することができる。図２は、図１に示すようなスイッチ
部を有する半導体装置の断面構成例を示す。
【００２６】例えばｐ型Ｓｉの基板１０の表面には、Ｌ
ＯＣＯＳによって形成されたフィールド酸化膜１２のパ
ターンが形成され、活性領域を画定している。活性領域
内には、ＭＯＳトランジスタが形成されている。このよ
うなＭＯＳトランジスタを用い、図１に示すオペアンプ
が構成される。
ＯＣＯＳによって形成されたフィールド酸化膜１２のパ
ターンが形成され、活性領域を画定している。活性領域
内には、ＭＯＳトランジスタが形成されている。このよ
うなＭＯＳトランジスタを用い、図１に示すオペアンプ
が構成される。
【００２７】活性領域表面に、熱酸化により薄いゲート
酸化膜１４が形成され、その上に多結晶シリコン又は多
結晶シリコンとシリサイドの積層で構成されるポリサイ
ドのゲート電極１６ｇが形成されている。
酸化膜１４が形成され、その上に多結晶シリコン又は多
結晶シリコンとシリサイドの積層で構成されるポリサイ
ドのゲート電極１６ｇが形成されている。
【００２８】ゲート電極の側壁には、サイドウォールオ
キサイド１７が形成され、絶縁ゲート電極及びサイドウ
ォールオキサイドをマスクとして用いたイオン注入によ
ってＬＤＤ構造のソース／ドレイン領域１８、２０が形
成されている。ソース／ドレイン領域１８、２０はｎ+
型にドープされている。
キサイド１７が形成され、絶縁ゲート電極及びサイドウ
ォールオキサイドをマスクとして用いたイオン注入によ
ってＬＤＤ構造のソース／ドレイン領域１８、２０が形
成されている。ソース／ドレイン領域１８、２０はｎ+
型にドープされている。
【００２９】ゲート電極を覆って第１層間絶縁膜２８が
形成されている。第１層間絶縁膜２８には、接続孔が形
成され、ＭＯＳトランジスタのソース／ドレイン領域１
８、２０およびゲート電極１６ｇが露出される。
形成されている。第１層間絶縁膜２８には、接続孔が形
成され、ＭＯＳトランジスタのソース／ドレイン領域１
８、２０およびゲート電極１６ｇが露出される。
【００３０】これらの接続孔を埋め込むようにソース／
ドレイン電極２６ｓ，２６ｄおよびゲート引出し電極２
６ｇが形成されている。また、フィールド酸化膜１２上
方には、これらの電極と同一材料で形成されたダミー電
極パターン３２が形成される。以下、この電極層を第１
金属層と呼ぶ。
ドレイン電極２６ｓ，２６ｄおよびゲート引出し電極２
６ｇが形成されている。また、フィールド酸化膜１２上
方には、これらの電極と同一材料で形成されたダミー電
極パターン３２が形成される。以下、この電極層を第１
金属層と呼ぶ。
【００３１】第１金属層の表面を覆って第２層間絶縁膜
３８が形成されている。第２層間絶縁膜の表面上には、
スイッチ部４０の加工対象部を構成する金属パターン４
４が形成されている。また、図中左方には、同一金属材
料で形成されたダミー電極パターン４２が形成されてい
る。以下、この金属層を第２金属層と呼ぶ。
３８が形成されている。第２層間絶縁膜の表面上には、
スイッチ部４０の加工対象部を構成する金属パターン４
４が形成されている。また、図中左方には、同一金属材
料で形成されたダミー電極パターン４２が形成されてい
る。以下、この金属層を第２金属層と呼ぶ。
【００３２】第２金属層を覆って第３層間絶縁膜４８が
形成されている。第３層間絶縁膜４８の表面上には、ス
イッチ部５０の加工対象部を構成する金属パターン５４
が形成されている。以下、この金属層を第３金属層と呼
ぶ。第３金属層を覆って、パッシベーション膜５８が形
成されている。
形成されている。第３層間絶縁膜４８の表面上には、ス
イッチ部５０の加工対象部を構成する金属パターン５４
が形成されている。以下、この金属層を第３金属層と呼
ぶ。第３金属層を覆って、パッシベーション膜５８が形
成されている。
【００３３】図の構成においては、第２金属層で形成さ
れたスイッチ部４０と、第３金属層で形成されたスイッ
チ部５０が形成されているが、基板上の他の領域では同
一金属層を用いて任意の配線パターンが形成される。各
スイッチ部には、下層金属層で形成されたダミー電極パ
ターンが配されている。ダミー配線パターンは照射レー
ザ光が下方に漏れてもそれを遮断し、それよりも下方の
素子構造等を保護する。
れたスイッチ部４０と、第３金属層で形成されたスイッ
チ部５０が形成されているが、基板上の他の領域では同
一金属層を用いて任意の配線パターンが形成される。各
スイッチ部には、下層金属層で形成されたダミー電極パ
ターンが配されている。ダミー配線パターンは照射レー
ザ光が下方に漏れてもそれを遮断し、それよりも下方の
素子構造等を保護する。
【００３４】スイッチ部の変更工程においては、スイッ
チ部４０もスイッチ部５０も同等に取り扱うことができ
る。以下の説明においては、スイッチ部４０を例として
あげるが、スイッチ部５０の加工も同様に行うことがで
きる。
チ部４０もスイッチ部５０も同等に取り扱うことができ
る。以下の説明においては、スイッチ部４０を例として
あげるが、スイッチ部５０の加工も同様に行うことがで
きる。
【００３５】図３は図２に示すようなスイッチ部をどの
様に加工するかを示す概略図である。例としてスイッチ
部４０を用いて説明する。図３（ＡＡ），（ＢＡ），
（ＣＡ）はスイッチ部の上面図であり、図３（ＡＢ），
（ＢＢ），（ＣＢ）は断面図である。
様に加工するかを示す概略図である。例としてスイッチ
部４０を用いて説明する。図３（ＡＡ），（ＢＡ），
（ＣＡ）はスイッチ部の上面図であり、図３（ＡＢ），
（ＢＢ），（ＣＢ）は断面図である。
【００３６】図３（ＡＡ），（ＡＢ）は、加工前のスイ
ッチ部の状態を示す。ダミー電極パターン３２の上に、
層間絶縁膜を介して第２金属層による電極パターン４４
Ａ，４４Ｂ，４４Ｃが形成されている。図（ＡＢ）は図
（ＡＡ）の破線ＡＢ−ＡＢに沿う断面図を示す。ダミー
電極パターン３２は、第１層間絶縁膜２８上に形成さ
れ、第２層間絶縁膜３８によって覆われている。第２層
間絶縁膜３８上に形成された電極パターン４４は第３層
間絶縁膜４８及びパッシベーション膜５８によって覆わ
れている。
ッチ部の状態を示す。ダミー電極パターン３２の上に、
層間絶縁膜を介して第２金属層による電極パターン４４
Ａ，４４Ｂ，４４Ｃが形成されている。図（ＡＢ）は図
（ＡＡ）の破線ＡＢ−ＡＢに沿う断面図を示す。ダミー
電極パターン３２は、第１層間絶縁膜２８上に形成さ
れ、第２層間絶縁膜３８によって覆われている。第２層
間絶縁膜３８上に形成された電極パターン４４は第３層
間絶縁膜４８及びパッシベーション膜５８によって覆わ
れている。
【００３７】図３（ＢＢ）に示すように、パッシベーシ
ョン膜５８及び第３層間絶縁膜４８に開口４６を形成
し、スイッチ部の電極パターン４４を露出させる。図３
（ＢＡ）に示すように、開口４６はダミー電極パターン
３２の領域内に形成されることが好ましい。
ョン膜５８及び第３層間絶縁膜４８に開口４６を形成
し、スイッチ部の電極パターン４４を露出させる。図３
（ＢＡ）に示すように、開口４６はダミー電極パターン
３２の領域内に形成されることが好ましい。
【００３８】図３（ＣＢ）に示すように、露出された電
極パターン４４の加工対象部にレーザ光６０を照射す
る。レーザ光は、電極パターンを加熱し、溶融、蒸発、
飛散させることのできる（十分な強度の）ものであれ
ば、波長種類は限定されない。
極パターン４４の加工対象部にレーザ光６０を照射す
る。レーザ光は、電極パターンを加熱し、溶融、蒸発、
飛散させることのできる（十分な強度の）ものであれ
ば、波長種類は限定されない。
【００３９】図３（ＣＡ）に示すように、レーザ光の照
射領域６２には、電極４４Ａの一部を含み、かつ電極４
４Ｂ，４４Ｃの先端に配置された加工対象部を含むよう
に選定される。
射領域６２には、電極４４Ａの一部を含み、かつ電極４
４Ｂ，４４Ｃの先端に配置された加工対象部を含むよう
に選定される。
【００４０】レーザ光の照射により、照射領域内に含ま
れる金属パターンは、ほとんど溶融、蒸発し、消滅す
る。この時、蒸発した金属が、周辺部に飛散する。図４
（ＤＡ）及び（ＤＢ）は、レーザ光照射後のスイッチ部
の構成例を示す。図４（ＤＡ）に示すように、照射領域
６２内の電極が溶融、蒸発することにより、配線４４Ａ
の中央部分が消滅し、配線４４Ａが電気的に分離された
２つの部分４４Ａａと４４Ａｂに変更されている。ま
た、蒸発により飛散した金属堆積物Ｆにより、電極４４
Ｂと電極４４Ｃが電気的に接続されている。このように
して、一つの配線を切断するとともに、他の配線を接続
し、新たな回路構成が実現される。
れる金属パターンは、ほとんど溶融、蒸発し、消滅す
る。この時、蒸発した金属が、周辺部に飛散する。図４
（ＤＡ）及び（ＤＢ）は、レーザ光照射後のスイッチ部
の構成例を示す。図４（ＤＡ）に示すように、照射領域
６２内の電極が溶融、蒸発することにより、配線４４Ａ
の中央部分が消滅し、配線４４Ａが電気的に分離された
２つの部分４４Ａａと４４Ａｂに変更されている。ま
た、蒸発により飛散した金属堆積物Ｆにより、電極４４
Ｂと電極４４Ｃが電気的に接続されている。このように
して、一つの配線を切断するとともに、他の配線を接続
し、新たな回路構成が実現される。
【００４１】蒸発部分と短絡部分は、なるべく近くに配
置することが好ましいであろう。たとえば、配線加工の
最小線幅分のみ離して配置する。その後、図４（ＥＢ）
に示すように、スイッチ部を覆って新たな保護膜５９を
形成する。
置することが好ましいであろう。たとえば、配線加工の
最小線幅分のみ離して配置する。その後、図４（ＥＢ）
に示すように、スイッチ部を覆って新たな保護膜５９を
形成する。
【００４２】なお、スイッチ部の加工対象部を露出させ
るエッチングに於いて、選択性を付与するためには、下
層に配置される層間絶縁膜表面に、上層の層間絶縁膜と
エッチング特性の異なる絶縁膜を配置してもよい。例え
ば、層間絶縁膜３８、４８をＳｉＯ2 、ＰＳＧ、ＢＰＳ
Ｇなどのシリコン酸化物膜と、その表面に形成したシリ
コン窒化物またはシリコン酸化窒化物との積層構造とし
ても良い。
るエッチングに於いて、選択性を付与するためには、下
層に配置される層間絶縁膜表面に、上層の層間絶縁膜と
エッチング特性の異なる絶縁膜を配置してもよい。例え
ば、層間絶縁膜３８、４８をＳｉＯ2 、ＰＳＧ、ＢＰＳ
Ｇなどのシリコン酸化物膜と、その表面に形成したシリ
コン窒化物またはシリコン酸化窒化物との積層構造とし
ても良い。
【００４３】金属配線は、アルミニウム、アルミニウム
合金及び銅、銅合金等によって形成することができる。
半導体集積回路装置の他の部分に用いる金属層と同一層
から作成することができる。
合金及び銅、銅合金等によって形成することができる。
半導体集積回路装置の他の部分に用いる金属層と同一層
から作成することができる。
【００４４】図５は、このようなレーザ加工により、平
行配置された２本の配線が、金属堆積物により短絡され
た状態を示す。なお、試料の配線幅は約８００ｎｍであ
り、用いたレーザはＹＡＧレーザ（印加電圧９７０Ｖ）
であった。
行配置された２本の配線が、金属堆積物により短絡され
た状態を示す。なお、試料の配線幅は約８００ｎｍであ
り、用いたレーザはＹＡＧレーザ（印加電圧９７０Ｖ）
であった。
【００４５】なお、以上の実施例においては平行配置さ
れた電極を用いたが、蒸発による金属堆積物でより効率
的に短絡を生じさせるためには種々の電極形状を採用す
ることができる。
れた電極を用いたが、蒸発による金属堆積物でより効率
的に短絡を生じさせるためには種々の電極形状を採用す
ることができる。
【００４６】図６は電極の平面形状を示す。図６（Ａ）
において、上下方向に平行に配置されている電極Ｅ１
ａ，Ｅ１ｂは、スイッチを構成する領域で互いに近接す
る方向に幅を増大し、間隙部Ｄ１ａ，Ｄ１ｂを介して対
向する。例えばレーザ光を、照射領域Ｌ１に照射する
と、この領域内の電極Ｅ１ａ，Ｅ１ｂが蒸発し、周辺部
に飛散する。この飛散した金属堆積物によって照射領域
Ｌ１近傍の間隙部Ｄ１ａ，Ｄ１ｂを充填し、電極Ｅ１
ａ，Ｅ１ｂを短絡する。
において、上下方向に平行に配置されている電極Ｅ１
ａ，Ｅ１ｂは、スイッチを構成する領域で互いに近接す
る方向に幅を増大し、間隙部Ｄ１ａ，Ｄ１ｂを介して対
向する。例えばレーザ光を、照射領域Ｌ１に照射する
と、この領域内の電極Ｅ１ａ，Ｅ１ｂが蒸発し、周辺部
に飛散する。この飛散した金属堆積物によって照射領域
Ｌ１近傍の間隙部Ｄ１ａ，Ｄ１ｂを充填し、電極Ｅ１
ａ，Ｅ１ｂを短絡する。
【００４７】照射領域Ｌ１は、その面積の大部分が電極
Ｅ１ａ，Ｅ１ｂ内に存在しているため、レーザ光を照射
した際に、より多くの金属を周辺部に飛散させることが
可能となり、間隙部をより効率よく充填することができ
る。このため、より高い確率、より低い抵抗で電極を短
絡することができる。
Ｅ１ａ，Ｅ１ｂ内に存在しているため、レーザ光を照射
した際に、より多くの金属を周辺部に飛散させることが
可能となり、間隙部をより効率よく充填することができ
る。このため、より高い確率、より低い抵抗で電極を短
絡することができる。
【００４８】ところで、上述のレーザ加工は大気中で行
う事ができる。そのため、照射領域から周辺に金属が飛
散する現象は気流を伴っているであろう。だとすると照
射領域の中央部から放射状に飛散する成分が存在する。
この点を考慮すると照射領域の近傍を金属堆積物で充填
させるためには、照射領域中央部から短絡しようとする
方向に沿ってなるべく広い面積で電極が存在することが
望ましい。
う事ができる。そのため、照射領域から周辺に金属が飛
散する現象は気流を伴っているであろう。だとすると照
射領域の中央部から放射状に飛散する成分が存在する。
この点を考慮すると照射領域の近傍を金属堆積物で充填
させるためには、照射領域中央部から短絡しようとする
方向に沿ってなるべく広い面積で電極が存在することが
望ましい。
【００４９】図６（Ｂ）は、電極Ｅ２ａ，Ｅ２ｂの対向
する間隙部をクランク状に配した構成例を示す。例え
ば、レーザ照射領域Ｌ２にレーザ光を照射し、その領域
内の電極Ｅ２ａ，Ｅ２ｂを蒸発、飛散させ、照射領域Ｌ
２の近傍の間隙部Ｄ２ａを金属堆積物によって充填し、
電極Ｅ２ａ，Ｅ２ｂを短絡する。
する間隙部をクランク状に配した構成例を示す。例え
ば、レーザ照射領域Ｌ２にレーザ光を照射し、その領域
内の電極Ｅ２ａ，Ｅ２ｂを蒸発、飛散させ、照射領域Ｌ
２の近傍の間隙部Ｄ２ａを金属堆積物によって充填し、
電極Ｅ２ａ，Ｅ２ｂを短絡する。
【００５０】照射領域Ｌ２内の中央部から間隙部Ｄ２ａ
に向かう方向の照射領域内には、電極部Ｆ２ａが存在し
ているため、間隙部Ｄ２ａに効率よく金属堆積物を充填
し、電極Ｅ２ａ，Ｅ２ｂを短絡することが可能となる。
に向かう方向の照射領域内には、電極部Ｆ２ａが存在し
ているため、間隙部Ｄ２ａに効率よく金属堆積物を充填
し、電極Ｅ２ａ，Ｅ２ｂを短絡することが可能となる。
【００５１】図６（Ｃ）は、電極の対向部分が構成する
クランク状の部分をさらに増大させた構成例を示す。電
極Ｅ３ａ，Ｅ３ｂが対向し、その間に４ヵ所の屈曲部を
有する間隙部を構成している。例えば、レーザ照射領域
Ｌ３にレーザ光を照射し、その領域内の電極を蒸発、飛
散させ、間隙部Ｄ３ａ及びＤ３ｂに金属堆積物を充填
し、電極Ｅ３ａ，Ｅ３ｂを短絡する。
クランク状の部分をさらに増大させた構成例を示す。電
極Ｅ３ａ，Ｅ３ｂが対向し、その間に４ヵ所の屈曲部を
有する間隙部を構成している。例えば、レーザ照射領域
Ｌ３にレーザ光を照射し、その領域内の電極を蒸発、飛
散させ、間隙部Ｄ３ａ及びＤ３ｂに金属堆積物を充填
し、電極Ｅ３ａ，Ｅ３ｂを短絡する。
【００５２】照射領域Ｌ３の中央部から間隙部Ｄ３ａ，
Ｄ３ｂに向かう方向の照射領域内には、電極部Ｆ３ａ，
Ｆ３ｂが配されているため、間隙部Ｄ３ａ，Ｄ３ｂに効
率よく金属堆積物を充填し、電極Ｅ３ａ，Ｅ３ｂを短絡
することが可能となる。
Ｄ３ｂに向かう方向の照射領域内には、電極部Ｆ３ａ，
Ｆ３ｂが配されているため、間隙部Ｄ３ａ，Ｄ３ｂに効
率よく金属堆積物を充填し、電極Ｅ３ａ，Ｅ３ｂを短絡
することが可能となる。
【００５３】図６（Ｄ）は、短絡すべき電極を加工領域
において分岐させた構成例を示す。電極Ｅ４ａ，Ｅ４ｂ
は、共に加工領域において２つに分岐し、４本の電極が
平行に配置されている。レーザ照射領域Ｌ４にレーザ光
を照射し、その領域内の電極を蒸発させることにより、
電極Ｅ４ａ，Ｅ４ｂを短絡する事ができる。なお、この
構成において電気的短絡は隣接する平行配置された電極
のいずれの部分で生じてもよい。
において分岐させた構成例を示す。電極Ｅ４ａ，Ｅ４ｂ
は、共に加工領域において２つに分岐し、４本の電極が
平行に配置されている。レーザ照射領域Ｌ４にレーザ光
を照射し、その領域内の電極を蒸発させることにより、
電極Ｅ４ａ，Ｅ４ｂを短絡する事ができる。なお、この
構成において電気的短絡は隣接する平行配置された電極
のいずれの部分で生じてもよい。
【００５４】図６（Ｅ）は、電極の切断と接続を同時に
行う電極構成例を示す。電極Ｅ５ａは図中横方向に延在
する。その下方に電極Ｅ５ｂが近接して平行配置されて
いる。レーザ照射領域Ｌ５にレーザ光を照射し、照射領
域内の電極を蒸発させることにより、電極Ｅ５ａは切断
され、その右方領域に残存する電極と、その下に配置さ
れた電極Ｅ５ｂとが接続される。
行う電極構成例を示す。電極Ｅ５ａは図中横方向に延在
する。その下方に電極Ｅ５ｂが近接して平行配置されて
いる。レーザ照射領域Ｌ５にレーザ光を照射し、照射領
域内の電極を蒸発させることにより、電極Ｅ５ａは切断
され、その右方領域に残存する電極と、その下に配置さ
れた電極Ｅ５ｂとが接続される。
【００５５】図６（Ｆ）は、接続と切断を同時に行う他
の電極構成例を示す。電極Ｅ６ａは左方から右方に延在
する電極であり、その中間にクランク部を構成してい
る。このクランク部において、電極Ｅ６ｂが電極Ｅ６ａ
に近接配置されている。レーザ照射領域Ｌ６にレーザ光
を照射してこの領域内の電極を蒸発させると、連続して
いた電極Ｅ６ａは切断され、飛散物により電極Ｅ６ａの
右部分とその下方に配置されたＥ６ｂとが短絡される。
の電極構成例を示す。電極Ｅ６ａは左方から右方に延在
する電極であり、その中間にクランク部を構成してい
る。このクランク部において、電極Ｅ６ｂが電極Ｅ６ａ
に近接配置されている。レーザ照射領域Ｌ６にレーザ光
を照射してこの領域内の電極を蒸発させると、連続して
いた電極Ｅ６ａは切断され、飛散物により電極Ｅ６ａの
右部分とその下方に配置されたＥ６ｂとが短絡される。
【００５６】なお、スイッチ部を構成する電極構成例お
よびレーザ光照射領域はこれらに限らない。また、切断
のみを行う電極を併せて用いてもよい。電極材料もＡ
ｌ、Ｃｕ、これらの合金のみには限定されない。
よびレーザ光照射領域はこれらに限らない。また、切断
のみを行う電極を併せて用いてもよい。電極材料もＡ
ｌ、Ｃｕ、これらの合金のみには限定されない。
【００５７】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば種々
の変更点、改良点、組合せが可能なことは等業者に自明
であろう。
本発明はこれらに制限されるものではない。例えば種々
の変更点、改良点、組合せが可能なことは等業者に自明
であろう。
【００５８】
【発明の効果】以上説明したように、本発明によれば、
同一層に配置された電極パターンを用い、接続可能なス
イッチが提供される。
同一層に配置された電極パターンを用い、接続可能なス
イッチが提供される。
【００５９】また、電極配置により、一方を切断し他方
を接続するスイッチが提供される。このようなスイッチ
を用いることにより、種々の回路構成の半導体装置を提
供することができる。
を接続するスイッチが提供される。このようなスイッチ
を用いることにより、種々の回路構成の半導体装置を提
供することができる。
【図１】 本発明の実施例を説明するための回路図及び
概略平面図である。
概略平面図である。
【図２】 図１のスイッチ部を構成する半導体装置の概
略断面図である。
略断面図である。
【図３】 図１、２に示すスイッチの加工工程を説明す
るための平面図及び断面図である。
るための平面図及び断面図である。
【図４】 図１、２に示すスイッチの加工工程を説明す
るための平面図及び断面図である。
るための平面図及び断面図である。
【図５】 試作したサンプルの基板上に形成された微細
なパターンを表す顕微鏡写真である。
なパターンを表す顕微鏡写真である。
【図６】 スイッチ部を構成する電極形状の例を示す平
面図である。
面図である。
１、２ 入力端子、 ３ 出力端子、 ４ スイッ
チ部、 ５ 入力抵抗、 ６ 帰還抵抗、 ７
オペアンプ、 ８ 出力端子、 １０ Ｓｉ基板、
１２ フィールド酸化膜、 １４ ゲート酸化
膜、 １６ｇ ゲート電極、 １８、２０ ソース
／ドレイン領域、 ２６ｓ、２６ｄ ソース／ドレイ
ン電極、 ２６ｇ ゲート引出し電極、 ２８、３
８、４８ 層間絶縁膜、 ５８ パッシベーション
膜、 ３２、４２ ダミー金属配線、４４、５４ 電
極の加工対象部、 ６０ レーザ光、 ６２ レー
ザ光照射領域
チ部、 ５ 入力抵抗、 ６ 帰還抵抗、 ７
オペアンプ、 ８ 出力端子、 １０ Ｓｉ基板、
１２ フィールド酸化膜、 １４ ゲート酸化
膜、 １６ｇ ゲート電極、 １８、２０ ソース
／ドレイン領域、 ２６ｓ、２６ｄ ソース／ドレイ
ン電極、 ２６ｇ ゲート引出し電極、 ２８、３
８、４８ 層間絶縁膜、 ５８ パッシベーション
膜、 ３２、４２ ダミー金属配線、４４、５４ 電
極の加工対象部、 ６０ レーザ光、 ６２ レー
ザ光照射領域
Claims (6)
- 【請求項１】 同一層内で互いに近接配置され、かつ電
気的に分離された一対の配線と、前記一対の配線と同一
層内で前記一対の配線に近接配置された導電体のパター
ンとを有する配線構造を備えた半導体装置構造を準備す
る工程と、 前記導電体パターンに導電体を溶融、蒸発させるのに十
分な強度の光を照射し、導電体を溶融、蒸発させ、堆積
した飛散物によって前記一対の配線を短絡する工程とを
有する半導体装置の製造方法。 - 【請求項２】 前記導電体パターンが、前記一対の配線
の少なくとも一方の延長部分である請求項１記載の半導
体装置の製造方法。 - 【請求項３】 前記導電体パターンが、前記一対の配線
とは電気的に分離された他の配線を含み、前記短絡工程
において前記他の配線が切断される請求項１記載の半導
体装置の製造方法。 - 【請求項４】 上記光を照射し、一対の配線を短絡する
工程が大気あるいは不活性ガス雰囲気中で行われる請求
項１〜３のいずれかに記載の半導体装置の製造方法。 - 【請求項５】 同一層内に配置され、それぞれが互いに
近接配置された複数対の配線と、 前記複数対の配線の一部において、前記対の配線間を短
絡する不定形の導電体堆積物と、 前記複数対の配線と同一層内に配置され、対応する対の
配線に近接配置された複数の導電体パターンとを有する
配線構造を備えた半導体装置。 - 【請求項６】 前記導電体パターンが前記対の配線の少
なくとも一方の延長部分あるいは他の導電体パターンを
含む請求項５記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11930796A JP3613359B2 (ja) | 1996-05-14 | 1996-05-14 | 半導体装置の製造方法及び半導体装置 |
| US08/852,668 US6069076A (en) | 1996-05-14 | 1997-05-07 | Method of making a semiconductor device with changeable interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11930796A JP3613359B2 (ja) | 1996-05-14 | 1996-05-14 | 半導体装置の製造方法及び半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004215860A Division JP2005045267A (ja) | 2004-07-23 | 2004-07-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09306911A true JPH09306911A (ja) | 1997-11-28 |
| JP3613359B2 JP3613359B2 (ja) | 2005-01-26 |
Family
ID=14758193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11930796A Expired - Fee Related JP3613359B2 (ja) | 1996-05-14 | 1996-05-14 | 半導体装置の製造方法及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6069076A (ja) |
| JP (1) | JP3613359B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004023462B4 (de) * | 2004-05-12 | 2006-06-08 | Infineon Technologies Ag | Verfahren zur Ausbildung von Leiterbahnstrukturen auf Halbleiterbauelementen |
| US9349818B2 (en) | 2014-10-21 | 2016-05-24 | United Microelectronics Corp. | Metal-oxide-semiconductor transistor device having a drain side dummy contact |
| CN106298912B (zh) * | 2015-05-15 | 2020-06-30 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3787440T2 (de) * | 1986-11-20 | 1994-01-13 | Nec Corp | Verfahren und Vorrichtung um eine Linie auf einem strukturierten Substrat zu schreiben. |
| JP2567952B2 (ja) * | 1989-09-05 | 1996-12-25 | 株式会社日立製作所 | Ｌｓｉ補修配線方法 |
| JP3335757B2 (ja) * | 1994-03-17 | 2002-10-21 | 株式会社半導体エネルギー研究所 | 陽極酸化方法 |
| JP2882572B2 (ja) * | 1994-08-31 | 1999-04-12 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 金属薄膜をレーザで平坦化する方法 |
-
1996
- 1996-05-14 JP JP11930796A patent/JP3613359B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-07 US US08/852,668 patent/US6069076A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6069076A (en) | 2000-05-30 |
| JP3613359B2 (ja) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000030587A (ja) | 不均一な幅を有する構成を変更可能なヒュ―ズ構造体 | |
| US4960729A (en) | Integrated circuits and a method for manufacture thereof | |
| US5789794A (en) | Fuse structure for an integrated circuit element | |
| JP4814108B2 (ja) | センシティブなコンポーネント構造体を有するコンポーネント及びその製造のための方法 | |
| JPH01184861A (ja) | レーザ光によるトリミング方法 | |
| EP0445317B1 (en) | Semiconductor device with a fusible link and method of making a fusible link on a semiconductor substrate | |
| JP3613359B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| US8829482B1 (en) | Variable impedance memory device structure and method of manufacture including programmable impedance memory cells and methods of forming the same | |
| JP2005045267A (ja) | 半導体装置 | |
| US6764953B2 (en) | Electronic device, and method of patterning a first layer | |
| JPH0969570A (ja) | 半導体装置及びその製造方法 | |
| JPH065707A (ja) | 半導体集積回路用ヒューズ | |
| JP4202077B2 (ja) | ヒューズの切断方法 | |
| JPH03169049A (ja) | 半導体集積回路 | |
| JP2833275B2 (ja) | 半導体装置 | |
| JP3269491B2 (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
| KR100563513B1 (ko) | 레이저 절단 퓨즈용 보호층 | |
| JP3012011B2 (ja) | 半導体装置の製造方法 | |
| US5989989A (en) | Die and cube reroute process | |
| JP2000040790A (ja) | 半導体装置及びその製造方法 | |
| JP2008153473A (ja) | 半導体装置 | |
| JPH04158578A (ja) | 半導体装置及びその製造方法 | |
| JPS5961171A (ja) | ヒューズｒｏｍを有する半導体装置及びヒューズｒｏｍの導通方法 | |
| JP2004343011A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041020 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |