JP2001230325A - メタルヒューズ、その製造方法及びマスク - Google Patents
メタルヒューズ、その製造方法及びマスクInfo
- Publication number
- JP2001230325A JP2001230325A JP2000037391A JP2000037391A JP2001230325A JP 2001230325 A JP2001230325 A JP 2001230325A JP 2000037391 A JP2000037391 A JP 2000037391A JP 2000037391 A JP2000037391 A JP 2000037391A JP 2001230325 A JP2001230325 A JP 2001230325A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- pattern
- metal
- wire
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
らつきにより仕上がり寸法が太めになる傾向があり、所
定の電流・時間でメタルヒューズの溶断ができなくなる
ことがある。 【解決手段】 最上層のメタル配線で形成され、細線部
101を有するヒューズ部10と、ヒューズ部10と同
一のメタル配線で形成され、ヒューズ部10の近傍にあ
ってヒューズ部10とは接続していないダミーパターン
30とを設けることにより、細線部101の幅の縮小を
実現し、細線部101のメタル溶断を容易にした。
Description
けるメタルヒューズ、その製造方法及び製造方法に使用
するマスクに関するものである。
は、アナログ回路などで抵抗値や容量値のトリミングを
行う場合などに用いられている。
法における多層配線を形成するプロセスを利用して形成
され、最上層メタルにより通常そのプロセスでの最小配
線幅の配線、即ち細線部を形成する。
の端子部が形成されている。
メタル配線で形成されたバッファ層が配置されている。
ていないが、ヒューズ形成位置の高さを安定させ、ヒュ
ーズ切断時のヒートシンクになるという役割がある。
シベーション膜を開口しており、これも切断時に発生す
る熱を放出するためである。ヒューズの切断は、両端部
を電極端子に接続して流す高電流(もしくはレーザー照
射)で熱溶断する方法が用いられる。
メタルヒューズは以下に述べるような問題がある。
して仕上がり寸法がばらつく。特に、従来のヒューズ構
造は孤立パターンに属するもので、RIE(react
ive ion etching)法によりパターンを
形成するときに、孤立パターンの周囲のほとんどがエッ
チングガスと反応するため孤立パターンの方に回ってく
るガスが少くなり、それだけ細線部の幅の寸法が太めに
なる傾向がある。
でヒューズ溶断ができなくなる事態(トリミング不良)
が発生して、製品の歩留に重大な影響を及ぼす。ヒュー
ズ溶断の電流・時間を増加させれば良いが、ヒューズ溶
断箇所が一つのチップで複数ある場合も多く、この場合
には時間とコストの面で少なからぬ負担増加を強いるこ
とになる。
め、本発明は第1に、細線部を有するヒューズ部を形成
する際、細線部の幅の寸法を小さく仕上げるようにした
ものである。
ための手段、例えばバッファ層に電流を流すためのパタ
ーンを設ける等の手段を講じたものである。
示す平面図である。ヒューズ部10は細線部101とそ
の両端の端子部102から成り、多層配線で形成するプ
ロセスを利用して最上層のメタル配線で形成される。
細線部101と垂直な方向に、従来と同様にバッファ層
20が形成されている。
一の最上層のメタル配線で同一プロセスにより形成され
る。ダミーパターン30はヒューズ部10の近傍で細線
部101を挟んで両側に配置されるが、ヒューズ部10
とは接続されていない。
0の間隔は、ヒューズ部10の細線部101の溶断後、
ヒューズ部10とダミーパターン30との間でショート
が発生しないようなレベルに設定する必要がある。
ヒューズ部10に近接してダミーパターン30を設けた
ので、ヒューズ部10近辺のパターン密度が増加し、孤
立パターンの場合に較べて細線部101の幅の寸法が小
さく仕上がる。従って、細線部101の幅が小さくなっ
た分、ヒューズの溶断が容易化する。
図である。
形状が異なるだけで、他は同じである。
割し、相互に接続していない(絶縁)状態にして、細線
部101に対して垂直に配置されている。
と同一のメタル配線で同一のプロセスにより形成される
ことは言うまでもない。
と、ヒューズ部10近辺のパターン密度が第1の実施形
態より若干減少するが、ダミーパターン31の面積が減
り、分割されたパターン同志がショートしにくいので、
ヒューズ溶断後のヒューズ部10とダミーパターン31
とのショートを心配する必要が非常に小さくなる。
ヒューズ溶断後のヒューズ部10とダミーパターン31
とのショートを心配する必要が実質的になくなるので、
両者の間隔を狭めることができ、パターン密度の減少を
補って第1の実施形態より更に細線部101の幅の寸法
を縮小することができる。
は断面図である。
し、最上層のメタル配線で形成されている。第2のヒュ
ーズ部12は細線部112を有し、図4に示すように絶
縁膜50を介して第1のヒューズ部11のメタル配線よ
り下層のメタル配線で形成されている。なお、バッファ
層は省略してある。
12は、その細線部111,112の先端部において、
スルーホール401により接続される。スルーホール4
0を埋込む材質は第1のヒューズ部11及び第2のヒュ
ーズ部12のメタルと同じものでも、また別種の金属で
も良い。
層配線では配線層自体がホトリソマージン拡大、エレク
トロマイグレーション抑制といった目的から多層構造に
なっている場合があり、スルーホール40はそれらを接
続しているため多くの層抵抗値を直列でみることにな
る。従って、細線部111,112に較べてスルーホー
ル40では1桁以上抵抗が高くなっている。
ール40に熱集中が起き、この近辺でメタルの溶断が起
き易くなる。
スルーホール40の高抵抗を利用してメタルヒューズの
溶断を容易にすることができる。
図である。
形成され、細線部101を有するヒューズ部10と、絶
縁膜を介してヒューズ部10のメタル配線より下層のメ
タル配線で形成され、細線部101の下を通って配置さ
れたバッファ層21と、その両端を電極端子に接続する
パターン211とで構成される。
ズ部に通電すると共に電極端子、パターン211を通し
てバッファ層21にも通電する。
バッファ層21へ通電することにより、細線部101近
辺の温度が上昇し、メタルヒューズの溶断を容易にする
ことができる。
図である。
形成され、細線部101を有するヒューズ部10と、絶
縁膜を介してヒューズ部10のメタル配線より下層のメ
タル配線で渦巻き状に形成され、その両端を電極端子に
接続するパターン60とで構成される。
の中央部分は、絶縁膜を介した更に下層のメタル配線の
パターン61にスルーホール70を通して接続され、パ
ターン61は更に電極端子Aに接続される。パターン6
0の外側の部分はパターン62により電極端子Bに接続
される。
ズ部10に通電すると共に電極端子A,Bからも通電す
る。
左側の端子部102に(+)、右側の端子部102に
(−)を通電し、電極端子Aに(−)、電極端子Bに
(+)を通電した場合、渦巻き状のパターン60に通電
することで磁場が発生し、ヒューズ部10の電流を構成
する電子には矢印のようなローレンツ(Lorent
z)力80が作用して、細線部101に電流集中を起こ
すことでメタルヒューズの溶断が起き易くなる。
ウエハ上に電極端子Aに接続する第1のパターン61を
形成し、その上層に絶縁膜を形成し、その絶縁膜上に第
2のパターンである渦巻き状のパターン60及び電極端
子Bに接続するパターン62を形成し、次いで第1のパ
ターン61と第2のパターン60の中央部分を接続する
スルーホール70を形成し、その上層に絶縁膜を形成
し、その絶縁膜上に細線部101を有するヒューズ部1
0を最上層のメタル配線でパターン形成する工程によ
る。
第4の実施形態の効果に加えて、渦巻き状のパターン6
0に通電することによりローレンツ力80が作用してメ
タルヒューズの溶断を容易にすることができる。
図である。
の実施形態と同様なので説明を省略する。
形成されないパターンであって、マスク上に存在するパ
ターンである。マスク上に存在するダミーパターン32
はホトリソグラフィの解像限界より小さい幅を有してい
る。幅が解像限界より小さいと、ホトリソグラフィ工程
において、ウエハ上に実際にメタルパターンが形成され
ることはない。このような手法はOPC(Optica
l Proximity Collection)と呼
ばれている。
について説明する。
ズ部10のパターンと、ヒューズ部10の近傍にあっ
て、ヒューズ部10とは接続されていないダミーパター
ン32とが形成されている。
で両側に配置され、細線部101に対して垂直で相互に
接続していない短冊状の複数のパターンであって、ホト
リソグラフィの解像限界より小さい幅を有している。
ターンよりも通常は5倍、4倍などのように大きく、ホ
トリソグラフィの解像限界より小さい幅のパターンを形
成することは電子線などを利用して容易である。
01を有するヒューズ部10のパターンと、ヒューズ部
10の近傍にあってヒューズ部10とは接続せず、細線
部101に対して垂直で相互に接続していない複数のパ
ターンであって、ホトリソグラフィの解像限界より小さ
い幅を有するダミーパターン32とを形成したマスクを
使用して、半導体ウエハにホトリソグラフィを行うこと
により、ダミーパターン32を形成せずにヒューズ部1
0のパターンを形成する工程を有している。
バッファ層20を形成することも必要であるが、従来と
同じなので省略する。
ダミーパターンがウエハ上に存在しないので、メタルヒ
ューズ溶断後のヒューズ部10とダミーパターンとのシ
ョートを心配する必要が全くないため、両者の間隔はウ
エハ上での最小寸法まで狭めることができ、第2の実施
形態より細線部101の幅の寸法を更に縮小することが
できる。
ーズ部の細線部の幅を縮小することができ、またメタル
ヒューズの溶断を容易化することができる。
Claims (8)
- 【請求項1】 最上層のメタル配線で形成され、細線部
を有するヒューズ部と、 前記ヒューズ部と同一のメタル配線で形成され、前記ヒ
ューズ部の近傍にあって前記ヒューズ部とは接続してい
ないダミーパターンとを備えたことを特徴とするメタル
ヒューズ。 - 【請求項2】 前記ダミーパターンが前記ヒューズの細
線部に対して垂直で相互に接続していない複数のパター
ンであることを特徴とする請求項1記載のメタルヒュー
ズ。 - 【請求項3】 最上層のメタル配線で形成され、細線部
を有する第1のヒューズ部と、 前記メタル配線より下層のメタル配線で形成され、細線
部を有する第2のヒューズ部と、 前記第1のヒューズ部と第2のヒューズ部の細線部を接
続するスルーホールとを備えたことを特徴とするメタル
ヒューズ。 - 【請求項4】 最上層のメタル配線で形成され、細線部
を有するヒューズ部と、 前記メタル配線より下層のメタル配線で形成され、前記
細線部の下を通って配置されたバッファ層と、 前記バッファ層の両端を電極端子に接続するパターンと
を備えたことを特徴とするメタルヒューズ。 - 【請求項5】 最上層のメタル配線で形成され、細線部
を有するヒューズ部と、 前記メタル配線より下層のメタル配線で渦巻き状に形成
され、その両端を電極端子に接続するパターンとを備え
たことを特徴とするメタルヒューズ。 - 【請求項6】 半導体ウエハ上に一方の電極端子に接続
する第1のパターンを形成する工程と、 その上層に絶縁膜を形成する工程と、 前記絶縁膜上に渦巻き状の第2のパターンを形成する工
程と、 前記第1のパターンと第2のパターンを接続するスルー
ホールを形成する工程と、 前記第2のパターンの上層に絶縁膜を形成する工程と、 その絶縁膜上に細線部を有するヒューズ部を最上層のメ
タル配線でパターン形成する工程とを備えたことを特徴
とする請求項5記載のメタルヒューズの製造方法。 - 【請求項7】 細線部を有するヒューズ部のパターン
と、 前記ヒューズ部の近傍にあって前記ヒューズ部とは接続
せず、前記細線部に対して垂直で相互に接続していない
複数のパターンであって、ホトリソグラフィの解像限界
より小さい幅を有するダミーパターンとを形成したマス
クを使用して、 半導体ウエハにホトリソグラフィを行うことにより前記
ヒューズ部のパターンを形成する工程を備えたことを特
徴とするメタルヒューズの製造方法。 - 【請求項8】 細線部を有するヒューズ部のパターン
と、 前記ヒューズ部の近傍にあって前記ヒューズ部とは接続
せず、前記細線部に対して垂直で相互に接続していない
複数のパターンであって、ホトリソグラフィの解像限界
より小さい幅を有するダミーパターンとを形成したこと
を特徴とするマスク。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000037391A JP2001230325A (ja) | 2000-02-16 | 2000-02-16 | メタルヒューズ、その製造方法及びマスク |
US09/706,790 US6566729B1 (en) | 2000-02-16 | 2000-11-07 | Semiconductor device including laser-blown links |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000037391A JP2001230325A (ja) | 2000-02-16 | 2000-02-16 | メタルヒューズ、その製造方法及びマスク |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001230325A true JP2001230325A (ja) | 2001-08-24 |
Family
ID=18561285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000037391A Pending JP2001230325A (ja) | 2000-02-16 | 2000-02-16 | メタルヒューズ、その製造方法及びマスク |
Country Status (2)
Country | Link |
---|---|
US (1) | US6566729B1 (ja) |
JP (1) | JP2001230325A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1401018A2 (en) * | 2002-09-19 | 2004-03-24 | Infineon Technologies North America Corp. | Unpassivated laser fuse with blast barrier to reduce splattering |
US6969904B2 (en) | 2002-09-04 | 2005-11-29 | Oki Electric Industry Co., Ltd. | Trimming pattern |
CN100352053C (zh) * | 2003-08-07 | 2007-11-28 | 恩益禧电子股份有限公司 | 半导体器件 |
KR100809708B1 (ko) | 2006-10-17 | 2008-03-06 | 삼성전자주식회사 | 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로 |
US7808076B2 (en) | 2007-01-10 | 2010-10-05 | Renesas Technology Corp. | Semiconductor device |
JP2011108777A (ja) * | 2009-11-16 | 2011-06-02 | Renesas Electronics Corp | 半導体装置 |
KR20150088161A (ko) * | 2014-01-23 | 2015-07-31 | 삼성전자주식회사 | 반도체 장치의 이-퓨즈 구조체 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243075A (ja) * | 2006-03-10 | 2007-09-20 | Ricoh Co Ltd | 半導体装置 |
US7388421B1 (en) | 2006-08-23 | 2008-06-17 | National Semiconductor Corporation | Fused trim circuit with test emulation and reduced static current drain |
US8749020B2 (en) * | 2007-03-09 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal e-fuse structure design |
US9892221B2 (en) | 2009-02-20 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system of generating a layout including a fuse layout pattern |
DE102015104686B4 (de) * | 2014-09-10 | 2018-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verfahren und system zum erzeugen eines layouts |
KR102471641B1 (ko) * | 2016-02-04 | 2022-11-29 | 에스케이하이닉스 주식회사 | 퓨즈구조 및 그를 포함하는 반도체장치 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5608257A (en) * | 1995-06-07 | 1997-03-04 | International Business Machines Corporation | Fuse element for effective laser blow in an integrated circuit device |
JPH10229125A (ja) * | 1997-02-14 | 1998-08-25 | Nec Corp | 半導体装置 |
-
2000
- 2000-02-16 JP JP2000037391A patent/JP2001230325A/ja active Pending
- 2000-11-07 US US09/706,790 patent/US6566729B1/en not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6969904B2 (en) | 2002-09-04 | 2005-11-29 | Oki Electric Industry Co., Ltd. | Trimming pattern |
EP1547144A4 (en) * | 2002-09-19 | 2009-01-07 | Ibm | REDUCED SPRAYING IN UNPASSIVATED LASER MELTING COMPOUNDS |
WO2004027801A2 (en) * | 2002-09-19 | 2004-04-01 | International Business Machines Corporation | Reduced splattering of unpassivated laser fuses |
EP1401018A3 (en) * | 2002-09-19 | 2004-09-08 | Infineon Technologies North America Corp. | Unpassivated laser fuse with blast barrier to reduce splattering |
WO2004027801A3 (en) * | 2002-09-19 | 2005-02-24 | Ibm | Reduced splattering of unpassivated laser fuses |
US6872648B2 (en) | 2002-09-19 | 2005-03-29 | Infineon Technologies Ag | Reduced splattering of unpassivated laser fuses |
EP1547144A2 (en) * | 2002-09-19 | 2005-06-29 | International Business Machines Corporation | Reduced splattering of unpassivated laser fuses |
EP1401018A2 (en) * | 2002-09-19 | 2004-03-24 | Infineon Technologies North America Corp. | Unpassivated laser fuse with blast barrier to reduce splattering |
CN100421232C (zh) * | 2002-09-19 | 2008-09-24 | 国际商业机器公司 | 减少非钝化激光熔丝飞溅的半导体器件及其制造方法 |
CN100352053C (zh) * | 2003-08-07 | 2007-11-28 | 恩益禧电子股份有限公司 | 半导体器件 |
KR100809708B1 (ko) | 2006-10-17 | 2008-03-06 | 삼성전자주식회사 | 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로 |
US7808076B2 (en) | 2007-01-10 | 2010-10-05 | Renesas Technology Corp. | Semiconductor device |
US8487403B2 (en) | 2007-01-10 | 2013-07-16 | Renesas Electronics Corporation | Semiconductor device |
US8487402B2 (en) | 2007-01-10 | 2013-07-16 | Renesas Electronics Corporation | Semiconductor device |
JP2011108777A (ja) * | 2009-11-16 | 2011-06-02 | Renesas Electronics Corp | 半導体装置 |
KR20150088161A (ko) * | 2014-01-23 | 2015-07-31 | 삼성전자주식회사 | 반도체 장치의 이-퓨즈 구조체 |
KR102127178B1 (ko) | 2014-01-23 | 2020-06-26 | 삼성전자 주식회사 | 반도체 장치의 이-퓨즈 구조체 |
Also Published As
Publication number | Publication date |
---|---|
US6566729B1 (en) | 2003-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5663590A (en) | Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps | |
JP2001230325A (ja) | メタルヒューズ、その製造方法及びマスク | |
JP2002057217A (ja) | ヒューズ・リンクの局所劣化による強化型ヒューズ | |
US5539227A (en) | Multi-layer wiring | |
US5827759A (en) | Method of manufacturing a fuse structure | |
JPH0628290B2 (ja) | 回路用ヒューズを備えた半導体装置 | |
EP0445317B1 (en) | Semiconductor device with a fusible link and method of making a fusible link on a semiconductor substrate | |
KR100297222B1 (ko) | 반도체장치및그제조방법 | |
JP3287293B2 (ja) | 半導体装置およびその製造方法 | |
JP5600269B2 (ja) | 半導体装置のヒューズ構造及びその製造方法 | |
JP2004335608A (ja) | 半導体装置 | |
JPH065707A (ja) | 半導体集積回路用ヒューズ | |
JPH01295440A (ja) | 半導体装置 | |
JPS59148198A (ja) | 半導体装置 | |
JPS61168242A (ja) | 半導体集積回路装置 | |
JP3191712B2 (ja) | 半導体装置の製造方法 | |
JPS60261154A (ja) | 半導体集積回路装置の製造方法 | |
JP2007128947A (ja) | ポリシリコンヒューズおよび半導体装置 | |
JPH07130861A (ja) | 半導体集積回路装置の製造方法 | |
JP3353748B2 (ja) | 半導体装置およびその製造方法 | |
CN113451263A (zh) | 电熔丝结构及其形成方法 | |
JPS59195843A (ja) | 半導体装置 | |
JPS60134437A (ja) | ヒユ−ズ装置およびその製造方法 | |
JPH11274304A (ja) | ダミー配線を有するメタルヒューズ素子 | |
JPS5976447A (ja) | 多層配線方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060816 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |