KR20170091532A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20170091532A
KR20170091532A KR1020170014436A KR20170014436A KR20170091532A KR 20170091532 A KR20170091532 A KR 20170091532A KR 1020170014436 A KR1020170014436 A KR 1020170014436A KR 20170014436 A KR20170014436 A KR 20170014436A KR 20170091532 A KR20170091532 A KR 20170091532A
Authority
KR
South Korea
Prior art keywords
insulating film
fuse element
film
fuse
protective insulating
Prior art date
Application number
KR1020170014436A
Other languages
English (en)
Inventor
요시타카 기무라
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20170091532A publication Critical patent/KR20170091532A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

퓨즈 소자의 내습성을 유지하면서, 인접하는 퓨즈 소자의 간격이 좁은 경우에도, 레이저 조사에 의해 퓨즈 소자를 절단했을 때에, 퓨즈 소자를 구성하는 도전체의 재부착이나, 퓨즈 소자의 단선 등을 방지하는 것이 가능한 반도체 장치를 제공한다.
반도체 기판 상에 설치된 제1 절연막과, 제1 절연막 상에 서로 인접해서 설치된 복수의 퓨즈 소자와, 퓨즈 소자의 적어도 측면을 덮는 보호 절연막과, 퓨즈 소자 및 보호 절연막을 덮는 BPSG막 또는 PSG막으로 이루어지는 제2 절연막을 구비하며, 보호 절연막의 기계적 강도가 제2 절연막보다 높다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것이며, 특히 레이저 조사에 의해 블로우하는 퓨즈 소자를 가지는 반도체 장치에 관한 것이다.
일반적으로, 반도체 장치의 저항값의 조정이나 리던던시 회로의 설정에 퓨즈 소자가 널리 사용되고 있다. 퓨즈 소자를 절단함으로써 도통 상태로부터 비도통 상태로 변화시켜, 트리밍 회로에 원하는 정보를 기억시킨다. 퓨즈 소자의 절단에는, 레이저 조사에 의해 퓨즈 소자를 블로우시키는 방법이나, 대전류를 흐르게 하여 퓨즈 소자를 용단시키는 방법 등이 이용된다. 여기서, 블로우란 퓨즈가 열에 의해 파열되어, 구성물이 비산하는 것을 말한다.
레이저 조사에 의해 블로우하는 퓨즈 소자는, 폴리실리콘 등의 도전체로 구성되며, 실리콘 산화막 등의 절연막에 의해 피복된 상태로, 그 절연막을 통하여 레이저가 조사됨으로써 절단된다(예를 들면, 특허 문헌 1 참조).
일본국 특허공개 2000-40388호 공보
최근, 반도체 장치의 소형화에 수반하여, 퓨즈 소자에도 소형화가 요구되고 있으며, 특히 복수의 퓨즈 소자가 나란히 배치된 경우에, 인접하는 퓨즈 소자의 간격을 좁게 할 필요가 생기고 있다.
도 7에, 종래의 소형화된 반도체 장치(400)의 구성을 나타낸다. 도 7(a)는, 반도체 장치(400)에 있어서 복수의 퓨즈 소자가 형성된 영역의 평면도이며, 도 7(b)는, 도 7(a)에 있어서의 B-B선을 따른 단면도이다.
도 7에 나타내는 바와 같이, 종래의 반도체 장치(400)는, 반도체 기판(41) 상에 형성된 절연막(42) 상에, 근접해서 배치된 복수의 폴리실리콘 등의 도전체로 이루어지는 퓨즈 소자(43)(43a, 43b, 43c)를 구비하고 있다. 또한, 복수의 퓨즈 소자(43)를 덮는 절연막(45)이 설치되고, 절연막(45)에는, 레이저 조사용으로 퓨즈 개구부(46)가 형성되어 있다.
도 8은, 도 7의 반도체 장치(400)에 있어서, 퓨즈 소자(43)를 절단한 경우에 생기는 문제의 일례를 설명하기 위한 도이며, 도 8(a)는, 도 7(a)에 대응하는 평면도, 도 8(b)는, 도 8(a)에 있어서의 B-B선을 따른 단면도, 도 8(c)는, 도 8(a)에 있어서의 C-C선을 따른 단면도이다.
도 8은, 도시된 3개의 퓨즈 소자(43) 중, 좌측과 중앙의 퓨즈 소자(43a 및 43b)를 절단한 상태를 나타내고 있다.
도 8에 나타내는 바와 같이, 근접해서 배치된 퓨즈 소자(43a 및 43b) 각각에 레이저를 조사하면, 퓨즈 소자(43a 및 43b)의 레이저가 조사된 부분의 도전체가 용융, 기화하여 증기압이 올라, 피복되어 있던 절연막(45)마다 폭발하여 퓨즈 소자(43a 및 43b)는 각각 비도통 상태가 된다.
그러나, 인접하는 퓨즈 소자(43)의 간격이 좁기 때문에, 레이저 조사에 의해 형성된 퓨즈 블로우 흠(47)은, 서로 이웃하는 퓨즈 블로우 흠(47)들로 연결된 상태가 된다.
이 때, 용융, 기화한 도전체가 먼 곳까지 날아가지 않고, 도 8(a) 및 (c)에 나타내는 바와 같이, 퓨즈 블로우 흠(47)의 내측면에 재부착되어, 재부착층(48)이 형성되어 버리는 경우가 있다. 즉, 기화한 도전체의 재부착에 의해, 절단된 인접하는 퓨즈 소자(43)들이 전기적으로 단락되어 버린다는 문제가 생긴다.
이것은, 이하의 이유에 의한 것이다.
반도체 장치(400)에서는, 외부로부터 침수하는 수분에 의해 퓨즈 소자(43)나 배선(도시하지 않음) 등이 부식되는 것을 막기 위해, 절연막(45)으로서 내습성이 높은 BPSG막 또는 PSG막을 이용하고 있다. 그러나, BPSG막 및 PSG막은, 모두 내습성에 있어서는 우수하지만, 기계적 강도가 낮다.
절연막(45)의 기계적 강도가 낮으면, 레이저 조사 시의 도전체의 증기압이 충분히 오르지 않는 상태에서 폭발이 일어나기 때문에, 도전체가 먼 곳까지 날아가지 않고, 용융, 기화한 도전체의 퓨즈 블로우 흠(47) 내로의 재부착이 일어나기 쉽다. 상술한 대로, 소형화를 위해 인접하는 퓨즈 소자(43)의 간격이 좁아져 있기 때문에, 서로 이웃하는 퓨즈 블로우 흠(47)들이 연결된 상태이기 때문에, 도 8(a)에 나타내는 바와 같이, 재부착층(48)은, 절단된 퓨즈 소자(43a와 43b)를 접속하도록 형성되어 버려, 그 결과, 퓨즈 소자(43a와 43b)가 단락되어 버리게 된다.
도 9는, 도 7의 반도체 장치(400)에 있어서, 퓨즈 소자(43)를 절단한 경우에 생기는 문제의 다른 예를 설명하기 위한 도이며, 도 9(a)는, 도 7(a)에 대응하는 평면도, 도 9(b)는, 도 9(a)에 있어서의 B-B선을 따른 단면도이다.
도 9는, 도시된 3개의 퓨즈 소자(43) 중, 중앙의 퓨즈 소자(43b)를 절단한 상태를 나타내고 있다.
도 9에 나타내는 바와 같이, 퓨즈 소자(43b)에 레이저를 조사하고, 퓨즈 소자(43b)를 블로우시키면, 퓨즈 블로우 흠(47) 내에, 인접하는 퓨즈 소자(43)(본 예에서는 퓨즈 소자(43c)의 일부가 노출되어 버리는 경우가 있다.
즉, 상술한 대로, 절연막(45)의 기계적 강도가 낮기 때문에, 퓨즈 블로우 흠(47)이 퓨즈 소자(43b)에 인접하는 퓨즈 소자(43c) 위까지 확대되어 버려, 퓨즈 소자(43c)에 노출부(EXP)가 형성된다. 이와 같이 퓨즈 소자(43c)가 노출되어 버리면, 수분에 의해 퓨즈 소자(43c)가 부식되거나, 노출부(EXP)로부터 산화가 진행되어 가 퓨즈 소자(43c)가 단선하거나 하는 등의 문제로 연결된다.
도 8 및 도 9에 나타내는 바와 같은 문제는, 인접하는 퓨즈 소자의 간격이 5μm 이하로 좁아지면 특히 발생하기 쉬워진다.
본 발명은, 상기와 같은 문제를 해결하기 위해 이루어진 것이며, 퓨즈 소자의 내습성을 유지하면서, 인접하는 퓨즈 소자의 간격이 좁은 경우에도, 레이저 조사에 의해 퓨즈 소자를 절단했을 때에, 퓨즈 소자를 구성하는 도전체의 재부착이나, 퓨즈 소자의 단선 등을 방지하는 것이 가능한 반도체 장치를 제공하는 것을 목적으로 하고 있다.
본 발명의 반도체 장치는, 반도체 기판 상에 설치된 제1 절연막과, 상기 제1 절연막 상에 서로 인접해서 설치된 복수의 퓨즈 소자와, 상기 퓨즈 소자의 적어도 측면을 덮는 보호 절연막과, 상기 퓨즈 소자 및 상기 보호 절연막을 덮는 BPSG막 또는 PSG막으로 이루어지는 제2 절연막을 구비하고, 상기 보호 절연막의 기계적 강도가 상기 제2 절연막보다 높은 것을 특징으로 한다.
본 발명에 의하면, 제2 절연막보다 기계적 강도가 높은 보호 절연막이 퓨즈 소자의 적어도 측면을 덮고 있기 때문에, 레이저 조사 시에 퓨즈 소자의 레이저가 조사된 부분의 도전체의 증기압이 높아진 상태에서 폭발이 일어난다. 따라서, 종래의 반도체 장치(400)보다 큰 힘으로 폭발이 일어나기 때문에, 용융, 기화한 도전체가 먼 곳까지 날아가, 폭발에 의해 형성되는 블로우 흠 내로의 재부착이 일어나기 어려워진다는 효과를 나타낸다.
또, 퓨즈 소자 측면을 덮는 보호 절연막의 존재에 의해, 상기 폭발의 힘은 수평 방향으로 퍼지기 어려워지기 때문에, 레이저 조사된 퓨즈 소자에 인접하는 퓨즈 소자 위까지 퓨즈 블로우 흠이 확대되는 것이 억제되고, 따라서, 인접하는 퓨즈 소자가 노출되는 것을 방지하는 것이 가능해진다.
도 1은 제1 실시 형태에 의한 반도체 장치(100)의 구조를 설명하기 위한 도이며, 도 1(a)는, 반도체 장치(100)에 있어서 복수의 퓨즈 소자가 형성된 영역의 평면도, 도 1(b)는, 도 1(a)에 있어서의 B-B선을 따른 단면도이다.
도 2는 도 1의 반도체 장치(100)에 있어서의 퓨즈 소자의 블로우 후의 상태를 설명하기 위한 도이며, 도 2(a)는, 도 1(a)에 대응하는 평면도, 도 2(b)는, 도 2(a)에 있어서의 B-B선을 따른 단면도이다.
도 3은 제2 실시 형태에 의한 반도체 장치(200)의 구조를 설명하기 위한 도이며, 도 3(a)는, 반도체 장치(200)에 있어서 복수의 퓨즈 소자가 형성된 영역의 평면도, 도 3(b)는, 도 3(a)에 있어서의 B-B선을 따른 단면도이다.
도 4는 도 3의 반도체 장치(200)에 있어서의 퓨즈 소자의 블로우 후의 상태를 설명하기 위한 도이며, 도 4(a)는, 도 3(a)에 대응하는 평면도, 도 4(b)는, 도 4(a)에 있어서의 B-B선을 따른 단면도이다.
도 5는 제3 실시 형태에 의한 반도체 장치(300)의 구조를 설명하기 위한 도이며, 도 5(a)는, 반도체 장치(300)에 있어서 복수의 퓨즈 소자가 형성된 영역의 평면도, 도 5(b)는, 도 5(a)에 있어서의 B-B선을 따른 단면도이다.
도 6은 도 5의 반도체 장치(300)에 있어서의 퓨즈 소자의 블로우 후의 상태를 설명하기 위한 도이며, 도 6(a)는, 도 5(a)에 대응하는 평면도, 도 6(b)는, 도 6(a)에 있어서의 B-B선을 따른 단면도이다.
도 7은 종래의 반도체 장치(400)의 구조를 설명하기 위한 도이며, 도 7(a)는, 반도체 장치(400)에 있어서 복수의 퓨즈 소자가 형성된 영역의 평면도, 도 7(b)는, 도 7(a)에 있어서의 B-B선을 따른 단면도이다.
도 8은 종래의 반도체 장치(400)에 있어서의 퓨즈 소자의 블로우 후의 문제를 설명하기 위한 도이며, 도 8(a)는, 도 7(a)에 대응하는 평면도, 도 8(b)는, 도 8(a)에 있어서의 B-B선을 따른 단면도, 도 8(c)는, 도 8(a)에 있어서의 C-C선을 따른 단면도이다.
도 9는 종래의 반도체 장치(400)에 있어서의 퓨즈 소자의 블로우 후의 다른 문제를 설명하기 위한 도이며, 도 9(a)는, 도 7(a)에 대응하는 평면도, 도 9(b)는, 도 9(a)에 있어서의 B-B선을 따른 단면도이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조해서 설명한다.
［제1 실시 형태］
도 1은, 제1 실시 형태에 의한 반도체 장치(100)의 구조를 설명하기 위한 도이며, 도 1(a)는, 반도체 장치(100)에 있어서 복수의 퓨즈 소자가 형성된 영역의 평면도, 도 1(b)는, 도 1(a)에 있어서의 B-B선을 따른 단면도이다.
도 1에 나타내는 바와 같이, 본 실시 형태에 의한 반도체 장치(100)에 있어서는, 반도체 기판(11) 상에 절연막(12)이 설치되며, 그 위에, 폴리실리콘막 등의 도전체로 이루어지는 복수의 퓨즈 소자(13)(13a, 13b, 13c)가 서로 인접해서 배치되어 있다. 또한, 복수의 퓨즈 소자(13)의 측면, 상면, 및 절연막(12)의 상면을 덮는 보호 절연막(14)이 설치되어 있다. 보호 절연막(14) 상에는 절연막(15)이 설치되며, 절연막(15)에는, 레이저 조사용의 퓨즈 개구부(16)가 형성되어 있다.
절연막(15)은, 퓨즈 소자(13)나 도시하지 않은 영역에 형성된 배선 등이 외부로부터 침수하는 수분에 의해 부식(산화 등)되는 것을 방지하기 위해, 수분을 통과시키기 어려운, 즉, 내습성이 높은 막인 BPSG막 또는 PSG막으로 구성되어 있다.
보호 절연막(14)은, 기계적 강도가 절연막(15)보다 높은 절연막으로 이루어지며, 예를 들면, 실리콘 질화막 또는 실리콘 산질화막을 이용할 수 있다. 어느 막도 통상의 반도체 제조 프로세스에 용이하게 도입 가능하다.
기계적 강도를 나타내는 지표는 다수 있지만, 예를 들면 BPSG막 또는 PSG막을 포함하는 석영(SiO2)의 굽힘 강도는 약 150MPa인데 반해, 실리콘 질화막을 포함하는 질화 규소는 600~1000MPa이며, 질화 규소의 굽힘 강도는 SiO2보다 높다.
상기와 같이 구성된 반도체 장치(100)에 있어서, 도 1에 나타낸 3개의 퓨즈 소자(13) 중, 근접해서 배치된 퓨즈 소자(13a 및 13b) 각각에 레이저를 조사하면, 퓨즈 소자(13a 및 13b)의 레이저가 조사된 부분의 도전체가 용융, 기화하여 증기압이 오른다. 이 때, 퓨즈 소자(13)의 측면 및 상면은 절연막(15)보다 기계적 강도가 높은 보호 절연막(14)으로 덮여 있기 때문에, 도전체가 용융, 기화해도, 바로는 폭발하지 않는다. 즉, 보호 절연막(14)을 파괴할 수 있을 정도로 레이저 조사부의 증기압이 충분히 높아져야 비로소, 보호 절연막(14)과 그 위의 절연막(15)마다 폭발하여, 퓨즈 소자(13a 및 13b)가 각각 비도통 상태가 된다.
이와 같이 하여 퓨즈 소자(13a 및 13b)가 절단된 상태를 도 2에 나타낸다. 도 2(a)는, 도 1(a)에 대응하는 평면도, 도 2(b)는, 도 2(a)에 있어서의 B-B선을 따른 단면도이다.
도 2에 나타내는 바와 같이, 퓨즈 소자(13a 및 13b)의 절단부의 주위에는, 각각 퓨즈 블로우 흠(17)이 형성되지만, 퓨즈 블로우 흠(17) 내에 재부착층은 형성되지 않는다. 따라서, 도 8에 나타낸 종래의 반도체 장치(400)와 같이 절단된 퓨즈 소자(13a와 13b)가 단락하는 것이 방지된다. 이것은, 상술한 대로, 퓨즈 소자(13)의 측면 및 상면이 보호 절연막(14)으로 덮여 있음으로써, 레이저 조사된 도전체의 증기압이 충분히 높아지고 나서 폭발이 일어남으로써, 용융, 기화한 도전체를 먼 곳까지 비산시킬 수 있기 때문이다.
또, 퓨즈 소자(13)의 측면이 기계적 강도가 높은 보호 절연막(14)에 의해 지지되어 있기 때문에, 폭발의 힘은 수평 방향으로 퍼지기 어려워져, 레이저 조사된 퓨즈 소자에 인접하는 퓨즈 소자 위까지 블로우 흠이 확대되는 것이 억제된다. 이것에 의해, 인접하는 퓨즈 소자(예를 들면, 퓨즈 소자(13c))가 노출되어, 데미지를 받는 것을 방지하는 것이 가능해진다.
본 실시 형태에 있어서, 퓨즈 소자(13)의 상면에 있어서의 보호 절연막(14)의 막두께는, 너무 두껍게 하면 통상의 레이저 조사 조건으로 블로우하는 것이 곤란해지기 때문에, 100nm 이하인 것이 바람직하다. 하한은 보호 절연막(14)이 안정되게 형성될 수 있도록 10nm 이상으로 하는 것이 좋다.
보호 절연막(14)은, 절연막(12) 상에 퓨즈 소자(13)를 형성한 후, 예를 들면, 플라즈마 CVD법에 의해, 퓨즈 소자(13)의 상면, 측면, 및 절연막(12)의 상면에 일체의 막으로서 형성된다. 따라서, 본 실시 형태에서는, 퓨즈 소자의 측면의 보호 절연막(14)의 막두께는, 퓨즈 소자(13)의 상면의 보호 절연막(14)의 막두께와 동등한 두께로 제한된다.
그래서, 이하에, 제2 실시 형태로서, 퓨즈 소자(13)의 측면을 보다 강고하게 지지하는 구성에 대해서 설명한다.
［제2 실시 형태］
도 3은, 제2 실시 형태에 의한 반도체 장치(200)의 구조를 설명하기 위한 도이며, 도 3(a)는, 반도체 장치(200)에 있어서 복수의 퓨즈 소자가 형성된 영역의 평면도, 도 3(b)는, 도 3(a)에 있어서의 B-B선을 따른 단면도이다.
본 실시 형태의 반도체 장치(200)에서는, 도 1에 나타내는 제1 실시 형태의 반도체 장치(100)에 있어서의 보호 절연막(14) 대신에, 각 퓨즈 소자(13)의 양측면에 보호 절연막(24)이 각각 형성되어 있다. 보호 절연막(24)은, 보호 절연막(14)과 마찬가지로, 기계적 강도가 절연막(15)보다 높은 절연막으로 이루어지며, 예를 들면, 실리콘 질화막 또는 실리콘 산질화막을 이용할 수 있다.
그 외의 구성에 대해서는, 도 1의 반도체 장치(100)와 동일하기 때문에, 동일한 구성 요소에는 동일한 부호를 붙이고, 중복되는 설명은 적당히 생략한다.
보호 절연막(24)은, 제1 실시 형태의 보호 절연막(14)과 상이하게, 퓨즈 소자(13)의 상면과 절연막(12)의 상면에는 형성되어 있지 않다. 보호 절연막(24)은, 반도체 장치(100)에 있어서의 보호 절연막(14)보다 두껍게 형성되어 있다. 이것에 의해, 반도체 장치(100)에 있어서의 보호 절연막(14)보다, 퓨즈 소자(13)의 측면이 보다 강고하게 지지된다.
반도체 장치(200)에 있어서, 레이저 조사에 의해, 퓨즈 소자(13a 및 13b)가 절단된 상태를 도 4에 나타낸다. 도 4(a)는, 도 3(a)에 대응하는 평면도, 도 4(b)는, 도 4(a)에 있어서의 B-B선을 따른 단면도이다.
상술한 대로, 본 실시 형태에서는, 보호 절연막(24)이 두껍게 형성되어 있기 때문에, 도 4에 나타내는 바와 같이, 퓨즈 블로우 흠(27)은, 수평 방향의 확대가 도 2에 나타내는 퓨즈 블로우 흠(17)보다 좁아진다. 즉, 레이저의 조사에 의한 폭발의 힘이 수평 방향으로 퍼져, 인접하는 퓨즈 소자 위까지 블로우 흠이 확대되는 것을 제1 실시 형태보다 보다 확실히 억제하는 것이 가능해진다.
보호 절연막(24)의 두께는, 두꺼우면 두꺼울수록 소기의 효과가 높아지기 때문에, 서로 이웃하는 보호 절연막(24)들이 접하는 두께로 하는 것이 가장 바람직하다.
보호 절연막(24)은, 절연막(12) 상에 퓨즈 소자(13)를 형성한 후, 예를 들면, 플라즈마 CVD법에 의해, 퓨즈 소자(13)의 상면 및 측면을 포함하는 전체면에 보호 절연막(24)을 구성하는 실리콘 질화막 등의 절연막을 형성한 후, 퓨즈 소자(13)의 상면이 노출할 때까지 에치백을 행하여, 퓨즈 소자(13)의 측면에 절연막을 남김으로써 형성된다.
따라서, 반도체 장치(100)에 있어서 보호 절연막(14)을 형성하는 것보다도, 에치백의 공정을 추가할 필요가 생긴다. 그러나, 보호 절연막(24)이 두꺼움으로써, 인접 퓨즈 소자로의 데미지 방지 효과를 제1 실시 형태의 반도체 장치(100)보다 높일 수 있다.
또, 퓨즈 소자(13)의 상면에 보호 절연막이 설치되어 있지 않기 때문에, 레이저 조사부의 증기압이 반도체 장치(100)에 비하면 다소 낮은 상태에서 폭발하게 되지만, 퓨즈 소자(13)의 측면 상에 보호 절연막(24)이 설치되어 있음으로써, 종래의 반도체 장치(400)와 비교해, 레이저 조사부의 증기압을 높인 상태에서 폭발시킬 수 있어, 따라서, 용융, 기화한 도전체가 퓨즈 블로우 흠(27) 내에 재부착되는 것도 억제할 수 있다.
［제3 실시 형태］
도 5는, 제3 실시 형태에 의한 반도체 장치(300)의 구조를 설명하기 위한 도이며, 도 5(a)는, 반도체 장치(300)에 있어서 복수의 퓨즈 소자가 형성된 영역의 평면도, 도 5(b)는, 도 5(a)에 있어서의 B-B선을 따른 단면도이다.
본 실시 형태의 반도체 장치(300)에서는, 도 1에 나타내는 제1 실시 형태의 반도체 장치(100)에 있어서의 보호 절연막(14) 대신에, 보호 절연막(34)이 형성되어 있다. 보호 절연막(34)은, 보호 절연막(14)과 마찬가지로, 기계적 강도가 절연막(15)보다 높은 절연막으로 이루어지며, 예를 들면, 실리콘 질화막 또는 실리콘 산질화막을 이용할 수 있다.
그 외의 구성에 대해서는, 도 1의 반도체 장치(100)와 동일하기 때문에, 동일한 구성 요소에는 동일한 부호를 붙이고, 중복되는 설명은 적당히 생략한다.
도 5에 나타내는 바와 같이, 보호 절연막(34)은, 복수의 퓨즈 소자(13)의 측면, 상면, 및 절연막(12) 상면을 덮어 형성되어 있다.
보호 절연막(34)은, 퓨즈 소자(13)의 측면에 설치된 제1 부분(34s)과, 퓨즈 소자(13)의 상면에 설치된 제2 부분(34t)을 포함하여 구성되어 있다.
그리고, 보호 절연막의 제1 부분(34s)의 두께는, 제2 부분(34t)의 두께보다 두껍게 형성되어 있다.
또, 보호 절연막(34)의 제1 부분(34s)의 막두께는, 상기 제2 실시 형태에서 설명한 대로, 두꺼우면 두꺼울수록 좋으며, 서로 이웃하는 제1 부분(34s)들이 접하는 두께로 하는 것이 가장 바람직하다.
보호 절연막(34)의 제2 부분(34t)의 막두께는, 상기 제1 실시 형태에서 설명한 대로, 너무 두껍게 하면 통상의 레이저 조사 조건에 의해 블로우하는 것이 곤란해지기 때문에, 100nm 이하인 것이 바람직하다.
보호 절연막(34)은, 우선, 제2 실시 형태에 있어서의 보호 절연막(24)을 형성하는 것과 동일하게 하여, 보호 절연막(34)을 구성하는 실리콘 질화막 등의 절연막을, 퓨즈 소자(13)의 상면이 노출되고, 또한 퓨즈 소자(13)의 측면에 절연막이 남도록 없애고, 그 후, 플라즈마 CVD법에 의해, 전체면에 보호 절연막(34)의 제2 부분(34t)에 필요한 두께의 절연막을 형성함으로써 형성된다.
상기와 같이 구성된 반도체 장치(300)에 있어서, 레이저 조사에 의해, 퓨즈 소자(13a 및 13b)가 절단된 상태를 도 6에 나타낸다. 도 6(a)는, 도 5(a)에 대응하는 평면도, 도 6(b)는, 도 6(a)에 있어서의 B-B선을 따른 단면도이다.
도 6에 나타내는 바와 같이, 퓨즈 소자(13a 및 13b)의 절단부의 주위에는, 각각 퓨즈 블로우 흠(37)이 형성되지만, 퓨즈 블로우 흠(37) 내에 재부착층은 형성되지 않는다. 따라서, 절단된 퓨즈 소자(13a와 13b)가 단락하는 것이 방지된다. 이것은, 제1 실시 형태의 반도체 장치(100)와 마찬가지로, 퓨즈 소자(13)의 측면 및 상면이 보호 절연막(34)에 의해 덮여 있음으로써, 레이저 조사된 도전체의 증기압이 충분히 높아지고 나서 폭발이 일어남으로써, 용융, 기화한 도전체를 먼 곳까지 비산시킬 수 있기 때문이다.
또한, 퓨즈 블로우 흠(37)은, 수평 방향의 확대가 도 2에 나타내는 퓨즈 블로우 흠(17)보다 좁아져 있다. 즉, 레이저의 조사에 의한 폭발의 힘이 수평 방향으로 퍼져, 인접하는 퓨즈 소자 위까지 블로우 흠이 확대되는 것을 제1 실시 형태보다 확실히 억제하는 것이 가능해진다.
이와 같이, 본 실시 형태에 의하면, 보호 절연막(34)의 제1 부분(34s)을 두껍게 함으로써, 제1 실시 형태보다 퓨즈 소자(13)의 측면을 강고하게 지지하고, 퓨즈 블로우 흠(37)의 수평 방향의 확대를 억제할 수 있다. 또, 퓨즈 소자(13)의 상면에 레이저 조사에 의해 블로우하는 것이 가능한 두께의 보호 절연막(34)의 제2 부분(34t)을 설치함으로써, 제1 실시 형태와 마찬가지로, 레이저 조사 시에, 용융, 기화된 도전체의 증기압이 충분히 높아지고 나서 폭발시킬 수 있다.
이상 설명한 대로, 본 발명에 의하면, 도전체의 재부착에 의한 인접 퓨즈 소자 간의 단락을 방지하고, 또 블로우시킨 퓨즈 소자에 인접하는 퓨즈 소자의 손상이나 단선을 방지할 수 있어, 따라서, 반도체 장치의 수율이나 신뢰성을 향상시키는 것이 가능해진다.
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고, 본 발명의 취지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능한 것은 말할 필요도 없다.
예를 들면, 퓨즈 소자(13)를 구성하는 도전체로서, 상기 각 실시 형태에 있어서는, 폴리실리콘막을 이용하는 예를 나타냈지만, 이것에 한정되지 않고, 고융점 금속막이나, 폴리실리콘막 상에 티탄실리사이드막, 텅스텐실리사이드막, 및 코발트실리사이드막 중 어느 하나가 적층된 막 등을 이용하는 것도 가능하다.
11 반도체 기판 12, 15, 42, 45 절연막
13, 43 퓨즈 소자 14, 24, 34 보호 절연막
16, 46 퓨즈 개구부 17, 47 퓨즈 블로우 흠
48 재부착층

Claims (6)

  1. 반도체 기판 상에 설치된 제1 절연막과,
    상기 제1 절연막 상에 서로 인접해서 설치된 복수의 퓨즈 소자와,
    상기 퓨즈 소자의 적어도 측면을 덮는 보호 절연막과,
    상기 퓨즈 소자 및 상기 보호 절연막을 덮는 BPSG막 또는 PSG막으로 이루어지는 제2 절연막을 구비하고,
    상기 보호 절연막의 기계적 강도가 상기 제2 절연막보다 높은 것을 특징으로 하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 보호 절연막이 상기 퓨즈 소자의 상기 측면을 덮는 제1 부분과, 상기 퓨즈 소자의 상면을 덮는 제2 부분을 가지는 것을 특징으로 하는 반도체 장치.
  3. 청구항 2에 있어서,
    상기 보호 절연막의 상기 제1 부분의 두께가 상기 제2 부분의 두께보다 두꺼운 것을 특징으로 하는 반도체 장치.
  4. 청구항 2에 있어서,
    상기 보호 절연막의 상기 제2 부분의 두께가 100nm 이하인 것을 특징으로 하는 반도체 장치.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 보호 절연막이 실리콘 질화막 또는 실리콘 산질화막인 것을 특징으로 하는 반도체 장치.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 퓨즈 소자가 폴리실리콘막, 고융점 금속막, 또는 폴리실리콘막 상에 티탄실리사이드막, 텅스텐실리사이드막, 및 코발트실리사이드막 중 어느 하나가 적층된 막으로 구성되어 있는 것을 특징으로 하는 반도체 장치.
KR1020170014436A 2016-02-01 2017-02-01 반도체 장치 KR20170091532A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-017350 2016-02-01
JP2016017350A JP6618375B2 (ja) 2016-02-01 2016-02-01 半導体装置

Publications (1)

Publication Number Publication Date
KR20170091532A true KR20170091532A (ko) 2017-08-09

Family

ID=59385660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170014436A KR20170091532A (ko) 2016-02-01 2017-02-01 반도체 장치

Country Status (5)

Country Link
US (1) US9984966B2 (ko)
JP (1) JP6618375B2 (ko)
KR (1) KR20170091532A (ko)
CN (1) CN107026145B (ko)
TW (1) TWI714713B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057823B (zh) * 2016-07-29 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
US5521116A (en) * 1995-04-24 1996-05-28 Texas Instruments Incorporated Sidewall formation process for a top lead fuse
JPH09172087A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体装置
US6096566A (en) * 1998-04-22 2000-08-01 Clear Logic, Inc. Inter-conductive layer fuse for integrated circuits
KR100268438B1 (ko) 1998-07-03 2000-10-16 윤종용 복수의 퓨즈들을 갖는 반도체 메모리 장치
US6235557B1 (en) * 1999-04-28 2001-05-22 Philips Semiconductors, Inc. Programmable fuse and method therefor
US6249038B1 (en) * 1999-06-04 2001-06-19 International Business Machines Corporation Method and structure for a semiconductor fuse
TW410416B (en) * 1999-06-15 2000-11-01 Vanguard Int Semiconduct Corp Method for forming fuse in DRAM
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
US7148089B2 (en) * 2004-03-01 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper fuse links
US7556989B2 (en) * 2005-03-22 2009-07-07 Samsung Electronics Co., Ltd. Semiconductor device having fuse pattern and methods of fabricating the same
KR101129772B1 (ko) * 2009-07-29 2012-04-13 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법
KR101674057B1 (ko) * 2010-04-01 2016-11-08 삼성전자 주식회사 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법
CN110070970B (zh) * 2013-04-04 2022-06-03 罗姆股份有限公司 芯片构件、电路组件及电子设备
US9773588B2 (en) * 2014-05-16 2017-09-26 Rohm Co., Ltd. Chip parts

Also Published As

Publication number Publication date
US9984966B2 (en) 2018-05-29
CN107026145A (zh) 2017-08-08
CN107026145B (zh) 2023-05-23
TW201801250A (zh) 2018-01-01
US20170221824A1 (en) 2017-08-03
JP2017139264A (ja) 2017-08-10
TWI714713B (zh) 2021-01-01
JP6618375B2 (ja) 2019-12-11

Similar Documents

Publication Publication Date Title
US6521971B2 (en) Metal fuse in copper dual damascene
KR100319655B1 (ko) 퓨즈 구조물 및 그 제조방법
US5827759A (en) Method of manufacturing a fuse structure
EP1032040A2 (en) Metal wire fuse structure with cavity
KR20170091532A (ko) 반도체 장치
KR102320296B1 (ko) 반도체 장치
JP5405796B2 (ja) 半導体装置
JPH0917872A (ja) 半導体装置
CN107123635B (zh) 半导体装置及熔丝的切断方法
US8860175B2 (en) Fuse of semiconductor device and method for forming the same
JP5331408B2 (ja) 半導体装置
JPS6076140A (ja) 半導体装置
US20060226508A1 (en) Semiconductor device having patterns for protecting fuses and method of fabricating the semiconductor device
JP2008159801A (ja) 半導体装置およびその製造方法
KR100301806B1 (ko) 반도체장치
JP2004103960A (ja) ヒューズの切断方法および半導体集積回路装置
JP2021044306A (ja) 半導体装置およびそのトリミング方法
KR20050078910A (ko) 개선된 퓨즈 보호구조를 가지는 반도체 장치
JP2009009973A (ja) 半導体装置
JP2006005268A (ja) 半導体装置
JP2005019620A (ja) ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法
KR20080029691A (ko) 반도체 소자의 퓨즈 및 그 형성방법
JP2005150279A (ja) 半導体装置及びその製造方法
JP2005166799A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal