JP2005166799A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005166799A JP2005166799A JP2003401528A JP2003401528A JP2005166799A JP 2005166799 A JP2005166799 A JP 2005166799A JP 2003401528 A JP2003401528 A JP 2003401528A JP 2003401528 A JP2003401528 A JP 2003401528A JP 2005166799 A JP2005166799 A JP 2005166799A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- cutting
- insulating film
- semiconductor device
- fuse element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 ヒューズ上の絶縁膜を薄膜化することなく、このヒューズを簡単に切断できるようにした半導体装置の製造方法を提供する。
【解決手段】 シリコン基板1にヒューズ切断用のnMOSFET10を形成し、このシリコン基板にヒューズ切断用のnMOSFET10と繋がったヒューズFを形成する。次に、このヒューズF全体を覆うようにシリコン基板上に第2層間絶縁膜22及び保護膜32を形成する。そして、このヒューズFを切断するか否かを選択し、切断することが選択されたヒューズFにヒューズ切断用のnMOSFET10を介して高電圧印加状態で高電流を流すことにより、当該ヒューズFを切断する。
【選択図】 図1
【解決手段】 シリコン基板1にヒューズ切断用のnMOSFET10を形成し、このシリコン基板にヒューズ切断用のnMOSFET10と繋がったヒューズFを形成する。次に、このヒューズF全体を覆うようにシリコン基板上に第2層間絶縁膜22及び保護膜32を形成する。そして、このヒューズFを切断するか否かを選択し、切断することが選択されたヒューズFにヒューズ切断用のnMOSFET10を介して高電圧印加状態で高電流を流すことにより、当該ヒューズFを切断する。
【選択図】 図1
Description
本発明は、半導体装置の製造方法に関し、特に、トリミングに要する手間を低減する技術に関するものである。
従来から、不良のメモリセルを予備の冗長セルに置き換えてIC全体の記憶容量を確保したり、このメモリセルやMOSFET等に繋がる配線の抵抗値又は容量値などを調整したりするために、配線と配線との間にトリミング(trimming)用のヒューズを設けた構造が知られている(例えば、特許文献1参照)。
図3は従来例に係る半導体装置200の構成例を示す断面図である。図3に示すように、この半導体装置200は、シリコン基板201と、このシリコン基板201に形成されたnMOSFET210と、第1層間絶縁膜212と、第2層間絶縁膜222と、第1配線層214a、214bと、第2配線層224bと、保護膜232等から構成されている。
図3は従来例に係る半導体装置200の構成例を示す断面図である。図3に示すように、この半導体装置200は、シリコン基板201と、このシリコン基板201に形成されたnMOSFET210と、第1層間絶縁膜212と、第2層間絶縁膜222と、第1配線層214a、214bと、第2配線層224bと、保護膜232等から構成されている。
これらの中で、第1配線層214a、214bはnMOSFET210のソース、ドレイン(n+)にそれぞれ接続するようにして、第1層間絶縁膜212上に形成されている。また、第2配線層224bは第1配線層214bに接続するようにして、第2層間絶縁膜222上に形成されている。これら第1配線層214a、214b、第2配線層224bは、全てアルミ(Al)等からなるものである。さらに、この第2配線層224bを覆うようにして、第2配線層224b上に保護膜232が形成されている。
ところで、図3に示すように、この第2配線層224bは、その一部がヒューズF´となっている。さらに、保護膜232は、このヒューズF´上の部分だけが他の部分よりも薄く加工されている。この半導体装置200では、図3の紙面に対して垂直方向(即ち、Y方向)に、ヒューズF´を含む第2配線層224bが複数形成されている。
このような第2配線層224b全体の抵抗値を調整する等の目的で、複数のヒューズF´の中から任意のヒューズF´を切断する場合には、図3に示すように、保護膜232上から任意のヒューズF´に向けてレーザを照射する。ここで、ヒューズF´上の保護膜232は、その膜厚が他の部分よりも薄く加工されているので、保護膜232を通過する間のレーザの減衰を低く抑えることができる。そして、この保護膜232を通過したレーザがヒューズFの表面に到達して、このヒューズF´は断線する。また、断線したヒューズF´の断片の一部は、薄く加工された保護膜232を突き破り、周囲に飛散する。
特開2001−135792号公報
このような第2配線層224b全体の抵抗値を調整する等の目的で、複数のヒューズF´の中から任意のヒューズF´を切断する場合には、図3に示すように、保護膜232上から任意のヒューズF´に向けてレーザを照射する。ここで、ヒューズF´上の保護膜232は、その膜厚が他の部分よりも薄く加工されているので、保護膜232を通過する間のレーザの減衰を低く抑えることができる。そして、この保護膜232を通過したレーザがヒューズFの表面に到達して、このヒューズF´は断線する。また、断線したヒューズF´の断片の一部は、薄く加工された保護膜232を突き破り、周囲に飛散する。
ところで、従来例に係る半導体装置200の製造方法によれば、Al等からなるヒューズF´の表面にレーザを十分に到達させるために、保護膜232を形成した後で、このヒューズF´上の保護膜232をフォトリソグラフィ及びエッチング技術等を用いて薄膜化する必要があった。また、レーザの過度の減衰を防ぐために、ヒューズF´上での保護膜232の残膜厚さを精度良くコントロールする必要があった。このため、トリミングに多くの手間がかかるという問題があった。
そこで、この発明はこのような問題を解決したものであって、ヒューズ上の絶縁膜を薄膜化することなく、このヒューズを簡単に切断できるようにした半導体装置の製造方法の提供を目的とする。
上記した課題を解決するために、本発明に係る第1の半導体装置の製造方法は、基板にヒューズ切断用の半導体素子を形成する工程と、前記基板に前記ヒューズ切断用の半導体素子と繋がったヒューズ素子を形成する工程と、前記ヒューズ素子全体を覆うように前記基板上に絶縁膜を形成する工程と、前記ヒューズ素子を切断するか否かを選択する工程と、前記選択する工程で切断することが選択された前記ヒューズ素子に前記ヒューズ切断用の半導体素子を介して高電圧印加状態で高電流を流すことにより、当該ヒューズ素子を切断する工程と、を含むことを特徴とするものである。
また、本発明に係る第2の半導体装置の製造方法は、上述した第1の半導体装置の製造方法において、前記ヒューズ素子を切断する工程では、前記絶縁膜をエッチングすることなくその成膜時の厚さを維持したまま、前記ヒューズ素子に前記高電流を流すことを特徴とするものである。
さらに、本発明に係る第3の半導体装置の製造方法は、上述した第1、第2の半導体装置の製造方法において、前記ヒューズ素子は、アルミ(Al)、アルミ合金又は窒化チタン(TiN)の何れか、或いはそれらの組み合わせからなることを特徴とするものである。
さらに、本発明に係る第3の半導体装置の製造方法は、上述した第1、第2の半導体装置の製造方法において、前記ヒューズ素子は、アルミ(Al)、アルミ合金又は窒化チタン(TiN)の何れか、或いはそれらの組み合わせからなることを特徴とするものである。
ここで、絶縁膜とは、例えばヒューズ切断用の半導体素子等を覆う層間絶縁膜や、保護膜等のことである。また、高電流とは例えば5[mA/μm2]以上である。本発明者は、ヒューズがアルミ(Al)、アルミ合金又は窒化チタン(TiN)の何れか、或いはそれらの組み合わせ等からなり、このようなヒューズに高電流を流して当該ヒューズを切断する場合には、このヒューズの切断に要する電流値と、このヒューズ上の絶縁膜の厚さとの間にはほとんど相関がなく、絶縁膜の厚さを変化させた場合でもヒューズの切断に要する電流値は略一定であることを見出した。
本発明に係る第1〜第3の半導体装置の製造方法によれば、ヒューズ上の絶縁膜を薄膜化しなくても、このヒューズに所定の高電流を流すことで、このヒューズを簡単に切断することができる。従って、従来方式と比べて、絶縁膜を薄膜化する工程を省くことができ、トリミングに要する手間を低減することが可能である。
本発明に係る第4の半導体装置の製造方法は、上述した第1〜第3の半導体装置の製造方法において、前記ヒューズ切断用の前記半導体素子は、前記基板に設けられたMOSトランジスタと、前記MOSトランジスタのソース、又はドレインのどちらか一方と接続した電圧印加端子と、前記ソース、又はドレインのうち前記電圧印加端子と接続しない他方と接続した接地端子とからなり、前記ヒューズ素子を形成する工程では、前記ヒューズ素子の一端を前記電圧印加端子に接続し、前記ヒューズ素子の他端を前記ソース、又はドレインのうちの前記他方と接続することを特徴とするものである。
本発明に係る第4の半導体装置の製造方法は、上述した第1〜第3の半導体装置の製造方法において、前記ヒューズ切断用の前記半導体素子は、前記基板に設けられたMOSトランジスタと、前記MOSトランジスタのソース、又はドレインのどちらか一方と接続した電圧印加端子と、前記ソース、又はドレインのうち前記電圧印加端子と接続しない他方と接続した接地端子とからなり、前記ヒューズ素子を形成する工程では、前記ヒューズ素子の一端を前記電圧印加端子に接続し、前記ヒューズ素子の他端を前記ソース、又はドレインのうちの前記他方と接続することを特徴とするものである。
本発明に係る第4の半導体装置の製造方法によれば、上記のMOSトランジスタが、例えば耐圧+60[V]以上のnMOSトランジスタの場合には、ヒューズ素子を切断する工程で、このnMOSトランジスタのドレインに接続する電圧印加端子に例えば+60[V]を印加すると共に、接地端子に0[V]を印加する。また、このnMOSトランジスタのゲート電極に例えば+60[V]を印加する。このように、電圧印加端子と、接地端子と、ゲート電極とをそれぞれ所定の電位に置くことで、ヒューズ素子に高電流を流すことができ、このヒューズ素子を簡単に切断することができる。
本発明に係る第5の半導体装置の製造方法は、上述した第1〜第4の半導体装置の製造方法において、前記基板上に絶縁膜を形成する工程では、前記ヒューズ素子を切断する工程で切断された前記ヒューズの断片が前記絶縁膜を破って周囲に飛散することがないように当該絶縁膜を厚く形成することを特徴とするものである。
本発明に係る第5の半導体装置の製造方法によれば、切断されたヒューズ断片の周囲への飛散を防止することができる。また、ヒューズの切断工程で、このヒューズ上の絶縁膜に穴が形成されないので、この穴を経由しての基板側への水分等の侵入を防ぐことができる。半導体装置の信頼性の向上に貢献することができる。
本発明に係る第5の半導体装置の製造方法によれば、切断されたヒューズ断片の周囲への飛散を防止することができる。また、ヒューズの切断工程で、このヒューズ上の絶縁膜に穴が形成されないので、この穴を経由しての基板側への水分等の侵入を防ぐことができる。半導体装置の信頼性の向上に貢献することができる。
以下、図面を参照しながら、本発明の実施形態に係る半導体装置の製造方法について説明する。
図1は、本発明の実施形態に係る半導体装置100の構成例を示す断面図である。図1に示すように、この半導体装置100は、シリコン基板1と、このシリコン基板1に形成されたnMOSFET10と、第1層間絶縁膜12と、第2層間絶縁膜22と、第1配線層14a、14bと、保護膜32と、ロジック回路(図示せず)等から構成されている。これらの中で、nMOSFET10は、例えば耐圧が+60[V]程度の高耐圧型トランジスタである。このnMOSFET10は、半導体装置100に設けられたヒューズに高電流を流すためのスイッチとして用いられるものである。この点については後述する。
第1層間絶縁膜12は、nMOSFET10を覆うようにして、シリコン基板1上に形成されたものである。この第1層間絶縁膜12は、例えばシリコン酸化膜からなるものであり、その膜厚は例えば3000〜6000[Å]程度である。また、第1配線層14a、14bはnMOSFET10のソース2、ドレイン3にそれぞれ接続するようにして、第1層間絶縁膜12上に形成されたものである。この第1配線層14a、14bは、例えばアルミ(Al)、アルミ合金(Al−Si、Al−Si−Cu又はAl−Cuなど)又は窒化チタン(TiN)の何れか、或いはそれらの組み合わせからなるものである。
さらに、第2層間絶縁膜22は、上記の第1配線層14a及び14bの全体を覆うようにして、第1層間絶縁膜12上に形成されたものである。この第2層間絶縁膜22は、例えばシリコン酸化膜からなるものであり、その膜厚は例えば3000〜6000[Å]程度である。また、この第2層間絶縁膜22上の全面に保護膜32が形成されている。この保護膜32は、例えばシリコン窒化膜からなるものであり、その膜厚は例えば2000〜5000[Å]程度である。
また、図1に示すように、この半導体装置100では、第1配線層14bの一部がトリミング用のヒューズFとなっている。このヒューズFも、第1配線層14bのヒューズF以外の部分と同様に、例えばアルミ(Al)、アルミ合金(Al−Si、Al−Si−Cu又はAl−Cuなど)又は窒化チタン(TiN)の何れか、或いはそれらの組み合わせからなるものである。図1に示すように、この第1配線層14bの一端はnMOSFET10のドレイン3に接続し、その他端は端子V1に接続しており、この端子V1とドレイン3とによりヒューズFは挟まれている。この半導体装置100では、このヒューズFを含む第1配線層14bや、nMOSFET10等が、図1の紙面に対して垂直方向(即ち、Y方向)に複数設けられている。
図2(A)及び(B)はヒューズFの構成例を示す平面図と、A−A´矢視断面図である。図2(A)に示すように、このヒューズFの線幅をlとし、第1配線層14bのヒューズF以外の部分の線幅をLとしたとき、l=2.7〜3.3[μm]程度、L=16[μm]以上である。また、図2(B)に示すように、このヒューズFの高さをhとし、第1配線層14bのヒューズF以外の部分の高さをHとしたとき、hとHは例えば等しく、h=H=5000〜6000[Å]程度である。ヒューズFと、第1配線層14bのヒューズF以外の部分との断面積には差が設けられており、ヒューズFの線幅lは本例では2.7〜3.3[um]で形成してあるが、例えば配線加工プロセスで許容する最小寸法に形成することによって、最も切断しやすいヒューズ構造となる。
このようにヒューズFを配線加工プロセスで許容する最小寸法の線幅l以上の寸法で配線幅を調整することにより、このヒューズFに例えば+5[V]程度の電源電圧を印加して通常電流を流した場合には当該ヒューズFは溶断せず、このヒューズFに例えば+60[V]程度の高電圧を印加して高電流を流した場合には当該ヒューズFは溶断するように、このヒューズFの特性を配線加工プロセスにあわせて自由に設定することが可能である。
図1において、シリコン基板1にnMOSFET10とヒューズFとを形成し、さらに第2層間絶縁膜22と保護膜32とを形成した後で、第1配線層14b全体の抵抗値や、容量値等を微調整する場合には、まず始めに、ヒューズFを切断するか否かを選択する。次に、切断することが選択されたヒューズFに繋がる端子V1に例えば+60[V]を印加すると共に、このヒューズFに繋がるnMOSFET10のゲート端子V2に例えば+60[V]を印加する。また、このnMOSFET10のソースに繋がる接地端子に0[V]を印加する(即ち、ソースを接地する。)。すると、このヒューズFには約+60[V]の高電圧かかり、例えば8[mA]以上の高電流が流れる。そして、この高電圧かつ高電流によってヒューズFには、あたかもエレクトロマイグレーション(EM:electro−migration)のような現象が生じる。即ち、この高電流によって、ヒューズFにはボイドが発生し、このボイドを起点にしてヒューズFは断線する。
ところで、本発明者は、ヒューズFがアルミ(Al)、アルミ合金(Al−Si、Al−Si−CuまたはAl−Cuなど)又は窒化チタン(TiN)の何れか、或いはそれらの組み合わせ等からなり、このようなヒューズFに高電流を流して当該ヒューズFを切断する場合には、このヒューズFの切断に要する電流値と、このヒューズF上の絶縁膜(ここでは、第2層間絶縁膜22及び保護膜32)の厚さとの間にはほとんど相関がなく、この絶縁膜の厚さを変化させた場合でもヒューズFの切断に要する電流値は略一定であることを見出した。つまり、従来方式と異なり、ヒューズFを切断する前に、このヒューズF上の第2層間絶縁膜22や、保護膜32をエッチング等により薄膜化しなくても、このヒューズFに所定の高電流を流すことで、このヒューズFを簡単に切断できることを見出した。
そこで、このヒューズFを切断する場合には、第2層間絶縁膜22や保護膜32をエッチングすることなく、その成膜時の厚さを維持したまま、ヒューズFに高電流を流す。このようにして、ヒューズFを選択的に切断し、第1配線層14b全体の抵抗値や、容量値等を微調整した半導体装置100を完成させる。
このように、本発明に係る半導体装置100の製造方法によれば、ヒューズF上方の保護膜32や第2層間絶縁膜22をエッチングしなくても、このヒューズFに高電流を流すことで、このヒューズFを簡単に切断することができる。従って、従来方式と比べて、保護膜32や第2層間絶縁膜22のエッチング工程を省くことができ、トリミングに要する手間を低減することができる。
このように、本発明に係る半導体装置100の製造方法によれば、ヒューズF上方の保護膜32や第2層間絶縁膜22をエッチングしなくても、このヒューズFに高電流を流すことで、このヒューズFを簡単に切断することができる。従って、従来方式と比べて、保護膜32や第2層間絶縁膜22のエッチング工程を省くことができ、トリミングに要する手間を低減することができる。
また、本発明に係る半導体装置100の製造方法によれば、上述の高電圧を印加するトリミングによって溶断したヒューズFの断片が第2層間絶縁膜22を破って飛散しないように、この第2層間絶縁膜22を十分に厚く成膜しておくことが望ましい。このような構成により、溶断したヒューズFの断片の周囲への飛散を防止することができる。また、第2層間絶縁膜22を十分に厚く形成しておくことで、この第2層間絶縁膜22や、保護膜32に穴が形成されない。従って、このような穴を介したシリコン基板1側への水分等の侵入を防ぐことができ、半導体装置100の信頼性を向上させることができる。
さらに、本発明に係る半導体装置100の製造方法によれば、ヒューズFの上面にレーザを照射するのではなく、このヒューズFに高電流を流すことによって、このヒューズFを切断する。従って、図1において、ヒューズFを含む配線層を第1層間絶縁膜12上だけでなく、第2層間絶縁膜22上にも形成することが可能である。ここで、この第2層間絶縁膜22上に形成されたヒューズFを切断する場合も、第1層間絶縁膜12上に形成されたヒューズFを切断する場合と同様に、保護膜32をエッチングする必要はない。従って、ヒューズFを含む配線層のレイアウトの自由度を向上させることができる。
この実施形態では、シリコン基板1が本発明の基板に対応し、nMOSFET10が本発明のヒューズ切断用の半導体素子に対応している。また、第2層間絶縁膜22及び保護膜32とが本発明の絶縁膜に対応し、ヒューズFが本発明のヒューズ素子に対応している。
なお、この実施形態では、ヒューズFを選択的にトリミングするためのスイッチとしてnMOSFET10を用いる場合について説明したが、このnMOSFET10をトリミング用のスイッチとして用いるだけでなく、例えば上記のロジック回路(図示せず)を構成する一トランジスタとしても用いる(即ち、兼用する)ような構成でも良い。
なお、この実施形態では、ヒューズFを選択的にトリミングするためのスイッチとしてnMOSFET10を用いる場合について説明したが、このnMOSFET10をトリミング用のスイッチとして用いるだけでなく、例えば上記のロジック回路(図示せず)を構成する一トランジスタとしても用いる(即ち、兼用する)ような構成でも良い。
1 シリコン基板、2 ソース、3 ドレイン、10 nMOSFET、12 第1層間絶縁膜、14a、14b 第1配線層、22 第2層間絶縁膜、32保護膜、100 半導体装置、F ヒューズ
Claims (5)
- 基板にヒューズ切断用の半導体素子を形成する工程と、
前記基板に前記ヒューズ切断用の半導体素子と繋がったヒューズ素子を形成する工程と、
前記ヒューズ素子全体を覆うように前記基板上に絶縁膜を形成する工程と、
前記ヒューズ素子を切断するか否かを選択する工程と、
前記選択する工程で切断することが選択された前記ヒューズ素子に前記ヒューズ切断用の半導体素子を介して高電圧印加状態で高電流を流すことにより、当該ヒューズ素子を切断する工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記ヒューズ素子を切断する工程では、前記絶縁膜をエッチングすることなくその成膜時の厚さを維持したまま、前記ヒューズ素子に前記高電流を流すことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ヒューズ素子は、アルミ(Al)、アルミ合金又は窒化チタン(TiN)の何れか、或いはそれらの組み合わせからなることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記ヒューズ切断用の前記半導体素子は、前記基板に設けられたMOSトランジスタと、前記MOSトランジスタのソース、又はドレインのどちらか一方と接続した電圧印加端子と、前記ソース、又はドレインのうち前記電圧印加端子と接続しない他方と接続した接地端子とからなり、
前記ヒューズ素子を形成する工程では、
前記ヒューズ素子の一端を前記電圧印加端子に接続し、前記ヒューズ素子の他端を前記ソース、又はドレインのうちの前記他方と接続することを特徴とする請求項1から請求項3の何れか一項に記載の半導体装置の製造方法。 - 前記基板上に絶縁膜を形成する工程では、前記ヒューズ素子を切断する工程で切断された前記ヒューズの断片が前記絶縁膜を破って周囲に飛散することがないように当該絶縁膜を厚く形成することを特徴とする請求項1から請求項4の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003401528A JP2005166799A (ja) | 2003-12-01 | 2003-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003401528A JP2005166799A (ja) | 2003-12-01 | 2003-12-01 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005166799A true JP2005166799A (ja) | 2005-06-23 |
Family
ID=34725435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003401528A Withdrawn JP2005166799A (ja) | 2003-12-01 | 2003-12-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005166799A (ja) |
-
2003
- 2003-12-01 JP JP2003401528A patent/JP2005166799A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6521971B2 (en) | Metal fuse in copper dual damascene | |
JP4284242B2 (ja) | 半導体装置およびその製造方法 | |
JP4861060B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP2007073576A (ja) | ヒューズ素子及びその切断方法 | |
JP4871031B2 (ja) | 半導体装置およびヒューズの判定方法 | |
JP2002043432A (ja) | 半導体装置およびその製造方法 | |
JP5430879B2 (ja) | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 | |
JP2007305939A (ja) | 半導体装置および電気ヒューズの切断方法 | |
US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
JP4083441B2 (ja) | ヒューズを備えた半導体装置及びヒューズ切断方法 | |
JP3551944B2 (ja) | 半導体装置 | |
US20080315355A1 (en) | Semiconductor device and method of manufacturing the same | |
US7692190B2 (en) | Semiconductor device | |
JP2005166799A (ja) | 半導体装置の製造方法 | |
JP2007042780A (ja) | 半導体装置 | |
KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
KR100435084B1 (ko) | 반도체 장치와 퓨즈 절단 방법 | |
US6876015B2 (en) | Semiconductor devices | |
JP2007201485A (ja) | 半導体集積回路装置及びその製造方法 | |
JPH0541481A (ja) | 半導体集積回路 | |
JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
JP2004304002A (ja) | 半導体装置 | |
KR20090070826A (ko) | 퓨즈를 구비한 반도체 소자 및 그 제조 방법 | |
JP2005101267A (ja) | 半導体装置及びその製造方法、ヒューズカット方法 | |
JPH0831944A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070206 |