JP2007305939A - 半導体装置および電気ヒューズの切断方法 - Google Patents

半導体装置および電気ヒューズの切断方法 Download PDF

Info

Publication number
JP2007305939A
JP2007305939A JP2006135622A JP2006135622A JP2007305939A JP 2007305939 A JP2007305939 A JP 2007305939A JP 2006135622 A JP2006135622 A JP 2006135622A JP 2006135622 A JP2006135622 A JP 2006135622A JP 2007305939 A JP2007305939 A JP 2007305939A
Authority
JP
Japan
Prior art keywords
wiring
fuse
semiconductor device
fuse link
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006135622A
Other languages
English (en)
Other versions
JP4908055B2 (ja
Inventor
Takehiro Ueda
岳洋 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006135622A priority Critical patent/JP4908055B2/ja
Priority to US11/798,221 priority patent/US7989913B2/en
Priority to CNB2007101032832A priority patent/CN100561730C/zh
Publication of JP2007305939A publication Critical patent/JP2007305939A/ja
Priority to US13/167,429 priority patent/US8372730B2/en
Application granted granted Critical
Publication of JP4908055B2 publication Critical patent/JP4908055B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】電気ヒューズが中途半端に切断されると、切断動作をリトライできない。
【解決手段】電気ヒューズ200は、半導体基板(不図示)上に形成された第1の配線300および第2の配線302と、半導体基板上に形成されるとともに一端が第1の配線300に接続して設けられ、第2の配線302を第1の配線300から電気的に切断するヒューズリンク304と、半導体基板上に形成され、第1の配線300の一端および他端にそれぞれ設けられたヒューズリンク切断用の電流流入端子306および電流流出端子308と、を含む。
【選択図】図1

Description

本発明は半導体装置および電気ヒューズの切断方法に関し、とくに電気ヒューズを含む半導体装置および電気ヒューズの切断方法に関する。
従来、半導体装置にヒューズを搭載しておき、ヒューズを切断することにより半導体装置で使用する抵抗の値を調整したり、不良素子を切り離して正常素子に置き換える等の処理を行う技術が知られている。
ヒューズの切断方法には、ヒューズの一部にレーザを照射することによりヒューズを切断する方式や、ヒューズを電流により切断する方式が用いられている。
特許文献1〜3には、ヒューズを構成する材料がエレクトロマイグレーションにより移動する現象を用いて切断される電気ヒューズが開示されている。
特許文献2(特開2005−39220号公報)には、より小さい電流により切断可能なヒューズが開示されている。特許文献1において、ヒューズを構成する導電体が複数回折り返す形状に形成されている。図9は、特許文献2に開示されたヒューズを示す平面図である。ここで、ヒューズ1100は2回折り返している。
ヒューズ1100は、電流流入端子1101、電流流出端子1102、および両端子間に、第1往路直線部1103、復路直線部1104、第2往路直線部1113を有する。ヒューズ1100はさらに、第1往路直線部1103と復路直線部1104とを結ぶ第1直角接続部1106および第2往路直線部1113と復路直線部1104とを結ぶ第2直角接続部1107を有する。上記のような構成のヒューズ1100において、電流流入端子1101から電流流出端子1102に所定の電流を流すと、ヒューズ1100の外側の斜線部1108で発生した熱が、ヒューズ1100の内側の斜線部1109で発生する熱に加えられて、斜線部1109に挟まれる復路直線部1104の切断を加速させる。これにより、ヒューズ1100が容易に切断される。
また、特許文献3(特開2005−57186号公報)には、ヒューズのうち、切断させる部分をプレートで囲むことにより、ヒューズに電流を流したときにヒューズの切断部に発生する熱をヒューズの切断部近傍に閉じこめたり蓄積するようにした構成が開示されている。
特許文献4(特開2004−186590号公報)には、半導体基板内または上方に、導電層および絶縁膜がこの順で形成され、絶縁膜を貫通し導電層の上面に達する接続孔が設けられた半導体装置が開示されている。当該半導体装置は、絶縁膜上に形成された平坦部と該平坦部に連続して接続孔の側面上と底面上とに形成され、上方に向けて縮径する形状の空洞部を画定する屈曲部とを含む配線層を備える。ここで、接続孔に形成された配線層の形状は屈曲しており、接続孔下部で薄くなっている。当該構造はヒューズ素子構造であり、厚さの薄い部分は抵抗が高くなるため、下部配線層と上層配線層との間の電気的接続を切断できる最小の電流値を小さくすることができる。このような構成により、小さい電流密度でも切断しやすいヒューズ素子構造と多層配線構造とを整合性良く形成することができるとされている。
特許文献5(特開2004−214580号公報)には、ヒューズの切れ残り不良を低減して歩留まりや信頼性を向上するためのヒューズレイアウトが開示されている。図10に、特許文献5に記載されたヒューズレイアウトを示す。高融点金属からなるバリアメタル層と主配線メタル層とを有する配線電極にて形成されるヒューズレイアウト1010において、直列に繋がれた複数の溶断型ヒューズ部1011および1012が形成される。また、ヒューズ部1011の一端にヒューズパッド1013、ヒューズ部1011とヒューズ部1012の接続部にヒューズパッド1014、ヒューズ部1012の他端にヒューズパッド1015が形成される。ヒューズ部1011に電流を流すためには、ヒューズパッド1013およびヒューズパッド1014間に電圧を印加する。ヒューズ部1012に電流を流すためには、ヒューズパッド1014およびヒューズパッド1015間に電圧を印加する。このようなヒューズレイアウト1010により、複数のヒューズ部の少なくとも1つが切断すれば,レイアウト全体として切断されたことになり、切れ残り不良率を大きく低減できる。
米国特許4064493号 特開2005−39220号公報 特開2005−57186号公報 特開2004−186590号公報 特開2004−214580号公報
上述したように、従来の電気ヒューズは、切断されるヒューズリンクの両端に電圧を印加してヒューズリンクに電流を流すことにより切断していた。しかし、ヒューズリンクに電流を流して切断する際に、ヒューズリンクが完全に切れずに切れ残りが生じることがあった。このようなヒューズリンクの切れ残りが生じると、電気ヒューズが中途半端な抵抗を有するようになる。そのため、本来切断されていなければならないのに判定回路でヒューズが切断されていないと判定されるという問題が生じていた。一方、電気ヒューズの抵抗が高くなるため、再度電流を流してヒューズリンクを切断しようとしても、切断するのに必要な電流を流すこともできないという問題があった。
本発明によれば、
半導体基板と、
前記半導体基板上に形成された第1の配線および第2の配線と、
前記半導体基板上に形成されるとともに一端が前記第1の配線に接続して設けられ、前記第2の配線を前記第1の配線から電気的に切断するヒューズリンクと、
前記半導体基板上に形成され、前記第1の配線の一端および他端にそれぞれ設けられた前記ヒューズリンク切断用の電流流入端子および電流流出端子と、
を含む半導体装置が提供される。
ここで、ヒューズリンクは、第1の配線の電流流入端子と電流流出端子との間の領域に一端が接続された構成とすることができる。すなわち、ヒューズリンクは、第1の配線から分岐したような構成とすることができる。ヒューズリンクは、切断前状態において、一端および他端がそれぞれ第1の配線および第2の配線に接続され、これらを電気的に接続する。一方、ヒューズリンクは、切断状態において、少なくとも一端が第1の配線に接続され、第1の配線と第2の配線とを電気的に切断する。なお、本発明において、電気ヒューズは、ヒューズリンク、第1の配線、電流流入端子、および電流流出端子により構成される。
第1の配線、第2の配線、およびヒューズリンクは、導電体により構成される。ヒューズリンクは、第1の配線よりも切断されやすい構成とすることができる。本発明において、電流流入端子と電流流出端子との間に電圧を印加して第1の配線に電流を流し、第1の配線を加熱して第1の配線を構成する導電体を変形させることにより、ヒューズリンクを構成する導電体を第1の配線の方向に移動させ、ヒューズリンクを切断する。
本発明者は、電気ヒューズの構成や電気ヒューズへの電圧印加方法等を制御することにより、電気ヒューズ切断時に、電気ヒューズの一部で電気ヒューズを構成する導電体を強制的に外方に流出させ、材料の移動・供給のバランスを崩すことにより、他の部分に大きな切断箇所を形成するという電気ヒューズの新たな切断手法を見出した。これにより、切断された電気ヒューズの切断状態を良好に保つことができる。本発明において、このような切断メカニズムを用いてヒューズリンクを切断する。すなわち、まず第1の配線に電圧を印加して第1の配線を構成する導電体を外方に流出させる。ここで、「外方」とは、切断前状態において第1の配線が形成されていた領域の外方とすることができ、たとえば、第1の配線が形成されていた配線溝外とすることができる。これに伴い、ヒューズリンクを構成する導電体が第1の配線の方向に吸い出され、ヒューズリンクに切断箇所が生じる。
このようにすれば、ヒューズリンクを切断するための電圧は、切断箇所となるヒューズリンクではなく、第1の配線に印加される。そのため、ヒューズリンクを切断するために電流流入端子と電流流出端子との間に一度電圧を印加して、ヒューズリンクが部分的に切断されて切れ残りが生じているような場合に、電流流入端子と電流流出端子との間に再度電圧を印加することにより、ヒューズリンク切断をリトライすることができる。すなわち、ヒューズリンクの切断状態においても、第1の配線は切断されない。そのため、第1の配線に、何度でも初回と同様の電圧を印加することができ、ヒューズリンクの切断を確実に行うことができる。
本発明によれば、
半導体基板上において、一端および他端がそれぞれ第1の配線および第2の配線に接続して設けられたヒューズリンクを含む電気ヒューズの切断方法であって、
前記第1の配線の両端に所定の電圧を印加して前記第1の配線に電流を流し、前記第1の配線を構成する導電体を当該第1の配線から外方に流出させるとともに、前記ヒューズリンクを構成する導電体を前記第1の配線の方向に移動させて、前記ヒューズリンクに空隙部を形成する電気ヒューズの切断方法が提供される。
このようにすれば、一度第1の配線の両端に電圧を印加して、ヒューズリンクが部分的に切断されて切れ残りが生じているような場合でも、第1の配線は切断されない。そのため、第1の配線に、何度でも初回と同様の電圧を印加することができ、ヒューズリンクの切断を確実に行うことができる。
また、本発明の電気ヒューズの切断方法によれば、切断状態において、電気ヒューズを構成する導電体を第1の配線から外方に流出させてヒューズリンクに空隙部を形成するため、切断箇所となる空隙部を大きく形成することができる。また、導電体が流出された箇所とは異なる箇所に空隙部が設けられるため、切断された電気ヒューズが再接続される可能性を大幅に低減することができる。これにより、切断された電気ヒューズの切断状態を良好に保つことができる。
また、本発明によれば、切断対象の電気ヒューズを選択する工程と、選択対象の電気ヒューズを上記電気ヒューズの切断方法により切断する工程と、を含む半導体装置の製造方法が提供される。
本発明によれば、電気ヒューズの切断動作をリトライすることができる。
図1は、本実施の形態における電気ヒューズ200の構成を示すレイアウト図である。
電気ヒューズ200は、ヒューズリンク304、ヒューズリンク304の一端に接続された第1の配線300、ならびに第1の配線300の一端および他端にそれぞれ形成された電流流入端子306および電流流出端子308により構成される。ヒューズリンク304は、第1の配線300と第2の配線302との間に設けられ、第1の配線300および第2の配線302を電気的に接続または切断する。切断前状態において、ヒューズリンク304の他端は第2の配線302に接続されている。ここで図示していないが、ヒューズリンク304、第1の配線300、電流流入端子306、電流流出端子308、および第2の配線302は、半導体基板上に形成される。
本実施の形態において、ヒューズリンク304は、電流流入端子306と電流流出端子308との間に電圧を印加して第1の配線300に電流を流すことにより切断される。本実施の形態においては、第1の配線300に電流を流し、第1の配線300を加熱して第1の配線300を構成する導電体を変形させることにより、ヒューズリンク304を構成する導電体を第1の配線300の方向に移動させ、ヒューズリンク304を切断する。これにより、第2の配線302を第1の配線300から電気的に切断することができる。
すなわち、本実施の形態における電気ヒューズ200においては、ヒューズリンク304を切断する際に、切断対象のヒューズリンク304に電流を流すのではない。この点で、図10に示した従来のヒューズレイアウト1010と異なる。従来は、切断対象のヒューズ部1011やヒューズ部1012に電流を流すことにより、これらを切断していた。しかし、本実施の形態における電気ヒューズ200においては、切断対象のヒューズリンク304に電流を流すのではなく、ヒューズリンク304に接続されたヒューズリンク304とは異なる配線(第1の配線300)に電流を流すことによりヒューズリンク304を切断している。すなわち、電流が流れる第1の配線300は、切断状態においても切断されることがない。これにより、一度ヒューズリンク304の切断を試みてヒューズリンク304が部分的に切断された場合であっても、初回と同様の電流を第1の配線300に流すことができる。すなわち、第1の配線300に電流を流すことにより、何度でもヒューズリンク304の切断をリトライすることができる。
次に、本実施の形態における電気ヒューズ200の切断メカニズムを説明する。本実施の形態において、電気ヒューズ200は、「クラックアシスト型」で切断される。なお、クラックアシスト型で切断される電気ヒューズは、絶縁膜中に形成された構成とすることができる。本実施の形態において、電気ヒューズを構成する導電体は、銅を主成分として含む銅含有金属膜により構成することができる。また、導電体は、側壁や底面等がバリアメタル膜で覆われた構成とすることができる。
まず、クラックアシスト型で電気ヒューズを切断する動作を図2を参照して説明する。ここでは、わかりやすくするために、従来と同様、切断箇所にも電流が流れる構成の電気ヒューズ20を示す。電気ヒューズ20は、導電体6と、導電体6の両端に設けられた第1の端子2および第2の端子4とを有する。また、図示していないが、導電体6は、絶縁膜中に形成された構成とすることができる。
このような構成の電気ヒューズ20において、第1の端子2と第2の端子4との間に所定の電流値を超える電流を流すと、導電体6が外方に流出してなる流出部12が形成される。また、流出部12の形成に伴い、導電体6が流出部12の方向に急激に移動して、切断箇所14が形成される。これにより電気ヒューズ20が切断される。
このようにして電気ヒューズ20を切断すると、電気ヒューズ20の切断時に多量の導電体6が流出部12に流れ込んでおり、切断箇所14を大きくすることができる。これにより、切断箇所14を充分大きく保つことができる。そのため、切断された電気ヒューズ20において、再接続等が生じないようにすることができる。
しかし、図2に示した構成においては、切断箇所14にも電流が流れる構成のため、第1の端子2と第2の端子4との間に電流を流して、中途半端に切断箇所14が形成されてしまうと、再度第1の端子2と第2の端子4との間に電流を流して切断箇所14を大きくしようとしても、充分大きな電流を流すことができず、リトライを行うことができなかった。本実施の形態においては、以上のような「クラックアシスト型」で電気ヒューズ200を切断する際に、切断される箇所の構成を工夫することにより、切断動作のリトライが可能となるようしている。
図3は、本実施の形態における電気ヒューズ200の構成を示す図である。図3(a)は切断前の状態、図3(b)は切断状態をそれぞれ示す。電気ヒューズ200は、絶縁膜(不図示)中に形成された構成とすることができる。
電気ヒューズ200において、ヒューズリンク304は、第1の配線300から分岐した構成とし、第1の配線300の両端に電流流入端子306および電流流出端子308が設けられる。また、ヒューズリンク304は、第1の配線300よりも切断されやすい構成とすることができる。たとえば、ヒューズリンク304は、第1の配線300と第2の配線302とを接続するビアにより構成することができる。一例として、第2の配線302、ヒューズリンク304および第1の配線300は、この順で積層された多層配線構造とすることができる。配線およびビアを構成する導電体は、銅を主成分として含む銅含有金属膜により構成することができる。さらに、配線およびビアは、少なくとも側壁がバリアメタル膜で覆われた構成とすることができる。
このような構成の電気ヒューズ200は、以下の手順で切断される。
(1)電流流入端子306と電流流出端子308との間に高電圧を印加して、第1の配線300に過剰なパワーを印加する。これにより、第1の配線300を構成する導電体が加熱される。
(2)加熱された第1の配線300を構成する導電体が膨張し、周囲の絶縁膜やバリアメタル膜にクラックが発生する。
(3)絶縁膜やバリアメタル膜のクラック中に第1の配線300を構成する導電体が流出して流出部142が形成される。
(4)これに伴い、ヒューズリンク304を構成する導電体が流出部142の方向に吸い寄せられる。たとえばヒューズリンク304がビアにより構成されていると、ヒューズリンク304の体積が配線に比べて小さくなるため、ヒューズリンク304に選択的に空隙部140を形成することができる。これにより、ヒューズリンク304に切断箇所(空隙部140)が生じ、電気ヒューズ200が切断される。
このようにすると、ヒューズリンク304に空隙部140が形成された場合でも、第1の配線300には切断箇所が生じないため、電流流入端子306と電流流出端子308との間に電圧を印加することにより、第1の配線300に電流を流すことができる。これにより、第1の配線300に、何度でも初回と同様の電圧を印加することができ、ヒューズリンク304に確実に空隙部140を形成することができる。
次に、電気ヒューズ200への電圧印加方法を説明する。
上述したように、本実施の形態において、第1の配線300に過剰なパワーを印加して第1の配線300に流出部142を形成するとともにヒューズリンク304に空隙部140を形成する。本実施の形態において、電流流入端子306と電流流出端子308との間には、たとえば2〜5V程度の電圧を印加する。これにより、電気ヒューズ200に流出部142および空隙部140を形成するようにすることができる。
図4は、電気ヒューズ200を含む回路構成を示す図である。
第1の配線300の一端に設けられた電流流入端子306は電源線222に接続されている。第1の配線300の他端に設けられた電流流出端子308はトランジスタ312のソース・ドレインの一方に接続されている。トランジスタ312のソース・ドレインの他方は接地される。ここで図示していないが、トランジスタ312のゲートは、切断対象の電気ヒューズ200を選択する制御回路に接続される。
ヒューズリンク304の一端は第1の配線300の電流流入端子306と電流流出端子308の間の領域に接続される。ヒューズリンク304の他端は第2の配線302を介して判定回路314に接続される。
また、図示していないが、半導体基板上には同様の構成の複数の電気ヒューズ200が形成され、複数の電気ヒューズ200が電源線222に接続される。そのため、電源線222には、浮遊容量224が付加された状態となる。このように構成された回路において、電気ヒューズ200を切断する手順を説明する。
本実施の形態において、電源線222をオンとするとともに、切断対象の電気ヒューズ200に接続されたトランジスタ312をオンとすることにより、電流流入端子306に電源電圧VCCが印加され、電流流出端子308が接地されて、第1の配線300に電流が流れる。その結果、図3を参照して説明したように、第1の配線300に流出部142が形成されるとともにヒューズリンク304に空隙部140が生じる。この場合、第1の配線300は切断されないため、第1の配線300に何度でも電流を流すことができ、切断動作のリトライを行うことができる。
このようにして切断された電気ヒューズ200の切断状態を判定する手順を説明する。判定回路314から所定の信号を出力するとともに、電源線222を接地する。この状態で、電源線222との導通を検出することにより、判定対象の電気ヒューズ200が切断されているか否かを判定することができる。
なお、電気ヒューズ200を切断する際には、電源線222をオンとした状態で、トランジスタ312をオンとすることが好ましい。図5は、トランジスタ312のオンのタイミングと、電流流入端子306に付与される電位の状態を示す図である。図中、下の実線は、トランジスタ312のオンオフの状態を示し、上の実線は、電流流入端子306に付与される電位の状態を示す。電源線222をオンにした状態でトランジスタ312をオンとすると、トランジスタ312がオンとなったタイミングで一瞬の電圧降下が生じるが、その後すぐに電位はVCCとなる。そのため、トランジスタ312をオンとした時点で電流流入端子306と電流流出端子308との間に電圧値Vccが印加され、その結果、第1の配線300に過剰なパワーが印加されることになる。これにより、第1の配線300を構成する導電体を外方に流出させて流出部142を形成するとともに大きな空隙部140を形成することができる。
次に、本実施の形態における電気ヒューズ200の具体的な構成を説明する。本実施の形態においては、電気ヒューズ200を多層配線構造により構成する。
図6は、本実施の形態における電気ヒューズ200の構成を示す上面模式図である。図6(a)は切断前の状態、図6(b)は切断状態をそれぞれ示す。ここでは絶縁膜は記載していないが、電気ヒューズ200は、絶縁膜中に形成された構成とすることができる。
ここで、第2の配線302は下層配線122として形成される。第1の配線300は上層配線134として形成される。電流流入端子306および電流流出端子308は、上層配線134と同じ上層に形成される。下層配線122と上層配線134とは、上層と下層との間の層に形成されたビア128により電気的に接続される。ヒューズリンク304は、ビア128により構成される。
電流流入端子306および電流流出端子308は、上層配線134よりも幅広に形成することができる。一例として、上層配線134の幅を0.1μm、電流流入端子306および電流流出端子308の幅を0.3μmとすることができる。ただし、配線幅を広くすると放熱しやすくなるため、流出部を形成するための配線近傍に幅広の電流流入端子306および電流流出端子308を設けると、流出部が形成されづらくなり、電気ヒューズ200が切断されづらくなるおそれがある。そのため、電流流入端子306および電流流出端子308を上層配線134より幅広に形成した場合、電流流入端子306および電流流出端子308は、流出部や切断箇所からある程度離れた位置に設けることができる。また、電流流入端子306および電流流出端子308は、上層配線134と同幅に形成することもできる。
本実施の形態において、上層配線134は、半導体基板の面内方向における断面形状において、屈折した屈折箇所を有する構成とすることができる。図6では、上層配線134が略直角に屈折した屈折箇所を有する例を示す。このような構成において、ビア128は、上層配線134の屈折箇所で上層配線134に接続された構成とすることができる。上層配線134に電流を流したときに、上層配線134を構成する導電体は、屈折箇所で加熱されやすくなる。そのため、屈折箇所付近に流出部142が形成されやすくなる。そのため、ビア128を上層配線134の屈折箇所で接続させることにより、ビア128から導電体を吹き出させやすくでき、ビア128に空隙部140を形成することができる。また、ビア128を上層配線134の屈折箇所で接続させることにより、ビア128を構成する導電体も加熱され、これによってもビア128から導電体を吹き出させやすくすることができる。
また、他の例として、上層配線134は、直線状に形成することもできる。この場合、上層配線134に電流を流したときに、上層配線134を構成する導電体は、中心部で加熱されやすくなる。そのため、ビア128を上層配線134の中心部で接続させることができる。これにより、ビア128に空隙部140を形成することができる。上層配線134は、種々の形状とすることができるが、いずれの場合も、上層配線134に電流を流したときに、最も加熱されやすい箇所にビア128を接続することが好ましい。
これにより、上層配線134において、ビア128との接続箇所近傍で導電体が外方へ流出しやすくなる。そのため、上層配線134に流出部142が形成されるとともにビア128を構成する導電体が流出部142の方向に吸い上げられ、ビア128部分に空隙部が形成される。
図7は、図6のA−A’断面図の一例を示す図である。
図7(a)は切断前の半導体装置100、図7(b)は切断後の半導体装置100の構成を示す断面図である。ここでは、シングルダマシン構造の配線構造を示す。
図7(a)に示すように、半導体装置100は、半導体基板(不図示)と、半導体基板上に、以下の順で形成された第1のエッチング阻止膜102、第1の層間絶縁膜104、第1の保護膜106、第2のエッチング阻止膜108、第2の層間絶縁膜110、第3のエッチング阻止膜112、第3の層間絶縁膜114、第2の保護膜116および第4のエッチング阻止膜118を含む。
切断前状態において、電気ヒューズ200は、下層配線122、下層配線122に電気的に接続されたビア128、およびビア128に電気的に接続された上層配線134を含む。ここで、下層配線122は、第1のエッチング阻止膜102、第1の層間絶縁膜104および第1の保護膜106内に形成される。また、ビア128は、第2のエッチング阻止膜108、第2の層間絶縁膜110および第3のエッチング阻止膜112内に形成される。また、上層配線134は、第3のエッチング阻止膜112、第3の層間絶縁膜114および第2の保護膜116内に形成される。
下層配線122、ビア128、および上層配線134は、導電体により構成される。導電体は、銅を主成分として含む銅含有金属膜により構成することができる。銅含有金属膜は、銀を含むことができる。さらに、銅含有金属膜は、Al、Au、Pt、Cr、Mo、W、Mg、Be、Zn、Pd、Cd、Hg、Si、Zr、Ti、または、Snから選択される一又は二以上の異種元素を含む構成とすることもできる。銅含有金属膜は、たとえばめっき法により形成することができる。また、銅含有金属膜の表面は、たとえばシリサイド膜が形成された構成とすることもできる。
さらに、下層配線122、ビア128、および上層配線134の側面および底面には、それぞれ、これらに接してこれらを覆うように設けられた第1のバリアメタル膜120、第2のバリアメタル膜126、および第3のバリアメタル膜132が形成されている。バリアメタル膜は、高融点金属を含む構成とすることができる。第1のバリアメタル膜120、第2のバリアメタル膜126、および第3のバリアメタル膜132は、たとえば、Ta、TaN、Ti、TiN、W、WN等により構成することができる。
つまり、切断前の状態において、下層配線122とビア128との間には、第2のバリアメタル膜126がこれらに接して設けられる。また、ビア128と上層配線134との間には、第3のバリアメタル膜132がこれらに接して設けられる。
第1の層間絶縁膜104および第3の層間絶縁膜114は、SiOC等の低誘電率膜により構成することができる。低誘電率膜としては、SiOCの他に、HSQ(ハイドロジェンシルセスキオキサン)、MSQ(メチルシルセスキオキサン)、またはMHSQ(メチル化ハイドロジェンシルセスキオキサン)等のポリハイドロジェンシロキサン、ポリアリールエーテル(PAE)、ジビニルシロキサンービスーベンゾシクロブテン(BCB)、またはSilk(登録商標)等の芳香族含有有機材料、SOG、FOX(flowable oxide)、サイトップ、またはBCB(Bensocyclobutene)等を用いることもできる。また、低誘電率膜としては、これらのポーラス膜を用いることもできる。第1の層間絶縁膜104および第3の層間絶縁膜114は、同じ材料により構成しても、異なる材料により構成してもいずれでもよい。
また、第2の層間絶縁膜110は、第1の層間絶縁膜104や第3の層間絶縁膜114について上述したのと同様の材料により構成することができる。ただし、第2の層間絶縁膜110は、第1の層間絶縁膜104や第3の層間絶縁膜114との関係において、第1の層間絶縁膜104や第3の層間絶縁膜114よりもかたい材料により構成することが好ましい。たとえば、第2の層間絶縁膜110は、第1の層間絶縁膜104や第3の層間絶縁膜114よりもヤング率の高い材料により構成することができる。このような構成とすることにより、配線部分に流出部142を形成しやすくすることができるとともに、ビア128に空隙部140を形成しやすくすることができる。
一例として、ビア128が形成される第2の層間絶縁膜110をSiOC(Black Diamond)により構成し、上層配線134が形成される第3の層間絶縁膜114をSiOC(Aurora)により構成することができる。ここで、Black DiamondおよびAuroraはいずれもSiOCのポーラス膜であるが、Auroraの方がBlack Diamondよりも比誘電率が低く、膜密度が低く、柔らかい膜である。
なお、このような構成に限られず、第2の層間絶縁膜110は、第1の層間絶縁膜104や第3の層間絶縁膜114と同じ材料により構成してもよい。この場合も、上層配線134は電流印加により自己発熱し膨張量が大きいことに対して、ビア128は導体体積が小さく熱伝導による膨張量が小さいため、上層配線134に流出部142を、ビア128に空隙部140を選択的に形成することができる。
第2のエッチング阻止膜108および第4のエッチング阻止膜118は、ビアホールや配線溝を形成する際のエッチング阻止膜として機能するとともに、下層配線122や上層配線134を構成する銅の拡散を防止する機能を有する。また、本実施の形態において、電気ヒューズ200の被覆膜としても機能する。第2のエッチング阻止膜108および第4のエッチング阻止膜118は、第1の層間絶縁膜104や第3の層間絶縁膜114よりもかたい材料により構成することができる。第2のエッチング阻止膜108および第4のエッチング阻止膜118は、第1の層間絶縁膜104や第3の層間絶縁膜114よりもヤング率の高い材料により構成することができる。第2のエッチング阻止膜108および第4のエッチング阻止膜118は、たとえば、SiCN、SiN、SiC、SiOFまたはSiON等により構成することができる。
第1の保護膜106および第2の保護膜116は、下層配線122および上層配線134をそれぞれCMPにより研磨する際に、第1の層間絶縁膜104および第3の層間絶縁膜114を保護する機能を有する。第1の保護膜106および第2の保護膜116は、たとえば、SiO膜により構成することができる。
第1のエッチング阻止膜102および第3のエッチング阻止膜112は、第2のエッチング阻止膜108および第4のエッチング阻止膜118と同様の材料により構成することができる。また、ここでは図示していないが、第1のエッチング阻止膜102および第3のエッチング阻止膜112は、第2のエッチング阻止膜108および第4のエッチング阻止膜118と同様の材料により構成された第1の絶縁膜と、その上に形成され第1の保護膜106および第2の保護膜116と同様の材料に構成された第2の絶縁膜との積層膜とすることもできる。
なお、以上の構成の下層配線122、ビア128、および上層配線134等は、通常の多層配線構造と同工程で形成することができる。これにより、特別な工程を追加することなく、電気ヒューズ200を形成することができる。
以上により、たとえば上層配線134の周囲が第3のバリアメタル膜132および第4のエッチング阻止膜118等の被覆膜で覆われ、さらにその周囲に被覆膜よりも柔らかい材料である第3の層間絶縁膜114が形成された構成とすることができる。
次に、このような構成の電気ヒューズ200を切断する手順を説明する。
電流流入端子306と電流流出端子308との間に所定の電圧を印加して上層配線134に過剰なパワーが印加されると、上層配線134を構成する導電体が膨張して、柔らかい膜である第3の層間絶縁膜114の方向に膨張する。導電体の膨張に伴い、第3のバリアメタル膜132等にクラックが生じ、上層配線134を構成する導電体がクラックから第3の層間絶縁膜114中に流出する。つまり、上層配線134を構成する導電体が、配線溝外部に流出する。これにより、図7(b)に示すように、流出部142が形成される。
さらに、導電体が流出部142の方向に急激に移動するため、導電体の移動が追いつかなかった箇所で導電体が切断される。本実施の形態において、ビア128部分で導電体が切断され、空隙部140が形成される。このようなメカニズムにより、流出部142と空隙部140とを離れた箇所に形成することができる。また、上層配線134は切断されないため、ビア128に空隙部140が形成された後でも、何度でも上層配線134に電流を流すことができ、切断動作をリトライすることができる。
また、本実施の形態において、ビア128と下層配線122との間に第2のバリアメタル膜126が設けられているため、第2のバリアメタル膜126が下層配線122から剥離しやすく、第2のバリアメタル膜126と下層配線122との間に空隙部140が形成されやすくなる。
さらに、切断状態において、ビア128を構成する導電体が第2のバリアメタル膜126とともに移動して第2のバリアメタル膜126と下層配線122との間に空隙部140が形成される。そのため、この後の工程で熱処理等が行われても、第2のバリアメタル膜126が銅含有金属膜により構成された導電体が再び移動して下層配線122との間で再接続が生じるのを防ぐことができる。これにより、半導体装置100の耐熱性を向上することができる。流出部142と空隙部140との間には、第2のバリアメタル膜126と第3のバリアメタル膜132が二重で形成されるため、導電体の移動をより阻止することができる。
なお、以上では、第3のバリアメタル膜132等にクラックが生じる例を説明したが、上層配線134が加熱されて膨張すると、第4のエッチング阻止膜118が上層配線134や第2の保護膜116から剥離して、これらの間に隙間が生じることもある。この場合、隙間部分に上層配線134を構成する導電体が流れ込み、流出部142が形成される。この場合でも、導電体が流出部142の方向に移動することにより、ビア128部分に空隙部140が形成される。
図8は、図6のA−A’断面図の他の例を示す図である。
図8(a)は切断前の半導体装置100、図8(b)は切断後の半導体装置100の構成を示す断面図である。
ここでは、配線構造がデュアルダマシン構造を有する点で図7に示した例と異なる。図6の上層配線134およびビア128がそれぞれ上層配線152およびビア151に対応する。また、ビア151(ヒューズリンク304)と上層配線152(第1の配線300)とがデュアルダマシン配線154として一体に形成される。ビア151は、第2のエッチング阻止膜108、第2の層間絶縁膜110および第3のエッチング阻止膜112内に形成される。また、上層配線152は、第3のエッチング阻止膜112、第3の層間絶縁膜114および第2の保護膜116内に形成される。
ビア151および上層配線152も、ビア128および上層配線134と同様の材料により構成することができる。また、デュアルダマシン配線154は、側面および底面が第5のバリアメタル膜150で覆われた構成を有する。第5のバリアメタル膜150も第2のバリアメタル膜126や第3のバリアメタル膜132等と同様の材料により構成することができる。切断前の状態において、ビア151と下層配線122との間には、第5のバリアメタル膜150がこれらに接して設けられる。
以上のような構成の電気ヒューズ200において、上層配線152に過剰なパワーが印加されると、上層配線152を構成する導電体が膨張して、柔らかい膜である第3の層間絶縁膜114の方向に膨張する。導電体の膨張に伴い、第5のバリアメタル膜150等にクラックが生じ、上層配線152を構成する導電体が第3の層間絶縁膜114中に流出する。これにより、図8(b)に示すように、流出部142が形成される。
さらに、導電体が流出部142の方向に急激に移動するため、導電体の移動が追いつかなかった箇所で導電体が切断される。本実施の形態において、ビア151部分で導電体が切断され、空隙部140が形成される。また、本実施の形態において、ビア151と下層配線122との間に第5のバリアメタル膜150が設けられているため、第5のバリアメタル膜150が下層配線122から剥離しやすく、第5のバリアメタル膜150と下層配線122との間に空隙部140が形成されやすくなる。
さらに、切断状態において、ビア151を構成する導電体が第5のバリアメタル膜150とともに移動して第5のバリアメタル膜150と下層配線122との間に空隙部140が形成される。そのため、この後の工程で熱処理等が行われても、第5のバリアメタル膜150が銅含有金属膜により構成された導電体が再び移動して下層配線122との間で再接続が生じるのを防ぐことができる。これにより、半導体装置100の耐熱性を向上することができる。
以上のように、本実施の形態における電気ヒューズ200を含む半導体装置100によれば、電気ヒューズ200が多層配線構造により構成されるため、積層方向に配置することができ、電気ヒューズの形成面積を低減することができる。
また、ビアが切断されるため、切断後の導電体の再接続確率を低減させることができる。
さらに、電気ヒューズ200が一平面に形成されている場合、本来電気的に切断されているべき導電体間に流出部142がブリッジして形成されてしまうおそれがある。このようなことが起こると、たとえば切断した電気ヒューズが流出部142により接続されて切断歩留まり低下(切断後低抵抗)や切断後の抵抗変動(経時変化)等が生じる。本実施の形態において、切断箇所である空隙部140と流出部142とが異なる層に形成されるため、このようなブリッジの問題も防ぐことができる。
また、本実施の形態における電気ヒューズ200によれば、ヒューズリンク304を切断するための電流が切断箇所とは異なる第1の配線300に流れるため、何度でも切断動作のリトライを行うことができ、ヒューズリンク304を確実に切断することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の例においては、ヒューズリンク304がビアである場合を例として説明したが、たとえばヒューズリンク304は配線とすることもできる。この場合、たとえばヒューズリンク304の幅を第1の配線300よりも狭くする等により、ヒューズリンク304が切断されやすいようにすることができる。
本発明の実施の形態における電気ヒューズの構成を示すレイアウト図である。 クラックアシスト型で電気ヒューズを切断する動作を示す図である。 本発明の実施の形態における電気ヒューズの構成を示す図である。 電気ヒューズを含む回路構成を示す図である。 トランジスタのオンのタイミングと、電流流入端子に付与される電位の状態を示す図である。 本発明の実施の形態における電気ヒューズの構成を示す上面模式図である。 図6のA−A’断面図の一例を示す図である。 図6のA−A’断面図の他の例を示す図である。 従来の電気ヒューズの一例を示す上面図である。 従来のヒューズレイアウトを示す図である。
符号の説明
20 電気ヒューズ
2 第1の端子
4 第2の端子
6 導電体
12 流出部
14 切断箇所
100 半導体装置
102 第1のエッチング阻止膜
104 第1の層間絶縁膜
106 第1の保護膜
108 第2のエッチング阻止膜
110 第2の層間絶縁膜
112 第3のエッチング阻止膜
114 第3の層間絶縁膜
116 第2の保護膜
118 第4のエッチング阻止膜
120 第1のバリアメタル膜
122 下層配線
126 第2のバリアメタル膜
128 ビア
132 第3のバリアメタル膜
134 上層配線
140 空隙部
142 流出部
150 第5のバリアメタル膜
151 ビア
152 上層配線
154 デュアルダマシン配線
200 電気ヒューズ
222 電源線
224 浮遊容量
300 第1の配線
302 第2の配線
304 ヒューズリンク
306 電流流入端子
308 電流流出端子
312 トランジスタ
314 判定回路
1010 ヒューズレイアウト
1011 溶断型ヒューズ
1012 溶断型ヒューズ
1013 ヒューズパッド
1014 ヒューズパッド
1015 ヒューズパッド
1100 ヒューズ
1101 電流流入端子
1102 電流流出端子
1103 第1往路直線部
1104 復路直線部
1106 第1直角接続部
1107 第2直角接続部
1108 外側の斜線部
1109 内側の斜線部
1113 第2往路直線部

Claims (13)

  1. 半導体基板と、
    前記半導体基板上に形成された第1の配線および第2の配線と、
    前記半導体基板上に形成されるとともに一端が前記第1の配線に接続して設けられ、前記第2の配線を前記第1の配線から電気的に切断するヒューズリンクと、
    前記半導体基板上に形成され、前記第1の配線の一端および他端にそれぞれ設けられた前記ヒューズリンク切断用の電流流入端子および電流流出端子と、
    を含む半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記ヒューズリンクの切断状態において、前記第1の配線を構成する導電体が外方に流出してなる流出部が形成される半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記第1の配線および前記第2の配線は異なる層に形成され、
    前記ヒューズリンクは、前記第1の配線と前記第2の配線との間の層に形成されたビアにより構成され、
    前記ヒューズリンクの切断前状態において、前記ビアは前記第1の配線および前記第2の配線と接続され、
    前記ヒューズリンクの切断状態において、前記第2の配線と前記ビアとの間または前記ビアに空隙部が形成される半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記第1の配線、前記第2の配線および前記ビアは、銅を主成分として含む銅含有金属膜により構成され、
    前記ヒューズリンクの切断前状態において、前記第2の配線と前記ビアとの間にこれらに接して設けられた第1のバリアメタル膜をさらに含み、
    前記ヒューズリンクの切断状態において、前記第1のバリアメタル膜と前記第2の配線との間に前記空隙部が形成される半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記ヒューズリンクの切断前状態において、前記第1の配線の側面に当該第1の配線に接して設けられた第2のバリアメタル膜をさらに含み、
    前記ヒューズリンクの切断状態において、前記第2のバリアメタル膜にクラックが形成され、前記流出部は、前記導電体が前記クラックから流出して形成される半導体装置。
  6. 請求項3から5いずれかに記載の半導体装置において、
    前記半導体基板上において、前記第1の配線、前記第2の配線および前記ヒューズリンクの周囲に形成された絶縁層をさらに含み、
    前記絶縁層は、前記ビアの周囲に形成された第1の絶縁層と、前記第1の配線の周囲に形成され、前記第1の絶縁層よりもヤング率の低い第2の絶縁層と、を含む半導体装置。
  7. 請求項3から5いずれかに記載の半導体装置において、
    前記半導体基板上において、前記第1の配線、前記第2の配線および前記ヒューズリンクの周囲に形成された絶縁層をさらに含み、
    前記絶縁層は、前記ビアの周囲に形成された第1の絶縁層と、前記第1の配線の周囲に形成され、前記第1の絶縁層よりも膜密度が低い第2の絶縁層と、を含む半導体装置。
  8. 請求項3から5いずれかに記載の半導体装置において、
    前記半導体基板上において、前記第1の配線、前記第2の配線および前記ヒューズリンクの周囲に形成された絶縁層をさらに含み、
    前記絶縁層は、前記ビアの周囲に形成された第1の絶縁層と、前記第1の配線の周囲に形成され、前記第1の絶縁層よりも比誘電率が低い第2の絶縁層と、を含む半導体装置。
  9. 請求項6から8いずれかに記載の半導体装置において、
    前記第1の配線は、前記第2の絶縁層に形成された配線溝内に形成され、前記流出部は、前記導電体が前記配線溝外に流出して形成される半導体装置。
  10. 請求項3から9いずれかに記載の半導体装置において、
    前記第1の配線は、前記半導体基板の面内方向における断面形状において、屈折した屈折箇所を有し、前記ビアは前記第1の配線の前記屈折箇所で当該第1の配線に接続された半導体装置。
  11. 請求項2から5いずれかに記載の半導体装置において、
    前記半導体基板上において、前記第1の配線、前記第2の配線および前記ヒューズリンクの周囲に形成された絶縁層をさらに含み、
    前記第1の配線は、前記絶縁層に形成された配線溝内に形成され、前記流出部は、前記導電体が前記配線溝外に流出して形成される半導体装置。
  12. 請求項1から11いずれかに記載の半導体装置において、
    前記ヒューズリンクは、前記第2の配線を介して、ヒューズの切断状態を判定する判定回路に接続された半導体装置。
  13. 半導体基板上において、一端および他端がそれぞれ第1の配線および第2の配線に接続して設けられたヒューズリンクを含む電気ヒューズの切断方法であって、
    前記第1の配線の両端に所定の電圧を印加して前記第1の配線に電流を流し、前記第1の配線を構成する導電体を当該第1の配線から外方に流出させるとともに、前記ヒューズリンクを構成する導電体を前記第1の配線の方向に移動させて、前記ヒューズリンクに空隙部を形成する電気ヒューズの切断方法。
JP2006135622A 2006-05-15 2006-05-15 半導体装置および電気ヒューズの切断方法 Expired - Fee Related JP4908055B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006135622A JP4908055B2 (ja) 2006-05-15 2006-05-15 半導体装置および電気ヒューズの切断方法
US11/798,221 US7989913B2 (en) 2006-05-15 2007-05-11 Semiconductor device and method for cutting electric fuse
CNB2007101032832A CN100561730C (zh) 2006-05-15 2007-05-15 用于切断电熔丝的半导体设备和方法
US13/167,429 US8372730B2 (en) 2006-05-15 2011-06-23 Method for cutting an electric fuse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006135622A JP4908055B2 (ja) 2006-05-15 2006-05-15 半導体装置および電気ヒューズの切断方法

Publications (2)

Publication Number Publication Date
JP2007305939A true JP2007305939A (ja) 2007-11-22
JP4908055B2 JP4908055B2 (ja) 2012-04-04

Family

ID=38684309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006135622A Expired - Fee Related JP4908055B2 (ja) 2006-05-15 2006-05-15 半導体装置および電気ヒューズの切断方法

Country Status (3)

Country Link
US (2) US7989913B2 (ja)
JP (1) JP4908055B2 (ja)
CN (1) CN100561730C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231634A (ja) * 2008-03-24 2009-10-08 Toshiba Lighting & Technology Corp 基板装置および照明装置
US8080861B2 (en) 2008-10-17 2011-12-20 Renesas Electronics Corporation Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5307437B2 (ja) * 2008-04-14 2013-10-02 ルネサスエレクトロニクス株式会社 半導体装置
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
US7956466B2 (en) 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
US8194489B2 (en) * 2010-01-21 2012-06-05 International Business Machines Corporation Paired programmable fuses
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
US9087841B2 (en) * 2013-10-29 2015-07-21 International Business Machines Corporation Self-correcting power grid for semiconductor structures method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428249A (ja) * 1990-05-23 1992-01-30 Nec Corp 半導体装置
JPH0613465A (ja) * 1992-06-25 1994-01-21 Seiko Epson Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064493A (en) 1976-06-03 1977-12-20 Motorola, Inc. P-ROM Cell having a low current fusible programming link
JP2004186590A (ja) 2002-12-05 2004-07-02 Yamaha Corp 半導体装置及びその製造方法
JP4364515B2 (ja) 2003-01-09 2009-11-18 Okiセミコンダクタ株式会社 ヒューズレイアウト,及びトリミング方法
JP2005039220A (ja) 2003-06-26 2005-02-10 Nec Electronics Corp 半導体装置
JP4795631B2 (ja) 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP3881660B2 (ja) * 2004-02-12 2007-02-14 株式会社東芝 半導体装置及びその製造方法
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0428249A (ja) * 1990-05-23 1992-01-30 Nec Corp 半導体装置
JPH0613465A (ja) * 1992-06-25 1994-01-21 Seiko Epson Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231634A (ja) * 2008-03-24 2009-10-08 Toshiba Lighting & Technology Corp 基板装置および照明装置
US8080861B2 (en) 2008-10-17 2011-12-20 Renesas Electronics Corporation Semiconductor device
US9111934B2 (en) 2008-10-17 2015-08-18 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
JP4908055B2 (ja) 2012-04-04
CN101075602A (zh) 2007-11-21
US8372730B2 (en) 2013-02-12
CN100561730C (zh) 2009-11-18
US7989913B2 (en) 2011-08-02
US20070262357A1 (en) 2007-11-15
US20110250735A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4871031B2 (ja) 半導体装置およびヒューズの判定方法
JP5248170B2 (ja) 半導体装置
JP4908055B2 (ja) 半導体装置および電気ヒューズの切断方法
JP5307437B2 (ja) 半導体装置
JP4880950B2 (ja) 半導体装置
JP2007073625A (ja) 半導体装置およびその製造方法
US8324709B2 (en) Semiconductor device
JP4903015B2 (ja) 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
JP5331408B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees