JP2007305939A - 半導体装置および電気ヒューズの切断方法 - Google Patents
半導体装置および電気ヒューズの切断方法 Download PDFInfo
- Publication number
- JP2007305939A JP2007305939A JP2006135622A JP2006135622A JP2007305939A JP 2007305939 A JP2007305939 A JP 2007305939A JP 2006135622 A JP2006135622 A JP 2006135622A JP 2006135622 A JP2006135622 A JP 2006135622A JP 2007305939 A JP2007305939 A JP 2007305939A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fuse
- semiconductor device
- fuse link
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】電気ヒューズ200は、半導体基板(不図示)上に形成された第1の配線300および第2の配線302と、半導体基板上に形成されるとともに一端が第1の配線300に接続して設けられ、第2の配線302を第1の配線300から電気的に切断するヒューズリンク304と、半導体基板上に形成され、第1の配線300の一端および他端にそれぞれ設けられたヒューズリンク切断用の電流流入端子306および電流流出端子308と、を含む。
【選択図】図1
Description
半導体基板と、
前記半導体基板上に形成された第1の配線および第2の配線と、
前記半導体基板上に形成されるとともに一端が前記第1の配線に接続して設けられ、前記第2の配線を前記第1の配線から電気的に切断するヒューズリンクと、
前記半導体基板上に形成され、前記第1の配線の一端および他端にそれぞれ設けられた前記ヒューズリンク切断用の電流流入端子および電流流出端子と、
を含む半導体装置が提供される。
半導体基板上において、一端および他端がそれぞれ第1の配線および第2の配線に接続して設けられたヒューズリンクを含む電気ヒューズの切断方法であって、
前記第1の配線の両端に所定の電圧を印加して前記第1の配線に電流を流し、前記第1の配線を構成する導電体を当該第1の配線から外方に流出させるとともに、前記ヒューズリンクを構成する導電体を前記第1の配線の方向に移動させて、前記ヒューズリンクに空隙部を形成する電気ヒューズの切断方法が提供される。
電気ヒューズ200は、ヒューズリンク304、ヒューズリンク304の一端に接続された第1の配線300、ならびに第1の配線300の一端および他端にそれぞれ形成された電流流入端子306および電流流出端子308により構成される。ヒューズリンク304は、第1の配線300と第2の配線302との間に設けられ、第1の配線300および第2の配線302を電気的に接続または切断する。切断前状態において、ヒューズリンク304の他端は第2の配線302に接続されている。ここで図示していないが、ヒューズリンク304、第1の配線300、電流流入端子306、電流流出端子308、および第2の配線302は、半導体基板上に形成される。
電気ヒューズ200において、ヒューズリンク304は、第1の配線300から分岐した構成とし、第1の配線300の両端に電流流入端子306および電流流出端子308が設けられる。また、ヒューズリンク304は、第1の配線300よりも切断されやすい構成とすることができる。たとえば、ヒューズリンク304は、第1の配線300と第2の配線302とを接続するビアにより構成することができる。一例として、第2の配線302、ヒューズリンク304および第1の配線300は、この順で積層された多層配線構造とすることができる。配線およびビアを構成する導電体は、銅を主成分として含む銅含有金属膜により構成することができる。さらに、配線およびビアは、少なくとも側壁がバリアメタル膜で覆われた構成とすることができる。
(1)電流流入端子306と電流流出端子308との間に高電圧を印加して、第1の配線300に過剰なパワーを印加する。これにより、第1の配線300を構成する導電体が加熱される。
(2)加熱された第1の配線300を構成する導電体が膨張し、周囲の絶縁膜やバリアメタル膜にクラックが発生する。
(3)絶縁膜やバリアメタル膜のクラック中に第1の配線300を構成する導電体が流出して流出部142が形成される。
(4)これに伴い、ヒューズリンク304を構成する導電体が流出部142の方向に吸い寄せられる。たとえばヒューズリンク304がビアにより構成されていると、ヒューズリンク304の体積が配線に比べて小さくなるため、ヒューズリンク304に選択的に空隙部140を形成することができる。これにより、ヒューズリンク304に切断箇所(空隙部140)が生じ、電気ヒューズ200が切断される。
上述したように、本実施の形態において、第1の配線300に過剰なパワーを印加して第1の配線300に流出部142を形成するとともにヒューズリンク304に空隙部140を形成する。本実施の形態において、電流流入端子306と電流流出端子308との間には、たとえば2〜5V程度の電圧を印加する。これにより、電気ヒューズ200に流出部142および空隙部140を形成するようにすることができる。
第1の配線300の一端に設けられた電流流入端子306は電源線222に接続されている。第1の配線300の他端に設けられた電流流出端子308はトランジスタ312のソース・ドレインの一方に接続されている。トランジスタ312のソース・ドレインの他方は接地される。ここで図示していないが、トランジスタ312のゲートは、切断対象の電気ヒューズ200を選択する制御回路に接続される。
ここで、第2の配線302は下層配線122として形成される。第1の配線300は上層配線134として形成される。電流流入端子306および電流流出端子308は、上層配線134と同じ上層に形成される。下層配線122と上層配線134とは、上層と下層との間の層に形成されたビア128により電気的に接続される。ヒューズリンク304は、ビア128により構成される。
図7(a)は切断前の半導体装置100、図7(b)は切断後の半導体装置100の構成を示す断面図である。ここでは、シングルダマシン構造の配線構造を示す。
電流流入端子306と電流流出端子308との間に所定の電圧を印加して上層配線134に過剰なパワーが印加されると、上層配線134を構成する導電体が膨張して、柔らかい膜である第3の層間絶縁膜114の方向に膨張する。導電体の膨張に伴い、第3のバリアメタル膜132等にクラックが生じ、上層配線134を構成する導電体がクラックから第3の層間絶縁膜114中に流出する。つまり、上層配線134を構成する導電体が、配線溝外部に流出する。これにより、図7(b)に示すように、流出部142が形成される。
図8(a)は切断前の半導体装置100、図8(b)は切断後の半導体装置100の構成を示す断面図である。
2 第1の端子
4 第2の端子
6 導電体
12 流出部
14 切断箇所
100 半導体装置
102 第1のエッチング阻止膜
104 第1の層間絶縁膜
106 第1の保護膜
108 第2のエッチング阻止膜
110 第2の層間絶縁膜
112 第3のエッチング阻止膜
114 第3の層間絶縁膜
116 第2の保護膜
118 第4のエッチング阻止膜
120 第1のバリアメタル膜
122 下層配線
126 第2のバリアメタル膜
128 ビア
132 第3のバリアメタル膜
134 上層配線
140 空隙部
142 流出部
150 第5のバリアメタル膜
151 ビア
152 上層配線
154 デュアルダマシン配線
200 電気ヒューズ
222 電源線
224 浮遊容量
300 第1の配線
302 第2の配線
304 ヒューズリンク
306 電流流入端子
308 電流流出端子
312 トランジスタ
314 判定回路
1010 ヒューズレイアウト
1011 溶断型ヒューズ
1012 溶断型ヒューズ
1013 ヒューズパッド
1014 ヒューズパッド
1015 ヒューズパッド
1100 ヒューズ
1101 電流流入端子
1102 電流流出端子
1103 第1往路直線部
1104 復路直線部
1106 第1直角接続部
1107 第2直角接続部
1108 外側の斜線部
1109 内側の斜線部
1113 第2往路直線部
Claims (13)
- 半導体基板と、
前記半導体基板上に形成された第1の配線および第2の配線と、
前記半導体基板上に形成されるとともに一端が前記第1の配線に接続して設けられ、前記第2の配線を前記第1の配線から電気的に切断するヒューズリンクと、
前記半導体基板上に形成され、前記第1の配線の一端および他端にそれぞれ設けられた前記ヒューズリンク切断用の電流流入端子および電流流出端子と、
を含む半導体装置。 - 請求項1に記載の半導体装置において、
前記ヒューズリンクの切断状態において、前記第1の配線を構成する導電体が外方に流出してなる流出部が形成される半導体装置。 - 請求項2に記載の半導体装置において、
前記第1の配線および前記第2の配線は異なる層に形成され、
前記ヒューズリンクは、前記第1の配線と前記第2の配線との間の層に形成されたビアにより構成され、
前記ヒューズリンクの切断前状態において、前記ビアは前記第1の配線および前記第2の配線と接続され、
前記ヒューズリンクの切断状態において、前記第2の配線と前記ビアとの間または前記ビアに空隙部が形成される半導体装置。 - 請求項3に記載の半導体装置において、
前記第1の配線、前記第2の配線および前記ビアは、銅を主成分として含む銅含有金属膜により構成され、
前記ヒューズリンクの切断前状態において、前記第2の配線と前記ビアとの間にこれらに接して設けられた第1のバリアメタル膜をさらに含み、
前記ヒューズリンクの切断状態において、前記第1のバリアメタル膜と前記第2の配線との間に前記空隙部が形成される半導体装置。 - 請求項4に記載の半導体装置において、
前記ヒューズリンクの切断前状態において、前記第1の配線の側面に当該第1の配線に接して設けられた第2のバリアメタル膜をさらに含み、
前記ヒューズリンクの切断状態において、前記第2のバリアメタル膜にクラックが形成され、前記流出部は、前記導電体が前記クラックから流出して形成される半導体装置。 - 請求項3から5いずれかに記載の半導体装置において、
前記半導体基板上において、前記第1の配線、前記第2の配線および前記ヒューズリンクの周囲に形成された絶縁層をさらに含み、
前記絶縁層は、前記ビアの周囲に形成された第1の絶縁層と、前記第1の配線の周囲に形成され、前記第1の絶縁層よりもヤング率の低い第2の絶縁層と、を含む半導体装置。 - 請求項3から5いずれかに記載の半導体装置において、
前記半導体基板上において、前記第1の配線、前記第2の配線および前記ヒューズリンクの周囲に形成された絶縁層をさらに含み、
前記絶縁層は、前記ビアの周囲に形成された第1の絶縁層と、前記第1の配線の周囲に形成され、前記第1の絶縁層よりも膜密度が低い第2の絶縁層と、を含む半導体装置。 - 請求項3から5いずれかに記載の半導体装置において、
前記半導体基板上において、前記第1の配線、前記第2の配線および前記ヒューズリンクの周囲に形成された絶縁層をさらに含み、
前記絶縁層は、前記ビアの周囲に形成された第1の絶縁層と、前記第1の配線の周囲に形成され、前記第1の絶縁層よりも比誘電率が低い第2の絶縁層と、を含む半導体装置。 - 請求項6から8いずれかに記載の半導体装置において、
前記第1の配線は、前記第2の絶縁層に形成された配線溝内に形成され、前記流出部は、前記導電体が前記配線溝外に流出して形成される半導体装置。 - 請求項3から9いずれかに記載の半導体装置において、
前記第1の配線は、前記半導体基板の面内方向における断面形状において、屈折した屈折箇所を有し、前記ビアは前記第1の配線の前記屈折箇所で当該第1の配線に接続された半導体装置。 - 請求項2から5いずれかに記載の半導体装置において、
前記半導体基板上において、前記第1の配線、前記第2の配線および前記ヒューズリンクの周囲に形成された絶縁層をさらに含み、
前記第1の配線は、前記絶縁層に形成された配線溝内に形成され、前記流出部は、前記導電体が前記配線溝外に流出して形成される半導体装置。 - 請求項1から11いずれかに記載の半導体装置において、
前記ヒューズリンクは、前記第2の配線を介して、ヒューズの切断状態を判定する判定回路に接続された半導体装置。 - 半導体基板上において、一端および他端がそれぞれ第1の配線および第2の配線に接続して設けられたヒューズリンクを含む電気ヒューズの切断方法であって、
前記第1の配線の両端に所定の電圧を印加して前記第1の配線に電流を流し、前記第1の配線を構成する導電体を当該第1の配線から外方に流出させるとともに、前記ヒューズリンクを構成する導電体を前記第1の配線の方向に移動させて、前記ヒューズリンクに空隙部を形成する電気ヒューズの切断方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135622A JP4908055B2 (ja) | 2006-05-15 | 2006-05-15 | 半導体装置および電気ヒューズの切断方法 |
US11/798,221 US7989913B2 (en) | 2006-05-15 | 2007-05-11 | Semiconductor device and method for cutting electric fuse |
CNB2007101032832A CN100561730C (zh) | 2006-05-15 | 2007-05-15 | 用于切断电熔丝的半导体设备和方法 |
US13/167,429 US8372730B2 (en) | 2006-05-15 | 2011-06-23 | Method for cutting an electric fuse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135622A JP4908055B2 (ja) | 2006-05-15 | 2006-05-15 | 半導体装置および電気ヒューズの切断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305939A true JP2007305939A (ja) | 2007-11-22 |
JP4908055B2 JP4908055B2 (ja) | 2012-04-04 |
Family
ID=38684309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006135622A Expired - Fee Related JP4908055B2 (ja) | 2006-05-15 | 2006-05-15 | 半導体装置および電気ヒューズの切断方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7989913B2 (ja) |
JP (1) | JP4908055B2 (ja) |
CN (1) | CN100561730C (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231634A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Lighting & Technology Corp | 基板装置および照明装置 |
US8080861B2 (en) | 2008-10-17 | 2011-12-20 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5307437B2 (ja) * | 2008-04-14 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8772156B2 (en) * | 2008-05-09 | 2014-07-08 | International Business Machines Corporation | Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications |
US7956466B2 (en) | 2008-05-09 | 2011-06-07 | International Business Machines Corporation | Structure for interconnect structure containing various capping materials for electrical fuse and other related applications |
US8194489B2 (en) * | 2010-01-21 | 2012-06-05 | International Business Machines Corporation | Paired programmable fuses |
US20120286390A1 (en) * | 2011-05-11 | 2012-11-15 | Kuei-Sheng Wu | Electrical fuse structure and method for fabricating the same |
US9087841B2 (en) * | 2013-10-29 | 2015-07-21 | International Business Machines Corporation | Self-correcting power grid for semiconductor structures method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0428249A (ja) * | 1990-05-23 | 1992-01-30 | Nec Corp | 半導体装置 |
JPH0613465A (ja) * | 1992-06-25 | 1994-01-21 | Seiko Epson Corp | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4064493A (en) | 1976-06-03 | 1977-12-20 | Motorola, Inc. | P-ROM Cell having a low current fusible programming link |
JP2004186590A (ja) | 2002-12-05 | 2004-07-02 | Yamaha Corp | 半導体装置及びその製造方法 |
JP4364515B2 (ja) | 2003-01-09 | 2009-11-18 | Okiセミコンダクタ株式会社 | ヒューズレイアウト,及びトリミング方法 |
JP2005039220A (ja) | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | 半導体装置 |
JP4795631B2 (ja) | 2003-08-07 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP3881660B2 (ja) * | 2004-02-12 | 2007-02-14 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20050285222A1 (en) * | 2004-06-29 | 2005-12-29 | Kong-Beng Thei | New fuse structure |
-
2006
- 2006-05-15 JP JP2006135622A patent/JP4908055B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-11 US US11/798,221 patent/US7989913B2/en not_active Expired - Fee Related
- 2007-05-15 CN CNB2007101032832A patent/CN100561730C/zh not_active Expired - Fee Related
-
2011
- 2011-06-23 US US13/167,429 patent/US8372730B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0428249A (ja) * | 1990-05-23 | 1992-01-30 | Nec Corp | 半導体装置 |
JPH0613465A (ja) * | 1992-06-25 | 1994-01-21 | Seiko Epson Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231634A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Lighting & Technology Corp | 基板装置および照明装置 |
US8080861B2 (en) | 2008-10-17 | 2011-12-20 | Renesas Electronics Corporation | Semiconductor device |
US9111934B2 (en) | 2008-10-17 | 2015-08-18 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4908055B2 (ja) | 2012-04-04 |
CN101075602A (zh) | 2007-11-21 |
US8372730B2 (en) | 2013-02-12 |
CN100561730C (zh) | 2009-11-18 |
US7989913B2 (en) | 2011-08-02 |
US20070262357A1 (en) | 2007-11-15 |
US20110250735A1 (en) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4861060B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP4861051B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP4871031B2 (ja) | 半導体装置およびヒューズの判定方法 | |
JP5248170B2 (ja) | 半導体装置 | |
JP4908055B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP5307437B2 (ja) | 半導体装置 | |
JP4880950B2 (ja) | 半導体装置 | |
JP2007073625A (ja) | 半導体装置およびその製造方法 | |
US8324709B2 (en) | Semiconductor device | |
JP4903015B2 (ja) | 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法 | |
JP5331408B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |