JP4880950B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4880950B2 JP4880950B2 JP2005256787A JP2005256787A JP4880950B2 JP 4880950 B2 JP4880950 B2 JP 4880950B2 JP 2005256787 A JP2005256787 A JP 2005256787A JP 2005256787 A JP2005256787 A JP 2005256787A JP 4880950 B2 JP4880950 B2 JP 4880950B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- straight line
- fuse
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
半導体基板と、該半導体基板上に形成され、第1の配線および第2の配線を含む電気ヒューズと、を備え、
前記電気ヒューズは、前記第1の配線の折り返しにより複数の直線部が並行配置された領域を有し、
前記第2の配線は、該第1の配線よりも配線幅が狭く形成されるとともに前記領域外で前記第1の配線に接続された半導体装置が提供される。
図4は、電気ヒューズを含む半導体装置の一例を示す平面図である。
半導体装置100は、半導体基板(不図示)と、半導体基板上に形成されるとともに凹部が形成された第1の絶縁膜102と、第1の絶縁膜102上に形成された電気ヒューズ200とを含む。電気ヒューズ200は、導電体206と、その一端および他端にそれぞれ設けられた第1の端子202および第2の端子204とを有する。導電体206は、第1の絶縁膜102の凹部を埋め込むように形成される。電気ヒューズ200は、第1の端子202と第2の端子204との間に電流を流すことにより導電体206が切断される電気ヒューズ(Eヒューズ)である。
半導体装置100は、第1の絶縁膜102上において、導電体206の上面に形成された第1の被覆膜106と、第1の絶縁膜102に形成された凹部の側面および底面に形成された第2の被覆膜104と、第1の被覆膜106上に形成された第2の絶縁膜108とをさらに含む。導電体206は、第1の絶縁膜102に形成された凹部内において、第2の被覆膜104上に形成される。導電体206の表面は、半導体基板の積層方向の断面において、一部の領域が第1の被覆膜106で覆われるとともに、他の領域が第2の被覆膜104により覆われた構成を有する。
導電体206に切断箇所214が生じると、導電体206に電流が流れなくなり、導電体206が徐々に冷却される。このとき、たとえば図8(a)に示すように、切断箇所214よりも第2の端子204側に流出領域212が形成されていた場合、流出領域212と切断箇所214との間では、切断箇所214から流出領域212の方向に冷却時の張力が働き、導電体206を構成する材料が流出領域212の方向に移動する。また、切断箇所214と第1の端子202との間では、第1の端子202と第2の端子204との間に電流が流れていたときの電子移動の影響で、材料が第1の端子202の方向に移動する。これにより、切断箇所214の両側で材料が互いに反対方向に移動して、切断箇所214を充分大きく形成することができる。
図1は、本実施の形態における半導体装置に含まれる電気ヒューズの構成を示す平面図である。
電気ヒューズ200は、太幅配線207(第1の配線)および細幅配線209(第2の配線)により構成された導電体206と、導電体206の一端および他端にそれぞれ形成された第1の端子202および第2の端子204とを含む。細幅配線209は、太幅配線207よりも、電流方向に略垂直な方向の配線幅(以下単に配線幅という。)が狭く形成される。また、電気ヒューズ200は、太幅配線207の折り返しにより複数の直線部が並行配置された並行配置領域208を有する。本実施の形態において、電気ヒューズ200は、第1の端子202と第2の端子204との間に電流を流すことにより導電体206が切断される電気ヒューズ(Eヒューズ)である。
上述したように、本実施の形態において、電気ヒューズ200に過剰なパワーを印加して導電体206に流出領域212を形成するとともに切断箇所214を生じさせる。本実施の形態において、第1の端子202と第2の端子204との間には、たとえば2〜5V程度の電圧を印加する。これにより、上記のように構成された半導体装置100において、電気ヒューズ200に流出領域212および切断箇所214を形成するようにすることができる。
電気ヒューズ200の第1の端子202は電源線222に接続されており、第2の端子204はトランジスタ220のソース・ドレインの一方に接続されている。トランジスタ220のソース・ドレインの他方は接地される。また、ここでは図示していないが、半導体装置100は複数の電気ヒューズ200を有し、複数の電気ヒューズ200が電源線222に接続される。そのため、電源線222には、浮遊容量224が付加された状態となる。このように構成された回路において、電気ヒューズ200を切断する手順を説明する。
電源線222をオンにした後にトランジスタ220をオンとすると、トランジスタ220がオンとなったタイミングで一瞬の電圧降下が生じるが、その後すぐに電圧値はVCCとなる。その結果、トランジスタ220をオンとした時点で電気ヒューズ200に過剰なパワーが印加されることになる。これにより、導電体206を第1の絶縁膜102の凹部外に流出させて流出領域212を形成するとともに大きな切断箇所214を形成することができる。
ここで、第1の端子202を、電気ヒューズ200を切断することにより減少する電荷量よりも充分大きい容量を有する回路に接続しておくことができる。電源線222は、外部端子300を介して外部電源302と接続されている。また、電源線222は、充分大きい容量を有するたとえば外部容量304やESD保護回路306等の回路に接続される。外部容量304は、たとえばプローブカード等のチップ外部に設けた構成とすることができる。電源線222は、外部容量304およびESD保護回路306の両方に接続された構成とすることもでき、いずれか一方に接続された構成とすることもできる。
Q=(C0+C1)×VCC
となる。
ΔQ=Icut×Tcut
となる。
次に、本実施の形態における半導体装置100の変形例を説明する。
図14は、本実施の形態における半導体装置100の構成の一例を示す平面図である。図14(a)は電気ヒューズ200の切断前の構成の一例、図14(b)は電気ヒューズ200の切断後の構成の一例を示す。
カバー部材124は、ビア120、電極122、および図示しないプレートにより構成される。電極122は、電気ヒューズ200の導電体206と同レベルに形成されたパッド電極とすることができる。また、ビア120は、電極122の上層および下層に形成され、さらにその上層および下層に形成されたプレートと電極122とを接続する。ビア120は、スリットビアとすることができ、ビア120と電極122とで、導電体206の周囲を壁状に覆う構成とすることができる。
図16は、本実施の形態における半導体装置100の構成の一例を示す平面図である。ここでは電気ヒューズ200の切断前の構成の一例を示す。
102 第1の絶縁膜
104 第2の被覆膜
106 第1の被覆膜
108 第2の絶縁膜
110 クラック
120 ビア
122 電極
124 カバー部材
200 電気ヒューズ
202 第1の端子
204 第2の端子
206 導電体
207 太幅配線
207a、207k、207m、207n 離隔部
207b、207d、207f、207h、207j、207m 太幅直線部
207c、207e、207g、207i、207l 太幅接続部
208 並行配置領域
209 細幅配線
209a 第1の細幅直線部
209b 第2の細幅直線部
209c 第3の細幅直線部
209d 第4の細幅直線部
210 切断予定領域
212 流出領域
214 切断箇所
220 トランジスタ
222 電源線
224 浮遊容量
230 クラック発生箇所
300 外部端子
302 外部電源
304 外部容量
306 ESD保護回路
Claims (13)
- 半導体基板と、
該半導体基板上に形成され、第1の配線および第2の配線を含む電気ヒューズと、を備え、
前記電気ヒューズは、前記第1の配線の折り返しにより複数の直線部が並行配置された領域を有し、
前記第2の配線は、該第1の配線よりも配線幅が狭く形成されるとともに前記領域外で前記第1の配線に接続され、前記領域から遠ざかるように伸張している第1の部分を有し、前記第1の部分の前記伸長する方向の長さは、隣接する前記直線部間の間隔よりも長いことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記領域において、前記第1の配線が少なくとも2回折り返すことにより3つの直線部が並行配置された半導体装置。 - 請求項1に記載の半導体装置において、
前記領域において、前記第1の配線は、略平行に並行配置された第1の直線部および第2の直線部と、前記第1の直線部の一端と前記第2の直線部の一端とを接続する第1の接続部とを含むように折り返された半導体装置。 - 請求項3に記載の半導体装置において、
前記領域において、前記第1の配線は、前記第1の直線部と略平行に、前記第2の直線部を挟んで並行配置された第3の直線部と、前記第3の直線部の一端と前記第2の直線部の他端とを接続する第2の接続部と、をさらに含むように折り返された半導体装置。 - 請求項3または4に記載の半導体装置において、
前記第1の直線部は、他端側において、前記第2の直線部よりも長く延在する延在部を有し、
前記第2の配線は、前記第1の直線部の他端に接続された半導体装置。 - 請求項3または4に記載の半導体装置において、
前記第1の配線は、前記第1の直線部の他端に一端が接続され、前記第1の直線部の延在方向に略垂直であって前記第2の直線部から遠ざかる方向に延在する第3の接続部をさらに含み、
前記第2の配線は、前記第3の接続部の他端に接続された半導体装置。 - 請求項1乃至4いずれかに記載の半導体装置において、
前記第1の配線は、前記領域と前記第2の配線との間に形成され、前記第2の配線を前記領域から離隔する離隔部をさらに含み、前記第2の配線は、前記離隔部に接続された半導体装置。 - 請求項1乃至7いずれかに記載の半導体装置において、
前記第1の配線および前記第2の配線は、銅を主成分として含む銅含有金属膜により構成された半導体装置。 - 請求項1乃至8いずれかに記載の半導体装置において、
前記半導体基板上に形成されるとともに凹部が形成された第1の絶縁膜と、
少なくとも前記第1の配線の上面に形成された第1の被覆膜と、
前記凹部の側面および底面に形成されるとともに、前記第1の被覆膜と異なる第2の被覆膜と、をさらに含み、
前記第1の配線および前記第2の配線は、前記第1の絶縁膜の凹部を埋め込むように形成され、
前記第1の配線は、前記凹部内において、前記第2の被覆膜上に形成された半導体装置。 - 請求項9に記載の半導体装置において、
前記第1の被覆膜よりもヤング率の低い材料により構成され、前記第1の被覆膜上に形成された第2の絶縁膜をさらに含む半導体装置。 - 請求項9または10に記載の半導体装置において、
前記第1の被覆膜は、前記第2の被覆膜よりもヤング率の低い材料により構成された半導体装置。 - 請求項9乃至11いずれかに記載の半導体装置において、
前記領域には、前記第1の配線を構成する材料が前記凹部外に流出した流出領域が形成された半導体装置。 - 請求項12に記載の半導体装置において、
前記第1の被覆膜にはクラックが形成され、前記流出領域は、前記第1の配線を構成する材料が前記クラック内に流出して形成された半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005256787A JP4880950B2 (ja) | 2005-09-05 | 2005-09-05 | 半導体装置 |
US11/514,143 US7619264B2 (en) | 2005-09-05 | 2006-09-01 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005256787A JP4880950B2 (ja) | 2005-09-05 | 2005-09-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007073624A JP2007073624A (ja) | 2007-03-22 |
JP4880950B2 true JP4880950B2 (ja) | 2012-02-22 |
Family
ID=37829287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005256787A Expired - Fee Related JP4880950B2 (ja) | 2005-09-05 | 2005-09-05 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7619264B2 (ja) |
JP (1) | JP4880950B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012094928A (ja) * | 2006-03-07 | 2012-05-17 | Renesas Electronics Corp | 半導体装置 |
JP4959267B2 (ja) | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
US7732892B2 (en) * | 2006-11-03 | 2010-06-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fuse structures and integrated circuit devices |
KR100967037B1 (ko) * | 2007-10-17 | 2010-06-29 | 주식회사 하이닉스반도체 | 퓨즈 박스 및 그 형성 방법 |
JP5405796B2 (ja) | 2008-10-17 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8659384B2 (en) * | 2009-09-16 | 2014-02-25 | Littelfuse, Inc. | Metal film surface mount fuse |
US8711532B2 (en) * | 2011-08-24 | 2014-04-29 | Nxp, B.V. | Integrated advance copper fuse combined with ESD/over-voltage/reverse polarity protection |
CN104617079A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法 |
JP2019033191A (ja) * | 2017-08-09 | 2019-02-28 | 富士電機株式会社 | 半導体装置 |
JP2019197748A (ja) * | 2018-05-07 | 2019-11-14 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831303B2 (ja) * | 1986-12-01 | 1996-03-27 | オムロン株式会社 | チツプ型ヒユ−ズ |
US6872648B2 (en) * | 2002-09-19 | 2005-03-29 | Infineon Technologies Ag | Reduced splattering of unpassivated laser fuses |
JP2005039220A (ja) * | 2003-06-26 | 2005-02-10 | Nec Electronics Corp | 半導体装置 |
JP4795631B2 (ja) | 2003-08-07 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4741907B2 (ja) * | 2005-09-05 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2005
- 2005-09-05 JP JP2005256787A patent/JP4880950B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-01 US US11/514,143 patent/US7619264B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070052063A1 (en) | 2007-03-08 |
US7619264B2 (en) | 2009-11-17 |
JP2007073624A (ja) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4880950B2 (ja) | 半導体装置 | |
JP4861051B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP4741907B2 (ja) | 半導体装置およびその製造方法 | |
JP4861060B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP5248170B2 (ja) | 半導体装置 | |
JP5307437B2 (ja) | 半導体装置 | |
JP4871031B2 (ja) | 半導体装置およびヒューズの判定方法 | |
JP4908055B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
JP2009141266A (ja) | 半導体装置 | |
JP5638188B2 (ja) | 半導体装置 | |
JP4903015B2 (ja) | 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法 | |
JP5405796B2 (ja) | 半導体装置 | |
JP5331408B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4880950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |