JP6618375B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6618375B2
JP6618375B2 JP2016017350A JP2016017350A JP6618375B2 JP 6618375 B2 JP6618375 B2 JP 6618375B2 JP 2016017350 A JP2016017350 A JP 2016017350A JP 2016017350 A JP2016017350 A JP 2016017350A JP 6618375 B2 JP6618375 B2 JP 6618375B2
Authority
JP
Japan
Prior art keywords
insulating film
film
fuse
semiconductor device
fuse element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016017350A
Other languages
English (en)
Other versions
JP2017139264A (ja
Inventor
吉孝 木村
吉孝 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2016017350A priority Critical patent/JP6618375B2/ja
Priority to TW106102521A priority patent/TWI714713B/zh
Priority to CN201710056947.8A priority patent/CN107026145B/zh
Priority to US15/420,744 priority patent/US9984966B2/en
Priority to KR1020170014436A priority patent/KR20170091532A/ko
Publication of JP2017139264A publication Critical patent/JP2017139264A/ja
Application granted granted Critical
Publication of JP6618375B2 publication Critical patent/JP6618375B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置に関し、特にレーザー照射でブローさせるヒューズ素子を有する半導体装置に関する。
一般に、半導体装置の抵抗値の調整や冗長回路の設定にヒューズ素子が広く使われている。ヒューズ素子を切断することで導通状態から非導通状態に変化させ、トリミング回路に所望の情報を記憶させる。ヒューズ素子の切断には、レーザー照射でヒューズ素子をブローさせる方法や、大電流を流して溶断させる方法などが用いられる。
レーザー照射でブローさせるヒューズ素子は、ポリシリコンなどの導電体で構成され、シリコン酸化膜などの絶縁膜により被覆された状態で、該絶縁膜を介してレーザーが照射されることにより切断される（例えば、特許文献１参照）。
特開２０００−４０３８８号公報
近年、半導体装置の小型化に伴い、ヒューズ素子にも小型化が求められており、特に複数の隣接するヒューズ素子の間隔を狭くする必要が生じている。
図７に、従来の小型化された半導体装置４００の構成を示す。図７（ａ）は、半導体装置４００において複数のヒューズ素子が形成された領域の平面図であり、図７（ｂ）は、図７（ａ）におけるＢ−Ｂ線に沿った断面図である。
図７に示すように、従来の半導体装置４００は、半導体基板４１上に形成された絶縁膜４２の上に、近接して配置された複数のポリシリコン等の導電体からなるヒューズ素子４３（４３ａ，４３ｂ，４３ｃ）を備えている。さらに、複数のヒューズ素子４３を覆う絶縁膜４５が設けられ、絶縁膜４５には、レーザー照射用にヒューズ開口部４６が形成されている。
図８は、図７の半導体装置４００において、ヒューズ素子４３を切断した場合に生じる問題の一例を説明するための図であり、図８（ａ）は、図７（ａ）に対応する平面図、図８（ｂ）は、図８（ａ）におけるＢ−Ｂ線に沿った断面図、図８（ｃ）は、図８（ａ）におけるＣ−Ｃ線に沿った断面図である。
図８は、図示された３つのヒューズ素子４３のうち、左側と中央のヒューズ素子４３ａ及び４３ｂを切断した状態を示している。
図８に示すように、近接して配置されたヒューズ素子４３ａ及び４３ｂそれぞれにレーザーを照射すると、ヒューズ素子４３ａ及び４３ｂのレーザーが照射された部分の導電体が溶融、気化して蒸気圧が上がり、被覆していた絶縁膜４５ごと爆発してヒューズ素子４３ａ及び４３ｂはそれぞれ非導通状態となる。
しかしながら、隣接するヒューズ素子４３の間隔が狭いことから、レーザー照射により形成されたヒューズブロー痕４７は、隣り合うヒューズブロー痕４７同士で繋がった状態となる。
このとき、溶融、気化した導電体が遠くまで吹き飛ばず、図８（ａ）及び（ｃ）に示すように、ヒューズブロー痕４７の内側面に再付着し、再付着層４８が形成されてしまう場合がある。すなわち、気化した導電体の再付着により、切断された隣接するヒューズ素子４３同士が電気的に短絡してしまうという問題が生じる。
これは、以下の理由による。
半導体装置４００では、外部から浸入する水分によってヒューズ素子４３や配線（図示せず）等が腐食することを防ぐために、絶縁膜４５として耐湿性の高いＢＰＳＧ膜またはＰＳＧ膜を用いている。しかしながら、ＢＰＳＧ膜及びＰＳＧ膜は、いずれも耐湿性においては優れているものの、機械的強度が低い。
絶縁膜４５の機械的強度が低いと、レーザー照射時の導電体の蒸気圧が十分に上がらない状態で爆発が起きるため、導電体が遠くまで吹き飛ばず、溶融、気化した導電体のヒューズブロー痕４７内への再付着が起きやすい。上述のとおり、小型化のため隣接するヒューズ素子４３の間隔が狭くなっているため、隣り合うヒューズブロー痕４７同士が繋がった状態であることから、図８（ａ）に示すように、再付着層４８は、切断されたヒューズ素子４３ａと４３ｂとを接続するように形成されてしまい、その結果、ヒューズ素子４３ａと４３ｂとが短絡してしまうこととなる。
図９は、図７の半導体装置４００において、ヒューズ素子４３を切断した場合に生じる問題の別の例を説明するための図であり、図９（ａ）は、図７（ａ）に対応する平面図、図９（ｂ）は、図９（ａ）におけるＢ−Ｂ線に沿った断面図である。
図９は、図示された３つのヒューズ素子４３のうち、中央のヒューズ素子４３ｂを切断した状態を示している。
図９に示すように、ヒューズ素子４３ｂにレーザーを照射して、ヒューズ素子４３ｂをブローさせると、ヒューズブロー痕４７内に、隣接するヒューズ素子４３（本例ではヒューズ素子４３ｃ）の一部が露出してしまう場合がある。
すなわち、上述のとおり、絶縁膜４５の機械的強度が低いことから、ヒューズブロー痕４７がヒューズ素子４３ｂに隣接するヒューズ素子４３ｃの上まで広がってしまい、ヒューズ素子４３ｃに露出部ＥＸＰが形成される。このようにヒューズ素子４３ｃが露出してしまうと、水分によってヒューズ素子４３ｃが腐食したり、露出部ＥＸＰから酸化が進んでいきヒューズ素子４３ｃが断線したりする等の問題につながる。
図８及び図９に示すような問題は、隣接するヒューズ素子の間隔が５μｍ以下と狭くなってくると特に発生しやすくなる。
本発明は、上記のような問題を解決するためになされたものであり、ヒューズ素子の耐湿性を維持しつつ、隣接するヒューズ素子の間隔が狭い場合でも、レーザー照射によりヒューズ素子を切断した際に、ヒューズ素子を構成する導電体の再付着や、ヒューズ素子の断線等を防止することが可能な半導体装置を提供することを目的としている。
本発明の半導体装置は、半導体基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に互いに隣接して設けられた複数のヒューズ素子と、前記ヒューズ素子の少なくとも側面を覆う保護絶縁膜と、前記ヒューズ素子及び前記保護絶縁膜を覆うＢＰＳＧ膜またはＰＳＧ膜からなる第２の絶縁膜とを備え、前記保護絶縁膜の機械的強度が前記第２の絶縁膜より高いことを特徴とする。
本発明によれば、第２の絶縁膜よりも機械的強度の高い保護絶縁膜がヒューズ素子の少なくとも側面を覆っていることから、レーザー照射時にヒューズ素子のレーザーが照射された部分の導電体の蒸気圧が高くなった状態で爆発が起きる。したがって、従来の半導体装置４００よりも大きな力で爆発が起きることから、溶融、気化した導電体が遠くまで吹き飛び、爆発により形成されるブロー痕内への再付着が起き難くなるという効果を奏する。
また、ヒューズ素子側面を覆う保護絶縁膜の存在により、当該爆発の力は水平方向に広がり難くなるため、レーザー照射されたヒューズ素子に隣接するヒューズ素子上までヒューズブロー痕が広がることが抑制され、よって、隣接するヒューズ素子が露出することを防止することが可能となる。
第１の実施形態による半導体装置１００の構造を説明するための図であり、図１（ａ）は、半導体装置１００において複数のヒューズ素子が形成された領域の平面図、図１（ｂ）は、図１（ａ）におけるＢ−Ｂ線に沿った断面図である。 図１の半導体装置１００におけるヒューズ素子のブロー後の状態を説明するための図であり、図２（ａ）は、図１（ａ）に対応する平面図、図２（ｂ）は、図２（ａ）におけるＢ−Ｂ線に沿った断面図である。 第２の実施形態による半導体装置２００の構造を説明するための図であり、図３（ａ）は、半導体装置２００において複数のヒューズ素子が形成された領域の平面図、図３（ｂ）は、図３（ａ）におけるＢ−Ｂ線に沿った断面図である。 図３の半導体装置２００におけるヒューズ素子のブロー後の状態を説明するための図であり、図４（ａ）は、図３（ａ）に対応する平面図、図４（ｂ）は、図４（ａ）におけるＢ−Ｂ線に沿った断面図である。 第３の実施形態による半導体装置３００の構造を説明するための図であり、図５（ａ）は、半導体装置３００において複数のヒューズ素子が形成された領域の平面図、図５（ｂ）は、図５（ａ）におけるＢ−Ｂ線に沿った断面図である。 図５の半導体装置３００におけるヒューズ素子のブロー後の状態を説明するための図であり、図６（ａ）は、図５（ａ）に対応する平面図、図６（ｂ）は、図６（ａ）におけるＢ−Ｂ線に沿った断面図である。 従来の半導体装置４００の構造を説明するための図であり、図７（ａ）は、半導体装置４００において複数のヒューズ素子が形成された領域の平面図、図７（ｂ）は、図７（ａ）におけるＢ−Ｂ線に沿った断面図である。 従来の半導体装置４００におけるヒューズ素子のブロー後の問題を説明するための図であり、図８（ａ）は、図７（ａ）に対応する平面図、図８（ｂ）は、図８（ａ）におけるＢ−Ｂ線に沿った断面図、図８（ｃ）は、図８（ａ）におけるＣ−Ｃ線に沿った断面図である。 従来の半導体装置４００におけるヒューズ素子のブロー後の別の問題を説明するための図であり、図９（ａ）は、図７（ａ）に対応する平面図、図９（ｂ）は、図９（ａ）におけるＢ−Ｂ線に沿った断面図である。
以下、本発明の実施形態について、図面を参照して説明する。
［第１の実施形態］
図１は、第１の実施形態による半導体装置１００の構造を説明するための図であり、図１（ａ）は、半導体装置１００において複数のヒューズ素子が形成された領域の平面図、図１（ｂ）は、図１（ａ）におけるＢ−Ｂ線に沿った断面図である。
図１に示すように、本実施形態による半導体装置１００においては、半導体基板１１上に絶縁膜１２が設けられ、その上に、ポリシリコン膜等の導電体からなる複数のヒューズ素子１３（１３ａ，１３ｂ，１３ｃ）が互いに隣接して配置されている。さらに、複数のヒューズ素子１３の側面、上面、及び絶縁膜１２の上面を覆う保護絶縁膜１４が設けられている。保護絶縁膜１４の上には絶縁膜１５が設けられ、絶縁膜１５には、レーザー照射用のヒューズ開口部１６が形成されている。
絶縁膜１５は、ヒューズ素子１３や図示しない領域に形成された配線等が外部から浸入する水分によって腐食（酸化等）されることを防止するために、水分を通しにくい、すなわち、耐湿性の高い膜であるＢＰＳＧ膜またはＰＳＧ膜で構成されている。
保護絶縁膜１４は、機械的強度が絶縁膜１５よりも高い絶縁膜からなり、例えば、シリコン窒化膜またはシリコン酸窒化膜を用いることができる。いずれの膜も通常の半導体製造プロセスに容易に導入可能である。
機械的強度を表す指標は多数あるが、例えばＢＰＳＧ膜またはＰＳＧ膜を含む石英（ＳｉＯ２）の曲げ強度は約１５０ＭＰａであるのに対し、シリコン窒化膜を含む窒化珪素は６００〜１０００ＭＰａであり、窒化珪素の曲げ強度はＳｉＯ２より高い。
上記のように構成された半導体装置１００において、図１に示された３つのヒューズ素子１３のうち、近接して配置されたヒューズ素子１３ａ及び１３ｂそれぞれにレーザーを照射すると、ヒューズ素子１３ａ及び１３ｂのレーザーが照射された部分の導電体が溶融、気化して蒸気圧が上がる。このとき、ヒューズ素子１３の側面及び上面は絶縁膜１５よりも機械的強度の高い保護絶縁膜１４で覆われているため、導電体が溶融、気化しても、すぐには爆発しない。すなわち、保護絶縁膜１４を破壊できる程度にレーザー照射部の蒸気圧が十分に高くなってはじめて、保護絶縁膜１４とその上の絶縁膜１５ごと爆発し、ヒューズ素子１３ａ及び１３ｂがそれぞれ非導通状態となる。
このようにしてヒューズ素子１３ａ及び１３ｂが切断された状態を図２に示す。図２（ａ）は、図１（ａ）に対応する平面図、図２（ｂ）は、図２（ａ）におけるＢ−Ｂ線に沿った断面図である。
図２に示すように、ヒューズ素子１３ａ及び１３ｂの切断部の周囲には、それぞれヒューズブロー痕１７が形成されるが、ヒューズブロー痕１７内に再付着層は形成されない。したがって、図８に示した従来の半導体装置４００のように切断されたヒューズ素子１３ａと１３ｂとが短絡することが防止される。これは、上述のとおり、ヒューズ素子１３の側面及び上面が保護絶縁膜１４で覆われていることにより、レーザー照射された導電体の蒸気圧が十分に高まってから爆発が起きることにより、溶融、気化した導電体を遠くまで飛散させることができるからである。
また、ヒューズ素子１３の側面が機械的強度の高い保護絶縁膜１４で支持されているため、爆発の力は水平方向に広がり難くなり、レーザー照射されたヒューズ素子に隣接するヒューズ素子上までブロー痕が広がることが抑制される。これにより、隣接するヒューズ素子（例えば、ヒューズ素子１３ｃ）が露出し、ダメージを受けることを防止することが可能となる。
本実施形態において、ヒューズ素子１３の上面における保護絶縁膜１４の膜厚は、厚くし過ぎると通常のレーザー照射条件でブローすることが困難となるため、１００ｎｍ以下であることが望ましい。下限は保護絶縁膜１４が安定して形成できるように１０ｎｍ以上とするのが良い。
保護絶縁膜１４は、絶縁膜１２上にヒューズ素子１３を形成した後、例えば、プラズマＣＶＤ法により、ヒューズ素子１３の上面、側面、及び絶縁膜１２の上面に一体の膜として形成される。したがって、本実施形態では、ヒューズ素子の側面の保護絶縁膜１４の膜厚は、ヒューズ素子１３の上面の保護絶縁膜１４の膜厚と同等の厚さに制限される。
そこで、以下に、第２の実施形態として、ヒューズ素子１３の側面をより強固に支持する構成につき説明する。
［第２の実施形態］
図３は、第２の実施形態による半導体装置２００の構造を説明するための図であり、図３（ａ）は、半導体装置２００において複数のヒューズ素子が形成された領域の平面図、図３（ｂ）は、図３（ａ）におけるＢ−Ｂ線に沿った断面図である。
本実施形態の半導体装置２００では、図１に示す第１の実施形態の半導体装置１００における保護絶縁膜１４に代えて、各ヒューズ素子１３の両側面に保護絶縁膜２４がそれぞれ形成されている。保護絶縁膜２４は、保護絶縁膜１４と同様、機械的強度が絶縁膜１５よりも高い絶縁膜からなり、例えば、シリコン窒化膜またはシリコン酸窒化膜を用いることができる。
その他の構成については、図１の半導体装置１００と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
保護絶縁膜２４は、第１の実施形態と異なり、ヒューズ素子１３の上面と絶縁膜１２の上面には形成されていない。保護絶縁膜２４は、半導体装置１００における保護絶縁膜１４よりも厚く形成されている。これにより、半導体装置１００における保護絶縁膜１４よりも、ヒューズ素子１３の側面がより強固に支持される。
半導体装置２００において、レーザー照射により、ヒューズ素子１３ａ及び１３ｂが切断された状態を図４に示す。図４（ａ）は、図３（ａ）に対応する平面図、図４（ｂ）は、図４（ａ）におけるＢ−Ｂ線に沿った断面図である。
上述のとおり、本実施形態では、保護絶縁膜２４が厚く形成されているため、図４に示すように、ヒューズブロー痕２７は、水平方向の広がりが図２に示すヒューズブロー痕１７よりも狭くなる。すなわち、レーザーの照射による爆発の力が水平方向に広がって、隣接するヒューズ素子上までブロー痕が広がることを第１の実施形態よりもより確実に抑えることが可能となる。
保護絶縁膜２４の厚さは、厚ければ厚いほど所期の効果が高くなるため、隣り合う保護絶縁膜２４同士が接する厚さとするのが最も好ましい。
保護絶縁膜２４は、絶縁膜１２上にヒューズ素子１３を形成した後、例えば、プラズマＣＶＤ法により、ヒューズ素子１３の上面及び側面を含む全面に保護絶縁膜２４を構成するシリコン窒化膜等の絶縁膜を形成した後、ヒューズ素子１３の上面が露出するまでエッチバックを行い、ヒューズ素子１３の側面に絶縁膜を残すことにより形成される。
したがって、半導体装置１００において保護絶縁膜１４を形成するよりも、エッチバックの工程を追加する必要が生じる。しかしながら、保護絶縁膜２４が厚いことにより、隣接ヒューズ素子へのダメージ防止効果を第１の実施形態の半導体装置１００よりも高めることができる。
また、ヒューズ素子１３の上面に保護絶縁膜が設けられていないため、レーザー照射部の蒸気圧が半導体装置１００に比べると多少低い状態で爆発することとなるが、ヒューズ素子１３の側面上に保護絶縁膜２４が設けられていることにより、従来の半導体装置４００と比べて、レーザー照射部の蒸気圧を高めた状態で爆発させることができ、よって、溶融、気化した導電体がヒューズブロー痕２７内に再付着することも抑制できる。
［第３の実施形態］
図５は、第３の実施形態による半導体装置３００の構造を説明するための図であり、図５（ａ）は、半導体装置３００において複数のヒューズ素子が形成された領域の平面図、図５（ｂ）は、図５（ａ）におけるＢ−Ｂ線に沿った断面図である。
本実施形態の半導体装置３００では、図１に示す第１の実施形態の半導体装置１００における保護絶縁膜１４に代えて、保護絶縁膜３４が形成されている。保護絶縁膜３４は、保護絶縁膜１４と同様、機械的強度が絶縁膜１５よりも高い絶縁膜からなり、例えば、シリコン窒化膜またはシリコン酸窒化膜を用いることができる。
その他の構成については、図１の半導体装置１００と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
図５に示すように、保護絶縁膜３４は、複数のヒューズ素子１３の側面、上面、及び絶縁膜１２上面を覆って形成されている。
保護絶縁膜３４は、ヒューズ素子１３の側面に設けられた第１の部分３４ｓと、ヒューズ素子１３の上面に設けられた第２の部分３４ｔとを含んで構成されている。
そして、保護絶縁膜の第１の部分３４ｓの厚さは、第２の部分３４ｔの厚さよりも厚く形成されている。
また、保護絶縁膜３４の第１の部分３４ｓの膜厚は、上記第２の実施形態にて説明したとおり、厚ければ厚いほど良く、隣り合う第１の部分３４ｓ同士が接する厚さとするのが最も好ましい。
保護絶縁膜３４の第２の部分３４ｔの膜厚は、上記第１の実施形態にて説明したとおり、厚くし過ぎると通常のレーザー照射条件でブローすることが困難となるため、１００ｎｍ以下であることが好ましい。
保護絶縁膜３４は、まず、第２の実施形態における保護絶縁膜２４を形成するのと同様にして、ヒューズ素子１３の側面に保護絶縁膜３４を構成するシリコン窒化膜等の絶縁膜を残し、ヒューズ素子１３の上面を露出させ、その後、プラズマＣＶＤ法により、全面に保護絶縁膜３４の第２の部分３４ｔに必要な厚さの絶縁膜を形成することにより形成される。
上記のように構成された半導体装置３００において、レーザー照射により、ヒューズ素子１３ａ及び１３ｂが切断された状態を図６に示す。図６（ａ）は、図５（ａ）に対応する平面図、図６（ｂ）は、図６（ａ）におけるＢ−Ｂ線に沿った断面図である。
図６に示すように、ヒューズ素子１３ａ及び１３ｂの切断部の周囲には、それぞれヒューズブロー痕３７が形成されるが、ヒューズブロー痕３７内に再付着層は形成されない。したがって、切断されたヒューズ素子１３ａと１３ｂとが短絡することが防止される。これは、第１の実施形態の半導体装置１００と同様、ヒューズ素子１３の側面及び上面が保護絶縁膜３４で覆われていることにより、レーザー照射された導電体の蒸気圧が十分に高まってから爆発が起きることにより、溶融、気化した導電体を遠くまで飛散させることができるからである。
さらに、ヒューズブロー痕３７は、水平方向の広がりが図２に示すヒューズブロー痕１７よりも狭くなっている。すなわち、レーザーの照射による爆発の力が水平方向に広がって、隣接するヒューズ素子上までブロー痕が広がることを第１の実施形態よりも確実に抑えることが可能となる。
このように、本実施形態によれば、保護絶縁膜３４の第１の部分３４ｓを厚くすることにより、第１の実施形態よりもヒューズ素子１３の側面を強固に支持して、ヒューズブロー痕３７の水平方向の拡がりを抑制することができる。また、ヒューズ素子１３の上面にレーザー照射によりブローすることが可能な厚さの保護絶縁膜３４の第２の部分３４ｔを設けることにより、第１の実施形態と同様、レーザー照射時に、溶融、気化された導電体の蒸気圧が十分に高まってから爆発させることができる。
以上説明したとおり、本発明によれば、導電体の再付着による隣接ヒューズ素子間の短絡を防止し、またブローさせたヒューズ素子に隣接するヒューズ素子の損傷や断線を防止することができ、したがって、半導体装置の歩留りや信頼性を向上させることが可能となる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、ヒューズ素子１３を構成する導電体として、上記各実施形態においては、ポリシリコン膜を用いる例を示したが、これに限らず、高融点金属膜や、ポリシリコン膜上にチタンシリサイド膜、タングステンシリサイド膜、及びコバルトシリサイド膜のいずれかが積層された膜等を用いることも可能である。
１１ 半導体基板
１２，１５，４２，４５ 絶縁膜
１３，４３ ヒューズ素子
１４，２４，３４ 保護絶縁膜
１６，４６ ヒューズ開口部
１７，４７ ヒューズブロー痕
４８ 再付着層

Claims (5)

  1. 半導体基板上に設けられた第１の絶縁膜と、
    前記第１の絶縁膜上に互いに隣接して設けられた複数のヒューズ素子と、
    前記ヒューズ素子の少なくとも側面を覆う保護絶縁膜と、
    前記ヒューズ素子及び前記保護絶縁膜を覆うＢＰＳＧ膜またはＰＳＧ膜からなる第２の絶縁膜とを備え、
    前記保護絶縁膜の機械的強度が前記第２の絶縁膜より高く、
    前記保護絶縁膜が前記ヒューズ素子の前記側面を覆う第１の部分と、前記ヒューズ素子の上面を覆う第２の部分とを有することを特徴とする半導体装置。
  2. 前記保護絶縁膜の前記第１の部分の厚さが前記第２の部分の厚さよりも厚いことを特徴とする請求項１に記載の半導体装置。
  3. 前記保護絶縁膜の前記第２の部分の厚さが１００ｎｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記保護絶縁膜がシリコン窒化膜またはシリコン酸窒化膜であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記ヒューズ素子がポリシリコン膜、高融点金属膜、またはポリシリコン膜上にチタンシリサイド膜、タングステンシリサイド膜、及びコバルトシリサイド膜のいずれかが積層された膜で構成されていることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
JP2016017350A 2016-02-01 2016-02-01 半導体装置 Expired - Fee Related JP6618375B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016017350A JP6618375B2 (ja) 2016-02-01 2016-02-01 半導体装置
TW106102521A TWI714713B (zh) 2016-02-01 2017-01-24 半導體裝置
CN201710056947.8A CN107026145B (zh) 2016-02-01 2017-01-26 半导体装置
US15/420,744 US9984966B2 (en) 2016-02-01 2017-01-31 Semiconductor device having fuse elements
KR1020170014436A KR20170091532A (ko) 2016-02-01 2017-02-01 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016017350A JP6618375B2 (ja) 2016-02-01 2016-02-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2017139264A JP2017139264A (ja) 2017-08-10
JP6618375B2 true JP6618375B2 (ja) 2019-12-11

Family

ID=59385660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016017350A Expired - Fee Related JP6618375B2 (ja) 2016-02-01 2016-02-01 半導体装置

Country Status (5)

Country Link
US (1) US9984966B2 (ja)
JP (1) JP6618375B2 (ja)
KR (1) KR20170091532A (ja)
CN (1) CN107026145B (ja)
TW (1) TWI714713B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057823B (zh) * 2016-07-29 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
US5521116A (en) * 1995-04-24 1996-05-28 Texas Instruments Incorporated Sidewall formation process for a top lead fuse
JPH09172087A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体装置
US6096566A (en) * 1998-04-22 2000-08-01 Clear Logic, Inc. Inter-conductive layer fuse for integrated circuits
KR100268438B1 (ko) 1998-07-03 2000-10-16 윤종용 복수의 퓨즈들을 갖는 반도체 메모리 장치
US6235557B1 (en) * 1999-04-28 2001-05-22 Philips Semiconductors, Inc. Programmable fuse and method therefor
US6249038B1 (en) * 1999-06-04 2001-06-19 International Business Machines Corporation Method and structure for a semiconductor fuse
TW410416B (en) * 1999-06-15 2000-11-01 Vanguard Int Semiconduct Corp Method for forming fuse in DRAM
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
US7148089B2 (en) * 2004-03-01 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper fuse links
US7556989B2 (en) * 2005-03-22 2009-07-07 Samsung Electronics Co., Ltd. Semiconductor device having fuse pattern and methods of fabricating the same
KR101129772B1 (ko) * 2009-07-29 2012-04-13 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법
KR101674057B1 (ko) * 2010-04-01 2016-11-08 삼성전자 주식회사 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법
JPWO2014162987A1 (ja) * 2013-04-04 2017-02-16 ローム株式会社 複合チップ部品、回路アセンブリおよび電子機器
US9773588B2 (en) * 2014-05-16 2017-09-26 Rohm Co., Ltd. Chip parts

Also Published As

Publication number Publication date
CN107026145B (zh) 2023-05-23
JP2017139264A (ja) 2017-08-10
TWI714713B (zh) 2021-01-01
US9984966B2 (en) 2018-05-29
TW201801250A (zh) 2018-01-01
KR20170091532A (ko) 2017-08-09
CN107026145A (zh) 2017-08-08
US20170221824A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
US9184012B2 (en) Integrated circuit fuse and method of fabricating the integrated circuit fuse
CN103972211B (zh) 半导体装置
JP5248170B2 (ja) 半導体装置
JP2005354054A (ja) プログラム可能なデータ記憶装置としての電気ヒューズ
EP1450406A1 (en) Micro fuse
US8564090B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2008205165A (ja) 半導体集積回路装置
US8053862B2 (en) Integrated circuit fuse
JPH0770600B2 (ja) 集積回路を変更する方法
JP6618375B2 (ja) 半導体装置
US8604585B2 (en) Fuse of semiconductor device and method for fabricating the same
JP2009141266A (ja) 半導体装置
EP0999592A1 (en) Fuse layout for improved fuse blow process window
CN109494214A (zh) 半导体装置的连接结构以及其制作方法
JP5405796B2 (ja) 半導体装置
JP2839636B2 (ja) 半導体装置およびその製造方法
US6492206B2 (en) Antifuse with improved radiation SEDR
US10043749B2 (en) Semiconductor device
JP2007311372A (ja) 半導体装置及びその製造方法
US7537969B2 (en) Fuse structure having reduced heat dissipation towards the substrate
JPH0969570A (ja) 半導体装置及びその製造方法
JP2833275B2 (ja) 半導体装置
JP2008205096A (ja) 半導体装置およびその製造方法
JP2009009973A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191112

R150 Certificate of patent or registration of utility model

Ref document number: 6618375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees