KR100301806B1 - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR100301806B1 KR100301806B1 KR1019980026415A KR19980026415A KR100301806B1 KR 100301806 B1 KR100301806 B1 KR 100301806B1 KR 1019980026415 A KR1019980026415 A KR 1019980026415A KR 19980026415 A KR19980026415 A KR 19980026415A KR 100301806 B1 KR100301806 B1 KR 100301806B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- contact
- insulating layer
- conductive layer
- contact hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
텅스텐의 산화에 의한 인접회로의 미치는 악영향을 방지하는데 적당한 반도체 장치에 관한 것으로써, 퓨즈 브로잉시 인접회로를 보호하는 가드링에 있어서, 기판과, 기판상에 콘택홀을 갖고 형성되는 제 1 절연층과, 상기 콘택홀의 중앙부에 형성된 노드 콘택층과, 상기 노드 콘택층 양측의 콘택홀의 측벽과 그와 근접한 상기 제 1 절연층상에 실린더 형상으로 형성되는 제 1 도전층과, 상기 제 1 도전층을 포함한 상기 제 1 절연층상에 형성되고, 상기 노드 콘택층과는 제 2 절연층을 사이에 두고 형성되는 제 2 도전층과, 상기 제 2 도전층상에 콘택홀을 갖고 형성되는 제 3 절연층과, 상기 콘택홀내에 형성되는 비아 콘택층과, 상기 비아 콘택층과 연결되고, 상기 제 3 절연층상에 형성되는 제 3 도전층을 포함하여 구성되는 것을 특징으로 한다.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 퓨즈 브로잉(Browing)시, 인접회로에 데미지를 방지하고 PCT(Pressure Cooker Test)시 흡습 등에 의한 불량을 제거할 수 있는 반도체 메모리 장치에 관한 것이다.
도 1은 회로와 회로를 연결하는 퓨즈의 주위에 가드링이 없을 경우를 도시한 것이다.
이와 같은 반도체 장치에 있어서, 리페어(Repair)시, 파워 트리밍(Power Trimming)시에 레이저빔을 이용하여 퓨즈의 절단 및 연결이 이루어진다.
그러나 도 1에서와 같이, 가드링이 없는 단순 구조에서는 리페어 또는 파워 트리밍시 퓨즈가 오픈(Open)된 상태에서 퓨즈 브로잉(Brewing)시 발생되는 파티클이 발생된다.
또한, 과도한 브로잉이 수행되면, 이로 인하여 인접 회로에 쇼트(Short) 등의 불량을 유발시킨다.
이러한 문제점을 해결하기 위해 도 2에 도시한 바와 같이, 퓨즈의 주변에 가드링을 구성하였다.
이하, 종래 기술에 따른 반도체 메모리 장치를 첨부된 도면을 참조하여 설명하기로 한다.
도 2에 도시한 바와 같이, 실제로 퓨즈의 절단 및 연결이 이루어질 부위만을 오픈시키고, 그 주위에는 가드링을 구성한다.
즉, 퓨즈의 연결하거나 절단하여야 할 부분을 노출시키고, 그 주변에는 두 개의 메탈층과, 두 메탈층을 연결시키기 위한 콘택층으로 연결된다.
이와 같은 가드링의 단면을 도 3에 도시하였다.
도 3은 도 2의 Ⅰ-Ⅰ'선에 따른 단면도이다.
도 3에 도시한 바와 같이, 가드링은 기판(31)상에 형성되는 제 1 절연층(32)과, 상기 제 1 절연층(32)상에 형성되는 제 1 메탈층(33)과, 상기 제 1 메탈층(33)상에서 콘택홀을 갖는 제 2 절연층(34)과, 상기 제 1 메탈층(34)과 연결되도록 콘택홀에 형성된 비아 콘택층(35)과, 상기 비아 콘택층(35) 및 제 2 절연층(34)상에 형성되는 제 2 메탈층(36)으로 구성된다.
여기서, 제 1 메탈층(33)의 물질은 텅스텐이고, 제 2 메탈층(36)의 물질은 알루미늄이다.
이와 같은 가드링은 퓨즈의 절단 및 연결시에 발생할 수 있는 파티클 또는 퓨즈의 과도한 브로잉(Browing)에 의한 인접회로에 쇼트(short)등이 일어나지 않도록 방어막 역할을 한다.
그러나 상기와 같은 종래 반도체 장치는 다음과 같은 문제점이 있었다.
즉, 가드링을 구성하여 인접회로에 쇼트 등의 불량을 방지할 수는 있으나 퓨즈의 절단 및 연결 이후에 실시되는 신뢰성 테스트시 즉, PCT(Pressure Cooker Test)시 흡습으로 인하여 제 1 메탈층의 산화를 유발하고, 이러한 산화는 반도체 장치에 불량을 초래하게 된다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로써, 흡습 등에 의한 메탈층의 산화를 방지하여 반도체 장치의 신뢰성을 향상시키는데 적당한 반도체 장치를 제공하는데 그 목적이 있다.
도 1은 종래 가드링이 없는 퓨즈의 구성도
도 2는 종래 가드링을 갖는 퓨즈의 구성도
도 3은 도 2의 Ⅰ-Ⅰ'선에 따른 단면도
도 4는 본 발명에 따른 가드링을 갖는 퓨즈의 구성도
도 5는 도 4의 Ⅰ-Ⅰ'선에 따른 단면도
도면의 주요부분에 대한 부호의 설명
51 : 기판 52,55,57 : 제 1, 제 2, 제 3 절연층
53 : 노드 콘택층 54 : 제 1 도전층
56 : 제 2 도전층 58 : 비아 콘택층
59 : 제 3 도전층
상기의 목적을 달성하기 위한 본 발명의 반도체 장치는 퓨즈 브로잉시 인접회로를 보호하는 가드링에 있어서, 기판과, 기판상에 콘택홀을 갖고 형성되는 제 1 절연층과, 상기 콘택홀의 중앙부에 형성된 노드 콘택층과, 상기 노드 콘택층 양측의 콘택홀의 측벽과 그와 근접한 상기 제 1 절연층상에 실린더 형상으로 형성되는 제 1 도전층과, 상기 제 1 도전층을 포함한 상기 제 1 절연층상에 형성되고, 상기 노드 콘택층과는 제 2 절연층을 사이에 두고 형성되는 제 2 도전층과, 상기 제 2 도전층상에 콘택홀을 갖고 형성되는 제 3 절연층과, 상기 콘택홀내에 형성되는 비아 콘택층과, 상기 비아 콘택층과 연결되고, 상기 제 3 절연층상에 형성되는 제 3 도전층을 포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명의 반도체 장치를 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 반도체 장치에 따른 평면도이고, 도 5는 도 4의 Ⅰ-Ⅰ'선에 따른 단면도이다.
도 5에 도시한 바와 같이, 본 발명의 가드링은 커패시터 공정을 적용한 것이다.
즉, 기판(51)과, 기판(51)상에 콘택홀을 갖고 형성된 제 1 절연층(52)과, 상기 콘택홀의 중앙부에 형성되는 상기 기판(51)과 연결되는 노드 콘택층(53)과, 상기 노드 콘택층(53) 양측의 콘택홀 측벽과 그와 인접한 제 1 절연층(52)상에 실린더 형상으로 형성된 제 1 도전층(54)과, 상기 제 1 도전층(54)을 포함한 상기 제 1 절연층상에 형성되고, 상기 노드 콘택층(53)과의 사이에 제 2 절연층(55)을 사이에 두고 형성되는 제 2 도전층(56)과, 상기 제 2 도전층(56)상에서 콘택홀을 갖고 형성되는 제 3 절연층(57)과, 상기 콘택홀을 통해 상기 제 2 도전층(56)과 연결되는비아 콘택층(58)과, 상기 비아 콘택층(58) 및 제 3 절연층(57)상에 형성되는 제 3 도전층(59)을 포함하여 구성된다.
여기서, 제 1, 제 2 도전층(53,56)과 노드 콘택층(53) 및 비아 콘택층(58)은 폴리실리콘층이고, 상기 제 3 도전층(59)은 메탈층으로써 알루미늄층이다.
이와 같은 가드링은 퓨즈 양단의 연결부위를 포함하지 않고, 단순히 퓨즈내에 구성하여 가드링이 차지하는 면적을 최소화할 수가 있다.
본 발명의 가드링은 종래 기술에서 사용했던 텅스텐을 사용하지 않기 때문에 PCT시, 흡습에 의해 텅스텐이 산화되는 것을 방지한다.
이상 상술한 바와 같이, 본 발명의 반도체 장치는 다음과 같은 효과가 있다.
가드링이 폴리실리콘과 알루미늄층으로 되어 있기 때문에 텅스텐의 산화로 인한 소자의 불량을 방지할 수가 있다.
Claims (1)
- 퓨즈 브로잉시 인접회로를 보호하는 가드링에 있어서,기판과,기판상에 콘택홀을 갖고 형성되는 제 1 절연층과,상기 콘택홀의 중앙부에 형성된 노드 콘택층과,상기 노드 콘택층 양측의 콘택홀의 측벽과 그와 근접한 상기 제 1 절연층상에 실린더 형상으로 형성되는 제 1 도전층과,상기 제 1 도전층을 포함한 상기 제 1 절연층상에 형성되고, 상기 노드 콘택층과는 제 2 절연층을 사이에 두고 형성되는 제 2 도전층과,상기 제 2 도전층상에 콘택홀을 갖고 형성되는 제 3 절연층과,상기 콘택홀내에 형성되는 비아 콘택층과,상기 비아 콘택층과 연결되고, 상기 제 3 절연층상에 형성되는 제 3 도전층을 포함하여 구성되는 것을 특징으로 하는 반도체장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026415A KR100301806B1 (ko) | 1998-07-01 | 1998-07-01 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026415A KR100301806B1 (ko) | 1998-07-01 | 1998-07-01 | 반도체장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000007211A KR20000007211A (ko) | 2000-02-07 |
| KR100301806B1 true KR100301806B1 (ko) | 2001-10-19 |
Family
ID=19542704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980026415A KR100301806B1 (ko) | 1998-07-01 | 1998-07-01 | 반도체장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100301806B1 (ko) |
-
1998
- 1998-07-01 KR KR1019980026415A patent/KR100301806B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000007211A (ko) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364587B1 (ko) | 퓨즈를 에워싸는 보호막을 구비한 반도체 장치 및 그 제조방법 | |
| US6521971B2 (en) | Metal fuse in copper dual damascene | |
| US6175145B1 (en) | Method of making a fuse in a semiconductor device and a semiconductor device having a fuse | |
| JPH0479138B2 (ko) | ||
| US6074940A (en) | Method of making a fuse in a semiconductor device and a semiconductor device having a fuse | |
| KR100405027B1 (ko) | 집적회로장치의퓨즈구조물및그의제조방법 | |
| JPH01169942A (ja) | 半導体装置 | |
| JPH0383361A (ja) | 半導体装置 | |
| KR100301806B1 (ko) | 반도체장치 | |
| KR100695591B1 (ko) | 퓨즈 블로우 처리 윈도우용 퓨즈 레이아웃 | |
| JPH0917872A (ja) | 半導体装置 | |
| KR950001753B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0789567B2 (ja) | 半導体装置 | |
| JP2002203902A (ja) | 最適化された金属ヒューズの処理工程 | |
| KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
| KR100871389B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| KR100594219B1 (ko) | 퓨즈를 포함하는 반도체 장치를 제조하는 방법 | |
| KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 | |
| US20050205965A1 (en) | Semiconductor device having a fuse including an aluminum layer | |
| JPS61110447A (ja) | 半導体装置 | |
| KR20170091532A (ko) | 반도체 장치 | |
| JP2004103960A (ja) | ヒューズの切断方法および半導体集積回路装置 | |
| KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005019619A (ja) | 溶断ヒューズを備えた半導体装置及びその製造方法 | |
| JPH06244285A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |