FR3048305A1 - Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite - Google Patents

Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite Download PDF

Info

Publication number
FR3048305A1
FR3048305A1 FR1651603A FR1651603A FR3048305A1 FR 3048305 A1 FR3048305 A1 FR 3048305A1 FR 1651603 A FR1651603 A FR 1651603A FR 1651603 A FR1651603 A FR 1651603A FR 3048305 A1 FR3048305 A1 FR 3048305A1
Authority
FR
France
Prior art keywords
support plate
front face
block
thickness
encapsulation block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1651603A
Other languages
English (en)
Inventor
Benoit Besancon
Luc Petit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1651603A priority Critical patent/FR3048305A1/fr
Priority to US15/240,482 priority patent/US9818664B2/en
Priority to CN201621033992.9U priority patent/CN206401299U/zh
Priority to CN201610797239.5A priority patent/CN107134436B/zh
Publication of FR3048305A1 publication Critical patent/FR3048305A1/fr
Priority to US15/728,969 priority patent/US10186466B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Dispositif électronique comprenant une plaquette de support (2), au moins une puce de circuits électroniques (5) montée sur une face avant (4) de cette plaquette de support avant et, au-dessus de cette face avant, un bloc d'encapsulation (7) dans lequel ladite puce est noyée et dont la périphérie présente des coins, dispositif dans lequel le bloc d'encapsulation présente, dans au moins une zone locale (11) située dans au moins un coin et depuis la face avant de la plaquette de support, une épaisseur réduite par rapport à l'épaisseur de ce bloc au moins dans la zone environnante. Procédé de fabrication dans lequel la zone d'épaisseur réduite est obtenue par moulage ou par usinage.

Description

Dispositif électronique à bloc d’encapsulation localement d’épaisseur réduite
La présente invention concerne le domaine des dispositifs électroniques incluant des puces de circuits intégrés.
De tels dispositifs électroniques comprennent une plaquette de support, au moins une puce de circuits électroniques montée sur une face avant de cette plaquette de support et un bloc d’encapsulation au-dessus de cette face avant, dans lequel ladite puce est noyée. La face arrière de la plaquette de support est munie d’éléments de connexion électrique extérieure destinés à être accouplés à des plaques de circuits imprimés. Ces dispositifs électroniques se présentent généralement sous la forme de parallélépipèdes. Dans certaines variantes de réalisation, les flancs des blocs d’encapsulation sont en biseaux.
Il a été constaté qu’à cause des variations de température, les dispositifs électroniques se déforment différemment des plaques de circuits imprimés qui les reçoivent, engendrant des contraintes excessives dans les jonctions entre d’une part les éléments de connexion électriques et d’autre part les puces et la plaque de circuits imprimés. Malheureusement, il arrive que de telles contraintes excessives engendrent la rupture au moins partielle de ces jonctions, si bien que les liaisons électriques ne sont plus assurées. Ce problème de fiabilité est particulièrement aigu pour les applications automobiles, dans lesquelles les dispositifs électroniques sont soumis à de nombreux cycles de variation de température d’amplitude élevée (entre -40°C et +125°C).
La présente invention a pour but notamment de remédier à cet inconvénient.
Selon un mode de réalisation, il est proposé un dispositif électronique qui comprend une plaquette de support, au moins une puce de circuits électroniques montée sur une face avant de cette plaquette de support avant et, au-dessus de cette face avant, un bloc d’encapsulation dans lequel ladite puce est noyée et dont la périphérie présente des coins.
Le bloc d’encapsulation présente, dans au moins une zone locale située dans au moins un coin et depuis la face avant de la plaquette de support, une épaisseur réduite par rapport à l’épaisseur de ce bloc au moins dans la zone environnante.
Ladite zone locale d’épaisseur réduite est délimitée par un évidement avant du bloc d’encapsulation, séparé de ladite zone environnante par un épaulement.
Ladite zone locale d’épaisseur réduite peut s’étendre jusqu’au bord du bloc d’encapsulation.
Ladite zone locale d’épaisseur réduite peut s’étendre à l’extérieur de la zone dans laquelle se situe ladite puce.
La plaquette de support peut être munie d’éléments de connexion électrique extérieure sur une face arrière opposée à sa face avant, au moins certains de ces éléments de connexion électrique étant disposés dans au moins une zone arrière opposée, dans le sens de l’épaisseur de la plaquette de support, à ladite zone locale d’épaisseur réduite. L’épaisseur réduite du bloc d’encapsulation, dans ladite zone locale, peut être comprise entre dix et cinquante pour cent de l’épaisseur du bloc d’encapsulation, dans la zone environnante.
Il est également proposé un procédé de fabrication collective de dispositifs électroniques dans lequel des puces sont montées sur des emplacements adjacents d’une face avant d’une plaque de support.
Ce procédé peut comprendre : placer la plaque de support munie des puces dans une cavité d’un moule, le moule présentant des parties en saillie en direction de la plaque de support depuis une face de ladite cavité située en regard de ladite face avant de ladite plaque de support, ces parties en saillie s’étendant sur des zones avant situées en regard et à distance des coins adjacents desdits emplacements ; injecter une matière d’encapsulation dans l’espace de la cavité entre la plaque de support et ladite face de la cavité pour réaliser un bloc commun d’encapsulation, et découper la plaque de support et le bloc commun d’encapsulation le long des côtés communs desdits emplacements.
La distance entre lesdites parties en saillie et ladite face avant de la plaque de support peut être comprise entre dix et cinquante pour cent de la distance entre ladite face de la cavité et ladite face avant de la plaque de support.
Il est également proposé un procédé de fabrication collective de dispositifs électroniques, dans lequel des puces sont montées sur des emplacements adjacents d’une face avant d’une plaque de support et un bloc commun d’encapsulation au-dessus de cette face avant, dans lequel les puces sont noyées.
Ce procédé comprend : usiner des évidements dans des zones avant du bloc commun d’encapsulation, recouvrant des coins adjacents desdits emplacements, en laissant subsister une épaisseur réduite du bloc commun d’encapsulation ; et découper la plaque de support et le bloc commun d’encapsulation le long des côtés communs desdits emplacements. L’épaisseur réduite du bloc commun d’encapsulation, dans les zones desdits évidements, peut être comprise entre dix et cinquante pour cent de l’épaisseur de ce bloc, dans les zones environnantes.
Un dispositif électronique va maintenant être décrit à titre d’exemple de réalisation, illustré par le dessin annexé dans lequel : - la figure 1 représente une vue de dessus d’un dispositif électronique ; - la figure 2 représente une coupe transversale du dispositif électronique de la figure 1, selon une diagonale ; - la figure 3 représente une vue de dessus d’une variante de réalisation du dispositif électronique ; - la figure 4 représente une coupe transversale, selon IV-IV de la figure 5, d’un mode de fabrication collective de dispositifs électroniques ; - la figure 5 représente une coupe à plat selon V-V du mode de fabrication de la figure 4 ; - la figure 6 représente une coupe à plat selon V-V d’une variante de réalisation du mode de fabrication de la figure 4 ; et - la figure 7 représente une coupe selon une diagonale d’un autre mode de fabrication collective.
Sur les figures 1 à 3 est illustré un dispositif électronique 1 qui comprend une plaquette de support 2 qui est pourvue d’un réseau intégré de connexion électrique 3 et qui présente une face avant 4 sur laquelle est montée une puce de circuits intégrés 5, par l’intermédiaire d’éléments de connexion électrique 6, soudés sur des plots, reliant électriquement la puce 5 au réseau de connexion électrique 3. La périphérie de la puce 4 est à l’intérieur et à distance de la périphérie de la plaquette de support 2.
Le dispositif électronique 1 comprend en outre un bloc d’encapsulation 7, par exemple en résine époxy, formé au-dessus de la face avant 4 de la plaquette de support 2, dans lequel la puce 5 est noyée. Le bloc d’encapsulation 7 présente une face avant 8 parallèle à la face avant 3 de la plaquette support 2 et s’étend au-dessus de la face avant 5a de la puce 4. Dans une variante de réalisation, le bloc d’encapsulation 7 pourrait affleurer la face avant de la puce 5.
Dans une variante de réalisation, la puce 7 pourrait être collée sur la face avant 3 de la plaquette de support 2. Dans ce cas, des fils de connexion électrique relieraient des plots avant de la puce 5 et des plots de la face avant 3, disposés autour et à faible distance de la puce 5 et reliés au réseau de connexion électrique 3, ces fils de connexion électrique étant noyés dans le bloc d’encapsulation 7.
La plaquette de support 2 et la puce 5 présentent des contours carrés ou rectangulaires et leurs côtés sont parallèles. Dans une variante de réalisation, les côtés de la puce 5 pourraient être inclinés par rapport aux côtés de la plaque de support 2. Le contour du bloc d’encapsulation 7 suit le contour de la plaque de support 2 et est à angles droits par rapport à la face avant 4 de la plaque de support 2, de sorte que le dispositif électronique 1 se présente sous la forme d’un parallélépipède rectangle et que la périphérie du bloc d’encapsulation présente quatre coins. Chaque coin est défini comme étant une partie du bloc d’encapsulation 7 qui est comprise entre deux bords de ce bloc, qui se coupent ou se rejoignent à un sommet, et qui est adjacente à ce sommet.
Sur la face arrière 9 opposée à sa face avant 8, la plaque de support 2 est munie d’une pluralité d’éléments soudées 10 de connexion électrique extérieure arrière, tels que des billes métalliques, reliés au réseau de connexion électrique 3 de la plaque de support 2.
Un tel dispositif 1 est couramment désigné sous le vocable de puce en boîtier BGA (de l’anglo-saxon Bail Grid Array) Par exemple, des éléments de connexion électrique 10 sont prévus sur deux rangées de la zone périphérique de la face arrière 9, qui sont parallèles aux côtés du contour de la plaque de support, sur deux rangées de la zone médiane de la face arrière 9, qui sont également parallèles aux côtés du contour de la plaque de support, et sur la zone centrale de la face arrière 9.
Le bloc d’encapsulation 7 présente, dans des zones locales 11 situées dans ses quatre coins et depuis la face avant 4 de la plaquette de support 2, des épaisseurs réduites par rapport à l’épaisseur de ce bloc 7, au moins dans la zone environnante, c’est-à-dire, dans le cas présent, son épaisseur déterminée entre la face avant 4 de la plaque de support 2 et la face avant 8 du bloc d’encapsulation. Ainsi, en correspondance avec ces zones locales 11, le dispositif électronique 1 présente des épaisseurs réduites.
Avantageusement, l’épaisseur réduite du bloc d’encapsulation 7, dans les zones locales 11, peut être comprise entre dix et cinquante pour cent de l’épaisseur du bloc d’encapsulation 7, dans les zones environnantes, généralement de l’épaisseur totale du bloc d’encapsulation 7 entre la face avant de la plaquette de support 2 et la face avant du bloc d’encapsulation. En particulier, dans le cas où l’épaisseur totale du bloc d’encapsulation 7 est égale à huit dixièmes de millimètre, l’épaisseur des zones locales 11 peut être égale à deux dixièmes de millimètre.
Les zones locales 11 d’épaisseurs réduites déterminent, avec les zones environnantes, des épaulements 12 qui s’étendent jusqu’aux côtés de la plaquette de support 2, en des endroits situés à distance des sommets de coins, de sorte que, dans ces zones d’épaisseurs réduites, le bloc d’encapsulation 7 présente des évidements avant 13 débouchant latéralement et bordés à l’intérieur par les épaulements 12. Par exemple, les zones locales 11 d’épaisseurs réduites présentent des faces avant plates 14 parallèles à la face avant 4 de la plaque de support 1.
Selon l’exemple représenté sur la figure 1, les épaulements 12 sont en forme de quarts de cercle centrés sur les sommets des coins et sont à l’extérieur de la zone couverte par la puce 5.
Selon l’exemple représenté sur la figure 3, les épaulements 12 s’étendent sous la forme de W dont les pointes centrales sont orientées du côté des sommets des coins et dont les branches sont à angles droits et perpendiculaires ou parallèles aux côtés adjacents du bloc d’encapsulation 7.
Les épaulements 12 peuvent s’étendre sous d’autres formes que celles illustrées sur les figures 1 et 3, par exemple des formes à deux branches formant un angle, par exemple un angle obtus ou droit ouvert du côté du sommet correspondant.
Selon une variante de réalisation, les faces avant 14 des zones locales 11 d’épaisseurs réduites pourraient être en escalier.
Certains des éléments de connexion arrière 10 desdites rangées de la zone périphérique de la face arrière 9, qui sont spécifiquement situés dans les coins, sont disposés dans des zones arrière opposées, dans le sens de l’épaisseur de la plaque de support 2, aux zones locales 11 d’épaisseurs réduites du bloc d’encapsulation 7.
Grâce à l’existence des zones locales 11 d’épaisseurs réduites du bloc d’encapsulation 7, le dispositif électronique 1 présente, dans ses coins, une résistance réduite à la flexion.
Ainsi, le dispositif électronique 1 étant monté sur une plaque de circuits imprimés (non représentée), les coins d’épaisseurs réduites du dispositif électronique 1 sont aptes à se déformer pour supporter, en particulier en flexion, des variations dimensionnelles différentielles entre le dispositif électronique 1 et la plaque de circuits imprimés, sans que se produisent des endommagements ou des arrachements des liaisons entre les éléments de connexion électrique extérieur 10 et la puce 5 et/ou la plaque de circuits imprimés
En se reportant aux figures 4 et 5, on va maintenant décrire un mode de fabrication collective de dispositifs électroniques 1.
On dispose d’une plaque de support 2A qui, dans des emplacements adjacents 15 correspondants aux plaquettes de support 2 des dispositifs électriques 1 à obtenir, est pourvue de réseaux de connexion électrique intégrés 3 et porte des puces 5 sur une face avant.
On dispose d’un moule 16 comprenant deux parties opposées 17 et 18 entre lesquelles est aménagée une cavité 19, présentant des faces opposées parallèles 20 et 21 de ces parties. La distance entre ces faces opposées parallèles 20 et 21 de la cavité 19 est égale à l’épaisseur des dispositifs électroniques à obtenir, entre la face arrière 9 de la plaquette de support 2 et la face avant 8 du bloc d’encapsulation 7.
La partie 18 du moule 16 comprend des inserts collectifs 22 en saillie dans la cavité 19 par rapport à la face 21, en direction de la face 20. Les inserts 22 sont centrés sur les coins des emplacements 15 et présentent des formes correspondant, circonférentiellement, à quatre fois les formes des évidements de coin 13 à obtenir. La distance entre les faces des inserts 22 et la face 20 de la cavité est égale à la somme de l’épaisseur de la plaquette de support 2 et de l’épaisseur des zones locales d’épaisseurs réduites 11 des dispositifs électroniques à obtenir.
Les inserts 22 peuvent être rapportés sur la partie 18 du moule 16 ou peuvent être partie intégrante de cette partie 18.
Comme illustré sur la figure 5, les inserts 22 sont de sections circulaires en vue de l’obtention des évidements 13 à épaulements en quarts de cercle de la figure 1.
Comme illustré sur la figure 6, les inserts 22 sont de sections en forme d’étoiles en vue de l’obtention des évidements 13 à épaulements en forme W de la figure 3.
On place la plaque de support 2A dans la cavité 19, la face arrière de la plaque de support 2A étant sur la face 20 de la cavité 19 et la face 21 de la cavité 19 s’étendant à distance au-dessus des faces avant 5a des puces 5, les puces 5 étant au centre des emplacements 15.
Est alors laissé libre un espace 23 correspondant, dans les emplacements 15, aux blocs d’encapsulation 7 des dispositifs électroniques 1 à obtenir. La distance entre les inserts en saillie 22 et la face avant munie des puces 5 de la plaque de support 2A peut être comprise entre dix et cinquante pour cent de la distance entre la face 21 de la cavité 19 et la face avant de la plaque de support 2A.
On injecte une matière d’encapsulation dans cet espace 23 pour l’obtention d’un bloc commun d’encapsulation 7A présentant des évidements collectifs 24 formés par les inserts 22. Les inserts 22 n’étant disposés que dans les coins des emplacements adjacents 15 correspondants aux plaquettes de support 2 des dispositifs électroniques 1 à obtenir, la matière d’encapsulation peut circuler entre les différents emplacements 15. Il est donc possible de procéder à l’encapsulation simultanée de plusieurs puces 5, en une seule étape de fabrication, ce qui réduit le coût de fabrication des dispositifs électroniques 1.
Après démoulage, on procède à une découpe, par exemple par sciage, le long des lignes et des colonnes de la matrice d’emplacements 15, perpendiculairement à la plaque de support 2A, au travers de la plaque de support 2A et du bloc commun d’encapsulation, les évidements collectifs 24, résultant des inserts 22, étant alors divisés en quatre.
On obtient alors une pluralité de dispositifs électriques 1 correspondant aux divers emplacements 15.
Selon un autre mode de réalisation illustré sur la figure 7, on réalise, par moulage au-dessus d’une plaque de support 2B munie de puces 5, comme décrit précédemment, un bloc commun d’encapsulation 7B à face avant plate.
Puis, à l’aide d’un outil de fraisage rotatif 25, on réalise des évidements collectifs circulaires 24 dans les zones des coins des emplacements 15, qui laissent subsister des épaisseurs réduites du bloc commun d’encapsulation 7A. L’épaisseur réduite du bloc commun d’encapsulation 7A, dans les zones des évidements 24, peut être comprise entre dix et cinquante pour cent de l’épaisseur de ce bloc, dans les zones environnantes, c’est-à-dire l’épaisseur totale du bloc commun d’encapsulation 7A.
Ensuite, on procède à une découpe comme décrit précédemment.
Selon une variante de réalisation, le contour du bloc d’encapsulation 7 du dispositif électronique 1 pourrait être situé à l’intérieur et à distance du contour de la plaquette de support 2.
Selon une variante de réalisation, les zones 11 d’épaisseurs réduites pourraient présenter des faces avant en escalier.

Claims (10)

  1. REVENDICATIONS
    1. Dispositif électronique comprenant une plaquette de support (2), au moins une puce de circuits électroniques (5) montée sur une face avant (4) de cette plaquette de support avant et, au-dessus de cette face avant, un bloc d’encapsulation (7) dans lequel ladite puce est noyée et dont la périphérie présente des coins, dispositif dans lequel le bloc d’encapsulation présente, dans au moins une zone locale (11) située dans au moins un coin et depuis la face avant de la plaquette de support, une épaisseur réduite par rapport à l’épaisseur de ce bloc au moins dans la zone environnante.
  2. 2. Dispositif selon la revendication 1, dans lequel ladite zone locale d’épaisseur réduite (11) est délimitée par un évidement avant (14) du bloc d’encapsulation (7), séparé de ladite zone environnante par un épaulement (12).
  3. 3. Dispositif selon l'une des revendications 1 et 2, dans lequel ladite zone locale d’épaisseur réduite (11) s’étend jusqu’au bord du bloc d’encapsulation (7).
  4. 4. Dispositif selon l'une quelconque des revendications précédentes, dans lequel ladite zone locale d’épaisseur réduite (11) s’étend à l’extérieur de la zone dans laquelle se situe ladite puce (5).
  5. 5. Dispositif selon l'une quelconque des revendications précédentes, dans lequel la plaquette de support (2) est munie d’éléments de connexion électrique extérieure (10) sur une face arrière opposée à sa face avant, au moins certains de ces éléments de connexion électrique étant disposés dans au moins une zone arrière opposée, dans le sens de l’épaisseur de la plaquette de support, à ladite zone locale d’épaisseur réduite (11).
  6. 6. Dispositif selon l'une quelconque des revendications précédentes, dans lequel l’épaisseur réduite du bloc d’encapsulation (7), dans ladite zone locale (11), est comprise entre dix et cinquante pour cent de l’épaisseur du bloc d’encapsulation (7), dans la zone environnante.
  7. 7. Procédé de fabrication collective de dispositifs électroniques dans lequel des puces sont montées sur des emplacements adjacents (15) d’une face avant d’une plaque de support (7A), ce procédé comprenant : placer la plaque de support munie des puces dans une cavité (19) d’un moule, le moule présentant des parties en saillie (22) en direction de la plaque de support depuis une face (21) de ladite cavité située en regard de ladite face avant de ladite plaque de support, ces parties en saillie (22) s’étendant sur des zones avant situées en regard et à distance des coins adjacents desdits emplacements, injecter une matière d’encapsulation dans l’espace (23) de la cavité entre la plaque de support et ladite face (21) de la cavité pour réaliser un bloc commun d’encapsulation (7A), et découper la plaque de support (2A) et le bloc commun d’encapsulation (7A) le long des côtés communs desdits emplacements (15).
  8. 8. Procédé selon la revendication 7, dans lequel la distance entre lesdites parties en saillie (22) et ladite face avant de la plaque de support (2A) est comprise entre dix et cinquante pour cent de la distance entre ladite face (21) de la cavité (19) et ladite face avant de la plaque de support (2A).
  9. 9. Procédé de fabrication collective de dispositifs électroniques, dans lequel des puces (5) sont montées sur des emplacements adjacents (15) d’une face avant d’une plaque de support (2A) et un bloc commun d’encapsulation (7A) au-dessus de cette face avant, dans lequel les puces sont noyées, ce procédé comprenant : usiner des évidements (24) dans des zones avant du bloc commun d’encapsulation (7A), recouvrant des coins adjacents desdits emplacements, en laissant subsister une épaisseur réduite du bloc commun d’encapsulation ; et découper la plaque de support (2A) et le bloc commun d’encapsulation (7A) le long des côtés communs desdits emplacements (15).
  10. 10. Procédé selon la revendication 9, dans lequel l’épaisseur réduite du bloc commun d’encapsulation (7A), dans les zones desdits évidements (24), est comprise entre dix et cinquante pour cent de l’épaisseur de ce bloc, dans les zones environnantes.
FR1651603A 2016-02-26 2016-02-26 Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite Withdrawn FR3048305A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1651603A FR3048305A1 (fr) 2016-02-26 2016-02-26 Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
US15/240,482 US9818664B2 (en) 2016-02-26 2016-08-18 Electronic device comprising an encapsulating block locally of smaller thickness
CN201621033992.9U CN206401299U (zh) 2016-02-26 2016-08-31 电子器件
CN201610797239.5A CN107134436B (zh) 2016-02-26 2016-08-31 包括局部具有较小厚度的包封块的电子器件
US15/728,969 US10186466B2 (en) 2016-02-26 2017-10-10 Electronic device comprising an encapsulating block locally of smaller thickness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1651603A FR3048305A1 (fr) 2016-02-26 2016-02-26 Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite

Publications (1)

Publication Number Publication Date
FR3048305A1 true FR3048305A1 (fr) 2017-09-01

Family

ID=55752598

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1651603A Withdrawn FR3048305A1 (fr) 2016-02-26 2016-02-26 Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite

Country Status (3)

Country Link
US (2) US9818664B2 (fr)
CN (2) CN107134436B (fr)
FR (1) FR3048305A1 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3048305A1 (fr) * 2016-02-26 2017-09-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
FR3061629A1 (fr) * 2017-01-03 2018-07-06 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
FR3061630B1 (fr) 2017-01-03 2021-07-09 St Microelectronics Grenoble 2 Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
FR3061628A1 (fr) 2017-01-03 2018-07-06 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication d'un capot d'encapsulation pour boitier electronique et boitier electronique comprenant un capot
TWI766271B (zh) * 2020-04-30 2022-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN115763381B (zh) * 2022-11-17 2024-03-08 海信家电集团股份有限公司 智能功率模块和设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100702A (ja) * 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20120098115A1 (en) * 2010-10-25 2012-04-26 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US20120267801A1 (en) * 2006-12-22 2012-10-25 Ki Youn Jang Integrated circuit package system employing mold flash prevention technology
US20130049227A1 (en) * 2011-08-26 2013-02-28 Il-ho Kim Package stacks and method of manufacturing the same
US20150357251A1 (en) * 2013-01-22 2015-12-10 Ps5 Luxco S.A.R.L. Method for manufacturing semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5036563B2 (ja) * 2006-01-17 2012-09-26 スパンション エルエルシー 半導体装置およびその製造方法
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
US20100120199A1 (en) * 2008-11-07 2010-05-13 Bok Sim Lim Stacked package-on-package semiconductor device and methods of fabricating thereof
US8587129B2 (en) * 2009-07-31 2013-11-19 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via base and method of manufacture thereof
CN102515082A (zh) * 2011-12-31 2012-06-27 天水华天科技股份有限公司 一种单载体mems器件封装件及其生产方法
JP2015159204A (ja) * 2014-02-25 2015-09-03 日本特殊陶業株式会社 セラミックパッケージ
FR3048305A1 (fr) * 2016-02-26 2017-09-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100702A (ja) * 2000-09-22 2002-04-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20120267801A1 (en) * 2006-12-22 2012-10-25 Ki Youn Jang Integrated circuit package system employing mold flash prevention technology
US20120098115A1 (en) * 2010-10-25 2012-04-26 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US20130049227A1 (en) * 2011-08-26 2013-02-28 Il-ho Kim Package stacks and method of manufacturing the same
US20150357251A1 (en) * 2013-01-22 2015-12-10 Ps5 Luxco S.A.R.L. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20170250119A1 (en) 2017-08-31
US20180033710A1 (en) 2018-02-01
US10186466B2 (en) 2019-01-22
CN107134436A (zh) 2017-09-05
CN206401299U (zh) 2017-08-11
US9818664B2 (en) 2017-11-14
CN107134436B (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
FR3048305A1 (fr) Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
TWI401783B (zh) 封裝半導體組件及製造該組件之方法
US8063495B2 (en) Semiconductor device
US5989982A (en) Semiconductor device and method of manufacturing the same
KR101548426B1 (ko) 집적 회로의 패키징에서의 정렬
EP0890989A4 (fr) Dispositif a semi-conducteur et procede pour produire ce dispositif
CN101467058A (zh) 为用于集成电路的部件实现无源附着的方法和设备
WO2007075727A3 (fr) Boîtiers microélectroniques et procédés associés
FR2890469A1 (fr) Module de puce et carte a puce
EP1317000A2 (fr) Dispositif semi-conducteur avec boítier de type sans fils
EP0267826B1 (fr) Procédé de réalisation de cartes à mémoire électronique et cartes obtenues par la mise en oeuvre dudit procédé
FR2996955A1 (fr) Structure de boitier empilee tridimensionnelle et procede de fabrication de celle-ci
US20050242417A1 (en) Semiconductor chip package and method for manufacturing the same
CN101447441B (zh) 包含具有起伏的有源区的芯片的集成电路封装系统
US6617198B2 (en) Semiconductor assembly without adhesive fillets
WO2011064480A1 (fr) Montage en boitier pour composants electroniques assembles par clip
KR100574996B1 (ko) 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드
FR2977076A1 (fr) Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
US20080153208A1 (en) Semiconductor Package Block Mold and Method
US20080073757A1 (en) Semiconductor dies and methods and apparatus to mold lock a semiconductor die
FR2987170A1 (fr) Boitier et dispositif electroniques
JP3426574B2 (ja) 表面実装部品及びその製造方法
FR2942561A1 (fr) Support pour carte a microcircuit, carte a microcircuit comprenant un tel support.
FR3090197A1 (fr) Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation
US20060005672A1 (en) Blades, saws, and methods for cutting microfeature workpieces

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170901

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20201006