FR3090197A1 - Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation - Google Patents

Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation Download PDF

Info

Publication number
FR3090197A1
FR3090197A1 FR1872789A FR1872789A FR3090197A1 FR 3090197 A1 FR3090197 A1 FR 3090197A1 FR 1872789 A FR1872789 A FR 1872789A FR 1872789 A FR1872789 A FR 1872789A FR 3090197 A1 FR3090197 A1 FR 3090197A1
Authority
FR
France
Prior art keywords
chip
layer
encapsulation block
hole
front face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1872789A
Other languages
English (en)
Other versions
FR3090197B1 (fr
Inventor
Romain Coffy
Patrick Laurent
Laurent Schwarz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1872789A priority Critical patent/FR3090197B1/fr
Priority to US16/704,082 priority patent/US11114404B2/en
Priority to CN201911259527.5A priority patent/CN111312686A/zh
Priority to CN201922197743.3U priority patent/CN211125639U/zh
Publication of FR3090197A1 publication Critical patent/FR3090197A1/fr
Priority to US17/396,346 priority patent/US11676928B2/en
Application granted granted Critical
Publication of FR3090197B1 publication Critical patent/FR3090197B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02315—Self-assembly processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/82048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82108—Forming a build-up interconnect by self-assembly processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Dispositif électronique comprenant une puce électronique (2) dont une face avant est pourvue d’au moins un plot de connexion électrique (4), un bloc surmoulé (6) d’encapsulation de la puce comprenant une couche avant (7) recouvrant au moins partiellement la face avant de la puce, dans lequel le bloc d’encapsulation (6) présente un trou traversant (9) au-dessus du plot de la puce, dans lequel la paroi du trou est recouverte d’une couche métallique intérieure (10) jointe au plot avant de la puce et une zone locale (11) de la face avant de la puce est recouverte d’une couche métallique avant locale (12) jointe à la couche métallique intérieure, de sorte à former une connexion électrique, et dans lequel la couche métallique intérieure et la couche métallique avant locale sont accrochées ou ancrées à des particules additives incluses dans la matière du bloc d’encapsulation. Figure pour l’abrégé : Fig 1

Description

Description
Titre de l'invention : Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation
[0001] Des modes de réalisation de la présente invention concernent des dispositifs électroniques comprenant des puces et des substrats de support de cette puce.
[0002] Généralement, dans de tels dispositifs électroniques, la puce est connectée au substrat de support par des fils électriques ou par des éléments de connexion électrique interposés entre eux, la puce et les fils électriques ou les éléments de connexion électrique étant noyés dans un bloc d’encapsulation en avant du bloc d’encapsulation. Dans le cas de puces superposées, les connexions électriques sont aussi réalisées par des fils électriques ou des éléments de connexion électrique interposés.
[0003] Selon un mode de réalisation, il est proposé un dispositif électronique qui comprend une puce électronique dont une face avant est pourvue d’au moins un plot de connexion électrique, et un bloc surmoulé d’encapsulation de la puce comprenant une couche avant recouvrant au moins partiellement la face avant de la puce.
[0004] Le bloc d’encapsulation comprend une matière plastique contenant des particules additives et présente un trou traversant au-dessus du plot de la puce.
[0005] La paroi du trou est recouverte d’une couche métallique intérieure jointe au plot avant de la puce et une zone locale de la face avant de la puce allant jusqu’au trou est recouverte d’une couche métallique avant locale jointe à la couche métallique intérieure, de sorte à former une connexion électrique.
[0006] La couche métallique intérieure et la couche métallique avant locale sont accrochées ou ancrées à des particules additives incluses dans la matière du bloc d’encapsulation.
[0007] Grâce aux dispositions ci-dessus, des connexions électriques sont réalisées directement et de façon simple et peuvent être courtes.
[0008] Au moins une partie du pourtour du bord du trou de la couche avant du bloc d’encapsulation, situé du côté de la puce, peut être au-dessus et adjacente à une face avant du plot de la puce.
[0009] La couche avant du bloc d’encapsulation peut recouvrir partiellement une face avant du plot avant.
[0010] Le bord du trou de la couche avant du bloc d’encapsulation, situé du côté de la puce, peut être inscrit au-dessus d’une face avant du plot de la puce.
[0011] Une face arrière de la puce peut être fixée au-dessus d’une face avant d’un substrat de support.
[0012] Le bloc surmoulé d’encapsulation peut comprendre une portion périphérique annulaire qui s’étend autour de la périphérie de la puce, au-dessus de la face avant du substrat de support.
[0013] La portion périphérique annulaire du bloc surmoulé d’encapsulation peut présenter un trou traversant dont la paroi est recouverte d’une couche métallique intérieure connectée à un plot de connexion électrique de la face avant du substrat de support et à ladite couche métallique avant locale, de sorte à former une connexion électrique entre le plot avant de la puce et le plot avant du substrat de support.
[0014] Un composant électronique additionnel peut être monté au-dessus de la face avant du substrat de support, à distance de la puce, et est noyé dans le bloc surmoulé d’encapsulation.
[0015] La portion périphérique annulaire du bloc surmoulé d’encapsulation peut présenter un trou traversant situé au-dessus du deuxième composant électrique, dont la paroi est recouverte d’une couche métallique intérieure connectée à un plot de connexion électrique d’une face avant du deuxième composant électronique et à la couche métallique avant locale.
[0016] Une connexion électrique peut ainsi être formée entre le plot avant de la puce et le plot avant du substrat de support, la couche métallique intérieure étant accrochée ou ancrée à des particules additives incluses dans la matière du bloc d’encapsulation.
[0017] Un composant électronique additionnel peut être monté au-dessus de la couche avant du bloc surmoulé d’encapsulation, par l’intermédiaire d’au moins un élément de connexion électrique interposé entre la couche métallique avant locale et un plot du composant électronique.
[0018] Il est également proposé un procédé de fabrication d’un dispositif électronique, qui comprend les étapes suivantes :
[0019] placer dans un moule une puce électronique présentant une face avant pourvue d’au moins un plot de connexion électrique, et
[0020] injecter dans le moule une matière pourvue de particules additives activables par un rayonnement laser, de sorte à réaliser par surmoulage un bloc d’encapsulation comprenant une couche recouvrant au moins partiellement ladite face de la puce,
[0021] puis, après démoulage du dispositif obtenu,
[0022] réaliser un trou dans la couche du bloc d’encapsulation au-dessus du plot de la puce et activer les particules additives situées dans la paroi du trou et dans une zone locale de la face avant de la couche avant allant jusqu’au trou, sous l’effet d’un rayonnement laser, et
[0023] réaliser dans un bain métallique une phase de métallisation de sorte à former, sous l’effet des particules activées, une couche métallique intérieure accrochée ou ancrée à la paroi du trou et connectée au plot avant de la puce, et une couche métallique avant locale accrochée ou ancrée sur la zone locale avant de la face avant de la couche du bloc d’encapsulation et connectée à la couche métallique intérieure du trou.
[0024] Des dispositifs électroniques et leurs modes de fabrication vont maintenant être décrits à titre d’exemples de réalisation non limitatifs, illustrés sur le dessin annexé dans lequel :
[0025] [fig.l] représente une coupe d’un dispositif électronique ;
[0026] [fig.2] représente une vue de dessus locale du dispositif électronique de la figure 1 ;
[0027] [fig.3] représente une coupe d’un autre dispositif électronique ;
[0028] [fig.4] représente une coupe d’un autre dispositif électronique ;
[0029] [fig.5] représente une coupe d’un autre dispositif électronique.
[0030] Un dispositif électronique 1 illustré sur les figures 1 et 2 comprend une puce électronique 2 qui présente une face avant 3 pourvue d’au moins un plot de connexion électrique 4 qui présente une face avant 5.
[0031] Le dispositif électronique 1 comprend un bloc surmoulé 6 d’encapsulation de la puce 2 qui comprend une couche avant 7 qui recouvre au moins partiellement la face avant 3 de la puce 2. Le bloc d’encapsulation 6 présente une face avant 8.
[0032] La couche avant 7 du bloc d’encapsulation 6 présente un trou traversant 9 situé audessus du plot 4. Au moins une partie du pourtour du bord du trou 9, situé du côté de la puce 2, est située au-dessus et est adjacente à la face avant 5 du plot 4 de la puce 2. En d’autres termes, la couche avant 7 du bloc d’encapsulation 6 recouvre partiellement la face avant 5 du plot avant 4. Par exemple, le trou traversant 9 est inscrit dans la face avant 5 du plot 4.
[0033] La paroi du trou traversant 9 est recouverte d’une couche métallique intérieure 10 qui est jointe au plot avant 4 de la puce 2 de sorte à réaliser une connexion électrique.
[0034] Une zone locale rainurée 12 de la face avant 8 de la couche avant 7, s’étendant jusqu’au bord avant du trou traversant 9, est recouverte d’une couche métallique avant locale 12 qui est jointe à la couche métallique intérieure 10 de sorte à réaliser une connexion électrique. Avantageusement, la couche métallique avant 12 est reliée au pourtour avant de la couche métallique intérieure 10.
[0035] Le bloc surmoulé d’encapsulation 6 comprend une matière plastique, par exemple une résine, qui contient des particules additives dispersées dans la matière. Néanmoins, les particules additives situées dans une partie superficielle de la paroi du trou 9 et dans une partie superficielle de la zone avant 11 sont activées et comprennent des grains métalliques d’accrochage ou d’ancrage au bloc d’encapsulation 6 de la couche métallique intérieure 10 et de la couche métallique avant 12.
[0036] Un mode de fabrication du dispositif électronique 1 comprend les étapes suivantes.
[0037] La puce 2 est placée dans un moule de sorte à créer une empreinte de moulage correspondant au bloc d’encapsulation 6 à réaliser.
[0038] Une matière plastique liquide, par exemple une résine thermodurcissable, est injectée dans l’empreinte du moule. Cette matière plastique liquide contient en suspension des particules additives, non conductrices de l’électricité, sur lesquelles la technologie de structuration au laser dite LDS (En anglais « Laser Direct Structuration ») peut être mise en œuvre.
[0039] Après durcissement de la matière, on obtient un bloc solide d’encapsulation 6 dont la couche avant 7 passe ou s’étend au-dessus du plot avant 4 de la puce 2. Les particules additives sont alors dispersées et incluses dans la matière plastique solide.
[0040] Puis, le dispositif étant démoulé, on procède à une attaque de la matière solide sous l’effet d’un rayonnement laser de sorte à réaliser le trou traversant 9 et une rainure dans la zone avant 11. Ce faisant, sous l’effet du rayonnement laser, les particules additives de la partie superficielle du trou 9 et de la partie superficielle de la zone avant rainurée 11 sont activées de sorte à laisser apparaître des grains métalliques actifs.
[0041] Ensuite, le dispositif est plongé dans un bain métallique. Le métal du bain métallique s’accroche ou s’ancre aux particules additives activées de la paroi du trou 9 et de la zone avant 11, de sorte à réaliser, localement, la couche métallique intérieure 10 et la couche métallique avant 12.
[0042] Sorti du bain métallique, on obtient directement le dispositif électronique 1.
[0043] Plus spécifiquement, selon un exemple de réalisation illustré sur les figures 1 et 2, le dispositif électronique 1 comprend un substrat de support 13 qui présente une face avant 14 et une face arrière 15.
[0044] La puce 2 est fixée au-dessus de la face avant 14 du substrat de support 13 par l’intermédiaire d’une couche de colle 16, la puce 2 recouvrant une zone centrale de la face avant 14.
[0045] Le substrat de support 13 est pourvu d’un réseau 17 de connexions électriques d’une face à l’autre et comprend un plot de connexion électrique 18 dans la face avant 14, situé à distance de la périphérie de la puce 2 et présentant une face avant 19.
[0046] Le bloc d’encapsulation 6 comprend la couche avant 7 et une portion périphérique annulaire 20 qui s’étend autour de la périphérie de la puce 2, au-dessus de la zone périphérique de la face avant 14 du substrat de support 13 et jointe à la couche avant 7. La face avant 8 du bloc d’encapsulation 8 est plate et parallèle au substrat de support 13.
[0047] La portion périphérique 18 du bloc d’encapsulation 6 présente un trou traversant 21 situé au-dessus du plot 18. Ce trou traversant 21 est localisé par rapport au plot 18 du substrat de support 13 de façon équivalente à la localisation, décrite précédemment, du trou 9 par rapport au plot 4 de la puce 2.
[0048] La paroi du trou traversant 21 est recouverte d’une couche métallique intérieure 22 qui est jointe au plot avant 18 du substrat de support 13 de sorte à réaliser une connexion électrique.
[0049] La zone locale rainurée 11 de la face avant 8 du bloc d’encapsulation 7 s’étend jusqu’au bord avant du trou traversant 21 et la couche métallique avant 12 est jointe à la couche métallique intérieure 22 de sorte à réaliser une connexion électrique.
[0050] Ainsi, le plot avant 4 de la puce 2 et le plot avant 18 du réseau de connexions électriques 17 sont connectés par une connexion électrique 23 comprenant les couches métalliques intérieures 9 et 22 et la couche métallique avant 12, cette couche avant 12 constituant une piste avant.
[0051] Un mode de fabrication du dispositif électronique 1 ainsi constitué comprend des étapes équivalentes à celles décrites précédemment, de sorte à réaliser cette connexion électrique 23.
[0052] Le dispositif électronique 1 peut comprendre une pluralité de connexions électriques 23 reliant d’autres plots avant de la puce à d’autres plots avant du réseau de connexions électriques 17 du substrat de support 13.
[0053] Selon une variante de réalisation, également illustrée sur la figure 1, le dispositif électronique 1 peut comprendre en outre une pluralité de fils électriques 24 qui sont noyés dans le bloc d’encapsulation 6 au moment de l’injection de la matière constituant ce bloc d’encapsulation, et qui relient d’autres plots avant 26 de la puce 2 à d’autres plots avant 27 du réseau de connexions électriques 17 du substrat de support 13.
[0054] Le dispositif électronique 1 peut être monté au-dessus d’une plaque de circuit imprimé (non représentée) par l’intermédiaire d’éléments de connexion électrique (non représentés) placés sur des plots arrière 18 du réseau de connexions électriques 17 situés dans la face arrière 15 du substrat de support 13.
[0055] Selon une variante de réalisation illustrée sur la figure 3, un dispositif électronique IA comprend une puce 2 collée sur un substrat de support 13.
[0056] La face avant 3 de la puce 2 est pourvue de plots avant de connexion électrique 27 et 28.
[0057] Une couche avant 7 d’un bloc d’encapsulation surmoulé 6 présente des trous traversants 29 et 30 localisés au-dessus des plots avant 27 et 28, de façon équivalente à ce qui a été décrit précédemment.
[0058] Les parois des trous 29 et 30 sont recouvertes des couches métalliques intérieures 31 et 32 qui sont jointes aux plots 27 et 28.
[0059] Des zones locales avant rainurées 33 et 34 de la face avant 8 de la couche avant 7 du bloc d’encapsulation 6, s’étendant respectivement jusqu’aux bords avant des trous traversants 29 et 30, sont recouvertes de couches métalliques avant locales 35 et 36 qui sont respectivement jointes aux couches métalliques intérieures 31 et 32.
[0060] Les couches métalliques intérieures 31 et 32 et les couches métalliques avant 35 et 36 forment des connexions électriques 37 et 38, réalisées de façon équivalente à ce qui a été décrit précédemment.
[0061] Selon une variante de réalisation, le dispositif électronique IA comprend un composant électronique additionnel 39, tel qu’un composant discret, une puce électronique ou un boîtier électronique spécifique, qui est monté au-dessus de la couche avant 8 du bloc d’encapsulation 6 par l’intermédiaire d’éléments de connexion électrique 40 et 41 interposés entre les couches métalliques avant 35 et 36 et des plots 42 et 43 du composant additionnel 39, de sorte que la puce 2 et le composant additionnel 39 sont connectés.
[0062] Une pluralité de connexions électriques 37 et 38 et d’éléments de connexion électrique 40 et 41 peut être prévue pour connecter la puce 2 et le composant additionnel 39.
[0063] Le dispositif électronique IA comprend une connexion électrique 23 et/ou des fils électriques 24, ou une pluralité de connexions électriques 23 et/ou de fils électriques 24, de sorte que la puce 2 est reliée au réseau de connexions électriques 17 du substrat de support 3, de façon équivalente à ce qui a été décrit précédemment.
[0064] Selon une variante de réalisation (non représentée), la deuxième puce 39 pourrait être ultérieurement noyée dans une couche complémentaire d’encapsulation réalisée audessus de la face avant 8 du bloc d’encapsulation 6.
[0065] Selon une variante de réalisation (non représentée), la deuxième puce 39 étant absente ou localisée ailleurs au-dessus de la puce 2, au moins l’une des couches métalliques avant locales 35 et 36, ou une pluralité de telles couches métalliques avant locales, pourraient être reliées à des plots avant du réseau de connexions électrique 17 du substrat de support 17 par l’intermédiaire de fils électriques situés à l’extérieur au bloc d’encapsulation 6.
[0066] Selon un exemple de réalisation illustré sur la figure 4, un dispositif électronique IB comprend un composant électronique additionnel 44, tel qu’un composant discret ou une puce électronique, qui est monté au-dessus de la face avant 14 du substrat de support 13, à distance de la puce 2, et qui est noyé dans le bloc d’encapsulation 6.
[0067] Le composant électronique 44 est connecté au réseau de connexion électrique 17 du substrat de support 13, par l’intermédiaire d’éléments intermédiaires de connexion électrique et/ou de fils électriques.
[0068] La connexion électrique 23 est modifiée de sorte que le trou traversant 22 est réalisé au-dessus d’un plot avant 45 du composant électronique complémentaire 44 et la couche intérieure 22 est connectée à ce plot avant 45. Ainsi, la puce 2 et le composant électronique 44 sont connectés par l’intermédiaire de la connexion électrique 23 ainsi réalisée. La puce 2 et le composant électronique 44 pourraient être connectés par l’intermédiaire d’une pluralité de connexions électriques 23 ainsi réalisées.
[0069] Selon un exemple de réalisation illustré sur la figure 5, un dispositif électronique 101 comprend une puce électronique 102 qui présente une face avant 103 pourvue d’une pluralité de plots de connexion électrique 104 et une face arrière 105.
[0070] La puce électronique 102 est noyée dans un bloc surmoulé d’encapsulation 106 qui comprend une couche avant 107 s’étendant au-dessus de la face 103 de la puce 102 et une portion annulaire 108 entourant la périphérie de la puce 102, de sorte que le bloc d’encapsulation 105 présente une face avant 109 parallèle aux faces 103 et 105 de la puce 102 et une face arrière 110, annulaire, située dans le plan de la face arrière 105 de la puce 102.
[0071] Le bloc d’encapsulation 105 est pourvu d’une pluralité de connexions électriques 111 qui sont réalisées par attaque laser du bloc d’encapsulation 106, comme décrit précédemment.
[0072] Chaque connexion électrique 111 comprend une couche métallique intérieure 112 qui recouvre la paroi d’un trou traversant 113, au travers de la couche avant 107 du bloc d’encapsulation 106 et qui est connectée à un plot avant 103 de la puce 102 et comprend une couche métallique avant locale 114 qui recouvre une zone locale rainurée 115 de la face avant 109 du bloc d’encapsulation 106 et qui est connectée à la couche métallique intérieure 112.
[0073] Le dispositif électronique 201 peut être monté au-dessus d’une plaque de circuit imprimé (non représentée) par l’intermédiaire d’éléments de connexion électrique (non représentés) placés sur les couches métalliques avant locales 114 des connexions électriques 111.
[0074] Selon des variantes de réalisation, des dispositifs électroniques peuvent comprendre des combinaisons des différentes connexions électriques décrites dans les exemples et les variantes de réalisation ci-dessus et des combinaisons de plusieurs couches d’encapsulation les unes sur les autres, pourvues de combinaisons de connexions électriques comprenant des couches métalliques intérieurs et avant.

Claims (1)

  1. Revendications [Revendication 1] Dispositif électronique comprenant une puce électronique (2, 102) dont une face avant est pourvue d’au moins un plot de connexion électrique (4, 104), et un bloc surmoulé (6, 106) d’encapsulation de la puce comprenant une couche avant (7, 107) recouvrant au moins partiellement la face avant de la puce, dans lequel le bloc d’encapsulation (6, 106) comprend une matière plastique contenant des particules additives et présente un trou traversant (9, 113) au-dessus du plot de la puce, dans lequel la paroi du trou est recouverte d’une couche métallique intérieure (10, 112) jointe au plot avant de la puce et une zone locale (11, 108) de la face avant de la puce allant jusqu’au trou est recouverte d’une couche métallique avant locale (12, 114) jointe à la couche métallique intérieure, de sorte à former une connexion électrique, et dans lequel la couche métallique intérieure et la couche métallique avant locale sont accrochées ou ancrées à des particules additives incluses dans la matière du bloc d’encapsulation. [Revendication 2] Dispositif selon la revendication 1, dans lequel au moins une partie du pourtour du bord du trou de la couche avant du bloc d’encapsulation, situé du côté de la puce, est au-dessus et adjacente à une face avant (5) du plot de la puce. [Revendication 3] Dispositif selon l'une des revendications 1 et 2, dans lequel la couche avant du bloc d’encapsulation recouvre partiellement une face avant (5) du plot avant. [Revendication 4] Dispositif selon l'une quelconque des revendications précédentes, dans lequel le bord du trou de la couche avant du bloc d’encapsulation, situé du côté de la puce, est inscrit au-dessus d’une face avant (5) du plot de la puce. [Revendication 5] Dispositif selon l'une quelconque des revendications précédentes, dans lequel une face arrière de la puce est fixée au-dessus d’une face avant d’un substrat de support et le bloc surmoulé d’encapsulation comprend une portion périphérique annulaire (20) qui s’étend autour de la périphérie de la puce, au-dessus de la face avant du substrat de support. [Revendication 6] Dispositif selon la revendication 5, dans lequel la portion périphérique annulaire du bloc surmoulé d’encapsulation présente un trou traversant (21) dont la paroi est recouverte d’une couche métallique intérieure
    connectée à un plot de connexion électrique (18) de la face avant du substrat de support (13) et à ladite couche métallique avant locale (12), de sorte à former une connexion électrique (23) entre le plot avant de la puce et le plot avant du substrat de support. [Revendication 7] Dispositif selon la revendication 5, dans lequel un composant électronique additionnel (44) est monté au-dessus de la face avant du substrat de support, à distance de la puce, et est noyé dans le bloc surmoulé d’encapsulation et dans lequel la portion périphérique annulaire du bloc surmoulé d’encapsulation présente un trou traversant situé au-dessus du deuxième composant électrique, dont la paroi est recouverte d’une couche métallique intérieure connectée à un plot de connexion électrique (18) d’une face avant du deuxième composant électronique (44) et à la couche métallique avant locale (12), de sorte à former une connexion électrique (23) entre le plot avant de la puce et le plot avant du substrat de support, la couche métallique intérieure (22) étant accrochée ou ancrée à des particules additives incluses dans la matière du bloc d’encapsulation. [Revendication 8] Dispositif selon l'une quelconque des revendications précédentes, comprenant un composant électronique additionnel (39) monté audessus de la couche avant du bloc surmoulé d’encapsulation, par l’intermédiaire d’au moins un élément de connexion électrique (40) interposé entre la couche métallique avant locale (35) et un plot du composant électronique. [Revendication 9] Procédé de fabrication d’un dispositif électronique, comprenant les étapes suivantes : placer dans un moule une puce électronique présentant une face avant pourvue d’au moins un plot de connexion électrique, et injecter dans le moule une matière pourvue de particules additives activables par un rayonnement laser, de sorte à réaliser par surmoulage un bloc d’encapsulation comprenant une couche recouvrant au moins partiellement ladite face de la puce, puis, après démoulage du dispositif obtenu, réaliser un trou dans la couche du bloc d’encapsulation au-dessus du plot de la puce et activer les particules additives situées dans la paroi du trou et dans une zone locale de la face avant de la couche avant allant jusqu’au trou, sous l’effet d’un rayonnement laser, et réaliser dans un bain métallique une phase de métallisation de sorte à former, sous l’effet des particules activées, une couche métallique in-
    térieure accrochée ou ancrée à la paroi du trou et connectée au plot avant de la puce, et une couche métallique avant locale accrochée ou ancrée sur la zone locale avant de la face avant de la couche du bloc d’encapsulation et connectée à la couche métallique intérieure du trou.
FR1872789A 2018-12-12 2018-12-12 Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation Active FR3090197B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1872789A FR3090197B1 (fr) 2018-12-12 2018-12-12 Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation
US16/704,082 US11114404B2 (en) 2018-12-12 2019-12-05 Electronic device including electrical connections on an encapsulation block
CN201911259527.5A CN111312686A (zh) 2018-12-12 2019-12-10 包括在封装块上的电气连接的电子装置
CN201922197743.3U CN211125639U (zh) 2018-12-12 2019-12-10 电子装置
US17/396,346 US11676928B2 (en) 2018-12-12 2021-08-06 Electronic device including electrical connections on an encapsulation block

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1872789A FR3090197B1 (fr) 2018-12-12 2018-12-12 Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation

Publications (2)

Publication Number Publication Date
FR3090197A1 true FR3090197A1 (fr) 2020-06-19
FR3090197B1 FR3090197B1 (fr) 2023-01-06

Family

ID=66676654

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1872789A Active FR3090197B1 (fr) 2018-12-12 2018-12-12 Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation

Country Status (3)

Country Link
US (2) US11114404B2 (fr)
CN (2) CN111312686A (fr)
FR (1) FR3090197B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3090197B1 (fr) * 2018-12-12 2023-01-06 St Microelectronics Alps Sas Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130056247A1 (en) * 2010-05-19 2013-03-07 Panasonic Corporation Wiring method, structure having wiring provided on surface, semiconductor device, wiring board, memory card, electric device, module and multilayer circuit board
US20130277824A1 (en) * 2012-04-20 2013-10-24 Infineon Technologies Ag Manufacturing Method for Semiconductor Device and Semiconductor Device
US20140182887A1 (en) * 2008-12-02 2014-07-03 Panasonic Corporation Three-dimensional structure for wiring formation
JP2016037546A (ja) * 2014-08-07 2016-03-22 パナソニックＩｐマネジメント株式会社 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US8642385B2 (en) * 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
US8558229B2 (en) * 2011-12-07 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for packaged chip
FR3051974A1 (fr) * 2016-05-26 2017-12-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique a puces electroniques empilees
TWI695472B (zh) * 2018-11-07 2020-06-01 欣興電子股份有限公司 晶片封裝結構及其製造方法
FR3090197B1 (fr) * 2018-12-12 2023-01-06 St Microelectronics Alps Sas Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140182887A1 (en) * 2008-12-02 2014-07-03 Panasonic Corporation Three-dimensional structure for wiring formation
US20130056247A1 (en) * 2010-05-19 2013-03-07 Panasonic Corporation Wiring method, structure having wiring provided on surface, semiconductor device, wiring board, memory card, electric device, module and multilayer circuit board
US20130277824A1 (en) * 2012-04-20 2013-10-24 Infineon Technologies Ag Manufacturing Method for Semiconductor Device and Semiconductor Device
JP2016037546A (ja) * 2014-08-07 2016-03-22 パナソニックＩｐマネジメント株式会社 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Also Published As

Publication number Publication date
CN211125639U (zh) 2020-07-28
FR3090197B1 (fr) 2023-01-06
US11676928B2 (en) 2023-06-13
US20200194397A1 (en) 2020-06-18
US11114404B2 (en) 2021-09-07
US20210366865A1 (en) 2021-11-25
CN111312686A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
FR2938976A1 (fr) Dispositif semi-conducteur a composants empiles
EP1715520B1 (fr) Dispositif de protection d'un circuit électronique
EP0321340B1 (fr) Support de composant électronique, notamment pour carte mémoire, et produit ainsi obtenu
FR2890469A1 (fr) Module de puce et carte a puce
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2963478A1 (fr) Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
WO2006120309A2 (fr) Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
EP0694965B1 (fr) Boítier BGA de circuit intégré et procédé de réalisation d'un tel boítier
FR3048305A1 (fr) Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
FR2707798A1 (fr) Procédé d'encapsulation d'un dispositif à semi-conducteurs de puissance et encapsulage fabriqué selon ce procédé.
FR3040534A1 (fr) Dispositif electronique muni d'une couche conductrice et procede de fabrication
FR3090197A1 (fr) Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation
FR2995721A1 (fr) Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication
FR2977076A1 (fr) Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
EP1226611A1 (fr) Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
FR2943849A1 (fr) Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
FR2870968A1 (fr) Carte a puce ayant des contacts, procede de fabrication d'une carte a puce de ce genre et son utilisation
FR3088479A1 (fr) Dispositif electronique incluant une puce electronique et une antenne
FR2965139A1 (fr) Support de circuit et procede de fabrication d'un tel support de circuit
FR3094137A1 (fr) Boîtier électronique comportant des pistes contactant des fils
FR3079068A1 (fr) Dispositifs electroniques et procedes de fabrication
WO2004100063A1 (fr) Procede de fabrication d'un inlet prelamine
FR3096831A1 (fr) Dispositif électronique comprenant une puce électronique montée au-dessus d’un substrat de support
EP3319116B1 (fr) Procédé de réalisation d'une connexion électrique entre une puce électronique et une plaque de support et dispositif électronique
CN101383332B (zh) 电子元件装置及其制造方法

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200619

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6