FR3094137A1 - Boîtier électronique comportant des pistes contactant des fils - Google Patents

Boîtier électronique comportant des pistes contactant des fils Download PDF

Info

Publication number
FR3094137A1
FR3094137A1 FR1902875A FR1902875A FR3094137A1 FR 3094137 A1 FR3094137 A1 FR 3094137A1 FR 1902875 A FR1902875 A FR 1902875A FR 1902875 A FR1902875 A FR 1902875A FR 3094137 A1 FR3094137 A1 FR 3094137A1
Authority
FR
France
Prior art keywords
wires
block
encapsulation
encapsulation block
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1902875A
Other languages
English (en)
Inventor
Romain Coffy
Laurent Schwarz
Fabien CORSAT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1902875A priority Critical patent/FR3094137A1/fr
Publication of FR3094137A1 publication Critical patent/FR3094137A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Boîtier électronique comportant des pistes contactant des fils La présente description concerne un boîtier électronique comprenant : un bloc (15) d’encapsulation constitué d’une matière plastique contenant des particules additives ; un ou plusieurs fils conducteurs (111, 113) affleurant le bloc (15) d’encapsulation ; et une ou plusieurs pistes conductrices (171, 173) contactant au moins certains desdits fils (111, 113) aux endroits où ils affleurent le bloc (15) d’encapsulation. Figure pour l'abrégé : Fig. 1

Description

Boîtier électronique comportant des pistes contactant des fils
La présente description concerne de façon générale les dispositifs électroniques et, plus particulièrement, les dispositifs utilisant des fils conducteurs pour connecter certains éléments du dispositif à d’autres éléments du dispositif.
Les connexions par fils conducteurs (wire bonding) sont largement utilisées pour connecter des puces électroniques à un circuit imprimé comportant d’autres éléments.
Des puces électroniques d’un dispositif sont susceptibles d’être raccordées à d’autres composants d’un circuit imprimé. Il existe un besoin de réduire la longueur des connexions entre les puces et les composants.
Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs et procédés de connexion connus.
Un mode de réalisation prévoit un boîtier électronique comprenant :
un bloc d’encapsulation constitué d’une matière plastique contenant des particules additives ;
un ou plusieurs fils conducteurs affleurant le bloc d’encapsulation ; et
une ou plusieurs pistes conductrices contactant au moins certains desdits fils aux endroits où ils affleurent le bloc d’encapsulation.
Un mode de réalisation prévoit un procédé de fabrication d’un boîtier électronique, comportant les étapes suivantes :
réaliser, à partir d’une une matière plastique contenant des particules additives, un bloc d’encapsulation d’au moins un fil conducteur ;
mettre à nu un ou plusieurs fils, de sorte que ce ou ces fils affleurent le bloc d’encapsulation ; et
prévoir une ou des pistes conductrices contactant au moins certains desdits fils aux endroits où ils affleurent le bloc d’encapsulation.
Un mode de réalisation prévoit un dispositif comprenant :
un support ;
au moins un circuit ; et
un boîtier selon la revendication 1, le ou les fils contactant un ou des plots du ou des circuits au support.
Selon un mode de réalisation, des fils conducteurs supplémentaires sont entièrement noyés dans le bloc d’encapsulation.
Selon un mode de réalisation, les fils conducteurs affleurent le bloc d’encapsulation à l’intérieur d’un ou de plusieurs trous borgnes pratiqués dans ledit bloc.
Selon un mode de réalisation, au moins un composant électronique est monté au-dessus du bloc d’encapsulation, un ou plusieurs plots de ce ou ces composants contactant la ou les pistes conductrices.
Selon un mode de réalisation, les pistes conductrices sont constituées de plusieurs couches de matériaux distincts.
Selon un mode de réalisation, les pistes conductrices sont constituées :
d’une couche, d’une épaisseur comprise entre 4 et 15 microns, majoritairement constituée de cuivre ;
d’une couche, d’une épaisseur comprise entre 3 et 10 microns, majoritairement constituée d’un alliage nickel/phosphore ; et
d’une couche, d’une épaisseur comprise entre 0,1 et 0,15 microns, majoritairement constituée d’or.
Selon un mode de réalisation, les pistes conductrices sont constituées d’une seule couche métallique, d’une épaisseur comprise entre 35 et 70 microns, majoritairement constituée de cuivre.
Selon un mode de réalisation, les particules additives, contenues dans la matière plastique constitutive du bloc d’encapsulation, sont activables par un rayonnement laser.
Selon un mode de réalisation, les pistes conductrices sont accrochées ou ancrées à des zones, en surface du bloc d’encapsulation, où les particules additives, contenues dans la matière plastique constitutive du bloc d’encapsulation, ont été préalablement activées.
Selon un mode de réalisation :
la matière du bloc d’encapsulation est structurée, de préférence afin d’y pratiquer des trous borgnes par une technologie de structuration au laser ; et/ou
les particules additives contenues dans la matière plastique constitutive du bloc d’encapsulation sont activées par une technologie de structuration au laser.
Selon un mode de réalisation, le ou les fils sont mis à nu par abrasion du bloc d’encapsulation.
Selon un mode de réalisation, le bloc d’encapsulation est surmoulé par injection, dans un moule, de la matière plastique, à l’état liquide, contenant les particules additives.
Selon un mode de réalisation, les pistes conductrices sont obtenues par au moins un dépôt chimique non électrolytique dans un bain métallique.
Selon un mode de réalisation, les pistes conductrices sont majoritairement constituées de cuivre obtenu par au moins un dépôt chimique non électrolytique dans un bain métallique suivi par au moins un dépôt électrolytique.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une vue en coupe, schématique et partielle, d’un mode de réalisation d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs d’une puce électronique ;
la figure 2 est une vue en coupe, schématique et partielle, d’un autre mode de réalisation d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs d’une puce électronique ;
la figure 3 est une vue en coupe, schématique et partielle, d’encore un autre mode de réalisation d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs d’une puce électronique ;
la figure 4 est une vue en coupe, schématique et partielle, d’encore un autre mode de réalisation d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs de plusieurs puces électroniques ;
la figure 5 représente schématiquement et partiellement, par des vues en coupe (A) et (B), deux modes de réalisation d’une piste conductrice ;
la figure 6 représente schématiquement et partiellement, par des vues en coupe (A), (B), (C), (D) et (E), un mode de mise en œuvre d’un procédé de fabrication d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs d’une puce électronique ;
la figure 7 représente schématiquement et partiellement, par des vues en coupe (A), (B), (C), (D) et (E), un autre mode de mise en œuvre d’un procédé de fabrication d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs d’une puce électronique ; et
la figure 8 est une vue en coupe, schématique et partielle, d’un autre mode de réalisation d’un dispositif électronique.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation et de mise en œuvre peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation et de mise en œuvre décrits ont été représentés et sont détaillés. En particulier, la fabrication de la matière plastique contenant les particules additives activables par un rayonnement laser et la réalisation des connexions (wire bonding) de la puce au support par l’intermédiaire des fils conducteurs n’ont pas été détaillées.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 est une vue en coupe, schématique et partielle, d’un mode de réalisation d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs d’une puce électronique.
Selon ce mode de réalisation, un dispositif électronique 1 comporte une puce électronique 11 ou circuit intégré, réalisant une fonction quelconque, disposée ou montée sur un support 13 (par exemple, un substrat ou une carte électronique, par exemple une carte de circuit imprimé (PCB – Printed Circuit Board)). La puce 11 est reliée, de préférence connectée, au support 13 par l’intermédiaire de fils 111, 113 conducteurs. Les fils conducteurs 111, 113 reprennent des contacts ou plots de connexion situés sur une face supérieure de la puce 11 pour les connecter au support 13.
En variante, les fils conducteurs 111, 113 sont raccordés à un ou d’autres éléments que la puce 11, portés par le support 13. Par exemple, il peut s’agir d’un enroulement plan formant antenne ou inductance.
La puce 11 ainsi que les fils 111, 113 sont encapsulés dans un bloc 15 d’encapsulation. Le bloc 15 est constitué d’une matière plastique ou résine contenant des particules additives, sur lesquelles une technologie de structuration au laser (Laser Direct Structuring – LDS) peut être mise en œuvre.
La représentation de la figure 1 montre deux trous borgnes 151, 153 à l’intérieur desquels affleurent respectivement les fils 111, 113. En pratique, le bloc 15 comporte un nombre quelconque de trous, qui dépend du nombre de connexions à reprendre. La surface interne de chacun de ces trous 151, 153 est totalement ou en partie recouverte, de préférence totalement recouverte, par un revêtement métallique conducteur formant des pistes 171, 173. Les pistes 171, 173 sont respectivement en contact avec les parties à nu des fils 111, 113 affleurant dans les trous 151, 153. Les pistes 171, 173 s’étendent ou se prolongent, en dehors des trous 151, 153, sur une partie de la surface supérieure 155 du bloc d’encapsulation 15 pour créer ou définir des zones ou pastilles (pad) de contact.
Un composant 19 (par exemple, une capacité, une résistance, une puce électronique ou un boîtier électronique spécifique) est monté au-dessus de la surface supérieure 155 du bloc d’encapsulation 15. Deux plots 191, 193 ou bornes de connexion de ce composant sont respectivement connectés, brasés ou soudés à des parties des pistes 171, 173 recouvrant partiellement la surface supérieure 155 du bloc d’encapsulation 15. Ainsi, les plots 191, 193 du composant 19 sont respectivement connectés aux fils 111, 113 de la puce 11 par l’intermédiaire des pistes 171, 173. En pratique, plusieurs composants 19 peuvent être montés de la sorte.
La figure 2 est une vue en coupe, schématique et partielle, d’un autre mode de réalisation d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs d’une puce électronique.
Selon ce mode de réalisation, les fils 111, 113 affleurent le bloc d’encapsulation 15 en plusieurs endroits de sa surface supérieure 155. Par rapport à la figure précédente, les trous 151, 153 n’ont pas été pratiqués dans le bloc d’encapsulation 15 pour faire apparaître les fils 111, 113. Dans le mode de réalisation de la figure 2, l’affleurement des fils 111, 113 à la surface supérieure 155 du bloc 15 résulte typiquement d’un amincissement du bloc 15, de préférence par abrasion mécanique ou polissage.
Comme exposé en relation avec la figure 1, les plots 191, 193 du composant 19 demeurent respectivement connectés aux fils 111, 113 de la puce 11 par l’intermédiaire des pistes 171, 173. Les pistes 171, 173 sont ainsi intercalées entre le composant 19 et le bloc d’encapsulation 15.
La figure 3 est une vue en coupe, schématique et partielle, d’encore un autre mode de réalisation d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs d’une puce électronique.
Selon ce mode de réalisation, la puce électronique 11 est reliée, de préférence connectée, au support 13 par l’intermédiaire des deux fils 111, 113 affleurant le bloc d’encapsulation 15 en différents endroits de sa surface supérieure 155. Des fils supplémentaires 112, 114 sont quant à eux totalement noyés dans le bloc d’encapsulation 15. Par conséquent, les fils 112, 114 n’affleurent pas le bloc 15.
Selon un mode de réalisation préféré, les fils 112, 114 sont de longueur moindre que les fils 111, 113. Ainsi, leur hauteur est inférieure à celle des fils 111, 113. Ce mode de réalisation permet, dans un cas où les fils 111, 112 et 113, 114 sont rapprochés les uns des autres, d’éviter de contacter deux fils voisins ensemble (par exemple, le fil 111 avec le fil 112 ou bien le fil 113 avec le fil 114) lors d’une étape de réalisation des pistes 171, 173. Un tel mode de réalisation sera explicité en relation avec les figures 6, 7. Ce mode de réalisation préféré est susceptible d’être combiné avec le mode de réalisation illustré en figure 1. En d’autres termes, les trous borgnes 151, 153 en surface 155 du bloc 15 peuvent permettre de ne contacter que des fils 111, 113 de longueur plus importante que celle d’autres fils 112, 114.
Dans l’exemple de la figure 3, les pistes 171, 173 ne connectent donc respectivement que les fils 111, 113 aux plots 191, 193 du composant 19. En revanche, les fils 112, 114 demeurent éloignés de la surface 155. De préférence, les fils 112, 114 sont séparés de la surface 155 par une épaisseur de matériau d’encapsulation adaptée à isoler galvaniquement les fils 112, 114 par rapport aux pistes 171, 173.
La figure 4 est une vue en coupe, schématique et partielle, d’encore un autre mode de réalisation d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs de plusieurs puces électroniques.
Selon ce mode de réalisation, deux puces électroniques 11, 12 sont disposées ou montées sur le support 13. La puce 11 est reliée, de préférence connectée, au support 13 par l’intermédiaire des fils conducteurs 111, 113. La puce 12 est reliée, de préférence connectée, au support 13 par l’intermédiaire des fils 121, 123. Les puces 11, 12 ainsi que les fils 111, 113, 121, 123 sont au moins partiellement noyés dans le bloc d’encapsulation 15. Les fils 113, 121, connectant respectivement les puces 11 et 12 au support 13, affleurent le bloc d’encapsulation 15.
Deux pistes 172, 174 recouvrent respectivement des endroits où les fils 113, 121 affleurent le bloc 15. Ces pistes 172, 174 sont intercalées respectivement entre les plots 191, 193 du composant 19 et la surface supérieure 155 du bloc d’encapsulation 15.
Dans l’exemple de la figure 4, les pistes 172, 174 ne sont pas jointives. Selon un autre mode de réalisation (non représenté), le composant 19 est supprimé et les pistes 172, 174 sont jointives. Les pistes 172, 174 réalisent alors une liaison entre les fils 113, 121. Ce mode de réalisation est également applicable aux exemples décrits en figures 1, 2 et 3.
Le montage du composant additionnel 19 directement au-dessus de la puce 11, c’est-à-dire au plus proche de la puce 11, présente de multiples avantages, en particulier :
une diminution des effets d’inductances parasites, la puce 11 étant séparée du composant 19 par une distance de connexion réduite ;
un gain de place sur le support 13 ; et
une facilité d’ajout d’un composant 19 après fabrication du support 13, cet ajout n’impliquant pas de devoir apporter des modifications au support 13.
La figure 5 représente schématiquement et partiellement, par des vues en coupe (A) et (B), deux modes de réalisation d’une piste conductrice.
La piste 171 est intercalée entre la surface supérieure 155 du bloc d’encapsulation 15 et le plot 191 de connexion du composant 19.
Selon un mode de réalisation préféré illustré par la vue (A) de la figure 5, la piste 171 se compose de trois couches :
une première couche 1711, d’une épaisseur typiquement comprise entre 4 et 15 microns, constituée majoritairement de cuivre ;
une deuxième couche 1713, d’une épaisseur typiquement comprise entre 3 et 10 microns, constituée majoritairement d’un alliage nickel/phosphore (NiP) ; et
une troisième couche 1715, d’une épaisseur typiquement comprise entre 0,1 et 0,15 microns, majoritairement constituée d’or.
Selon ce mode de réalisation préféré, les trois couches sont disposées ou déposées de telle sorte que :
la couche 1711 recouvre une partie de la surface supérieure 155 du bloc d’encapsulation 15 ;
la couche 1713 recouvre la couche 1711 ; et
la couche 1715 recouvre la couche 1713.
Le plot 191 du dispositif 19 est ainsi connecté au fil 111 par l’intermédiaire des trois couches 1711, 1713, 1715. De même, le plot 193 (non représenté) est susceptible d’être connecté au fil 113 par un empilement de trois couches semblables à celles décrites ci-dessus.
Selon un autre mode de réalisation illustré par la vue (B) de la figure 5, la piste 171 comporte une seule couche 1717, majoritairement constituée de cuivre. L’épaisseur de la couche 1717 est typiquement comprise entre 35 et 70 microns. De même, le plot 193 (non représenté) est susceptible d’être connecté au fil 113 par une couche semblable à celle décrite ci-dessus. De préférence, la couche 1717 est revêtue d’une couche majoritairement constituée d’un alliage de nickel et d’or permettant d’assurer une protection vis-à-vis de l’oxydation.
La figure 6 représente schématiquement et partiellement, par des vues en coupe (A), (B), (C), (D) et (E), un mode de mise en œuvre d’un procédé de fabrication d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs d’une puce électronique.
Selon ce mode de mise en œuvre, une connexion par fils conducteurs (wire bonding) est préalablement réalisée (figure 6, vue A) entre la puce 11 et le support 13. Les fils conducteurs 111, 113 connectent typiquement des bornes d’une face supérieure de la puce 11 au support 13.
En variante, les fils conducteurs 111, 113 sont raccordés à un ou d’autres éléments que la puce 11, portés par le support 13. Par exemple, il peut s’agir d’un enroulement plan formant antenne ou inductance.
La puce 11, ainsi connectée au support 13 par l’intermédiaire des fils 111, 113 est ensuite placée dans un moule afin de créer une empreinte de moulage correspondant au bloc d’encapsulation 15 à réaliser.
Une matière plastique à l’état liquide, de préférence une résine thermodurcissable (par exemple, une résine époxy), est alors injectée dans le moule. Cette matière plastique contient des particules additives, non conductrices de l’électricité, sur lesquelles la technologie de structuration par rayonnement laser (LDS – Laser Direct Structuring) peut être mise en œuvre. Les particules additives sont en suspension ou dispersées dans la matière plastique liquide.
Après durcissement de la matière, on obtient le bloc d’encapsulation 15 dans lequel sont noyés la puce 11, les fils 111, 113 et, au moins partiellement, le support 13 (figure 6, vue B). Le bloc 15 est ainsi constitué d’une matière plastique solide incluant les particules additives.
Selon un autre mode de mise en œuvre, le bloc d’encapsulation 15 peut être obtenu par un procédé de thermocompression.
Dans l’exemple de la figure 6, on procède alors à une structuration de la matière du bloc 15 par ablation sous l’effet d’un rayonnement laser afin d’y pratiquer les deux trous borgnes 151, 153 (figure 6, vue C).
Selon un mode de mise en œuvre préféré, la technologie de structuration par rayonnement laser est employée pour réaliser les trous 151, 153. Les trous 151, 153 ainsi pratiqués présentent alors typiquement un rapport diamètre/profondeur lié au perçage par rayonnement. Par exemple, ce rapport est de l’ordre de 1 (par exemple, les trous 151, 153 présentent un diamètre d’environ 200 microns pour une profondeur d’environ 200 microns).
On évite généralement de mettre à nu plusieurs fils à l’intérieur d’un même trou. Cela conduirait en effet à les contacter ensemble, ce qui n’est, la plupart du temps, pas souhaitable.
Selon un mode de mise en œuvre, on fait donc en sorte que les fils 111, 113 soient les plus proches possible de la surface 155 du bloc 15. Le rapport diamètre/profondeur des trous pratiqués étant voisin de 1, on a en effet intérêt à réduire la profondeur du trou pour obtenir, de ce fait, un diamètre suffisamment faible. Ainsi, on ne risque pas de mettre également à nu d’autres fils voisins (non représentés), même si ces fils sont aussi proches de la surface 155 du bloc 15 que les fils 111, 113.
Selon un autre mode de mise en œuvre, on fait en sorte que les fils 111, 113 soient plus proches de la surface 155 du bloc 15 que d’autres fils reliant la puce 11 au support 13 (par exemple, les fils 112, 114 comme exposé en relation avec la figure 3). Ainsi, la profondeur des trous 151, 153 sera contrôlée de façon à ne mettre à nu que les fils 111, 113 à contacter tandis que les fils 112, 114 demeureront noyés dans le bloc 15.
Dans l’exemple de la figure 6, les trous 151, 153 sont adaptés à mettre à nu les fils 111, 113. En d’autres termes, les fils 111, 113 affleurent le bloc 15 à l’intérieur des trous 151, 153.
Sous l’effet du rayonnement laser, les particules additives localisées en surface des trous 151, 153 sont activées. Ces particules laissent ainsi apparaître des grains métalliques actifs.
Une partie de la face supérieure 155 du bloc 15 est également soumise à un rayonnement laser permettant d’activer les particules additives qui s’y trouvent. De façon générale, des zones sur lesquelles on souhaite ultérieurement réaliser des pistes conductrices sont exposées au rayonnement laser.
Le dispositif est ensuite plongé dans un bain métallique. Le métal du bain métallique s’accroche ou s’ancre aux particules additives activées en surface des trous 151, 153 ainsi qu’à la partie excitée par laser de la surface supérieure 155 du bloc d’encapsulation 15. On réalise ainsi un revêtement ou dépôt métallique constituant les pistes conductrices 171, 173 connectant les fils 111, 113 (figure 6, vue D).
Les trous 151, 151 présentant un rapport diamètre/profondeur voisin de 1, ils sont en pratique de préférence d’un diamètre supérieur à 20 microns, ce qui garantit que les pistes conductrices 171, 173 réalisées couvriront totalement des portions des fils 111, 113 préalablement mises à nu. Cela permet ainsi d’établir un bon contact électrique entre les fils 111, 113 et les pistes 171, 173.
Selon un mode de mise en œuvre, ce processus de métallisation est répété avec des bains métalliques contenant des métaux ou des alliages de métaux différents. Ce mode de mise en œuvre permet ainsi d’obtenir un empilement de couches formant les pistes conductrices 171, 173 comme exposé en relation avec la figure 5, vue (A).
Selon un autre mode de mise en œuvre, ce processus de métallisation est suivi d’une étape de dépôt électrolytique. Ce mode de mise en œuvre permet ainsi d’obtenir une seule couche d’un même matériau formant les pistes conductrices 171, 173 comme exposé en lien avec la figure 5, vue (B).
Enfin, le composant additionnel 19 est monté au-dessus de la puce 11 (figure 6, vue E). Les plots 191, 193 du composant 19 sont connectés, soudés ou brasés sur les pistes 171, 173 soit directement, soit par l’intermédiaire d’éléments de connexion électrique (non représentés).
On obtient ainsi directement le dispositif 1.
La figure 7 représente schématiquement et partiellement, par des vues en coupe (A), (B), (C), (D), (E), un autre mode de mise en œuvre d’un procédé de fabrication d’un dispositif électronique comportant un composant additionnel connecté à des fils conducteurs d’une puce électronique.
Selon ce mode de mise en œuvre, des opérations de connexion de la puce 11 au support 13 (figure 7, vue A) et de surmoulage du bloc d’encapsulation 15 (figure 7, vue B) sont réalisées de la même manière que ce qui a été exposé en relation avec les vues (A) et (B) de la figure 6.
Dans l’exemple de la figure 7, les fils 111, 113 sont en revanche mis à nu non pas par ablation laser, comme exposé en relation avec la figure 6, mais par amincissement du bloc 15. Selon un mode de mise en œuvre préféré, cet amincissement est effectué par abrasion mécanique ou polissage. En d’autres termes, l’amincissement du bloc 15 revient à retirer une partie 157 de la matière du bloc 15 située à l’opposé du support 13 (figure 7, vue C).
Les particules additives de la surface supérieure 155 du bloc 15 ainsi aminci sont alors localement activées en employant la technologie de structuration par rayonnement laser.
On s’assure ainsi que des zones activées par rayonnement laser couvrent la totalité des portions des fils 111, 113 préalablement mises à nu. Cela permet d’établir un bon contact électrique entre les fils 111, 113 et les pistes 171, 173 réalisées ultérieurement.
Des opérations de métallisation adaptées à obtenir les pistes 171, 173 à la surface 155 du bloc 15 (figure 7, vue D) ainsi que des opérations de montage du composant additionnel 19 (figure 7, vue E) sont réalisées de la même manière que ce qui a été exposé en relation avec les vues (D) et (E) de la figure 6.
On obtient ainsi directement le dispositif 1.
La figure 8 est une vue en coupe, schématique et partielle, d’un autre mode de réalisation d’un dispositif électronique.
Selon ce mode de réalisation, l’amincissement est réalisé de sorte à ce que des fils 111, 113 soient interrompus et ainsi divisés en une partie côté puce 11 et une partie côté substrat 13. Ainsi, dans la vue de la figure 8 où seuls deux fils sont visibles :
une partie 1111 du fil 111, contacte une borne située en face supérieure de la puce 11 ;
une autre partie 1113 du fil 111, contacte un élément de reprise de contact situé sur le substrat 13 ;
une partie 1131 du fil 113, contacte une autre borne située en face supérieure de la puce 11 ; et
une autre partie 1133 du fil 113, contacte un autre élément de reprise de contact situé sur le substrat 13.
Cela permet de reprendre des contacts de la puce 11 sans qu’il ne soit nécessaire de redescendre au niveau du substrat 13. Dans l’exemple de la figure 8, la partie 1111 du fil 111 et la partie 1131 du fil 113 sont respectivement contactées par les pistes conductrices 171, 173.
Ces reprises de contact permettent par exemple qu’un fil conducteur 195 soit connecté aux pistes 171, 173 et connecte entre eux deux plots de la puce 11 par l’intermédiaire :
des pistes conductrices 171, 173 ; et
de la partie 1111 du fil 111 et de la partie 1131 du fil 113.
En variante, le fil conducteur 195 est susceptible d’être remplacé par un composant électronique (par exemple, une capacité, une résistance, une puce électronique ou un boîtier électronique spécifique).
Selon un autre mode de réalisation, la piste conductrice 171 contacte la partie 1113 du fil 111 tandis que la piste conductrice 173 contacte la partie 1133 du fil 113. Le fil conducteur 195 permet alors de connecter entre eux deux éléments de reprise de contact du substrat 13.
On peut ainsi contacter, de façon sélective, les parties 1111, 1113, 1131, 1133 des fils 111, 113 grâce aux pistes 171, 173 pour modifier le routage des fils conducteurs 111, 113 entre le substrat 13 et la puce 11. On peut en outre tirer profit d’un accès indépendant aux parties 1111, 1113, 1131, 1133 des fils 111, 113 pour connecter entre eux :
des plots de la puce 11 sans passer par le substrat 13 ; et/ou
des éléments de reprise de contact du substrat 13 sans passer par la puce 11.
Les parties 1111, 1113, 1131, 1133 des fils 111, 113 peuvent donc être considérées comme des fils distincts ne connectant qu’un élément parmi la puce 11 ou le substrat 13. Selon la position des pistes :
ces deux parties formant fil 1111, 1113 ou 1131, 1133 sont reliés à des éléments séparés ; ou
ces deux parties formant fil 1111, 1113 ou 1131, 1133 sont interconnectés par la piste 171 ou 173 (cas de la figure 2 si l’amincissement interrompt les fils 111 et 113).
Divers modes de réalisation, modes de mise en œuvre et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation, modes de mise en œuvre et variantes pourraient être combinées, et d’autres variantes apparaîtront à l’homme de l’art. En particulier, des opérations d’amincissement du bloc d’encapsulation et de structuration de la matière (perçage) par rayonnement laser peuvent être combinées en vue de réduire la profondeur, donc le diamètre, des trous pratiqués dans le bloc d’encapsulation, par exemple pour éviter d’établir des connexions non désirées entre fils voisins.
Enfin, la mise en œuvre pratique des modes de réalisation, modes de mise en œuvre et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus.

Claims (16)

  1. Boîtier électronique comprenant :
    un bloc (15) d’encapsulation constitué d’une matière plastique contenant des particules additives ;
    un ou plusieurs fils conducteurs (111, 113, 121, 123 ; 1111, 1113, 1131, 1133) affleurant le bloc (15) d’encapsulation ; et
    une ou plusieurs pistes conductrices (171, 172, 173, 174) contactant au moins certains desdits fils (111, 113, 121, 123 ; 1111, 1113, 1131, 1133) aux endroits où ils affleurent le bloc (15) d’encapsulation.
  2. Boîtier selon la revendication 1, dans lequel des fils conducteurs supplémentaires (112, 114) sont entièrement noyés dans le bloc (15) d’encapsulation.
  3. Boîtier selon la revendication 1 ou 2, dans lequel les fils conducteurs (111, 113) affleurent le bloc (15) d’encapsulation à l’intérieur d’un ou de plusieurs trous borgnes (151, 153) pratiqués dans ledit bloc (15).
  4. Boîtier selon l’une quelconque des revendication 1 à 3, dans lequel au moins un composant électronique (19) est monté au-dessus du bloc (15) d’encapsulation, un ou plusieurs plots (191, 193) de ce ou ces composants (19) contactant la ou les pistes conductrices (171, 172, 173, 174).
  5. Boîtier selon l’une quelconque des revendications 1 à 4, dans lequel les pistes conductrices (171, 172, 173, 174) sont constituées de plusieurs couches (1711, 1713, 1715) de matériaux distincts.
  6. Boîtier selon l’une quelconque des revendications 1 à 5, dans lequel les pistes conductrices (171, 172, 173, 174) sont constituées :
    d’une couche (1711), d’une épaisseur comprise entre 4 et 15 microns, majoritairement constituée de cuivre ;
    d’une couche (1713), d’une épaisseur comprise entre 3 et 10 microns, majoritairement constituée d’un alliage nickel/phosphore ; et
    d’une couche (1715), d’une épaisseur comprise entre 0,1 et 0,15 microns, majoritairement constituée d’or.
  7. Boîtier selon l’une quelconque des revendications 1 à 4, dans lequel les pistes conductrices (171, 172, 173, 174) sont constituées d’une seule couche (1717) métallique, d’une épaisseur comprise entre 35 et 70 microns, majoritairement constituée de cuivre.
  8. Boîtier selon l’une quelconque des revendications 1 à 7, dans lequel les particules additives, contenues dans la matière plastique constitutive du bloc (15) d’encapsulation, sont activables par un rayonnement laser.
  9. Boîtier selon l’une quelconque des revendications 1 à 8, dans lequel les pistes conductrices (171, 172, 173, 174) sont accrochées ou ancrées à des zones, en surface du bloc (15) d’encapsulation, où les particules additives, contenues dans la matière plastique constitutive du bloc (15) d’encapsulation, ont été préalablement activées.
  10. Boîtier selon l’une quelconque des revendications 1 à 9, dans lequel :
    la matière du bloc (15) d’encapsulation est structurée, de préférence afin d’y pratiquer des trous borgnes (151, 153) par une technologie de structuration au laser ; et/ou
    les particules additives contenues dans la matière plastique constitutive du bloc (15) d’encapsulation sont activées par une technologie de structuration au laser.
  11. Boîtier selon l’une quelconque des revendications 1 à 10, dans lequel le ou les fils (111, 113, 121, 123 ; 1111, 1113, 1131, 1133) sont mis à nu par abrasion du bloc (15) d’encapsulation.
  12. Boîtier selon l’une quelconque des revendications 1 à 11, dans lequel le bloc (15) d’encapsulation est surmoulé par injection, dans un moule, de la matière plastique, à l’état liquide, contenant les particules additives.
  13. Boîtier selon l’une quelconque des revendications 1 à 12, dans lequel les pistes conductrices (171, 172, 173, 174) sont obtenues par au moins un dépôt chimique non électrolytique dans un bain métallique.
  14. Boîtier selon l’une quelconque des revendications 1 à 13, dans lequel les pistes conductrices (171, 172, 173, 174) sont majoritairement constituées de cuivre obtenu par au moins un dépôt chimique non électrolytique dans un bain métallique suivi par au moins un dépôt électrolytique.
  15. Procédé de fabrication d’un boîtier électronique selon l’une quelconque des revendications 1 à 14.
  16. Dispositif comprenant :
    un support (13) ;
    au moins une puce électronique (11, 12) ; et
    un boîtier selon l’une quelconque des revendications 1 à 14, le ou les fils (111, 113, 121, 123) contactant un ou des plots de la ou des puces (11, 12) au support (13).
FR1902875A 2019-03-20 2019-03-20 Boîtier électronique comportant des pistes contactant des fils Pending FR3094137A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1902875A FR3094137A1 (fr) 2019-03-20 2019-03-20 Boîtier électronique comportant des pistes contactant des fils

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1902875 2019-03-20
FR1902875A FR3094137A1 (fr) 2019-03-20 2019-03-20 Boîtier électronique comportant des pistes contactant des fils

Publications (1)

Publication Number Publication Date
FR3094137A1 true FR3094137A1 (fr) 2020-09-25

Family

ID=68654529

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1902875A Pending FR3094137A1 (fr) 2019-03-20 2019-03-20 Boîtier électronique comportant des pistes contactant des fils

Country Status (1)

Country Link
FR (1) FR3094137A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078118A (zh) * 2021-03-25 2021-07-06 福唐激光(苏州)科技有限公司 一种激光实现pop接合的方法及其pop结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205280A1 (en) * 2005-03-11 2006-09-14 Renesas Technology Corp. Semiconductor device and a method for manufacturing the same
US20090045497A1 (en) * 2007-08-13 2009-02-19 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
CN102208396A (zh) * 2010-03-30 2011-10-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205280A1 (en) * 2005-03-11 2006-09-14 Renesas Technology Corp. Semiconductor device and a method for manufacturing the same
US20090045497A1 (en) * 2007-08-13 2009-02-19 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
CN102208396A (zh) * 2010-03-30 2011-10-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078118A (zh) * 2021-03-25 2021-07-06 福唐激光(苏州)科技有限公司 一种激光实现pop接合的方法及其pop结构

Similar Documents

Publication Publication Date Title
EP1715520B1 (fr) Dispositif de protection d'un circuit électronique
EP2192612B1 (fr) Procédé pour empiler et interconnecter des circuits intégrés
FR2911006A1 (fr) Puce de circuit electronique integre comprenant une inductance
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2963478A1 (fr) Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
FR2624635A1 (fr) Support de composant electronique pour carte memoire et produit ainsi obtenu
EP3261116B1 (fr) Procede de fabrication collective de modules electroniques 3d
EP3089211A1 (fr) Composant electronique resistant a l'humidite et procede d'encapsulation d'un circuit electronique pour former un tel composant
FR3009479A1 (fr) Structure de blindage de compartiments contre les emi et procede de fabrication de celle-ci
FR3094137A1 (fr) Boîtier électronique comportant des pistes contactant des fils
WO1999008318A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur
FR2658647A1 (fr) Tete magnetique horizontale a effet hall et son procede de realisation.
FR2969899A1 (fr) Circuit imprime a substrat metallique isole
FR3097683A1 (fr) Connexion de plusieurs circuits d'une puce électronique
EP2368262B1 (fr) Procede de fabrication collective de modules electroniques pour montage en surface
EP2625711A1 (fr) Procédé de fabrication d'un circuit
FR2961345A1 (fr) Circuit integre passif
FR2965139A1 (fr) Support de circuit et procede de fabrication d'un tel support de circuit
FR2849538A1 (fr) Composant discret comprenant des diodes hf en serie et a cathode commune
EP1724823A2 (fr) Procédé de connexion d'une microplaquette de semi-conducteur sur un support d'interconnexion
FR3090197A1 (fr) Dispositif électronique incluant des connexions électriques sur un bloc d’encapsulation
FR3041147A1 (fr) Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre
FR3093228A1 (fr) Module a double interface a contact et sans contact comportant une ou plusieurs interfaces additionnelles
FR3009649A1 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques
FR3051313B1 (fr) Procede de fabrication d’un circuit imprime, circuit imprime obtenu par ce procede et module de carte a puce comportant un tel circuit imprime

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200925

RX Complete rejection

Effective date: 20210408