FR3061629A1 - Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot - Google Patents

Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot Download PDF

Info

Publication number
FR3061629A1
FR3061629A1 FR1750050A FR1750050A FR3061629A1 FR 3061629 A1 FR3061629 A1 FR 3061629A1 FR 1750050 A FR1750050 A FR 1750050A FR 1750050 A FR1750050 A FR 1750050A FR 3061629 A1 FR3061629 A1 FR 3061629A1
Authority
FR
France
Prior art keywords
insert
plate
support plate
electrical
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1750050A
Other languages
English (en)
Inventor
Alexandre Mas
Benoit Besancon
Karine Saxod
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1750050A priority Critical patent/FR3061629A1/fr
Priority to US15/685,285 priority patent/US20180190511A1/en
Publication of FR3061629A1 publication Critical patent/FR3061629A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H01L2224/92165—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Procédé de fabrication d'au moins un capot pour un boîtier électronique, comprenant les étapes suivantes : placer au moins un insert (15) en une matière conductrice de l'électricité, comprenant au moins un contact électrique (19a), à l'intérieur d'une cavité d'un moule, dans une position telle que ledit contact électrique soit en contact sur une face de ladite cavité du moule, injecter une matière d'enrobage dans ladite cavité, et faire durcir la matière d'enrobage pour l'obtention d'une plaque (12) surmoulée autour dudit insert, de sorte à réaliser au moins un capot (9) comprenant ladite plaque surmoulée et un insert dont le contact électrique n'est pas recouverte par la matière d'enrobage. Boîtier électronique comprenant une puce montée sur une plaque de support et recouverte par ledit capot, ledit contact électrique étant situé au-dessus de et relié électriquement à un plot de connexion électrique de la puce ou de la plaque de support.

Description

@ Titulaire(s) : STMICROELECTRONICS (GRENOBLE
2) SAS Société par actions simplifiée.
O Demande(s) d’extension :
(® Mandataire(s) : CASALONGA.
>54) PROCEDE DE FABRICATION D'UN CAPOT POUR BOITIER ELECTRONIQUE ET BOITIER ELECTRONIQUE COMPRENANT UN CAPOT.
FR 3 061 629 - A1 (57) Procédé de fabrication d'au moins un capot pour un boîtier électronique, comprenant les étapes suivantes:
placer au moins un insert (15) en une matière conductrice de l'électricité, comprenant au moins un contact électrique (19a), à l'intérieur d'une cavité d'un moule, dans une position telle que ledit contact électrique soit en contact sur une face de ladite cavité du moule, injecter une matière d'enrobage dans ladite cavité, et faire durcir la matière d'enrobage pour l'obtention d'une plaque (12) surmoulée autour dudit insert, de sorte à réaliser au moins un capot (9) comprenant ladite plaque surmoulée et un insert dont le contact électrique n'est pas recouverte par la matière d'enrobage.
Boîtier électronique comprenant une puce montée sur une plaque de support et recouverte par ledit capot, ledit contact électrique étant situé au-dessus de et relié électriquement à un plot de connexion électrique de la puce ou de la plaque de support.
Figure FR3061629A1_D0001
Figure FR3061629A1_D0002
Procédé de fabrication d’un capot pour boîtier électronique et boîtier électronique comprenant un capot
La présente invention concerne le domaine des boîtiers électroniques, en particulier ceux qui comprennent des puces électroniques incluant des émetteurs de rayonnements lumineux et/ou des capteurs de rayonnements lumineux.
Il est connu de réaliser des boîtiers électroniques qui comprennent des puces électroniques montés sur des plaques de support et qui comprennent des capots d’encapsulation des puces qui sont fixés sur les plaques de support. Pour des besoins spécifiques, en particulier optiques, de dissipation de chaleur, électrique ou électromagnétique, les capots d’encapsulation sont munis d’organes adaptés à ces besoins. Ces organes sont rapportés sur les capots après que ces derniers aient été montés sur les plaques de support et sont fixés sur les capots par l’intermédiaire de couches ou de cordons de colle.
Selon un mode de réalisation, il est proposé un procédé de fabrication d’au moins un capot pour un boîtier électronique, qui comprend les étapes suivantes :
placer au moins un insert en une matière conductrice de l’électricité, comprenant au moins un contact électrique, à l’intérieur d’une cavité d’un moule, dans une position telle que ledit contact électrique soit en contact sur une face de ladite cavité du moule, injecter une matière d’enrobage dans ladite cavité, et faire durcir la matière d’enrobage pour l’obtention d’une plaque surmoulée au moins en partie autour dudit insert, de sorte à réaliser au moins un capot comprenant au moins une portion de ladite plaque surmoulée et au moins un insert dont au moins une partie dudit contact électrique n’est pas recouverte par la matière d’enrobage.
Le procédé peut comprendre une étape ultérieure de découpe au travers de ladite plaque surmoulée et à distance dudit insert électrique.
Ledit contact électrique dudit insert peut être situé du côté d’une face de montage dudit capot.
Ledit insert peut comprendre une plaque.
Ledit insert peut comprendre un élément filaire.
Le moule peut comprendre une couche en une matière compressible formant au moins en partie la face de ladite cavité sur laquelle ledit contact électrique est en contact.
Ledit insert peut présenter une partie en contact avec une face du moule opposée à ladite face sur laquelle ledit contact électrique est en contact.
Lesdites faces opposées du moule peuvent être parallèles.
Une face de la cavité du moule peut comprendre au moins une zone entourée par au moins une rainure en saillie, de sorte que ladite plaque du capot obtenu est pourvue d’au moins une nervure en saillie correspondant à ladite rainure du moule.
Ledit contact électrique dudit insert électrique peut être en contact sur ladite zone.
Ledit contact électrique dudit insert électrique peut être en contact sur le fond de ladite rainure.
Le procédé peut comprendre une étape ultérieure de découpe réalisée au travers de ladite nervure en saillie.
Il est également proposé un procédé de fabrication d’un boîtier électronique qui comprend les étapes suivantes :
disposer d’un capot d’encapsulation fabriqué selon le procédé ci-dessus, disposer d’une plaque de support munie d’une puce électronique au-dessus d’une face de montage, et monter le capot d’encapsulation au-dessus de ladite face de montage de ladite plaque de support, de sorte que le capot d’encapsulation s’étende au-dessus de ladite puce, que ledit contact électrique dudit insert soit situé au-dessus d’un plot de connexion électrique de ladite plaque de contact et/ou d’un plot de connexion électrique de ladite puce et que ledit contact électrique dudit insert et ledit plot de connexion électrique soient reliés électriquement.
Le procédé peut comprendre l’étape suivante : relier électriquement ledit contact électrique dudit insert et ledit plot de connexion électrique en interposant entre eux une matière conductrice de l’électricité.
Il est également proposer un boîtier électronique qui comprend :
une plaque de support incluant un réseau de connexions électriques ;
au moins une puce électronique présentant une face arrière fixée sur une face avant de montage de la plaque de support ; et un capot d’encapsulation de ladite puce, fixé au moins audessus de ladite face de montage de ladite plaque de support dans une position telle qu’il s’étende au-dessus de la puce, ledit capot d’encapsulation comprenant une plaque en une matière d’enrobage surmoulée au moins en partie autour d’au moins un insert conducteur de l’électricité, ledit insert présentant au moins un contact électrique non recouvert par ladite matière d’enrobage, ce contact électrique étant placé au-dessus d’un plot de connexion électrique de la face de montage de la plaque de support ou d’un plot de connexion électrique d’une face avant de la puce, ledit contact électrique et ledit plot de connexion électrique étant reliés électriquement.
Ledit capot peut être fixé au-dessus de ladite plaque de support par l’intermédiaire d’une couche annulaire de colle, interposée entre la plaque de support et une zone périphérique arrière de ladite plaque surmoulée.
Ledit contact électrique et ledit plot de connexion électrique peuvent être reliés électriquement par l’intermédiaire d’une matière conductrice de l’électricité
Ladite plaque surmoulée peut être pourvue d’une nervure périphérique entourant à distance ladite puce, le capot étant fixé audessus de ladite plaque de support par l’intermédiaire d’une couche de colle interposée entre ladite plaque de support et ladite nervure périphérique.
Des boîtiers électroniques et des modes de fabrication de capots d’encapsulation pour boîtiers électroniques vont maintenant être décrits à titre d’exemples non limitatifs, illustrés par le dessin annexé dans lequel :
- la figure 1 représente une coupe transversale d’un boîtier électronique ;
- la figure 2 représente une coupe transversale d’un moule de fabrication d’un capot d’encapsulation du boîtier de la figure 1, selon une étape de fabrication ;
- la figure 3 représente une coupe horizontale du moule de la figure 2 ;
- la figure 4 représente une coupe transversale du moule de fabrication de la figure 2, selon une autre étape de fabrication du capot d’encapsulation ;
- la figure 5 représente une étape de fabrication du boîtier de la figure 1, en coupe transversale ;
- la figure 6 représente une autre étape de fabrication du boîtier de la figure 1, en coupe transversale ;
- la figure 7 représente une coupe transversale d’un autre boîtier électronique ;
- la figure 8 représente une coupe transversale d’un moule de fabrication d’un capot d’encapsulation du boîtier de la figure 7, selon une étape de fabrication ;
- la figure 9 représente une coupe horizontale du moule de la figure 8, selon une autre étape de fabrication du capot d’encapsulation ;
- la figure 10 représente une étape de fabrication du boîtier de la figure 7, en coupe transversale ;
- la figure 11 représente une autre étape de fabrication du boîtier de la figure 7, en coupe transversale ;
- la figure 12 représente une coupe transversale d’un autre boîtier électronique ;
- la figure 13 représente une coupe transversale d’un moule de fabrication d’un capot d’encapsulation du boîtier de la figure 12, selon une étape de fabrication ;
- la figure 14 représente une coupe horizontale du moule de la figure 13, selon une autre étape de fabrication du capot d’encapsulation ;
- la figure 15 représente une étape de fabrication du boîtier de la figure 12, en coupe transversale ;
- la figure 16 représente une coupe transversale d’un autre boîtier électronique ;
- la figure 17 représente une coupe horizontale du boîtier électronique de la figure 16 ;
- la figure 18 représente une coupe transversale d’un autre boîtier électronique ; et
- la figure 19 représente une coupe transversale d’un moule de fabrication d’un capot d’encapsulation du boîtier de la figure 18, selon une étape de fabrication.
Sur la figure 1 est illustré un boîtier électronique 1 qui comprend une plaque de support 2, en une matière diélectrique, incluant un réseau intégré de connexions électriques 3 et présentant une face arrière 4 et une face avant de montage 5. Le contour de la plaque de support 2 est par exemple carré ou rectangulaire.
Le boîtier 1 comprend une puce électronique 6 montée audessus de la face avant 5 de la plaque de support 2, par l’intermédiaire d’une couche de colle 7 interposée entre la face avant 5 de la plaque de support 2 et une face arrière 3a de la puce électronique 6.
La puce 6 est reliée électriquement au réseau de connexions électriques 2 par l’intermédiaire de fils de connexion électrique 8 reliant des plots de la face avant 5 de la plaque de support 2 et des plots de la face avant 3b de la puce 6, la face arrière 4 de la plaque de support 2 étant pourvue de plots de connexion électrique en vue de connexions électriques extérieures du boîtier 1.
Le boîtier 1 comprend un capot 9 d’encapsulation de la puce 6 et des fils de connexion électrique 8 en avant de la plaque de support
2, le capot d’encapsulation 9 étant situé au-dessus et à distance de la puce 6, parallèlement à la plaque de support 2 et présentant un contour correspondant à celui de la plaque de support 2. Selon une variante de réalisation, la puce 6 pourrait être montée sur la plaque de support 2 par l’intermédiaire d’éléments de connexion électrique, tels que des billes, reliant électriquement la puce 6 et le réseau de connexions électriques 3.
Le capot d’encapsulation 9 comprend une plaque surmoulée 10 de forme annulaire, en une matière d’enrobage, par exemple en une résine thermo-durcie, qui présente une face arrière de montage 11 et une face avant 12, opposées, plates et parallèles, et comprend un insert 13 qui se présente sous la forme d’une plaque et dont la périphérie est intégrée et prise dans un passage traversant 14 de la plaque surmoulée
10. L’insert 13 s’étend en avant et à distance de la puce 6 et présente par exemple un contour carré ou rectangulaire. Par exemple, l’insert 13 présente des faces arrière et avant 15 et 16, non recouvertes par la plaque surmoulée 10, qui s’étendent substantiellement dans le plan des faces arrière et avant 11 et 12 de la plaque surmoulée 10.
L’insert 13 est en une matière conductrice de l’électricité. L’insert 13 est par exemple en un métal conducteur de l’électricité, par exemple à base de cuivre, d’aluminium ou de fer.
Le capot d’encapsulation 9 est fixé au-dessus de la plaque de support 2 par l’intermédiaire d’une entretoise annulaire locale de liaison 17, interposée entre une zone périphérique de la face avant 5 de la plaque de support 2 et une zone périphérique de la face arrière du capot d’encapsulation 9, l’entretoise annulaire 17 s’étendant à distance de la périphérie de la puce 6 et des fils électriques de connexion 10. L’entretoise 17 peut recouvrir partiellement la face arrière 11 de la plaque surmoulée 10 ou recouvrir la face arrière 11 de la plaque surmoulée 10 et une portion périphérique de la face arrière 15 de l’insert 13.
L’épaisseur de l’entretoise 17 détermine l’écartement entre le capot 10 et la plaque de support 2. L’entretoise 17 peut comprendre une colle incluant des billes d’espacement qui déterminent un écartement minimum entre le capot 10 et la plaque de support 2.
Ainsi, la plaque de support 2, le capot 9 pourvu de l’insert 13 et l’entretoise 17 définissent une chambre étanche 18 dans laquelle est située la puce 6.
Entre une zone locale 19a, constituant un contact électrique non recouvert par la matière d’enrobage, de la face avant 3b de la puce 6 et la face arrière 15 de l’insert 13, qui s’étend au travers de la plaque surmoulée 10, est interposée une entretoise locale 19, placée à distance des fils de connexion électrique 8.
L’entretoise locale 19 est en une matière conductrice de l’électricité et peut être constituée par une colle conductrice de l’électricité ou par une matière de soudage. La zone locale 19a et l’entretoise locale 19 sont situées au-dessus d’un plot de connexion électrique 6a de la face avant 3b de la puce 6, de sorte que l’insert 13 est relié aux circuits électroniques de la puce 6. Ce plot 6a étant un plot de masse des circuits électroniques de la puce 6, l’insert 13 constitue un écran de protection électromagnétique entre la puce 6 et l’extérieur. Selon une variante de réalisation, l’insert 13 peut présenter une forme d’antenne.
En outre, l’entretoise locale 19 peut être en une matière conductrice de la chaleur. Ainsi, l’insert 13 inclus dans le capot 9 peut constituer un moyen de dissipation vers l’extérieur de la chaleur produite par la puce 6, via l’entretoise locale rapportée 19 qui constitue alors un joint thermique.
Le capot d’encapsulation 9 résulte d’une fabrication collective que l’on va maintenant décrire.
Comme illustré sur les figures 2 et 3, on dispose d’un moule 20 qui comprend une partie inférieure 21 et une partie supérieure 22 entre lesquelles est aménagée une cavité 23. Les parties 21 et 22 du moule 20 présentent des faces opposées 24 et 25, plates et parallèles, qui délimitent la cavité 23 dans le sens de l’épaisseur des capots 9 à obtenir. Optionnellement, ces faces opposées 24 et 25 sont recouvertes de couches en une matière compressible.
On dispose également d’une pluralité d’inserts 13, issus par exemple de la découpe d’une plaque selon des lignes parallèles et des colonnes parallèles.
Le moule 20 étant ouvert, on place des inserts 13 sur la face 24, respectivement sur des endroits d’emplacements E correspondant à des capots 9 à obtenir, ces emplacements E étant adjacents et disposés selon une matrice carrée ou rectangulaire.
Puis, on ferme le moule 20 en plaçant la partie supérieure 22 au-dessus de la partie inférieure 21. Dans cette position, les faces opposées 15 et 16 des inserts 13 sont en regard des faces opposées 24 et 25 de la cavité 23 et sont comprimées contre les éventuelles couches compressibles précitées. Des espaces libres séparent les inserts 13, ces espaces chevauchant les lignes et les colonnes de séparation des emplacements adjacents E.
Puis, comme illustré sur la figure 4, on injecte une matière d’enrobage, par exemple une résine époxy thermodurcissable, dans la cavité 23 du moule 20, qui remplit lesdits espaces libres, et on fait durcir cette matière d’enrobage.
On obtient, après démoulage, une plaque collective 10A pourvue d’inserts 13, et surmoulée autour de ces inserts 13.
Selon une variante de réalisation, on découpe la plaque collective 10A le long des lignes et colonnes délimitant les emplacements E afin d’obtenir des capots 9.
Selon une autre variante de réalisation, comme illustré sur la figure 5, on dispose d’une plaque collective de support 2A qui est pourvue, dans des emplacements E correspondant à des boîtiers électroniques 1 à obtenir, respectivement de réseaux de connexions électroniques 3 et qui est munie, sur sa face avant 5A, de puces électroniques 6, respectivement sur des endroits des emplacements E, et de fils de connexion électrique 8, ces emplacements E étant adjacents et disposés selon une matrice carrée ou rectangulaire.
Puis, on étend, sur la face avant 5A de la plaque collective de support 2A, des cordons collectifs 17A de colle, le long des zones de frontière entre les emplacements E, en entourant les zones centrales des emplacements E sur lesquels se situent les puces 6. On dépose des masses locales de colle conductrice sur les puces 6, correspondant à des entretoises locales 19 à obtenir au-dessus des plots de connexion électrique 6a des puces 6.
Puis, on place la plaque collective surmoulée 10A, pourvue des inserts 13, au-dessus des cordons de colle 17A et des masses de colle 19 et on fait durcir la colle de façon à fixer la plaque collective 10A au-dessus de la plaque collective de support 2A et les inserts 13 audessus des puces 6.
Puis, on procède à une découpe de l’ensemble constitué, le long des lignes et des colonnes de séparation des emplacements E, perpendiculairement aux plaques collectives 2A et 10A et au travers des cordons de colle 17A, entre et à distance des inserts 13.
On obtient alors une pluralité de boîtiers électroniques 1 réalisés dans les emplacements E, dans chacun desquels la plaque de support 2 est une portion de la plaque collective de support 2A, le capot 9 comprend une plaque surmoulée 10 formée par une portion de la plaque collective surmoulée 10A, incluant un insert 13, et l’entretoise de liaison 17 est une portion des cordons collectifs de colle durcie 17A, le capot 9 résultant d’un surmoulage de la plaque 10 autour de l’insert 13, la puce 6 et l’insert 13 étant reliés par l’entretoise locale 19.
Sur la figure 7, est illustré un boîtier électronique 26 qui comprend une plaque de support 27 incluant un réseau intégré de connexions électriques 28 et munie, sur une face avant de montage 29, d’une puce électronique 30, la puce 30 étant reliée au réseau de connexions électriques 28 par des fils de connexion électrique 31.
Le boîtier électronique 26 comprend un capot d’encapsulation 32 qui comprend une plaque surmoulée 33 de forme annulaire, en une matière d’enrobage, et un insert 34 qui se présente sous la forme d’une plaque située en avant de la puce 30 et dont la périphérie est intégrée et prise dans un passage traversant 35 de la plaque surmoulée 33. La plaque surmoulée 33 et l’insert 34 présentent des faces avant 36 et 37 situées dans un même plan parallèle à la plaque de support 27.
ίο
La plaque annulaire surmoulée 33 est pourvue, de façon monobloc, d’une nervure annulaire 38 qui est en saillie par rapport à une face arrière 39 de l’insert 34 et qui est située autour et à distance de la périphérie de la puce 30 et des fils de connexion électrique 31.
La nervure annulaire 38 présente une face arrière de montage 40 qui est fixée sur la face avant 29 de la plaque de support 27 par l’intermédiaire d’une bande annulaire locale de colle 41. Selon l’exemple représenté, la périphérie de la face arrière 39 de l’insert 34 est accolée à une face avant annulaire 42 de la nervure annulaire 38, de sorte que la partie correspondante de la nervure annulaire 3 8 constitue une entretoise annulaire entre la plaque de support 27 et l’insert 34 du capot 32.
De façon équivalente au boîtier électronique 1 décrit en référence à la figure 1, une entretoise locale 43 en une matière conductrice de l’électricité est interposée entre un plot avant de connexion électrique 30a de la puce et une zone locale 39a, constituant un contact électrique non recouvert par la matière d’enrobage, de la face arrière 39 de l’insert 34 en une matière conductrice de l’électricité.
Le capot d’encapsulation 32 résulte d’une fabrication collective que l’on va maintenant décrire.
Comme illustré sur la figure 8, on dispose d’un moule 44 qui comprend une partie inférieure 45 et une partie supérieure 46 entre lesquelles est aménagée une cavité 47. Les parties 45 et 46 du moule 44 présentent des faces opposées 48 et 49 qui délimitent la cavité 47 dans le sens de l’épaisseur des capots 32 à obtenir.
La face 48 de la partie inférieure 45 du moule 44 présente des emplacements E adjacents selon une matrice, correspondant à des capots 32 à obtenir. La face 48 présente des rainures 50 en croix formées selon des lignes et des colonnes de la matrice formant les emplacements E et de mêmes profondeurs.
Ainsi, dans chaque emplacement E, la face 48 de la partie inférieure 45 du moule 44 comprend des zones plates 51 circonscrites par des portions correspondantes des rainures 50.
La face 49 de la partie supérieure 46 du moule 44 est plate et parallèle aux zones 51 de la partie inférieure 45 du moule 44.
Optionnellement, les zones plates 51 de la partie inférieure 45 du moule 44 et la face 49 de la partie supérieure 46 du moule 44 sont recouvertes de couches en une matière compressible.
On dispose par ailleurs d’une pluralité d’inserts 34.
Le moule 44 étant ouvert, on place des inserts 34 de sorte que, le moule étant fermé, les inserts 34 sont respectivement interposés entre les zones 51 de la partie inférieure 15 et la face 49 de la partie supérieure 46 du moule 44, respectivement sur les emplacements E correspondant à des capots 32 à obtenir. Dans cette position, les inserts sont à distance les uns des autres en laissant entre eux des espaces libres communiquant avec les rainures 50, les rainures étant partiellement recouvertes de sorte qu’en section, ces espaces libres et les rainures 50 forment des T.
Puis, comme illustré sur la figure 9, on injecte une matière opaque d’enrobage, par exemple une résine époxy thermodurcissable, dans la cavité 47 du moule 44 et on fait durcir cette matière d’enrobage.
On obtient, après démoulage, une plaque collective 33A, pourvue d’une pluralité de nervures en croix 38A aux endroits des rainures 50 et munie d’inserts 30, qui sont intégrés et pris dans la matière d’enrobage constituant la plaque collective 33A, cette dernière étant surmoulée autour des inserts 30.
Selon une variante de réalisation, on découpe la plaque collective 33A le long des lignes et colonnes délimitant les emplacements E afin d’obtenir des capots 32.
Selon une autre variante de réalisation, comme illustré sur la figure 11, on dispose d’une plaque collective de support 27A qui est pourvue, dans des emplacements E correspondant à des boîtiers électroniques 26 à obtenir, respectivement de réseaux de connexions électroniques 28 et qui est munie, sur sa face avant 29A, de puces électroniques 30, respectivement sur des emplacements adjacents E, et de fils électriques 31.
Puis, on étend, sur la face avant 29A de la plaque collective de support 27A, des bandes collectives 41A de colle chevauchant les lignes et les colonnes de séparation des emplacements E en vue de former les bandes 41 de colle des boîtiers 26 à obtenir. On dépose des masses locales de colle conductrice sur les puces 30, correspondant à des entretoises locales 43 à obtenir au-dessus des plots de connexion électrique 30a des puces 30.
Puis, on place la plaque collective surmoulée 33A, pourvue des nervures 38A et munie des inserts 34, de sorte que les nervures 38A soient au-dessus des bandes collectives 41A de colle et les inserts 34 soient au-dessus des entretoises de colle 43, et on fait durcir la colle de façon à fixer la plaque collective 33A au-dessus de la plaque collective de support 27A et les inserts 34 au-dessus des entretoises 43.
Puis, on procède à une découpe de l’ensemble constitué, le long des lignes et des colonnes de séparation des emplacements E, perpendiculairement à la plaque collective de support 27A et au travers de la plaque collective surmoulée 33A et des nervures collectives 41A, entre et à distance des inserts 30.
On obtient alors une pluralité de boîtiers électroniques 26 réalisés dans les emplacements E.
Sur la figure 12, est illustré un boîtier électronique 52 qui comprend une plaque de support 53 incluant un réseau intégré de connexions électriques 54 et munie, sur une face avant de montage 55, d’une puce électronique 56, la puce 56 étant reliée au réseau de connexions électriques 54 par des fils de connexion électrique 56a.
Le boîtier électronique 52 comprend un capot d’encapsulation 57 qui comprend une plaque pleine surmoulée 58, en une matière d’enrobage, qui s’étend en avant et à distance de la puce 56 et des fils de connexion électrique 56a, et un insert 59 qui se présente sous la forme d’une plaque qui est insérée dans un évidement avant 60 de la plaque surmoulée 58, de sorte que la plaque surmoulée 58 présente une partie 58a qui recouvre une face arrière 61 de l’insert 59 et une partie 58b qui entoure la périphérie de l’insert 59. La plaque surmoulée 58 et l’insert 59 présentent des faces avant 62 et 63 situées dans un même plan parallèle à la plaque de support 53. Selon cette disposition, l’insert 59 ne traverse pas la plaque surmoulée 58.
De façon équivalente au boîtier électrique 26, la plaque surmoulée 58 est pourvue, de façon monobloc, d’une nervure annulaire 64 qui est en saillie par rapport à une face arrière 65 de la plaque surmoulée 58 et qui est située autour et à distance de la périphérie de la puce 56 et des fils de connexion électrique 56a.
La nervure annulaire 64 présente une face arrière de montage qui est fixée sur la face avant 55 de la plaque de support 53 par l’intermédiaire d’une bande annulaire locale de colle 67.
L’insert 59 comprend en outre, par exemple de façon monobloc, une portion de connexion électrique 59a qui s’étend depuis sa face arrière 61, au travers de la nervure arrière en saillie 64 de la plaque surmoulée 58 et jusqu’à la face arrière de montage 66 de cette nervure arrière en saille 64, de sorte que la face arrière 59b, constituant un contact électrique non recouvert par la matière d’enrobage, de la portion de connexion électrique 59a est située audessus d’un plot de connexion électrique 54a du réseau de connexion électrique 54, aménagé sur la face avant de montage 55 de la plaque de support 53.
Selon une variante de réalisation, la bande annulaire de colle est en une matière conductrice de l’électricité, de sorte que la portion de connexion électrique 59a, et en conséquence l’insert 59 en entier, sont reliés au plot de connexion électrique 54a via cette bande de colle 67.
Selon une autre variante de réalisation illustrée sur la figure 12, un point 67a en une matière conductrice de l’électricité, par exemple un point de colle ou d’une matière de soudage, inclus dans une bande annulaire de colle 67 non conductrice de l’électricité, est interposé entre la face arrière de la patte de connexion électrique 59a et le plot de connexion électrique 54a.
Le capot d’encapsulation 57 résulte d’une fabrication collective que l’on va maintenant décrire.
Comme illustré sur la figure 13, on dispose d’un moule 68 qui comprend deux parties 69 et 70 entre lesquelles est aménagée une cavité 71. Les parties 69 et 70 du moule 68 présentent des faces opposées 72 et 73 qui délimitent la cavité 71 dans le sens de l’épaisseur des capots 57 à obtenir.
La face 72 de la partie 69 du moule 68 présente des emplacements E adjacents selon une matrice, correspondant à des capots 57 à obtenir. La face 72 présente des rainures 74 en croix formées selon des lignes et des colonnes de la matrice formant les emplacements E et de mêmes profondeurs.
Ainsi, dans chaque emplacement E, la face 72 de la partie 69 du moule 68 comprend des zones plates 75 circonscrites par des portions correspondantes des rainures 74.
La face 73 de la partie 70 du moule 68 est plate et parallèle aux zones 75 de la partie 69 du moule 68.
On dispose par ailleurs d’une pluralité d’inserts 59.
Le moule 68 étant ouvert, on place des inserts 59 de sorte que, le moule étant fermé, les faces avant 63 des inserts 59 sont accolées à la face 73 de la partie 70 du moule 68 et les faces arrière 61 des inserts 59 sont à distance des zones 75 de la partie 70 du moule 68, respectivement sur les emplacements E correspondant à des capots 57 à obtenir. Dans cette position, les inserts 59 sont à distance les uns des autres en laissant entre eux des espaces libres communiquant avec les rainures 74 et en laissant des espaces libres entre les faces arrière 61 des inserts 59 et les zones 75 de la face 72 de la partie 69 du moule 68.
En outre, les portions de connexion électrique 59a des inserts 59 sont engagées dans les rainures 74, de sorte que leurs faces arrière 59b soient en contact avec les fonds 74a des rainures 74. Une matière compressible, sur laquelle les pattes de connexion électrique 59a est en appui, peut recouvrir les fonds 74a des rainures 74.
Puis, comme illustré sur la figure 14, on injecte une matière opaque d’enrobage, par exemple une résine époxy thermodurcissable, dans la cavité 71 du moule 68 et on fait durcir cette matière d’enrobage.
On obtient, après démoulage, une plaque collective 58A, pourvue d’une pluralité de nervures en croix 64A aux endroits des rainures 74 et munie d’inserts 59 pourvus de pattes 59a, qui sont intégrés et pris dans la matière d’enrobage constituant la plaque collective 58A pourvue des nervures 64a, les extrémités des pattes 59a étant découvertes.
Selon une variante de réalisation, on découpe la plaque collective 58A le long des lignes et colonnes délimitant les emplacements E afin d’obtenir des capots 57.
Selon une autre variante de réalisation, comme illustré sur la figure 15, on dispose d’une plaque collective de support 53A qui est pourvue, dans des emplacements E correspondant à des boîtiers électroniques 52 à obtenir, respectivement de réseaux de connexions électroniques 54 et qui est munie, sur sa face avant 55A, de puces électroniques 56, respectivement sur des emplacements adjacents E, et de fils électriques 57.
On étend, sur la face avant 55A de la plaque collective de support 53A, des bandes collectives 67A de colle chevauchant les lignes et les colonnes de séparation des emplacements E en vue de former les bandes 67 de colle des boîtiers 52 à obtenir, en y insérant éventuellement les points de connexion électrique 67a.
Puis, on place la plaque collective surmoulée 58A, pourvue des nervures 64A et munie des inserts 59, de sorte que les nervures 64A soient au-dessus des bandes collectives 67A de colle, et on fait durcir la colle de façon à fixer la plaque collective 58A au-dessus de la plaque collective de support 53A.
Puis, on procède à une découpe de l’ensemble constitué, le long des lignes et des colonnes de séparation des emplacements E, perpendiculairement à la plaque collective de support 53A et au travers de la plaque collective surmoulée 58A et des nervures collectives 64A, entre et à distance des inserts 59.
On obtient alors une pluralité de boîtiers électroniques 52 réalisés dans les emplacements E.
Sur les figures 16 et 17, est illustré un boîtier électronique 76 qui se différencie du boîtier électronique 52 décrit en référence à la figure 12 uniquement par le fait qu’il comprend un capot d’encapsulation 77 dont la plaque surmoulée 78 est munie d’un insert 79, mis à la place de l’insert 59 et se présentant sous la forme d’un élément filaire, par exemple enroulé en spirale, en une matière conductrice de l’électricité, dont les spires sont adjacentes à la face extérieure avant 78a de la plaque surmoulée 78. Cette fois, la plaque surmoulée 78 comprend des parties 78b incluses entre les spires de l’insert 79. L’insert filaire 59 peut être de section circulaire, rectangulaire ou carrée.
Une extrémité extérieure de l’insert en spirale 59 est prolongée par une portion de connexion 79a, équivalente à la patte de connexion 59a, qui s’étend perpendiculairement à la plaque de support 53 et qui traverse la nervure annulaire 78c de la plaque surmoulée 78. La face arrière 79b, constituant un contact électrique non recouvert par la matière d’enrobage, de la portion de connexion 79a, située sur une face arrière de montage 78d de la nervure 78c, est reliée à un plot avant 53a du réseau de connexion électrique 53b de la plaque de support 53 de façon équivalente à l’exemple décrit en référence à la figure 12.
L’insert en spirale 79 peut constituer une antenne pour la réception et/ou l’émission de signaux par exemple issus de la puce 56, via le réseau de connexions électriques de la plaque de support. L’insert 79 pourrait présenter toutes formes adaptées aptes à constituer une antenne ou tout autre composant électronique.
Le capot d’encapsulation 77 et le boîtier électronique 76 peuvent être fabriqués de façon équivalente à ce qui a été décrit précédemment en référence aux figures 13 à 15.
Sur la figure 18, est illustré un boîtier électronique 80 qui comprend une plaque de support 81 incluant un réseau intégré de connexions électriques 82 et munie, sur une face avant de montage 83, d’une puce électronique 84, la puce 84 étant reliée au réseau de connexions électriques 82 par des fils de connexion électrique 85.
Le boîtier électronique 80 comprend un capot d’encapsulation 86 qui comprend une plaque pleine surmoulée 87, en une matière d’enrobage, qui s’étend en avant et à distance de la puce 84 et des fils de connexion électrique 85, et un insert 88 en une matière conductrice de l’électricité.
L’insert 88 se présente sous la forme d’un élément filaire 88a, par exemple enroulé en spirale, de façon équivalente à l’insert 79 décrit en référence aux figures 16 et 17. La plaque surmoulée 87 et les spires de l’insert 88 présentent des faces avant 91 et 92 situées dans un même plan parallèle à la plaque de support 81, de sorte que la face avant 92 de l’insert 88 est découverte.
La plaque surmoulée 87 présente une partie 87a qui recouvre une face arrière 90 du fil en spirale 88a de l’insert 88 et qui se prolonge vers l’avant entre les spires du fil en spirale 88a et une partie 87b qui entoure la périphérie du fil en spirale 88a de l’insert 88.
De façon équivalente au boîtier électronique 52 décrit en référence à la figure 12, la plaque surmoulée 87 est pourvue d’une nervure annulaire 93 en saillie vers l’arrière dont la face arrière de montage 93a est fixée sur la face avant 83 de la plaque de support 81 par l’intermédiaire d’une couche annulaire de colle 94.
Dans cet exemple de réalisation, une extrémité intérieure du fil en spirale 88a de l’insert 88 est prolongée par une portion arrière 88b en saillie vers l’arrière par rapport à sa face arrière 90, qui constitue une entretoise. Cette portion arrière 88b traverse la partie 87b de la plaque surmoulée 87.
La portion arrière 88b de l’insert 88 présente une face arrière 95, qui constitue un contact électrique non recouvert par la matière d’enrobage et qui est située au-dessus d’un plot de connexion électrique 84b aménagé sur ou dans la partie centrale de la face avant 84a de la puce 84 et qui est reliée à ce plot de connexion électrique 84b aménagé sur ou dans la face avant 84a de la puce 84b par l’intermédiaire d’une couche locale 96 en une matière conductrice de l’électricité.
En outre, la partie 87a de la plaque surmoulée 87 est pourvue d’une portion 97 en saillie vers l’arrière qui entoure la portion arrière 88b de l’insert 88 de sorte que la face arrière 95 est découverte.
L’insert en spirale 88 peut constituer une antenne pour la réception et/ou l’émission de signaux directement issus de la puce 84. L’insert 88 pourrait présenter toutes formes adaptées aptes à constituer une antenne ou tout autre composant électronique.
Le capot d’encapsulation 86 résulte d’une fabrication collective, de la manière suivante.
Pour cela, comme illustré sur la figure 19, un moule 98 comprend deux parties 99 et 100 aménageant entre elles une cavité 101 et présentant des faces opposées 102 et 103. La face 102 de la partie 99 présente, dans des emplacements E, des zones 104 séparées par des rainures en croix 105 chevauchant les lignes et les colonnes de séparation des emplacements E.
Cette fois, des évidements 106 sont aménagés dans les zones 104 de la partie 99 du moule 98. Des inserts 88 sont placés entre les parties 99 et 100 du moule 98, dans des positions suivantes. Les faces avant 92 des inserts 88 sont en appui contre la face plate 103 de la partie 100 du moule 98. Les faces arrière 95 des portions arrière en saillie 88b des inserts 88 sont en appui contre les fonds 106a des évidements 106 de la partie 99 du moule 88. Des espaces sont laissés libres entre les faces arrière 90 des inserts 88 autour des portions arrière en saillie 88b et les zones 104 de la face 102 de la partie 99 du moule 98 autour des évidements 106. Des espaces libres sont laissés entre la périphérie des portions arrière en saillie 88b des inserts 88 et la périphérie des évidements 106a.
Les étapes suivantes de la fabrication collective de capot d’encapsulation 98 sont équivalentes à celles décrites précédemment.
Néanmoins, lors de l’assemblage d’une plaque surmoulée collective incluant une pluralité de capots d’encapsulation 98, équivalente à la plaque collective surmoulée 58A, il convient de déposer des couches locales de colle 95, conductrice de l’électricité, sur les faces avant 84a des puces 84 montées sur une plaque collective de support, afin de relier les faces arrière 95 des portions en saillie 88b des inserts 88 et les plots de connexion électrique avant 84b des puces 84.
Selon d’autres exemples de réalisation, des boîtiers électroniques (non représentés) comprennent des capots d’encapsulation comprenant des plaques surmoulées incluant des inserts adaptés résultant de combinaisons spécifiques des inserts décrits en référence aux figures 1, 7, 16 et 18, les modes de fabrication et de montage de tels capots d’encapsulation résultant de combinaisons spécifiques des modes de fabrication et de montage décrits précédemment.
Selon une variante de réalisation, un insert adapté relie électriquement une puce électrique et un réseau de connexions électriques d’une plaque de support. Pour cela, cet insert spécifique comprend des portions arrière de connexion électrique présentant des faces arrière reliées respectivement à un plot de connexion électrique d’une puce électronique et à un plot de connexion électrique d’un réseau de connexions électriques d’une plaque de support.
Selon une autre variante de réalisation, un insert adapté présente des portions arrière de connexion électrique reliées à des plots avant d’un réseau de connexions électriques d’une plaque de support.
Selon une autre variante de réalisation, un insert adapté présente des portions arrière de connexion électrique reliées à des plots d’une puce électronique.
Selon une autre variante de réalisation, un insert adapté est complètement noyé à l’intérieur de la plaque surmoulée, à l’exception d’un ou de plusieurs surfaces arrière de contact électrique.

Claims (18)

  1. REVENDICATIONS
    1. Procédé de fabrication d’au moins un capot pour un boîtier électronique, comprenant les étapes suivantes :
    placer au moins un insert (13, 34, 59, 79, 88) en une matière conductrice de l’électricité, comprenant au moins un contact électrique (19a, 39a, 59b, 79b, 95), à l’intérieur d’une cavité (23, 47, 71, 101) d’un moule, dans une position telle que ledit contact électrique soit en contact sur une face de ladite cavité du moule, injecter une matière d’enrobage dans ladite cavité, et faire durcir la matière d’enrobage pour l’obtention d’une plaque (12, 58, 78, 87) surmoulée au moins en partie autour dudit insert, de sorte à réaliser au moins un capot (9, 32, 57, 77, 86) comprenant au moins une portion de ladite plaque surmoulée et au moins un insert dont au moins une partie dudit contact électrique n’est pas recouverte par la matière d’enrobage.
  2. 2. Procédé selon la revendication 1, comprenant une étape ultérieure de découpe au travers de ladite plaque surmoulée et à distance dudit insert électrique.
  3. 3. Procédé selon l’une des revendications 1 et 2, dans lequel ledit contact électrique dudit insert est situé du côté d’une face de montage (13, 39, 66, 78b, 93a) dudit capot.
  4. 4. Procédé selon l’une quelconque des revendications précédentes, dans lequel ledit insert comprend une plaque.
  5. 5. Procédé selon l'une quelconque des revendications précédentes, dans lequel ledit insert comprend un élément fîlaire.
  6. 6. Procédé selon l'une quelconque des revendications précédentes, dans lequel le moule comprend une couche (26, 27) en une matière compressible formant au moins en partie la face de ladite cavité sur laquelle ledit contact électrique est en contact.
  7. 7. Procédé selon l'une quelconque des revendications précédentes, dans lequel ledit insert présente une partie en contact avec une face du moule opposée à ladite face sur laquelle ledit contact électrique est en contact.
  8. 8. Procédé selon l'une quelconque des revendications précédentes, dans lequel lesdites faces opposées du moule sont parallèles.
  9. 9. Procédé selon l'une quelconque des revendications précédentes, dans lequel une face de la cavité du moule comprend au moins une zone entourée par au moins une rainure en saillie, de sorte que ladite plaque du capot obtenu est pourvue d'au moins une nervure en saillie correspondant à ladite rainure du moule.
  10. 10. Procédé selon la revendication 9, dans lequel ledit contact électrique dudit insert électrique est en contact sur ladite zone.
  11. 11. Procédé selon la revendication 9, dans lequel ledit contact électrique dudit insert électrique est en contact sur le fond de ladite rainure.
  12. 12. Procédé selon l'une quelconque des revendications 9 à 11, comprenant une étape ultérieure de découpe réalisée au travers de ladite nervure en saillie.
  13. 13. Procédé de fabrication d'un boîtier électronique comprenant les étapes suivantes :
    disposer d’un capot d’encapsulation fabriqué selon l’une quelconque des revendication 1 à 12, disposer d’une plaque de support munie d’une puce électronique au-dessus d’une face de montage, et monter le capot d’encapsulation au-dessus de ladite face de montage de ladite plaque de support, de sorte que le capot d’encapsulation s’étende au-dessus de ladite puce, que ledit contact électrique dudit insert soit situé au-dessus d’un plot de connexion électrique de ladite plaque de support et/ou d’un plot de connexion électrique de ladite puce et que ledit contact électrique dudit insert et ledit plot de connexion électrique soient reliés électriquement.
  14. 14. Procédé selon la revendication 13, comprenant l’étape suivante : relier électriquement ledit contact électrique dudit insert et ledit plot de connexion électrique en interposant entre eux une matière conductrice de l’électricité.
  15. 15. Boîtier électronique comprenant :
    une plaque de support incluant un réseau de connexions électriques ;
    au moins une puce électronique présentant une face arrière fixée sur une face avant de montage de la plaque de support ; et un capot d’encapsulation de ladite puce, fixé au moins audessus de ladite face de montage de ladite plaque de support dans une position telle qu’il s’étende au-dessus de la puce, ledit capot d’encapsulation comprenant une plaque (12, 58, 78, 87) en une matière d’enrobage surmoulée au moins en partie autour d’au moins un insert (13, 34, 59, 79, 88) conducteur de l’électricité, ledit insert présentant au moins un contact électrique (19a, 39a, 59b, 79b, 95), non recouverte par ladite matière d’enrobage, ce contact électrique étant placé au-dessus d’un plot de connexion électrique de la face de montage de la plaque de support ou d’un plot de connexion électrique d’une face avant de la puce, ledit contact électrique et ledit plot de connexion électrique étant reliés électriquement.
  16. 16. Boîtier selon la revendication 15, dans lequel ledit capot est fixé au-dessus de ladite plaque de support par l’intermédiaire d’une couche annulaire de colle, interposée entre la plaque de support et une zone périphérique arrière de ladite plaque surmoulée.
  17. 17. Boîtier selon l'une des revendications 15 et 16, dans lequel ledit contact électrique et ledit plot de connexion électrique peuvent être reliés électriquement par l’intermédiaire d’une matière conductrice de l’électricité.
  18. 18. Boîtier selon Tune quelconque des revendications 15 à 17, dans lequel ladite plaque surmoulée est pourvue d’une nervure périphérique (40) entourant à distance ladite puce, le capot étant fixé au-dessus de ladite plaque de support par l’intermédiaire d’une couche de colle interposée entre ladite plaque de support et ladite nervure périphérique.
    1/8
FR1750050A 2017-01-03 2017-01-03 Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot Withdrawn FR3061629A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1750050A FR3061629A1 (fr) 2017-01-03 2017-01-03 Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
US15/685,285 US20180190511A1 (en) 2017-01-03 2017-08-24 Method for manufacturing a cover for an electronic package and electronic package comprising a cover

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1750050 2017-01-03
FR1750050A FR3061629A1 (fr) 2017-01-03 2017-01-03 Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot

Publications (1)

Publication Number Publication Date
FR3061629A1 true FR3061629A1 (fr) 2018-07-06

Family

ID=59031038

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1750050A Withdrawn FR3061629A1 (fr) 2017-01-03 2017-01-03 Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot

Country Status (2)

Country Link
US (1) US20180190511A1 (fr)
FR (1) FR3061629A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112243317A (zh) * 2019-07-18 2021-01-19 欣兴电子股份有限公司 线路板结构及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3061628A1 (fr) * 2017-01-03 2018-07-06 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication d'un capot d'encapsulation pour boitier electronique et boitier electronique comprenant un capot
FR3061630B1 (fr) 2017-01-03 2021-07-09 St Microelectronics Grenoble 2 Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
US20210257272A1 (en) * 2020-02-19 2021-08-19 Intel Corporation Customized integrated heat spreader design with targeted doping for multi-chip packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818223A (ja) * 1981-07-28 1983-02-02 Omron Tateisi Electronics Co 成型方法
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
FR2758908A1 (fr) * 1997-01-24 1998-07-31 Thomson Csf Boitier d'encapsulation hyperfrequences bas cout
US20100308453A1 (en) * 2009-06-03 2010-12-09 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695847A (en) * 1996-07-10 1997-12-09 Browne; James M. Thermally conductive joining film
US5766535A (en) * 1997-06-04 1998-06-16 Integrated Packaging Assembly Corporation Pressure-plate-operative system for one-side injection molding of substrate-mounted integrated circuits
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
US6353257B1 (en) * 2000-05-19 2002-03-05 Siliconware Precision Industries Co., Ltd. Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention
DE10129388B4 (de) * 2001-06-20 2008-01-10 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
US6603193B2 (en) * 2001-09-06 2003-08-05 Silicon Bandwidth Inc. Semiconductor package
US7732914B1 (en) * 2002-09-03 2010-06-08 Mclellan Neil Cavity-type integrated circuit package
US6869824B2 (en) * 2002-10-29 2005-03-22 Ultratera Corporation Fabrication method of window-type ball grid array semiconductor package
US20040148772A1 (en) * 2003-02-04 2004-08-05 Jackson Hsieh Method for packaging an injection-molded image sensor
JP3859654B2 (ja) * 2003-07-31 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
JP3838572B2 (ja) * 2003-09-03 2006-10-25 松下電器産業株式会社 固体撮像装置およびその製造方法
TWI245429B (en) * 2003-12-23 2005-12-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
US7005720B2 (en) * 2004-01-23 2006-02-28 Siliconware Precision Industries Co., Ltd. Semiconductor package with photosensitive chip and fabrication method thereof
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
JP4899481B2 (ja) * 2006-01-10 2012-03-21 サンケン電気株式会社 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
US7749882B2 (en) * 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US20080057622A1 (en) * 2006-09-01 2008-03-06 Powertech Technology Inc. Map type semiconductor package
US8124451B2 (en) * 2007-09-21 2012-02-28 Stats Chippac Ltd. Integrated circuit packaging system with interposer
JP2009081346A (ja) * 2007-09-27 2009-04-16 Panasonic Corp 光学デバイスおよびその製造方法
US7906857B1 (en) * 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
JP5345017B2 (ja) * 2009-08-27 2013-11-20 三菱電機株式会社 電力用半導体装置とその製造方法
GB2505675A (en) * 2012-09-06 2014-03-12 St Microelectronics Pte Ltd A cover for a sensor package with two transparent portions
KR20140038116A (ko) * 2012-09-20 2014-03-28 제이앤제이 패밀리 주식회사 Ｌｅ ｄ 램프
US9570413B2 (en) * 2014-02-25 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with solder ball revealed through laser
US9865522B2 (en) * 2014-11-18 2018-01-09 International Business Machines Corporation Composite heat sink structures
US9773740B2 (en) * 2014-11-26 2017-09-26 Stmicroelectronics (Grenoble 2) Sas Stacked electronic device including a protective wafer bonded to a chip by an infused adhesive
FR3029687A1 (fr) * 2014-12-09 2016-06-10 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
US10147834B2 (en) * 2015-10-16 2018-12-04 Stmicroelectronics Pte Ltd Overmold proximity sensor and associated methods
US20170127567A1 (en) * 2015-10-28 2017-05-04 Stmicroelectronics (Grenoble 2) Sas Electronic device equipped with a heat sink
KR102420125B1 (ko) * 2015-12-10 2022-07-13 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US9842776B2 (en) * 2016-01-13 2017-12-12 Nxp B.V. Integrated circuits and molding approaches therefor
FR3048305A1 (fr) * 2016-02-26 2017-09-01 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
FR3053526B1 (fr) * 2016-07-01 2018-11-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication collective de dispositifs electroniques et dispositif electronique
FR3055509B1 (fr) * 2016-08-26 2018-09-21 Stmicroelectronics (Grenoble 2) Sas Boitier electronique comprenant un capot a rainure
US20180117813A1 (en) * 2016-11-02 2018-05-03 Asm Technology Singapore Pte Ltd Molding apparatus including a compressible structure
FR3061600B1 (fr) * 2017-01-03 2020-06-26 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant une puce rainuree
FR3066643B1 (fr) * 2017-05-16 2020-03-13 Stmicroelectronics (Grenoble 2) Sas Boitier electronique pourvu d'une fente locale formant un event
FR3069406A1 (fr) * 2017-07-18 2019-01-25 Stmicroelectronics (Grenoble 2) Sas Boitier electronique et procede de fabrication
JP6943051B2 (ja) * 2017-07-19 2021-09-29 株式会社デンソー 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818223A (ja) * 1981-07-28 1983-02-02 Omron Tateisi Electronics Co 成型方法
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
FR2758908A1 (fr) * 1997-01-24 1998-07-31 Thomson Csf Boitier d'encapsulation hyperfrequences bas cout
US20100308453A1 (en) * 2009-06-03 2010-12-09 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112243317A (zh) * 2019-07-18 2021-01-19 欣兴电子股份有限公司 线路板结构及其制造方法
CN112243317B (zh) * 2019-07-18 2022-01-18 欣兴电子股份有限公司 线路板结构及其制造方法

Also Published As

Publication number Publication date
US20180190511A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
FR3061630A1 (fr) Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
FR3061629A1 (fr) Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
FR3061628A1 (fr) Procede de fabrication d'un capot d'encapsulation pour boitier electronique et boitier electronique comprenant un capot
EP2448001A2 (fr) Dispositif optique, procédé pour sa fabrication et boîtier électronique comprenant ce dispositif optique
FR3029687A1 (fr) Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
FR2819634A1 (fr) Boitier semi-conducteur a capteur, muni d'un insert et son procede de fabrication
FR3073356A1 (fr) Capot d'encapsulation pour boitier electronique et procede de fabrication
FR2988519A1 (fr) Boitier electronique optique
FR2973573A1 (fr) Boitier semi-conducteur comprenant un dispositif semi-conducteur optique
FR2977715A1 (fr) Boitier electronique optique
FR3053526A1 (fr) Procede de fabrication collective de dispositifs electroniques et dispositif electronique
FR3055509A1 (fr) Boitier electronique comprenant un capot a rainure
CN102738351B (zh) 发光二极管封装结构及其制造方法
FR3040535B1 (fr) Dispositif electronique muni d'un element conducteur integre et procede de fabrication
EP1226609B1 (fr) Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
FR3069406A1 (fr) Boitier electronique et procede de fabrication
FR3073980A1 (fr) Capot d'encapsulation pour boitier electronique et procede de fabrication
EP1263042A1 (fr) Boítier semi-conducteur à grille évidée et grille évidée
FR2732509A1 (fr) Boitier de montage d'une puce de circuit integre
FR2943849A1 (fr) Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
FR2503978A1 (fr) Procede pour la fabrication de boitiers en matiere plastique avec dissipateur thermique incorpore pour circuits integres; combinaison de moule et de dissipateurs utilisable avec un tel procede
FR3100379A1 (fr) Dispositif électronique comprenant des composants électroniques optiques et procédé de fabrication
WO2002054497A1 (fr) Boitier semi-conducteur optique a pastille transparente et son procede de fabrication
FR3079068A1 (fr) Dispositifs electroniques et procedes de fabrication
FR3071354A1 (fr) Dispositif electronique comprenant un substrat de support et un capot d'encapsulation d'un composant electronique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20180706

PLFP Fee payment

Year of fee payment: 4

ST Notification of lapse

Effective date: 20210905