FR3029687A1 - Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation - Google Patents

Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation Download PDF

Info

Publication number
FR3029687A1
FR3029687A1 FR1462110A FR1462110A FR3029687A1 FR 3029687 A1 FR3029687 A1 FR 3029687A1 FR 1462110 A FR1462110 A FR 1462110A FR 1462110 A FR1462110 A FR 1462110A FR 3029687 A1 FR3029687 A1 FR 3029687A1
Authority
FR
France
Prior art keywords
chip
front face
plate
peripheral
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1462110A
Other languages
English (en)
Inventor
Marika Sorrieul
Karine Saxod
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1462110A priority Critical patent/FR3029687A1/fr
Priority to US14/834,923 priority patent/US9472692B2/en
Priority to CN201510599738.9A priority patent/CN105679717B/zh
Priority to CN201520727622.4U priority patent/CN205016507U/zh
Publication of FR3029687A1 publication Critical patent/FR3029687A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)

Abstract

Procédé de fabrication de dispositifs électroniques et dispositif électronique, dans lesquels une puce de circuits intégrés (3) est montée au-dessus d'une plaquette de support (2), une plaquette de protection (12) est montée au-dessus de la puce, un bloc d'encapsulation (18) est aménagé autour de la puce et de la plaquette de protection et sur une partie périphérique de la face avant de la plaquette de support. Le bloc d'encapsulation comprenant : un premier anneau d'encapsulation (19) aménagé autour de la puce et de la plaque de protection, présentant un bourrelet annulaire (20) en saillie par rapport à la face avant de la plaquette de protection et formant une rainure périphérique (24) en retrait par rapport à ce bourrelet annulaire en saillie, et un second anneau d'encapsulation (25) qui remplit la rainure périphérique (24) du premier anneau d'encapsulation.

Description

1 Procédé de fabrication de dispositifs électroniques et dispositif électronique à double anneau d'encapsulation La présente invention concerne le domaine des dispositifs électroniques qui comprennent des puces de circuits intégrés. Selon une réalisation connue, un dispositif électronique comprend un empilage comprenant une plaquette de support, une puce de circuits intégrés, montée sur une face avant de cette plaquette de support et incluant un capteur dans sa face avant, et une plaquette de protection montée au-dessus de cette face avant. Généralement, cet empilage est entouré d'un bloc d'encapsulation. Un tel dispositif électronique, résultant généralement d'une fabrication collective, présente notamment des difficultés de réalisation pour que la face avant du bloc d'encapsulation s'étende substantiellement dans le plan de la face avant de la plaque de protection. La présente invention a notamment pour but de résoudre de telles difficultés.
Selon un mode de réalisation, il est proposé un procédé de fabrication collective de dispositifs électroniques, qui comprend : réaliser une pluralité d'empilages respectivement sur des emplacements adjacents, établis sous forme d'une matrice, d'une face avant d'une plaque de support, chaque empilement comprenant une puce de circuits intégrés au-dessus de la plaque de support et une plaquette de protection au-dessus de la puce, de telle sorte qu'il subsiste des couloirs entre lesdits empilages ; réaliser une barrière périphérique extérieure (34) sur une zone périphérique de ladite face avant de la plaque de support, autour et à distance de ladite pluralité d'empilages ; déposer une première matière d'enrobage dans lesdits couloirs et faire durcir cette première matière d'enrobage de façon à réaliser un premier anneau d'encapsulation, entourant lesdits empilages, présentant des bourrelets annulaires, en saillie vers l'avant 3029687 2 par rapport aux faces avant des plaquettes de protection et situés dans des zones annulaires incluant les bords périphériques des plaques de protection, et aménageant, le long desdits couloirs, des rainures en retrait par rapport auxdits bourrelets en saillie ; placer une face d'un 5 moule en contact sur lesdits bourrelets en saillie ; injecter une seconde matière d'enrobage dans lesdites rainures en retrait et faire durcir cette seconde matière d'enrobage de façon à réaliser un second anneau d'encapsulation ; et réaliser des découpes le long desdits emplacements de façon à singulariser les dispositifs électroniques 10 réalisés dans ces emplacements. Le moule peut comprendre un film en une matière deformable, en contact sur lesdits bourrelets en saillie. Ledit premier anneau d'encapsulation peut être en une matière deformable.
15 Un espace peut être aménagé entre ladite barrière périphérique extérieure et ladite face du moule. Selon un mode de réalisation, il est également proposé un dispositif électronique qui comprend une plaquette de support qui présente une face avant ; une puce de circuits intégrés dont une face 20 arrière est fixée sur la face avant de la plaquette de support ; une plaquette de protection située au-dessus de la puce ; et un bloc d'encapsulation aménagé autour de la puce et de la plaquette de protection et sur une partie périphérique de la face avant de la plaquette de support.
25 Le bloc d'encapsulation comprend un premier anneau d'encapsulation aménagé autour de la puce et de la plaque de protection, présentant un bourrelet annulaire, en saillie vers l'avant par rapport à la face avant de la plaquette de protection et situé dans une zone annulaire incluant le bord périphérique de la plaque de 30 protection, et formant une rainure périphérique en retrait par rapport à ce bourrelet annulaire en saillie ; et un second anneau d'encapsulation qui remplit la rainure périphérique du premier anneau d'encapsulation. Le bourrelet annulaire en saillie peut s'étendre sur une zone périphérique de la face avant de la plaquette de protection.
3029687 3 Le second anneau d'encapsulation peut présenter une face avant située substantiellement dans le plan du sommet dudit bourrelet annulaire en saillie. Un moyen de montage de la plaque de protection à distance au- 5 dessus de la puce et d'obturation d'un espace libre peut être aménagé entre la plaque de protection et la puce. La puce peut comprendre un capteur s'étendant en regard d'une région centrale de la plaquette de protection non recouverte par ledit bourrelet annulaire en saillie.
10 Ledit capteur peut être un capteur optique et ladite plaque de protection peut être transparente. Un dispositif électronique et un mode de fabrication de dispositifs électroniques vont maintenant être décrits à titre d'exemples non limitatifs, illustrés par le dessin sur lequel : 15 - la figure 1 représente une coupe transversale d'un dispositif électronique, comprenant une puce et une plaquette de protection ; et - les figures 2 à 6 représentent des coupes transversales d'ensembles correspondant à des étapes de fabrication du 20 dispositif électronique de la figure 1. Comme illustré sur la figure 1, un dispositif électronique 1 comprend, empilées, une plaquette de support et de connexion électrique 2 et une puce de circuits intégrés 3 dont une face arrière 4 est montée sur une face avant 5 de la plaquette de support 2 par 25 l'intermédiaire d'une fine couche de colle. La surface de la face arrière 4, par exemple carrée, est plus petite que la surface de la face avant 5, par exemple carrée. La puce 3 est montée au milieu de la plaquette de support 2, leurs bords périphériques étant respectivement parallèles.
30 Dans la zone centrale de sa face avant 6, la puce 3 comprend un capteur 7, par exemple un capteur optique. La plaquette du support 2 est munie d'un réseau de connexion électrique 8. La puce 3 est connectée à ce réseau de connexion électrique 8 par l'intermédiaire d'une pluralité de fils de connexion 3029687 4 électrique 9 qui relient des plots avant 10, aménagés sur une zone périphérique de la face avant 6 de la puce 3, et des plots avant 11 du réseau de connexion électrique 8, aménagés sur une zone périphérique de la face avant 5 de la plaquette de support 2, entre le bord 5 périphérique de la puce 3 et le bord périphérique de la plaquette de support 2. Le dispositif électronique 1 comprend en outre une plaquette de protection 12, généralement transparente, qui est empilée sur la puce 3 et qui est fixée à distance de la face avant 6 de la puce 3 par 10 l'intermédiaire d'un moyen de fixation et d'obturation 13. Les bords périphériques de la plaquette de protection 12 s'étendent parallèlement aux bords périphériques de la puce 3, à l'intérieur de la zone périphérique de la puce 3 incluant les plots de connexion électrique 10.
15 Le moyen de fixation et d'obturation 13 s'étend entre et à distance du capteur 7 et des plots avant 10 de la face avant 6 de la puce 3 et sur une zone périphérique d'une face arrière 14 de la plaque de protection 12, de telle sorte la face avant 6 de la puce 3 présente une région centrale 15, incluant le capteur 7, située en vis-à-vis et à 20 distance d'une région centrale 16 de la face arrière 14 de la plaque de protection 13, en laissant subsister, entre ces régions 15 et 16, un espace libre 17 délimité périphériquement. Selon un exemple de réalisation, le moyen de fixation et d'obturation 13 peut comprendre un cordon annulaire 18 de colle, qui 25 s'étend sous la forme d'un anneau ouvert entourant la région centrale 15 de la face avant de la puce 3, cette colle pouvant contenir des éléments solides d'espacement garantissant une épaisseur minimum de l'espace libre 17 et le positionnement de la plaquette de protection par rapport à la puce 3.
30 Le dispositif électronique 1 comprend en outre un bloc d'encapsulation annulaire 18 qui est aménagé autour de la puce 3 et de la plaquette de protection 12 et sur une partie périphérique de la face avant 5 de la plaquette de support 2 et dans lequel les fils de connexion électrique 9 sont noyés. Ce bloc d'encapsulation 18 entoure 3029687 5 également le moyen de fixation et d'obturation 13, de telle sorte que l'espace libre 17 entre la puce 3 et la plaque de protection 12 soit préservé. Les flancs périphériques 18a du bloc d'encapsulation 18 et les 5 flancs périphériques 2a correspondants de la plaque de support 2 s'étendent respectivement dans des plans perpendiculaires aux faces précitées de la plaque de support 2, de telle sorte que le dispositif électronique 1 se présente substantiellement sous la forme d'un parallélogramme parallélépipède.
10 Le bloc d'encapsulation 18 comprend un premier anneau d'encapsulation 19 qui est aménagé autour de la puce 3 et de la plaque de protection 12, ainsi qu'autour du moyen de fixation et d'obturation 13, et sur la partie périphérique précitée de la face avant 5 de la plaquette de support 2 et dans lequel les fils de connexion électrique 9 15 sont noyés. Le premier anneau d'encapsulation 19 présente un bourrelet annulaire 20 dans la zone du bord périphérique de la plaquette de protection 12 et en saillie vers l'avant par rapport à la face avant 22 de la plaquette de protection 12. Selon l'exemple représenté, ce bourrelet 20 annulaire en saillie 20 s'étend sur une zone périphérique 21, de faible largeur, de la face avant 22 de la plaquette de protection 12. Le premier anneau d'encapsulation 19 forme une rainure périphérique 24 en retrait par rapport au bourrelet annulaire en saillie 20 et orientée périphériquement vers l'extérieur et vers l'avant. Ainsi, 25 les flancs périphériques 19a du premier anneau d'encapsulation 19 forment une partie arrière des flancs périphériques 18a du bloc d' encapsulation 18. Le bloc d'encapsulation 18 comprend également un second anneau d'encapsulation 25 qui remplit la rainure périphérique 24 du 30 premier anneau d'encapsulation 19. Le second anneau d'encapsulation 25 présente des flancs périphériques 25a qui forment les parties avant des flancs périphériques 18a du bloc d'encapsulation 18 et présente une face avant plate 26 substantiellement parallèle à la plaquette de support 2 3029687 6 et qui s'étend substantiellement dans le même plan que le sommet avant 27 du bourrelet annulaire en saillie 20 et jusqu'à ce sommet avant 27, de telle sorte que le second anneau d'encapsulation 25 configure le coin avant du dispositif électronique 1.
5 Selon l'exemple représenté, le bourrelet annulaire en saillie 20 laisse libre une région centrale 28 située en vis-à-vis du capteur 7 et dont la surface est plus grande que celle de ce capteur 7. Selon une variante de réalisation, le bourrelet annulaire en saillie 20 pourrait être formé à l'extérieur et de façon adjacente au 10 bord périphérique de la plaquette de protection 12. Dans ce cas, toute la face avant 22 de la plaquette de protection 12 resterait découverte. En se reportant aux figures 2 à 6, on va maintenant décrire un mode de fabrication du dispositif électronique 1. Comme illustré sur la figure 2, en vue d'une fabrication 15 collective, on dispose d'une plaque 2A qui présente, sous la forme d'une matrice carrée, une pluralité d'emplacements adjacents E dans chacun desquels elle est munie d'un réseau de connexion électrique 8. On met en place par report et on fixe, sur la face avant de chacun des emplacements E de la plaquette 2A, une puce de circuits 20 intégrés 3, par l'intermédiaire d'une fine couche de colle. Puis, on met en place les fils de connexion 9, comme décrit précédemment. Ensuite, on met en place par report et on fixe des plaquettes de protection 12 au-dessus des puces 3 mises en place par l'intermédiaire 25 de moyens de fixation et d'obturation 13, tels que décrits précédemment. Ainsi, dans les emplacements E, des empilages 29 comprenant respectivement une puce 3 et une plaquette de protection 12 sont constitués au-dessus des portions de la plaque de support 2A, ces 30 portions correspondant ultérieurement à des plaquettes de support 2. Ainsi, il existe des couloirs 30 s'étendant entre les empilages 29, en avant de zones correspondantes 31 de la face avant 32 de la plaque de support 2A et il existe une zone périphérique 33 de cette face avant 31, qui entoure l'ensemble des empilages 29.
3029687 7 Ensuite, comme illustré sur la figure 3, on réalise une barrière périphérique extérieure 34 sur la zone périphérique 33 de ladite face 32 de la plaque de support 2A, autour et à distance de ladite pluralité d'empilages 29.
5 Pour cela, on dépose un cordon, en une matière telle qu'une résine adaptée, et on fait durcir cette matière par exemple dans un four. Est ainsi créé, entre les empilages 29 situés à la périphérie et la barrière périphérique extérieure 34, un couloir périphérique 35. Ensuite, par exemple à l'aide d'une seringue de dispense, on 10 dépose une première matière d'enrobage 19A dans les couloirs 30 et dans le couloir périphérique 35. Cette première matière d'enrobage 19A est déposée de façon que se forment des bourrelets annulaires en saillie 20A autour des plaquettes de protection 12, correspondant aux bourrelets annulaires 15 20 à réaliser, et que se forment, dans les couloirs 30 et le couloir périphérique 35 et le long de ces derniers, des rainures en retrait 24A correspondant, substantiellement par moitié, aux rainures 24 à réaliser. Puis, on procède au durcissement de cette première matière d'enrobage 19A. Ainsi, dans chacun des emplacements E, un premier 20 anneau d'encapsulation 19 est réalisé. Cette première matière d'enrobage durcie 19A présente la particularité d'être deformable. Par exemple, la première matière d'enrobage 19A peut être en une résine adaptée, durcie dans un four Ensuite, comme illustré sur la figure 5, on place l'ensemble 25 obtenu ci-dessus entre deux plaques 36 et 37 d'un moule, la plaque de moule 36 venant en appui contre la face arrière de la plaque de support 2A et la plaque de moule 37 venant au-dessus des sommets 27A des bourrelets en saillie 20A de la première matière d'enrobage 19A, de façon à créer des zones d'étanchéité le long de ces sommets 27A.
30 Du côté des bourrelets en saillie 20A, la plaque de moule 37 comprend un film 38, en une matière compressible. En position de moulage, les bourrelets en saillie 20A de la première matière d'enrobage 19A ont tendance à pénétrer et pénètrent dans le film deformable 38, en créant ainsi des zones annulaires d'étanchéité 3029687 8 accrue le long des sommets 27A des bourrelets en saillie 20A. De plus, le film déformable 38 est en appui sur les faces avant 22 des plaquettes de protection 12, créant ainsi également une étanchéité locale.
5 Ainsi, il subsiste des espaces 40 entre les rainures 24A et la plaque de moule 37. En raison du caractère déformable de cette première matière d'enrobage 19A et du film 38, les pressions exercées par la plaque de moule 37 sur les bourrelets en saillie 20A et sur les plaquettes de 10 protection 12 pour l'obtention d'une isolation des plaques de protection 12 par rapport aux espaces 40, n'induisent pas ou induisent peu de contraintes dans les empilages 29, notamment dans les puces 3. La barrière périphérique extérieure 34 présente une hauteur 15 telle qu'elle n'atteint pas, sur au moins une partie de sa périphérie, la plaque de moule 37 de telle sorte qu'il subsiste au moins un passage périphérique 39. Puis, par une injection par au moins un endroit de la périphérie du moule, la périphérie du moule, une seconde matière d'enrobage 25A 20 est injectée dans le moule, de façon à remplir les espaces 35 et 40, cette matière pouvant migrer par pression et par capillarité. Par exemple, la seconde matière d'enrobage 25A peut être en une résine adaptée, pouvant être durcie dans un four. Bien entendu, la barrière périphérique extérieure 34 et la périphérie du moule sont adaptées 25 pour permettre l'injection et l'évacuation de l'air. Puis, en procède au durcissement de la seconde matière d'enrobage 25A. Ainsi, dans chacun des emplacements E, un second anneau d'encapsulation 25 est réalisé. Ensuite, comme illustré sur la figure 6, après démoulage, on 30 met en place des billes de connexion électrique arrière 42 sur des plots arrière des réseaux de connexion électrique 8. Enfin, on procède à la singularisation des dispositifs électroniques 1 obtenus dans chaque emplacement E, par découpes, par exemple par sciage, au travers de la plaquette 2A et des matières 3029687 9 d'enrobage 19A et 25A le long des lignes 42 de la matrice d'emplacements E. Selon une variante de réalisation, la plaquette de support 2 pourrait être remplacée par une puce incluant un circuit électronique 5 de traitement des signaux issus de la puce 3. La présente invention ne se limite pas aux exemples ci-dessus décrits. Des variantes de réalisation sont possibles sans sortir du cadre de l'invention.

Claims (10)

  1. REVENDICATIONS1. Procédé de fabrication collective de dispositifs électroniques, comprenant : réaliser une pluralité d'empilages (29) respectivement sur des emplacements adjacents, établis sous forme d'une matrice, d'une face avant d'une plaque de support (20A), chaque empilement comprenant une puce de circuits intégrés (2) au-dessus de la plaque de support et une plaquette de protection (12) au-dessus de la puce, de telle sorte qu'il subsiste des couloirs (30) entre lesdits empilages ; réaliser une barrière périphérique extérieure (34) sur une zone périphérique de ladite face avant de la plaque de support, autour et à distance de ladite pluralité d'empilages ; déposer une première matière d'enrobage (19A) dans lesdits couloirs et faire durcir cette première matière d'enrobage de façon à réaliser un premier anneau d' encapsulation, entourant lesdits empilages, présentant des bourrelets annulaires (20A), en saillie vers l'avant par rapport aux faces avant des plaquettes de protection (12) et situés dans des zones annulaires incluant les bords périphériques des plaques de protection (12), et aménageant, le long desdits couloirs, des rainures en retrait (24A) par rapport auxdits bourrelets en saillie ; placer une face (38) d'un moule en contact sur lesdits bourrelets en saillie (20A) ; injecter une seconde matière d'enrobage (25A) dans lesdites rainures en retrait et faire durcir cette seconde matière d'enrobage de façon à réaliser un second anneau d'encapsulation ; et réaliser des découpes le long desdits emplacements de façon à singulariser les dispositifs électroniques réalisés dans ces emplacements.
  2. 2. Procédé selon la revendication 1, dans lequel le moule comprend un film en une matière deformable, en contact sur lesdits bourrelets en saillie (20A).
  3. 3. Procédé selon l'une des revendications précédentes, dans lequel ledit premier anneau d'encapsulation est en une matière deformable. 3029687 11
  4. 4. Procédé selon l'une quelconque des revendications précédentes, dans lequel un espace est aménagé entre ladite barrière périphérique extérieure et ladite face du moule.
  5. 5. Dispositif électronique comprenant : 5 une plaquette de support (2) qui présente une face avant, une puce de circuits intégrés (3) dont une face arrière est fixée sur la face avant de la plaquette de support, une plaquette de protection (12) située au-dessus de la puce, et un bloc d'encapsulation (18) aménagé autour de la puce et de 10 la plaquette de protection et sur une partie périphérique de la face avant de la plaquette de support, ce bloc d'encapsulation (18) comprenant : un premier anneau d'encapsulation (19) aménagé autour de la puce et de la plaque de protection, présentant un bourrelet annulaire 15 (20), en saillie vers l'avant par rapport à la face avant de la plaquette de protection (12) et situé dans une zone annulaire incluant le bord périphérique de la plaque de protection (12), et formant une rainure périphérique (24) en retrait par rapport à ce bourrelet annulaire en saillie (20), 20 et un second anneau d'encapsulation (25) qui remplit la rainure périphérique (24) du premier anneau d'encapsulation.
  6. 6. Dispositif selon la revendication 5, dans lequel le bourrelet annulaire en saillie (20) s'étend sur une zone périphérique de la face avant de la plaquette de protection (12). 25
  7. 7. Dispositif selon l'une des revendications 5 et 6, dans lequel le second anneau d'encapsulation (25) présente une face avant située substantiellement dans le plan du sommet (27) dudit bourrelet annulaire en saillie (20).
  8. 8. Dispositif selon l'une quelconque des revendications 5 à 7, 30 comprenant un moyen (13) de montage de la plaque de protection à distance au-dessus de la puce et d'obturation d'un espace libre (17) aménagé entre la plaque de protection et la puce.
  9. 9. Dispositif selon l'une quelconque des revendications 5 à 8, dans lequel la puce comprend un capteur (7) s'étendant en regard 3029687 12 d'une région centrale de la plaquette de protection non recouverte par ledit bourrelet annulaire en saillie.
  10. 10. Dispositif selon la revendication 9, dans lequel ledit capteur (7) est un capteur optique et ladite plaque de protection (12) 5 est transparente.
FR1462110A 2014-12-09 2014-12-09 Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation Pending FR3029687A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1462110A FR3029687A1 (fr) 2014-12-09 2014-12-09 Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
US14/834,923 US9472692B2 (en) 2014-12-09 2015-08-25 Process of fabrication of electronic devices and electronic device with a double encapsulation ring
CN201510599738.9A CN105679717B (zh) 2014-12-09 2015-09-18 制造电子器件的方法以及具有双密封环的电子器件
CN201520727622.4U CN205016507U (zh) 2014-12-09 2015-09-18 电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1462110A FR3029687A1 (fr) 2014-12-09 2014-12-09 Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation

Publications (1)

Publication Number Publication Date
FR3029687A1 true FR3029687A1 (fr) 2016-06-10

Family

ID=53039505

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1462110A Pending FR3029687A1 (fr) 2014-12-09 2014-12-09 Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation

Country Status (3)

Country Link
US (1) US9472692B2 (fr)
CN (2) CN205016507U (fr)
FR (1) FR3029687A1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3029687A1 (fr) * 2014-12-09 2016-06-10 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
WO2017014072A1 (fr) * 2015-07-23 2017-01-26 ソニー株式会社 Appareil à semi-conducteur, son procédé de fabrication et dispositif électronique
KR102152516B1 (ko) * 2016-03-28 2020-09-04 닝보 써니 오포테크 코., 엘티디. 카메라 모듈과 성형 감광성 어셈블리 및 그 제조 방법, 및 전자 장치
CN107403862B (zh) * 2016-05-20 2020-02-11 厦门市三安光电科技有限公司 发光二极管封装结构的制作方法
FR3061629A1 (fr) * 2017-01-03 2018-07-06 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
FR3061628A1 (fr) 2017-01-03 2018-07-06 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication d'un capot d'encapsulation pour boitier electronique et boitier electronique comprenant un capot
FR3061630B1 (fr) 2017-01-03 2021-07-09 St Microelectronics Grenoble 2 Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
JP2018144325A (ja) * 2017-03-03 2018-09-20 キヤノン株式会社 樹脂層表面の押圧方法
CN108695165A (zh) * 2017-04-07 2018-10-23 宁波舜宇光电信息有限公司 基于模制工艺的半导体封装方法和半导体装置
WO2018184572A1 (fr) 2017-04-07 2018-10-11 宁波舜宇光电信息有限公司 Procédé d'encapsulation de semi-conducteur à base de technique de moulage et dispositif à semi-conducteur
CN110945668B (zh) * 2017-07-25 2023-09-22 ams传感器新加坡私人有限公司 用于在光电子模块上制造均匀的材料的层的晶片级方法
FR3075466B1 (fr) * 2017-12-15 2020-05-29 Stmicroelectronics (Grenoble 2) Sas Couvercle de boitier de circuit electronique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222384A (ja) * 1985-03-27 1986-10-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6483030B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Snap lid image sensor package
US20110024861A1 (en) * 2009-07-29 2011-02-03 Kingpak Technology Inc. Manufacturing method for molding image sensor package structure and image sensor package structure thereof
KR101467699B1 (ko) * 2013-07-08 2014-12-01 킹팍 테크놀로지 인코포레이티드 이미지 센서의 2단 패키징 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI437700B (zh) * 2010-05-31 2014-05-11 Kingpak Tech Inc 晶圓級影像感測器構裝結構之製造方法
FR2977076A1 (fr) * 2011-06-21 2012-12-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
FR3029687A1 (fr) * 2014-12-09 2016-06-10 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222384A (ja) * 1985-03-27 1986-10-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6483030B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Snap lid image sensor package
US20110024861A1 (en) * 2009-07-29 2011-02-03 Kingpak Technology Inc. Manufacturing method for molding image sensor package structure and image sensor package structure thereof
KR101467699B1 (ko) * 2013-07-08 2014-12-01 킹팍 테크놀로지 인코포레이티드 이미지 센서의 2단 패키징 방법
US20150011038A1 (en) * 2013-07-08 2015-01-08 Kingpak Technology Inc. Two-stage packaging method of image sensors

Also Published As

Publication number Publication date
US20160163884A1 (en) 2016-06-09
CN105679717A (zh) 2016-06-15
CN205016507U (zh) 2016-02-03
US9472692B2 (en) 2016-10-18
CN105679717B (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
FR3029687A1 (fr) Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
FR2973573A1 (fr) Boitier semi-conducteur comprenant un dispositif semi-conducteur optique
FR3053526A1 (fr) Procede de fabrication collective de dispositifs electroniques et dispositif electronique
FR2988519A1 (fr) Boitier electronique optique
US10833208B2 (en) Method for manufacturing a cover for an electronic package and electronic package comprising a cover
US20120001311A1 (en) Package for semiconductor device, and method of manufacturing the same and semiconductor device
CN109273474B (zh) 一种感光芯片封装结构及其封装方法
FR2977714A1 (fr) Boitier electronique optique
FR3073356A1 (fr) Capot d'encapsulation pour boitier electronique et procede de fabrication
CN105633029A (zh) 用于制造电子器件的方法以及包括堆叠的电子器件
FR3069406A1 (fr) Boitier electronique et procede de fabrication
EP2896067A1 (fr) Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication
US10651354B2 (en) Optoelectronic package with a low water vapor transmission rate (WVTR) and method for fabricating the same
EP1263042B1 (fr) Boîtier semi-conducteur à grille évidée et grille évidée
FR2977076A1 (fr) Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
FR2943849A1 (fr) Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
FR3100379A1 (fr) Dispositif électronique comprenant des composants électroniques optiques et procédé de fabrication
FR3073980A1 (fr) Capot d'encapsulation pour boitier electronique et procede de fabrication
FR3098646A1 (fr) Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
FR2960095A1 (fr) Procede de fabrication des dispositifs semi-conducteurs et dispositif semi-conducteur comprenant une puce a vias traversants
CN102237388A (zh) 制造固态图像传感装置的方法及固态图像传感装置
FR3079068A1 (fr) Dispositifs electroniques et procedes de fabrication
FR3100380A1 (fr) Dispositif électronique comprenant des composants électroniques optiques et procédé de fabrication
TWI634648B (zh) 光感測器的製造方法
CN208861985U (zh) 一种感光芯片封装结构

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160610