CN112243317B - 线路板结构及其制造方法 - Google Patents
线路板结构及其制造方法 Download PDFInfo
- Publication number
- CN112243317B CN112243317B CN201910651473.0A CN201910651473A CN112243317B CN 112243317 B CN112243317 B CN 112243317B CN 201910651473 A CN201910651473 A CN 201910651473A CN 112243317 B CN112243317 B CN 112243317B
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- conductive bump
- circuit board
- board structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明是一种线路板结构及其制造方法。该线路板结构包含:线路层结构、电子元件、和定位件。线路层结构包含多个介电层和在所述介电层中的线路。电子元件设置在线路层结构之内,电子元件包含晶片和导电凸块,晶片具有相对配置的第一表面和第二表面,晶片的第一表面接触多个介电层中的一介电层,导电凸块在晶片的第二表面上且电性连接晶片。定位件在线路层结构之内且抵靠导电凸块。在此亦提供一种制造线路板结构的方法。本发明的技术方案能够提升置放电子元件的准确度。
Description
技术领域
本揭示内容是关于具有电子元件的线路板结构,特别是内埋电子元件的线路板结构。
背景技术
在现有习知内埋式电子元件的线路板的制造技术中,将电子元件置放于基板时,置件的精准度会受到置件装置的影响,每个电子元件会有随机偏移。
请参阅图1A及图1B,分别绘示现有习知制造的线路板结构的截面图和仰视图。如图1A所示,置件装置10在置放晶片12于基板14时,发生偏移。图1B显示晶片12与基板14的晶片置放区16的对位偏差。
电子元件偏移在载板中所预定的位置,会导致后续制造过程形成的导孔或线路层无法精确的加工。因此,电子元件的置件偏移为目前极欲解决的课题。
发明内容
本发明的目的在于,克服现有的线路板结构存在的缺陷,即电子元件偏移在载板中所预定的位置,会导致后续制造过程形成的导孔或线路层无法精确的加工,而提供一种新的线路板结构及其制造方法,所要解决的技术问题是改变电子元件的置件偏移,使得更加适于实用。
本揭示内容的一些实施方式提供了一种线路板结构,包含:线路层结构、电子元件、和定位件。线路层结构包含多个介电层和在介电层中的线路。电子元件设置在线路层结构之内,电子元件包含晶片和导电凸块,晶片具有相对配置的第一表面和第二表面,晶片的第一表面接触所述介电层中的一介电层,导电凸块在晶片的第二表面上。定位件在线路层结构之内且抵靠导电凸块。
在一些实施方式中,定位件具有第一部分和垂直于第一部分的第二部分。
在一些实施方式中,定位件在第一方向上和垂直于第一方向的第二方向上抵靠导电凸块。
在一些实施方式中,线路层结构更包含绝缘层和在绝缘层中的导孔,绝缘层在晶片的第二表面上方,且导孔电性连接导电凸块。
在一些实施方式中,线路板结构更包含粘着层,粘着层位于介于在晶片的第二表面和绝缘层之间,并且粘着导电凸块。
本揭示内容的一些实施方式亦提供了一种制造线路板结构的方法,包含:提供载板,载板包含离型层;在载板上方形成定位件;在载板上方设置粘着层;将电子元件的导电凸块抵靠定位件并置放电子元件在载板上方;执行线路增层制造过程;以及移除载板。
在一些实施方式中,其中电子元件包含晶片,晶片具有相对配置的第一表面和第二表面,且导电凸块位于第二表面上,其中执行线路增层制造过程包含:在晶片的第一表面之上形成多个介电层和在介电层中的线路。
在一些实施方式中,更包含在晶片的第二表面和导电凸块上方形成外层,外层包含:绝缘层、导孔、和图案化线路层。导孔在绝缘层之内且电性连接导电凸块。图案化线路层在绝缘层之上且电性连接导孔。
在一些实施方式中,其中将电子元件的导电凸块抵靠定位件并置放电子元件在载板上方包含:将该导电凸块抵靠定位件第一部分;以及将导电凸块抵靠定位件的垂直于第一部分的第二部分。
在一些实施方式中,其中在载板上方设置粘着层包含将粘着层覆盖定位件。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明至少具有以下优点效果:本发明借由以定位件引导电子元件的导电凸块至基板的预定位置,提升了置放电子元件的准确度。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
由以下的详细描述,并与所附图式一起阅读,会最佳地理解本揭示内容的各方面。值得注意的是,根据产业界的标准惯例,各个特征并未按比例绘制。事实上,为了讨论上的清楚起见,各个特征的尺寸可能任意地增加或减小。
图1A绘示现有习知的线路板结构的截面图。
图1B绘示现有习知的线路板结构的仰视图。
图2为根据本揭示内容的实施方式,绘示制造线路板结构的方法的流程图。
图3A为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的截面图。
图3B为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的仰视图。
图4A为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的截面图。
图4B为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的仰视图。
图5A为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的截面图。
图5B为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的仰视图。
图6A为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的截面图。
图6B为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的仰视图。
图7A为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的截面图。
图7B为图7A的局部放大图。
图7C为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的截面图。
图7D为图7C的局部放大图。
图7E为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的截面图。
图7F为图7E的局部放大图。
图7G为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的截面图。
图7H为图7G的局部放大图。
图8至图11为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的截面图。
图12为根据本揭示内容的实施方式,绘示线路板结构的截面图。
图13为根据本揭示内容的实施方式,绘示在一制造阶段的线路板结构的仰视图。
图14为根据本揭示内容的实施方式,绘示线路板结构的仰视图。
【主要元件符号说明】
10:置件装置 12:晶片
14:基板 16:晶片置放区
20:置件装置 100:方法
102、104、106、108、110、112、114、116、118: 操作
200:载板 202:支持层
204:离型层 206:金属层
208:图案化金属层 220:粘着层
300:定位件 302:第一部分
304:第二部分 306:顶表面
310:电子元件 320:晶片
322:第一表面 324:第二表面
330:导电凸块 332:底表面
400:线路增层结构 402a:第一介电层
402b:第二介电层 402c:第三介电层
404:第一图案化线路层 406:第二图案化线路层
408:第三图案化线路层 408a:电性连接垫
410:第一导孔 412:第二导孔
414:第三导孔 420:前驱结构
430:外层 431:线路层结构
432:绝缘层 434:第四导孔
436:第五导孔 438:第四图案化线路层
438a:电性连接垫 440:第一防焊层
442:第二防焊层 500:线路板结构
510:线路层结构 512:介电层
512a:第一介电层 512b:第二介电层
512c:第三介电层 513:绝缘层
514:线路 516:导孔
518:粘着层 520:电子元件
522:晶片 522a:第一表面
522b:第二表面 524:导电凸块
530:定位件 540、542:防焊层
600:线路板结构 610:导电栓
622:晶片 624:导电凸块
630:定位件 632:第一部分
634:第二部分 700:线路板结构
702:晶片置放区 722:晶片
T208:厚度 T220:厚度
具体实施方式
之后的揭示内容提供了许多不同的实施方式或实施例,以实现所提供的主题的不同特征。以下描述组件和配置的具体实施例,以简化本揭示内容。这些当然仅是实施例,并不意图限定。例如,在随后的描述中,形成第一特征在第二特征上方或之上,可能包括第一和第二特征以直接接触形成的实施方式,且也可能包括附加的特征形成在第一和第二特征之间,因此第一和第二特征可能不是直接接触的实施方式。此外,本揭示内容可能在各个实施例中重复标示数字和/或字母。这样的重复,是为了是简化和清楚起见,并不是意指所讨论的各个实施方式之间和/或配置之间的关系。
此外,为了便于描述一个元件或特征与另一个元件或特征之间,如图式中所绘示的关系,在此可能使用空间上的相对用语,诸如「之下」、「低于」、「较低」、「高于」、和「较高」等。空间上的相对用语旨在除了图式中所绘的方向之外也涵盖装置在使用中或操作中的不同方向。设备可能有其他方向(旋转90度或其他方向),并且此处所使用的空间上的相对用语也可能相应地解释。
虽然下文中利用一系列的操作或步骤来说明在此揭露的方法,但是这些操作或步骤所示的顺序不应被解释为本揭示内容的限制。例如,某些操作或步骤可以按不同顺序进行及/或与其它步骤同时进行。此外,并非必须执行所有绘示的操作、步骤及/或特征才能实现本揭示内容的实施方式。此外,在此所述的每一个操作或步骤可以包含数个子步骤或动作。
本揭示内容的一些实施方式提供了线路板结构及其制造方法,线路板结构可应用于包含,但不限于,封装载板、或印刷电路板。
图2绘示根据本揭示内容的一些实施方式的制造线路板结构的方法100的流程图,包含操作102至操作118。应注意的是,方法100仅为示例,并不旨在用以限定本揭示内容。图3A至图11绘示了在各个制造过程阶段的线路板结构的示意图。
请参阅图2、图3A、和图3B,方法100的操作102为提供具有离型层的载板。图3A绘示载板200的截面图,图3B绘示载板200的仰视图。载板200包含支持层202、在支持层202之上的离型层204、和在离型层204之上的金属层206。离型层204配置以在后续步骤中方便将载板200与在其上形成的前驱结构相互分离,下文将更详细叙述。
支持层202可例如是环氧树脂(Epoxy)、聚酰亚胺(polyimide,PI)、聚苯二甲酸乙二酯(polyethylene terephthalate,PET)和/或双顺丁烯二酸酰亚胺/三氮阱(Bismaleimide triazine,简称BT)等的有机聚合材料所制成。离型层204可例如为将塑胶薄膜经等离子处理或涂氟处理而形成,或在薄膜材质如聚对苯二甲酸乙二酯(polyethylene terephthalate,PET)、聚乙烯(polyethylene,PE)、定向聚丙烯(orientedpolypropylene,OPP)的表层上涂硅(silicone)离型剂形成。金属层206的材料可例如为铜、铝、或其他合适的导电材料。
请参阅图2、图4A、和图4B,方法100的操作104为在载板上方形成定位件。图4A绘示在金属层206之上形成定位件300。图4B为仰视图,绘示定位件300包含第一部分302和垂直于第一部分的第二部分304。换言之,定位件300具有直角结构。在其他的实施方式中,第一部分和第二部分可能是相隔的,换言之,第一部分和第二部分没有连接在一起。
定位件300的材料可以是金属、塑胶材料、或树脂等。例如,定位件300的材料是预浸材(Pregpreg)、味之素构成膜(Ajinomoto Build-up Film,ABF)、光敏介电材料(photoimageable dielectric,PID)、或酚醛树脂、环氧树脂、聚酰亚胺树脂或聚四氟乙烯等。可利用例如:电镀、无电镀、溅镀、涂布、印刷等,或可能结合微影技术而形成定位件300。
请参阅图2、图5A、和图5B。方法100的操作106为在载板上方形成图案化金属层。图5A绘示在金属层206之上形成图案化金属层208。图5B为仰视图,绘示图案化金属层208分布在金属层206的表面上。图案化金属层208可包含导电栓及导电线路。
形成图案化金属层208可经由首先在金属层206上形成例如是干膜的光阻层(图未示),而光阻层再经由微影制造过程而图案化露出部分的金属层206。之后,再进行例如电镀的制造过程与光阻层的移除制造过程而形成图案化金属层208。
请参阅图2、图6A、和图6B。方法100的操作108为在载板上方设置粘着层。图6A和图6B绘示将粘着层220设置在金属层206之上。设置粘着层220可使用贴合、印刷或涂布等方式。粘着层220的材料可例如包含树脂或其他合适的材料。在一些实施方式中,粘着层220的材料可为热固化胶。
粘着层220配置以在后续的制造过程中粘着且固定电子元件的导电凸块。如图6A和图6B所示,在一些实施方式中,粘着层220覆盖定位件300。在一些实施方式中,粘着层220的厚度T220小于图案化金属层208的厚度T208。在一些实施方式中,粘着层220的厚度T220为不超过之后欲置放的电子元件的导电凸块的高度。
请参阅图2、和图7A至图7H。方法100的操作110为将电子元件的导电凸块抵靠定位件并且置放电子元件在载板之上。图7A、图7C、图7E、和图7G绘示示例性的电子元件的置放过程。图7B、图7D、图7F、和图7H分别为相应的局部放大图。电子元件310包含晶片320和导电凸块330。晶片320具有相对配置的第一表面322和第二表面324,导电凸块330位于晶片的第二表面324上。置件装置20可例如使用真空吸取的方式吸附晶片320的第一表面322,使导电凸块330朝向载板200的金属层206的表面。
如图7A和图7B所示,首先使电子元件310向下移动至导电凸块330位于粘着层220之内并且导电凸块330的底表面332低于定位件300的顶表面306。
接着,如图7C和图7D所示,使电子元件310往第一方向x移动至导电凸块330抵靠定位件300的第一部分302。因此,确定了导电凸块330在x方向上的位置。
接着,如图7E和图7F所示,使电子元件310往垂直于第一方向x的第二方向y移动,移动至导电凸块330抵靠定位件300的垂直于第一部分302的第二部分304(图未示)。因此,确定了导电凸块330在y方向上的位置。
接着,如图7G和图7H所示,使电子元件310再向下移动至导电凸块330接触(可能为直接地或间接地接触)载板200的金属层206。并且,粘着层220围绕着导电凸块330。换言之,粘着层220位于金属层206和晶片320之间,且填充多个导电凸块330之间的空间。
在一些实施方式中,当粘着层220为热固化胶时,之后可通过烘烤制造过程固定电子元件310的导电凸块330。
如图7A至图7H所示,在置放电子元件310时,定位件300的第一部分302在x方向抵靠导电凸块330,并且定位件300的第二部分304(标示在图4B)在y方向抵靠导电凸块330,并且将导电凸块330粘着且固定于粘着层220中。因此定位件300在置件时可以引导电子元件310精准地置放在载板200上的预定位置。
接着,请参阅图2和图8,方法100的操作112为执行线路增层制造过程,以形成前驱结构。图8绘示在晶片320的第一表面322上方执行线路增层处理。线路增层结构400可经由执行线路增层制造过程和电射钻孔技术,形成介电层,例如:第一介电层402a、第二介电层402b、第三介电层402c;图案化线路层,例如:在第二介电层402b中的第一图案化线路层404,第三介电层402c的第二图案化线路层406、在第三介电层402c之上的第三图案化线路层408;和导孔,例如在第一介电层402a中的多个第一导孔410、在第二介电层402b中的多个第二导孔412,和在第三介电层402c中的多个第三导孔414。本揭示内容并不限制线路增层处理的层数,可依需求调整。
第一、第二、和第三介电层402a、402b、和402c的材料可包含预浸材(pregpreg)、味之素构成膜(Ajinomoto Build-up Film,ABF)、光敏介电材料(photoimageabledielectric,PID)、或树脂等。举例来说,树脂可为酚醛树脂、环氧树脂、聚酰亚胺树脂或聚四氟乙烯。第一、第二、和第三图案化线路层404、406、和408的材料可例如为铜、铝、或其他合适的导电材料。第一、第二、和第三导孔410、412、和414的材料可例如为铜、铝、或其他合适的导电材料。
图8绘示了形成在载板200上的前驱结构420,前驱结构420包含图案化金属层208、粘着层220、电子元件310、定位件300、和线路增层结构400。
如图8所示,图案化金属层208电性连接线路增层结构400的线路,例如电性连接第一导孔410、第一图案化线路层404、第二导孔412、第二图案化线路层406、第三导孔414、和第三图案化线路层408。此外,在第三图案化线路层408中的部分线路可作为电性连接垫408a。
接着,请参阅图2和图9,在方法100的操作114,移除载板。由于载板200中包含离型层204,可借由掀离(lift off)或其他的剥除技术将前驱结构420与载板200分离。在分离载板200的过程中或之后,可一起移除金属层206。图9绘示载板200移除后并且将前驱结构420上下翻转后的示意图。载板200移除后,暴露图案化金属层208、粘着层220、定位件300、和导电凸块330。此外,图案化金属层208、粘着层220、定位件300、和导电凸块330这些结构的上表面大致上齐平的。
接着,请参阅图2和图10,在方法100的操作116,形成外层。首先在图案化金属层208、粘着层220、定位件300、和导电凸块330之上形成绝缘层432。之后可利用例如电射钻孔或微影技术,在绝缘层432中形成多个导孔开口,导孔开口暴露图案化金属层208和导电凸块330的部分表面。之后,在绝缘层432上形成例如是干膜的光阻层(图未示),而光阻层再经由微影制造过程而图案化露出部分的绝缘层432和导孔开口。之后,再进行例如电镀的沉积制造过程与光阻层的移除制造过程而形成第四导孔434、第五导孔436、和第四图案化线路层438。
图10绘示外层430形成在图案化金属层208、粘着层220、定位件300、和导电凸块330之上。外层430包含绝缘层432、第四导孔434、第五导孔436、和第四图案化线路层438。绝缘层432覆盖图案化金属层208、粘着层220、定位件300、和导电凸块330。第四导孔434在绝缘层432之内且电性连接图案化金属层208。第五导孔436在绝缘层432之内且电性连接导电凸块330。第四图案化线路层438在绝缘层432之上且电性连接第四导孔434和第五导孔436。此外,在第四图案化线路层438中的部分线路可作为电性连接垫438a。
绝缘层432的材料可包含预浸材(pregpreg)、味之素构成膜(Ajinomoto Build-upFilm,ABF)、光敏介电材料(photoimageabledielectric,PID)、或树脂等。举例来说,树脂可为酚醛树脂、环氧树脂、聚酰亚胺树脂或聚四氟乙烯。第四导孔434和第五导孔436的材料可例如为铜、铝、或其他合适的导电材料。第四图案化线路层438的材料可例如为铜、铝或其他合适的导电材料。
如图10所示,外层430、图案化金属层208和线路增层结构400可以合称为线路层结构431。
接着,请参阅图2和图11,方法100的操作118为形成防焊层。如图11所示,第一防焊层440形成在线路增层结构400的外侧上,并且具有开口,开口暴露第三图案化线路层408中的电性连接垫408a。第二防焊层442形成在外层430的外侧,并且具有开口,开口暴露第四图案化线路层438的电性连接垫438a。第一防焊层440和第二防焊层442的材料可例如绿漆或其他合适的材料。可经由涂布或印刷等方式形成第一防焊层440和第二防焊层442。
本揭示内容的一些实施方式亦提供了一种线路板结构,请参看图12,线路板结构500包含线路层结构510、电子元件520、和定位件530。线路层结构510包含多个介电层512(例如第一、第二、第三介电层512a、512b、和512c)和在介电层512中的线路514;线路层结构还包含绝缘层513,位于介电层512的上方。电子元件520设置在线路层结构510中,介于第一介电层512a和绝缘层513之间;电子元件520包含晶片522和导电凸块524,晶片522具有相对配置的第一表面522a和第二表面522b,导电凸块524在晶片522第二表面522b上。定位件530在线路层结构510之内且抵靠导电凸块524。
如图12所示,线路层结构更包含导孔516,导孔516在介电层512之内且电性连接导电凸块524。
如图12所示,线路板结构更包含粘着层518,位于介于晶片522的第二表面522b和第一介电层512a之间,并且粘着导电凸块524。
此外,线路层结构510的外侧的相对两侧分别设置防焊层540和542,以保护线路层结构510。
如图12所示,本揭示内容的一方面提供了一种内埋电子元件的线路板结构500,包含线路层结构510、电子元件520、和定位件530。线路层结构510包含多个介电层512和在介电层中的线路514。电子元件520设置在线路层结构510之内,电子元件520包含晶片522和导电凸块524,晶片522具有相对配置的第一表面522a和第二表面522b,晶片522的第一表面522a接触所述介电层512中的一介电层512a,导电凸块524在晶片522的第二表面522b上。定位件530在线路层结构510之内且抵靠导电凸块524。
图13为根据一些实施方式的线路板结构600在制造阶段的仰视图。图13绘示导电凸块624、晶片622、和定位件630的相对位置关系。此外,多个导电栓610分布在线路板结构600中。定位件630的第一部分632和第二部分634呈直角,并且导电凸块624在第一方向x上抵靠定位件的第一部分632,导电凸块624在垂直于第一方向x的第二方向y上抵靠定位件的第二部分634。须注意的是,图13绘示的线路板结构仅为示例,在其他的实施方式中,定位件630可能无法由仰视图看到,或者定位件630可设置于相对于晶片622的其他位置。实际上,定位件630可设置在抵靠电子元件的任何导电凸块624的位置处,优选为抵靠位于接近晶片622的矩形形状的隅角处的导电凸块624。
图14为根据一些实施方式的线路板结构700的仰视图,显示晶片722准确地位于线路板结构700中的晶片置放区702中。
本揭示内容提供了内埋电子元件的线路板结构及其制造方法,借由以定位件引导电子元件的导电凸块至基板的预定位置,提升了置放电子元件的准确度。
以上概述了数个实施方式,以便本领域技术人员可以较佳地理解本揭示内容的各方面。本领域的技术人员应理解,他们可能容易地使用本揭示内容,作为其他制造过程和结构的设计和修改的基础,以实现与在此介绍的实施方式的相同的目的,或是达到相同的优点。本领域技术人员亦应理解,与这些均等的建构不脱离本揭示内容的精神和范围,并且他们可能在不脱离本揭示内容的精神和范围的情况下,进行各种改变、替换、和变更。
Claims (8)
1.一种线路板结构,其特征在于,包含:
线路层结构,包含:
多个介电层和在所述介电层中的线路;
绝缘层,在所述多个介电层上方;和
导孔,在该绝缘层中;
电子元件,设置在该线路层结构之内,该电子元件包含晶片和导电凸块,该晶片具有相对配置的第一表面和第二表面,该晶片的该第一表面接触所述介电层中的一介电层,该导电凸块在该晶片的第二表面上且电性连接该晶片,该绝缘层和该导孔在该晶片的该第二表面上方,并且该导孔电性连接该导电凸块;
定位件,在该线路层结构之内,其中该定位件设置在该晶片的该第二表面上方且抵靠该导电凸块;以及
粘着层,位于介于该晶片的该第二表面和该绝缘层之间,该粘着层粘着该导电凸块,并且该粘着层的厚度大于该定位件的厚度。
2.根据权利要求1所述的线路板结构,其特征在于,其中该定位件具有第一部分和垂直于该第一部分的第二部分。
3.根据权利要求1所述的线路板结构,其特征在于,其中该定位件在第一方向上和垂直于该第一方向的第二方向上抵靠该导电凸块。
4.一种制造线路板结构的方法,其特征在于,包含:
提供载板,该载板包含离型层;
在该载板上方形成定位件;
在该载板上方设置粘着层;
将电子元件的导电凸块抵靠该定位件并置放该电子元件在该载板上方,其中该电子元件包含晶片,该晶片具有相对配置的第一表面和第二表面,且该导电凸块位于该第二表面上,并且该导电凸块在低于该第二表面处抵靠该定位件;
执行线路增层制造过程;
在该晶片的该第二表面上方、该导电凸块上方、和该定位件上方形成外层,该外层包含:
绝缘层;和
导孔,在该绝缘层之内且电性连接该导电凸块;以及
移除该载板。
5.根据权利要求4所述的制造线路板结构的方法,其特征在于,其中所述执行线路增层制造过程包含:
在该晶片的该第一表面之上形成多个介电层和在所述介电层中的线路。
6.根据权利要求5所述的制造线路板结构的方法,其特征在于,该外层还包含:
图案化线路层,在该绝缘层之上且电性连接该导孔。
7.根据权利要求4所述的制造线路板结构的方法,其特征在于,其中将该电子元件的该导电凸块抵靠该定位件并置放该电子元件在该载板上方包含:
将该导电凸块抵靠该定位件的第一部分;以及
将该导电凸块抵靠该定位件的垂直于该第一部分的第二部分。
8.根据权利要求4所述的制造线路板结构的方法,其特征在于,其中在该载板上方设置该粘着层包含:
将该粘着层覆盖该定位件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910651473.0A CN112243317B (zh) | 2019-07-18 | 2019-07-18 | 线路板结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910651473.0A CN112243317B (zh) | 2019-07-18 | 2019-07-18 | 线路板结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112243317A CN112243317A (zh) | 2021-01-19 |
CN112243317B true CN112243317B (zh) | 2022-01-18 |
Family
ID=74168394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910651473.0A Active CN112243317B (zh) | 2019-07-18 | 2019-07-18 | 线路板结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112243317B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895572A (zh) * | 2015-02-16 | 2016-08-24 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
CN106898557A (zh) * | 2017-03-03 | 2017-06-27 | 中芯长电半导体(江阴)有限公司 | 集成有供电传输系统的封装件的封装方法 |
JP2017139463A (ja) * | 2016-02-05 | 2017-08-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板及びこれを含むパッケージ基板 |
FR3061629A1 (fr) * | 2017-01-03 | 2018-07-06 | Stmicroelectronics (Grenoble 2) Sas | Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160234941A1 (en) * | 2015-02-10 | 2016-08-11 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board, semiconductor package and method of manufacturing the same |
-
2019
- 2019-07-18 CN CN201910651473.0A patent/CN112243317B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895572A (zh) * | 2015-02-16 | 2016-08-24 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
JP2017139463A (ja) * | 2016-02-05 | 2017-08-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板及びこれを含むパッケージ基板 |
FR3061629A1 (fr) * | 2017-01-03 | 2018-07-06 | Stmicroelectronics (Grenoble 2) Sas | Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot |
CN106898557A (zh) * | 2017-03-03 | 2017-06-27 | 中芯长电半导体(江阴)有限公司 | 集成有供电传输系统的封装件的封装方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112243317A (zh) | 2021-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9570367B2 (en) | Ultra fine pitch PoP coreless package | |
KR100792352B1 (ko) | 패키지 온 패키지의 바텀기판 및 그 제조방법 | |
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
TWI454199B (zh) | 印刷電路板之製造方法 | |
US7382057B2 (en) | Surface structure of flip chip substrate | |
US8334174B2 (en) | Chip scale package and fabrication method thereof | |
US9824977B2 (en) | Semiconductor packages and methods of forming the same | |
KR20050077270A (ko) | 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법 | |
JP2010219121A (ja) | 半導体装置及び電子装置 | |
TW201515164A (zh) | 於層狀基版上具有嵌埋墊的積體電路封裝系統及其製造方法 | |
TWI630665B (zh) | 製作晶片封裝結構之方法 | |
US6808643B2 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
US10199366B2 (en) | Methods of manufacturing semiconductor packages | |
CN112243317B (zh) | 线路板结构及其制造方法 | |
KR20120120789A (ko) | 인쇄회로기판의 제조방법 | |
TWI711346B (zh) | 線路板結構及其製造方法 | |
KR101501902B1 (ko) | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 | |
KR20120031727A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
CN112399698B (zh) | 线路载板及其制造方法 | |
JP2002217248A (ja) | パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法 | |
US20230207435A1 (en) | Multilevel package substrate with stair shaped substrate traces | |
US20240237232A1 (en) | Circuit board and manufacturing method thereof, and light emitting module | |
KR101043475B1 (ko) | 다층 세라믹 기판용 지그 및 이를 이용한 다층 세라믹 기판의 제조 방법 | |
CN117855061A (zh) | 半导体封装结构及封装方法 | |
KR20110124565A (ko) | 매립형 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |