JP2018182196A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018182196A
JP2018182196A JP2017083043A JP2017083043A JP2018182196A JP 2018182196 A JP2018182196 A JP 2018182196A JP 2017083043 A JP2017083043 A JP 2017083043A JP 2017083043 A JP2017083043 A JP 2017083043A JP 2018182196 A JP2018182196 A JP 2018182196A
Authority
JP
Japan
Prior art keywords
bonding pad
convex portion
bonding
semiconductor device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017083043A
Other languages
English (en)
Other versions
JP6891612B2 (ja
Inventor
直矢 武
Naoya Take
直矢 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017083043A priority Critical patent/JP6891612B2/ja
Priority to US15/947,933 priority patent/US10332852B2/en
Publication of JP2018182196A publication Critical patent/JP2018182196A/ja
Application granted granted Critical
Publication of JP6891612B2 publication Critical patent/JP6891612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02175—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 ボンディングパッド間の短絡を抑制するとともに、ワイヤのボンディングの制御を簡易とする技術を提供する。【解決手段】 半導体装置は、半導体基板と、前記半導体基板の上面に設けられており、アルミニウムを含有する金属によって構成されている第１ボンディングパッドと、前記半導体基板の前記上面に設けられている第２ボンディングパッドと、前記第１ボンディングパッドの上面から突出する第１凸部、を有している。前記第１凸部が、前記第１ボンディングパッドの前記上面のうちの、前記第１ボンディングパッドの前記第２ボンディングパッドに対向する外周縁に隣接する位置のみに設けられている。【選択図】図３

Description

本明細書に開示の技術は、半導体装置に関する。
半導体装置のボンディングパッドとして、アルミニウムを含有する金属によって構成されているボンディングパッドが知られている。ボンディングパッドに対してワイヤをボンディングする場合、ボンディングの際にボンディングパッドに加わる応力によって、ボンディングパッドが変形する。その結果、ボンディングパッドを構成する金属が、ワイヤとの接合部からその周囲に排出される。この現象は、アルミスプラッシュと呼ばれる。アルミスプラッシュが他のボンディングパッドの近くへ達すると、ボンディングパッド間の絶縁距離が短くなり、短絡のおそれが生じる。
特許文献１には、表面に凸部を有するボンディングパッドが開示されている。凸部は、ワイヤがボンディングされる領域の周囲に配置されている。凸部は、ボンディングパッドの外周縁に沿って設けられている。ボンディングパッドに対してワイヤをボンディングすると、凸部によって、アルミスプラッシュがボンディングパッドの外側に広がることが抑制される。したがって、アルミスプラッシュと他のボンディングパッドとの短絡が抑制される。
特開２０１２−１０９４１９号公報
特許文献１の半導体装置では、ワイヤのボンディング位置がずれると、ワイヤが凸部に接触する場合がある。ワイヤが凸部に接触すると、ボンディング強度が安定しない場合がある。このため、凸部に囲まれた範囲内に正確にワイヤをボンディングする必要がある。本明細書では、アルミスプラッシュによるボンディングパッド間の短絡を抑制するとともに、ワイヤのボンディングの制御を簡易とする技術を提供する。
本明細書に開示する半導体装置は、半導体基板と、前記半導体基板の上面に設けられており、アルミニウムを含有する金属によって構成されている第１ボンディングパッドと、前記半導体基板の前記上面に設けられている第２ボンディングパッドと、前記第１ボンディングパッドの上面から突出する第１凸部、を有し、前記第１凸部が、前記第１ボンディングパッドの前記上面のうちの、前記第１ボンディングパッドの前記第２ボンディングパッドに対向する外周縁に隣接する位置のみに設けられている。
上記の半導体装置では、第１ボンディングパッドに対してワイヤをボンディングした際にアルミスプラッシュが生じた場合であっても、第１凸部によってアルミスプラッシュが第２ボンディングパッド側へ伸展することが防止される。したがって、アルミスプラッシュが第２ボンディングパッドに達することが抑制される。このように、ワイヤをボンディングした際にアルミスプラッシュが生じた場合であっても、第１ボンディングパッドと第２ボンディングパッドとが短絡することを好適に抑制することができる。また、第１凸部は、第１ボンディングパッドの上面のうちの、第１ボンディングパッドの第２ボンディングパッドに対向する外周縁に隣接する位置のみに設けられている。したがって、第１ボンディングパッドの上面のうち、第１凸部が設けられている範囲以外の範囲をボンディングエリアとして利用することができる。このため、第１ボンディングパッドに対するワイヤのボンディング位置にそれほど高い精度が要求されない。すなわち、第１ボンディングパッドに対するワイヤのボンディングの制御を簡易とすることができる。
半導体装置１０の平面図。 図１のＩＩ−ＩＩ線におけるワイヤボンディング前の状態を示す断面図。 第１ボンディングパッド１６と第２ボンディングパッド１７の拡大平面図。 図１のＩＩ−ＩＩ線におけるワイヤボンディング後の状態を示す断面図。 変形例の半導体装置の平面図。
図１は、半導体装置１０の上面を示している。半導体装置１０は、半導体基板１２を有している。半導体基板１２は、Ｓｉ（ケイ素）を主成分とする半導体により構成されている。なお、半導体基板１２は、ＳｉＣ（炭化ケイ素）またはＧａＮ（窒化ガリウム）等を主成分とするワイドバンドギャップ半導体により構成されていてもよい。半導体基板１２の上面には、主電極１４と、複数の信号用ボンディングパッド２２が設けられている。各信号用ボンディングパッド２２は、平面視において矩形状である。各信号用ボンディングパッド２２のサイズは、各主電極１４のサイズよりも小さい。主電極１４は、はんだによって図示しない配線部材に接続されている。半導体基板１２の側方に、複数のリード線１５が配置されている。各信号用ボンディングパッド２２は、銅を含有する金属によって構成されているワイヤ２０（以下、銅ワイヤ２０という。）によって、対応するリード線１５に接続されている。また、図示していないが、半導体基板１２の下面には、下部電極が設けられている。下部電極は、はんだによって図示しない配線部材に接続されている。以下では、図１に示すように、半導体基板１２の上面に沿う一方向をｘ方向といい、半導体基板１２の上面に沿う方向であってｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。
各信号用ボンディングパッド２２は、例えば、Ａｌ（アルミニウム）またはＡｌＳｉ（アルミニウムシリコン）等の、アルミニウムを含有する金属によって構成されている。各信号用ボンディングパッド２２は、ｙ方向に間隔を空けて配列されている。本実施形態では、５個の信号用ボンディングパッド２２がｙ方向に間隔を空けて配列されている。信号用ボンディングパッド２２には、例えば、半導体基板１２の温度を示す電圧を出力するもの、半導体基板１２を流れる電流値を示す電圧を出力するもの、半導体基板１２のゲートパッドとなるもの等がある。
図２は、図１のＩＩ−ＩＩ線における半導体装置１０の断面を示している。なお、図２は、銅ワイヤ２０がボンディングされる前の状態を示している。図２では、複数の信号用ボンディングパッド２２のうちの２つの信号用ボンディングパッドを示している。以下では、図２において左側の信号用ボンディングパッド２２を第１ボンディングパッド１６といい、右側の信号用ボンディングパッド２２を第２ボンディングパッド１７という。
第１ボンディングパッド１６と第２ボンディングパッド１７は、半導体基板１２の上面に設けられている。半導体基板１２の上面のうち、第１ボンディングパッド１６と第２ボンディングパッド１７が設けられていない範囲には、絶縁膜２４が設けられている。
第１ボンディングパッド１６と第２ボンディングパッド１７が配置されている範囲において、半導体基板１２の上面は平坦である。また、第１ボンディングパッド１６の上面と第２ボンディングパッド１７の上面は、いずれも平坦である。第１ボンディングパッド１６の上面の位置と第２ボンディングパッド１７の上面の位置は、絶縁膜２４の上面の位置と略一致している。第１ボンディングパッド１６の上面には、第１ボンディングパッド１６の上面から突出する第１凸部３６が設けられている。第１凸部３６は、例えば、Ｎｉ（ニッケル）によって構成されている。第１凸部３６のビッカース硬度は、第１ボンディングパッド１６のビッカース硬度よりも高い。第１凸部３６は、第１ボンディングパッド１６の上面のうちの、第１ボンディングパッド１６の第２ボンディングパッド１７に対向する外周縁に隣接する位置に設けられている。本実施形態では、図３に示すように、第１ボンディングパッド１６の第２ボンディングパッド１７に対向する辺である辺１６ａに隣接する位置のみに第１凸部３６が設けられている。第１凸部３６は、例えば、直方体形状である。第１ボンディングパッド１６の第２ボンディングパッド１７に対向していない辺である辺１６ｂ、１６ｃ、１６ｄに隣接する位置には、第１ボンディングパッド１６の上面から突出する凸部が設けられていない。すなわち、第１凸部３６が設けられていない範囲では、第１ボンディングパッド１６の上面が露出している。
図２に示すように、第１凸部３６の高さＨ１は、第１ボンディングパッド１６の厚みＨ２の１／２以上となるように形成されている。なお、本明細書において、凸部の高さとは、ｚ方向に測定したときのボンディングパッドの上面と凸部の上面との間の距離を意味する。また、ボンディングパッドの厚みとは、ｚ方向に測定したときのボンディングパッドの下面と上面の間の距離を意味する。
第２ボンディングパッド１７の上面には、第２ボンディングパッド１７の上面から突出する第２凸部３７が設けられている。第２凸部３７は、例えば、Ｎｉによって構成されている。第２凸部３７のビッカース硬度は、第２ボンディングパッド１７のビッカース硬度よりも高い。第２凸部３７は、第２ボンディングパッド１７の上面うちの、第２ボンディングパッド１７の第１ボンディングパッド１６に対向する外周縁に隣接する位置に設けられている。本実施形態では、図３に示すように、第２ボンディングパッド１７の第１ボンディングパッド１６に対向する辺である辺１７ａに隣接する位置に第２凸部３７が設けられている。第２凸部３７は、第２ボンディングパッド１７の第１ボンディングパッド１６とは反対側に位置するボンディングパッド（図１において中央に位置する信号用ボンディングパッド２２）に対向する辺である辺１７ｃに隣接する位置にも設けられている。第２凸部３７は、例えば、直方体形状である。第２ボンディングパッド１７の辺１７ｂ、１７ｄに隣接する位置には、第２ボンディングパッド１７の上面から突出する凸部が設けられていない。すなわち、第２凸部３７が設けられていない範囲では、第２ボンディングパッド１７の上面が露出している。また、図２に示すように、第２凸部３７の高さＨ３は、第２ボンディングパッド１７の厚みＨ４の１／２以上となるように形成されている。
図４は、第１ボンディングパッド１６と第２ボンディングパッド１７それぞれに銅ワイヤ２０がボンディングされた状態を示す図である。なお、銅ワイヤ２０をボンディングするときには、図示しないキャピラリが半導体基板１２の上面に対して略垂直方向に移動することで、銅ワイヤ２０の先端（ボール部）に対して前記垂直方向に荷重が加えられる。第１ボンディングパッド１６に銅ワイヤ２０をボンディングすると、ボンディング位置に存在する金属（第１ボンディングパッド１６を構成する金属）が銅ワイヤ２０によって押し出されることによって、図４に示すように、アルミスプラッシュ１８が生じる。同様に、第２ボンディングパッド１７に銅ワイヤをボンディングすると、アルミスプラッシュ１９が生じる。
上記の半導体装置１０では、第１ボンディングパッド１６に対してワイヤをボンディングした際にアルミスプラッシュ１８が生じた場合であっても、第１凸部３６によってアルミスプラッシュ１８が第２ボンディングパッド１７側へ伸展することが防止される。したがって、アルミスプラッシュ１８が第２ボンディングパッド１７に達することが抑制される。同様に、第２ボンディングパッド１７に対してワイヤをボンディングした際にアルミスプラッシュ１９が生じた場合であっても、第２凸部３７によってアルミスプラッシュ１９が第１ボンディングパッド１６側へ伸展することが防止される。したがって、アルミスプラッシュ１９が第１ボンディングパッド１６に達することが抑制される。このように、ワイヤをボンディングした際にアルミスプラッシュが生じた場合であっても、第１ボンディングパッド１６と第２ボンディングパッド１７とが短絡することを好適に抑制することができる。
また、第１凸部３６は、第１ボンディングパッド１６の上面のうちの、辺１６ａに隣接する位置のみに設けられている。したがって、第１ボンディングパッド１６の上面のうち、第１凸部３６が設けられている範囲以外の範囲をボンディングエリアとして利用することができる。このため、第１ボンディングパッド１６に対するワイヤのボンディング位置にそれほど高い精度が要求されない。すなわち、第１ボンディングパッド１６に対するワイヤのボンディングの制御を簡易とすることができる。また、第２凸部３７は、第２ボンディングパッド１７の上面うちの、辺１７ａ、１７ｃに隣接する位置のみに設けられている。したがって、第２ボンディングパッド１７の上面のうち、第２凸部３７が設けられていない範囲をボンディングエリアとして利用することができる。このため、第２ボンディングパッド１７に対するワイヤのボンディング位置にそれほど高い精度が要求されない。すなわち、第２ボンディングパッド１７に対するワイヤのボンディングの制御を簡易とすることができる。
第１凸部３６の高さＨ１は、第１ボンディングパッド１６の厚みＨ２の１／２以上となるように形成されている。このため、第１ボンディングパッド１６に生じるアルミスプラッシュ１８と第２ボンディングパッド１７の間の絶縁距離を好適に稼ぐことができる。また、第２凸部３７の高さＨ３は、第２ボンディングパッド１７の厚みＨ４の１／２以上となるように形成されている。このため、第２ボンディングパッド１７に生じるアルミスプラッシュ１９と第１ボンディングパッド１６の間の絶縁距離を好適に稼ぐことができる。
第１凸部３６は、第１ボンディングパッド１６よりもビッカース硬度が高い金属であるＮｉによって構成されている。このため、半導体装置１０の電気特性検査用のプローブエリアとして第１凸部３６を利用することができる。また、第２凸部３７についても、第２ボンディングパッド１７よりもビッカース硬度が高い金属であるＮｉによって構成されているため、第１凸部３６と同様の効果を奏することができる。
上述した実施例では、第２ボンディングパッド１７には、第２ボンディングパッド１７の左右に隣接する２つのボンディングパッドに対向する２つの辺１７ａ、１７ｃに隣接する位置に第２凸部３７がそれぞれ設けられていたが、１つの辺に隣接する位置にのみ第２凸部３７が設けられていてもよい。すなわち、図５に示すように、第２ボンディングパッド１７には、第３ボンディングパッド２１側の辺１７ｃに隣接する位置のみに第２凸部３７が設けられており、第１ボンディングパッド１６側の辺１７ａに隣接する位置には第２凸部３７が設けられていなくてもよい。この構成では、第２ボンディングパッド１７の辺１７ａに隣接する位置には第２凸部３７が形成されていない一方、第１ボンディングパッド１６の辺１６ａに隣接する位置には第１凸部３６が形成されている。第１ボンディングパッド１６から第２ボンディングパッド１７側へ生じるアルミスプラッシュの伸展は、第１凸部３６によって防止される。このため、第１ボンディングパッド１６と第２ボンディングパッド１７のそれぞれに生じるアルミスプラッシュ同士が近づくことによって第１ボンディングパッド１６と第２ボンディングパッド１７との間の絶縁距離が短くなることを抑制することができる。すなわち、第１ボンディングパッド１６と第２ボンディングパッド１７とが短絡することを抑制することができる。また、辺１７ａに隣接する位置には第２凸部３７が形成されていないため、当該位置をボンディングエリアとして利用することができ、第２ボンディングパッド１７に対するワイヤのボンディングの制御を簡易とすることができる。このように、隣接する信号用ボンディングパッド２２の対向する２つの辺のいずれか一方のみに凸部が設けられる構成であってもよい。
本明細書が開示する技術要素について、以下に列挙する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の構成では、第１凸部の高さは、第１ボンディングパッドの厚みの１／２以上であってもよい。
この構成によれば、第１ボンディングパッドに生じるアルミスプラッシュと第２ボンディングパッドの間の絶縁距離を好適に稼ぐことができる。
本明細書が開示する一例の構成では、第１凸部は、第１ボンディングパッドよりも高いビッカース硬度を有する金属により構成されていてもよい。
この構成によれば、第１凸部を、アルミスプラッシュの伸展を防止するための役割としてだけでなく、半導体装置の電気特性検査用のプローブエリアとして利用することができる。
本明細書が開示する一例の構成では、第２ボンディングパッドの上面から突出する第２凸部、をさらに有していてもよい。第２ボンディングパッドが、アルミニウムを含有する金属によって構成されていてもよい。第２凸部が、第２ボンディングパッドの上面のうちの、第２ボンディングパッドの第１ボンディングパッドに対向する外周縁に隣接する位置のみに設けられていてもよい。
この構成によれば、第２ボンディングパッドに生じたアルミスプラッシュが第１ボンディングパッド側へ伸展することが防止できる。第１ボンディングパッドと第２ボンディングパッドとが短絡することがさらに抑制される。
本明細書が開示する一例の構成では、第２凸部の高さは、第２ボンディングパッドの厚みの１／２以上であってもよい。
この構成によれば、第２ボンディングパッドに生じるアルミスプラッシュと第１ボンディングパッドの間の絶縁距離を稼ぐことができる。
本明細書が開示する一例の構成では、第２凸部は、第２ボンディングパッドよりも高いビッカース硬度を有する金属により構成されていてもよい。
この構成によれば、第２凸部を、アルミスプラッシュの伸展を防止するための役割としてだけでなく、半導体装置の電気特性検査用のプローブエリアとして利用することができる。
本明細書が開示する一例の構成では、第１ボンディングパッドに接続されており、銅を含有する金属によって構成されている第１ワイヤと、第２ボンディングパッドに接続されており、銅を含有する金属によって構成されている第２ワイヤ、をさらに有していてもよい。
銅を含有するワイヤは硬いので、アルミスプラッシュが生じやすい。したがって、銅を含有するワイヤに上述したボンディングパッドを用いるとより有用である。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１４：主電極
１５：リード線
１６：第１ボンディングパッド
１６ａ、１６ｂ、１６ｃ、１６ｄ：辺
１７：第２ボンディングパッド
１７ａ、１７ｂ、１７ｃ、１７ｄ：辺
２０：銅ワイヤ
２４：絶縁膜
３６：第１凸部
３７：第２凸部

Claims (7)

  1. 半導体装置であって、
    半導体基板と、
    前記半導体基板の上面に設けられており、アルミニウムを含有する金属によって構成されている第１ボンディングパッドと、
    前記半導体基板の前記上面に設けられている第２ボンディングパッドと、
    前記第１ボンディングパッドの上面から突出する第１凸部、
    を有し、
    前記第１凸部が、前記第１ボンディングパッドの前記上面のうちの、前記第１ボンディングパッドの前記第２ボンディングパッドに対向する外周縁に隣接する位置のみに設けられている、半導体装置。
  2. 前記第１凸部の高さは、前記第１ボンディングパッドの厚みの１／２以上である、請求項１に記載の半導体装置。
  3. 前記第１凸部は、前記第１ボンディングパッドよりも高いビッカース硬度を有する金属により構成されている、請求項１または２に記載の半導体装置。
  4. 前記第２ボンディングパッドの上面から突出する第２凸部、をさらに有し、
    前記第２ボンディングパッドが、アルミニウムを含有する金属によって構成されており、
    前記第２凸部が、前記第２ボンディングパッドの前記上面のうちの、前記第２ボンディングパッドの前記第１ボンディングパッドに対向する外周縁に隣接する位置のみに設けられている、請求項１〜３のいずれかに記載の半導体装置。
  5. 前記第２凸部の高さは、前記第２ボンディングパッドの厚みの１／２以上である、請求項４に記載の半導体装置。
  6. 前記第２凸部は、前記第２ボンディングパッドよりも高いビッカース硬度を有する金属により構成されている、請求項４または５に記載の半導体装置。
  7. 前記第１ボンディングパッドに接続されており、銅を含有する金属によって構成されている第１ワイヤと、
    前記第２ボンディングパッドに接続されており、銅を含有する金属によって構成されている第２ワイヤ、
    をさらに有する、請求項１〜６のいずれか一項の半導体装置。
JP2017083043A 2017-04-19 2017-04-19 半導体装置 Active JP6891612B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017083043A JP6891612B2 (ja) 2017-04-19 2017-04-19 半導体装置
US15/947,933 US10332852B2 (en) 2017-04-19 2018-04-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017083043A JP6891612B2 (ja) 2017-04-19 2017-04-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2018182196A true JP2018182196A (ja) 2018-11-15
JP6891612B2 JP6891612B2 (ja) 2021-06-18

Family

ID=63854123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017083043A Active JP6891612B2 (ja) 2017-04-19 2017-04-19 半導体装置

Country Status (2)

Country Link
US (1) US10332852B2 (ja)
JP (1) JP6891612B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205238A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法
JP2009038137A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 半導体装置およびその製造方法
JP2009176833A (ja) * 2008-01-22 2009-08-06 Panasonic Corp 半導体装置とその製造方法
JP2012009758A (ja) * 2010-06-28 2012-01-12 Shindengen Electric Mfg Co Ltd 半導体素子
JP2012109419A (ja) * 2010-11-18 2012-06-07 Panasonic Corp 半導体装置
JP2012195328A (ja) * 2011-03-15 2012-10-11 Panasonic Corp 半導体装置およびその製造方法
JP2013187373A (ja) * 2012-03-08 2013-09-19 Renesas Electronics Corp 半導体装置
US8916463B2 (en) * 2012-09-06 2014-12-23 International Business Machines Corporation Wire bond splash containment
US9111755B1 (en) * 2014-04-25 2015-08-18 Freescale Semiconductor, Inc. Bond pad and passivation layer having a gap and method for forming
JP2015149446A (ja) * 2014-02-07 2015-08-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129376A (ja) 2010-12-16 2012-07-05 Renesas Electronics Corp 半導体装置
JP6252378B2 (ja) 2014-06-27 2017-12-27 マツダ株式会社 エンジンの動弁制御装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205238A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 半導体装置、半導体ウエハ構造、及び半導体装置の製造方法
JP2009038137A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 半導体装置およびその製造方法
JP2009176833A (ja) * 2008-01-22 2009-08-06 Panasonic Corp 半導体装置とその製造方法
JP2012009758A (ja) * 2010-06-28 2012-01-12 Shindengen Electric Mfg Co Ltd 半導体素子
JP2012109419A (ja) * 2010-11-18 2012-06-07 Panasonic Corp 半導体装置
JP2012195328A (ja) * 2011-03-15 2012-10-11 Panasonic Corp 半導体装置およびその製造方法
JP2013187373A (ja) * 2012-03-08 2013-09-19 Renesas Electronics Corp 半導体装置
US8916463B2 (en) * 2012-09-06 2014-12-23 International Business Machines Corporation Wire bond splash containment
JP2015149446A (ja) * 2014-02-07 2015-08-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9111755B1 (en) * 2014-04-25 2015-08-18 Freescale Semiconductor, Inc. Bond pad and passivation layer having a gap and method for forming

Also Published As

Publication number Publication date
JP6891612B2 (ja) 2021-06-18
US10332852B2 (en) 2019-06-25
US20180308814A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
JP7441287B2 (ja) 半導体装置
JP2017050489A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US20170207179A1 (en) Semiconductor device
JP2016122802A (ja) 半導体装置
WO2019102694A1 (ja) 半導体装置
JP2015115471A (ja) 電力用半導体装置
JP6364556B1 (ja) 電子装置
JP2015005623A (ja) 半導体装置
JP6638620B2 (ja) 半導体装置
US9723718B2 (en) Electronic component mounting device and semiconductor device including the same
JP6327105B2 (ja) 半導体装置
WO2015125772A1 (ja) 電極リードおよび半導体装置
JP2018182196A (ja) 半導体装置
JP6796666B2 (ja) 半導体装置
JP7226186B2 (ja) 半導体装置
US20180308812A1 (en) Semiconductor device
US9553067B2 (en) Semiconductor device
US20180211930A1 (en) Semiconductor device and method for manufacturing the same
JP6346717B1 (ja) 電子装置及び接続体
JP2019009280A (ja) 半導体装置
WO2024128062A1 (ja) 半導体装置
JP2019021886A (ja) 半導体装置
WO2024057876A1 (ja) 半導体装置
WO2023100681A1 (ja) 半導体装置
WO2023100759A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191028

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R151 Written notification of patent or utility model registration

Ref document number: 6891612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250