JP2009038137A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009038137A JP2009038137A JP2007199690A JP2007199690A JP2009038137A JP 2009038137 A JP2009038137 A JP 2009038137A JP 2007199690 A JP2007199690 A JP 2007199690A JP 2007199690 A JP2007199690 A JP 2007199690A JP 2009038137 A JP2009038137 A JP 2009038137A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external connection
- region
- forming
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】小型化が可能で、信頼性の高い外部接続（パッド）構造をもつ半導体装置を提供する。また、低コストで製造作業性が良好な外部接続構造をもつ半導体装置を提供する。
【解決手段】所望の素子領域の形成された半導体基板１と、外部接続用端子部３の外部接続領域４の周縁を覆うように塗布形成された保護膜６とを具備した半導体装置であって、前記外部接続領域を囲むように前記保護膜の内縁を画定する画定領域５を具備している。
【選択図】図１
【解決手段】所望の素子領域の形成された半導体基板１と、外部接続用端子部３の外部接続領域４の周縁を覆うように塗布形成された保護膜６とを具備した半導体装置であって、前記外部接続領域を囲むように前記保護膜の内縁を画定する画定領域５を具備している。
【選択図】図１
Description
本発明は、半導体装置およびその製造方法にかかり、特にその保護膜の形成に関するものである。
近年、携帯電話、携帯情報端末、ＩＣカードを初めとして、電子機器関係の分野においては、小型化、薄型化への需要の増大に伴い、それらの機器に搭載される電子部品の高密度化が進んできている。例えば、トランジスタなどのディスクリート素子においては、表面にゲートパッドおよびソースパッド、裏面にドレインパッドが設けられている。通常、ボンディングワイヤなどと接続される各パッドの外部接続領域を除く領域は、半導体装置への応力からの保護や、耐湿性の向上のために、ポリイミドなどの保護膜で被覆されている。（たとえば特許文献１）
従来この保護膜の形成に際しては、フォトリソグラフィによりパターニングされ、外部接続領域となる領域に開口を形成するという方法がとられている。このようなパターニング工程においては、下地段差の影響で、ずれが生じ易く、ポリイミド膜の端部がボンディングパッドから外れる場合が生じてしまうことがあり、マージンが必要であった。また、このような段差を持つ表面に、フォトリソグラフィを行うのは位置ずれが生じ易く、高精度化には限界があった。また、フォトリソグラフィ工程には、レジスト塗布、プリベーキング、露光、ポストベーキングなど実際には多大な工数を必要とする。さらにまた半導体ウェハをチップ毎に分割するためのダイシングラインや、ボンディングパッド上にもポリイミド膜が塗布され、これをフォトリソグラフィで除去するため、材料コストの低減にも限界があった。
また特許文献１では、位置ずれによる段差の生成を防ぐために、ボンディングパッドを囲む領域にボンディングパッドと同じ高さのダミー配線を設けるという方法をとっているが、工数の増大を招く上、占有面積の増大を招くという問題がある。
本発明は、前記実情に鑑みてなされたもので、小型化が可能で、信頼性の高い外部接続（パッド）構造をもつ半導体装置を提供することを目的とする。
また、低コストで製造作業性が良好な外部接続構造をもつ半導体装置を提供することを目的とする。
また、低コストで製造作業性が良好な外部接続構造をもつ半導体装置を提供することを目的とする。
そこで本発明は、所望の素子領域の形成された半導体基板と、外部接続用端子部の外部接続領域の周縁を覆うように塗布形成された保護膜とを具備した半導体装置であって、前記外部接続領域を囲むように前記保護膜の内縁を画定する画定領域を具備している。
この構成により、保護膜の内縁を画定する画定領域を具備しているため、フォトリソグラフィを用いることなく、ポリイミドなどの保護膜を所望の領域に選択的に塗布形成することができ、低コストで、信頼性の高い外部接続構造を提供することができる。
この構成により、保護膜の内縁を画定する画定領域を具備しているため、フォトリソグラフィを用いることなく、ポリイミドなどの保護膜を所望の領域に選択的に塗布形成することができ、低コストで、信頼性の高い外部接続構造を提供することができる。
また本発明は、上記半導体装置において、前記画定領域が前記半導体基板表面に形成された溝部であるものを含む。
この構成により、保護膜形成材料は、溝部に流れ込むことで、外部接続領域に付着することなく、内縁がこの画定領域となるように保護膜形成材料が画定される。また保護膜形成材料が溝部に入り込むことで、形状が複雑化し、剥離を抑制することが可能となる。
この構成により、保護膜形成材料は、溝部に流れ込むことで、外部接続領域に付着することなく、内縁がこの画定領域となるように保護膜形成材料が画定される。また保護膜形成材料が溝部に入り込むことで、形状が複雑化し、剥離を抑制することが可能となる。
また本発明は、上記半導体装置において、前記溝部が不連続溝であるものを含む。
この構成により、溝部はミシン目状に不連続部を有するように形成しても、溝部に保護膜形成材料が流れ込むことで、良好に保護膜の形成範囲が画定される。ここで溝幅は５から１０μｍあるいはそれ以上程度とするのが望ましく、不連続部は１０から５０μｍ程度とするのが望ましい。
この構成により、溝部はミシン目状に不連続部を有するように形成しても、溝部に保護膜形成材料が流れ込むことで、良好に保護膜の形成範囲が画定される。ここで溝幅は５から１０μｍあるいはそれ以上程度とするのが望ましく、不連続部は１０から５０μｍ程度とするのが望ましい。
また本発明は、上記半導体装置において、前記溝部が、前記外部接続領域の外周全体を覆う連続溝であるものを含む。
この構成により、外部接続領域の外周全体に連続溝を形成することで、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
この構成により、外部接続領域の外周全体に連続溝を形成することで、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
また本発明は、上記半導体装置において、前記画定領域が、前記外部接続端子部の前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態を構成した領域であるものを含む。
この構成により、外部接続端子部の前記外部接続領域表面よりも、保護膜形成材料との濡れ性の良好な表面状態を形成することで、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
この構成により、外部接続端子部の前記外部接続領域表面よりも、保護膜形成材料との濡れ性の良好な表面状態を形成することで、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
また本発明は、上記半導体装置において、前記画定領域は、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗い領域であるものを含む。
この構成により、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗い領域を設けることで、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
この構成により、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗い領域を設けることで、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
また本発明は、上記半導体装置において、前記画定領域は、粗面加工領域であるものを含む。
この構成により、粗面加工領域で、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
この構成により、粗面加工領域で、より確実に保護膜が外部接続領域に入り込むのを阻止することができる。
また本発明は、上記半導体装置において、前記溝部の底面は、前記外部接続端子部の下地層で構成されたものを含む。
この構成により、溝部において外部接続端子部を構成する導電性材料を除去し、溝部の底面が下地層となるように形成することで、より深い溝を形成することができ、確実に保護膜を画定することができる。なお下地層が絶縁膜である場合には外部接続領域として機能する領域を確保するために、この溝部で外側領域との電気的接続を失わないようにするために不連続溝であることが望ましい。
この構成により、溝部において外部接続端子部を構成する導電性材料を除去し、溝部の底面が下地層となるように形成することで、より深い溝を形成することができ、確実に保護膜を画定することができる。なお下地層が絶縁膜である場合には外部接続領域として機能する領域を確保するために、この溝部で外側領域との電気的接続を失わないようにするために不連続溝であることが望ましい。
また本発明は、上記半導体装置において、前記溝部の底面は、前記外部接続端子部の一部であるものを含む。
この構成により、溝部において外部接続端子部を構成する導電性材料を一部残すように除去し、溝部の底面が外部接続端子部であるようにすることで、外側領域との電気的接続を確保することができる。この場合は外部接続領域の全周を囲むように溝部を形成してもよい。
この構成により、溝部において外部接続端子部を構成する導電性材料を一部残すように除去し、溝部の底面が外部接続端子部であるようにすることで、外側領域との電気的接続を確保することができる。この場合は外部接続領域の全周を囲むように溝部を形成してもよい。
また本発明は、上記半導体装置において、前記外部接続領域の周縁に沿って、前記外部接続端子部の下地層が凹凸を有し、前記外部接続端子部表面にその凹凸が反映されたものを含む。
この構成により、外部接続端子部自体に溝部を形成することなく、外部接続端子部の表面に溝部を形成することができる。この場合は外部接続領域の面積をより大きくとることができ、ボンディングワイヤとの接合強度が増大するとともに、接触面積を大きくとることができることから電気的接続性が良好となる。
この構成により、外部接続端子部自体に溝部を形成することなく、外部接続端子部の表面に溝部を形成することができる。この場合は外部接続領域の面積をより大きくとることができ、ボンディングワイヤとの接合強度が増大するとともに、接触面積を大きくとることができることから電気的接続性が良好となる。
また本発明は、上記半導体装置において、前記外部接続端子部はアルミニウムパッドであるものを含む。
この構成によれば、加工性が良好で、アルミニウムパッドのパターン形成に際し、パターン周縁のパターン変更を行うのみで加工性よく溝部の形成を行うことも可能である。また下地の凹凸を反映するような成膜条件を決定するのも容易である。
この構成によれば、加工性が良好で、アルミニウムパッドのパターン形成に際し、パターン周縁のパターン変更を行うのみで加工性よく溝部の形成を行うことも可能である。また下地の凹凸を反映するような成膜条件を決定するのも容易である。
また本発明は、上記半導体装置において、前記保護膜はポリイミド樹脂で構成されたものを含む。
ポリイミド樹脂は塗布法により作業性よく形成することが可能となる。
ポリイミド樹脂は塗布法により作業性よく形成することが可能となる。
また本発明は、上記半導体装置において、前記保護膜は無機膜で構成されたものを含む。
この構成によれば、ＳＯＧなどの塗布絶縁膜、あるいはゾルゲル法を用いて形成されるメゾ構造薄膜など、適用箇所の条件に応じて形成可能である。
この構成によれば、ＳＯＧなどの塗布絶縁膜、あるいはゾルゲル法を用いて形成されるメゾ構造薄膜など、適用箇所の条件に応じて形成可能である。
また本発明は、上記半導体装置において、前記半導体装置はディスクリート素子であるものを含む。
この構成によれば、特にＭＯＳＦＥＴ、バイポーラトランジスタなどのディスクリート素子において、半導体基板表面に１個または２個程度の外部接続端子部を形成する場合に有効である。
この構成によれば、特にＭＯＳＦＥＴ、バイポーラトランジスタなどのディスクリート素子において、半導体基板表面に１個または２個程度の外部接続端子部を形成する場合に有効である。
また本発明は、上記半導体装置において、前記半導体装置は前記基板表面に複数の半導体素子が集積化された半導体集積回路であり、前記外部接続端子部は前記基板の周縁に沿って形成された複数のボンディングパッドであるものを含む。
この構成によれば、基板表面に凹凸がある場合が多いが、フォトリソグラフィ工程が不要であるため表面の凹凸に左右されることなく半導体基板表面に複数個の外部接続端子部を形成することが可能である。
この構成によれば、基板表面に凹凸がある場合が多いが、フォトリソグラフィ工程が不要であるため表面の凹凸に左右されることなく半導体基板表面に複数個の外部接続端子部を形成することが可能である。
また本発明は、所望の素子領域の形成された半導体基板の外部接続用端子部の外部接続領域の周縁を覆うように保護膜を塗布形成する工程を含む半導体装置の製造方法であって、前記外部接続領域を囲むように前記半導体基板表面に形成された画定領域で、前記保護膜形成材料が内方に流れるのを阻止するように、前記半導体基板表面に、所望の粘度の保護膜形成材料を供給し、硬化させることで、前記外部接続領域を囲む前記保護膜の内縁が、前記半導体基板表面に形成された画定領域となるように選択的に保護膜を形成する工程とを含むことを特徴とする。
この構成により、保護膜の内縁を画定する画定領域で、保護膜形成材料が内方に流れるのを阻止しているため、フォトリソグラフィを用いることなく、ポリイミドなどの保護膜を所望の領域に選択的に塗布形成することができ、低コストで、信頼性の高い外部接続構造を提供することができる。なおこの画定領域は、溝部であってもよいし、表面処理によって親水性処理がなされるなど周囲よりも濡れ性の良好な領域であってもよいし、メタルマスク等の冶具であってもよい。冶具を用いる場合には冶具を用いて塗布し、塗布後（硬化後）冶具を除去するようにしてもよい。
この構成により、保護膜の内縁を画定する画定領域で、保護膜形成材料が内方に流れるのを阻止しているため、フォトリソグラフィを用いることなく、ポリイミドなどの保護膜を所望の領域に選択的に塗布形成することができ、低コストで、信頼性の高い外部接続構造を提供することができる。なおこの画定領域は、溝部であってもよいし、表面処理によって親水性処理がなされるなど周囲よりも濡れ性の良好な領域であってもよいし、メタルマスク等の冶具であってもよい。冶具を用いる場合には冶具を用いて塗布し、塗布後（硬化後）冶具を除去するようにしてもよい。
また本発明は、上記半導体装置の製造方法において、前記保護膜を形成する工程に先立ち、前記半導体基板表面に前記画定領域としての溝部を形成する工程を含む。
この構成により、保護膜の形成に先立ち溝部を形成しておくのみでフォトリソグラフィ工程を必要とすることなく容易に位置を画定することができる。また保護膜形成材料は、溝部に流れ込むことで、外部接続領域に付着することなく、内縁がこの画定領域となるように保護膜形成材料が画定される。また保護膜形成材料が溝部に入り込むことで、形状が複雑化し、剥離を抑制することが可能となる。
この構成により、保護膜の形成に先立ち溝部を形成しておくのみでフォトリソグラフィ工程を必要とすることなく容易に位置を画定することができる。また保護膜形成材料は、溝部に流れ込むことで、外部接続領域に付着することなく、内縁がこの画定領域となるように保護膜形成材料が画定される。また保護膜形成材料が溝部に入り込むことで、形状が複雑化し、剥離を抑制することが可能となる。
また本発明は、上記半導体装置の製造方法において、前記溝部を形成する工程は前記半導体基板表面に不連続溝を形成する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記溝部を形成する工程は、前記外部接続領域の外周全体を覆うように連続溝を形成する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記保護膜を形成する工程に先立ち、前記外部接続端子部の前記外部接続領域を囲む領域に、前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態となるように表面処理を施す工程を含む。
また本発明は、上記半導体装置の製造方法において、前記表面処理を施す工程は、前記画定領域が、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗くなるように加工する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記表面処理を施す工程は、粗面化処理工程であるものを含む。
また本発明は、上記半導体装置の製造方法において、前記溝部を形成する工程は、前記外部接続端子部の前記外部接続領域を囲む領域を除去し、下地層が露呈するように溝部を形成する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記溝部を形成する工程は、前記外部接続端子部の所定の深さまで除去するように溝部を形成する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記溝部を形成する工程は、前記外部接続領域の周縁に沿って、前記外部接続端子部の凹凸を有するように下地層を形成する工程と、前記下地層の表面にその凹凸が反映するように前記外部接続端子部を形成する工程とを含む。
また本発明は、上記半導体装置の製造方法において、前記外部接続端子部を形成する工程は、アルミニウム層を成膜しパターニングする工程を含む。
また本発明は、上記半導体装置の製造方法において、前記保護膜を形成する工程は、前記画定領域の形成された前記半導体基板表面にポリイミド樹脂を供給する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記保護膜を形成する工程は、前記画定領域の形成された前記半導体基板表面に無機物を含む液体を供給する工程を含む。
また本発明は、上記半導体装置の製造方法において、前記半導体装置がディスクリート素子であるものを含む。
また本発明は、上記半導体装置の製造方法において、前記半導体装置は前記基板表面に複数の半導体素子が集積化された半導体集積回路であり、前記外部接続端子部は前記基板の周縁に沿って形成された複数のボンディングパッドであるものを含む。
以上詳述したように、本発明は、所望の素子領域の形成された半導体基板と、外部接続用端子部の外部接続領域の周縁を覆うように塗布形成された保護膜とを具備した半導体装置において、前記外部接続領域を囲むように、溝部あるいは粗面加工領域など、前記保護膜の内縁を画定する画定領域を具備したことで、ディスペンサなどを用いて保護膜を塗布形成することができ、材料の無駄を防ぐことができるだけでなく、フォトリソグラフィを用いないため、表面の凹凸があるような外部接続端子部に対しても位置ずれのおそれもなく高精度に外部接続領域を画定することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１および図２は、本発明による半導体装置を示す断面図および上面図、図３は、保護膜形成前のこの半導体装置の表面を示す図である。
この半導体装置は、ダイオードであり、ｎ型シリコンで構成された半導体基板１にＰ型の拡散層１Ｐを形成し、表面に酸化シリコン膜からなる絶縁膜２を形成するとともにこの絶縁膜２に開口されたコンタクト窓でＰ型の拡散層１Ｐにコンタクトするように外部接続端子部３としてアルミニウム薄膜からなる電極パッド（ボンディングパッド）を形成し、この電極パッドに外部接続領域４を囲むように溝部５を形成したことを特徴とするものである。このように表面に溝部５の形成された半導体基板１の表面に、ダイシングラインＤＣ側からポリイミド樹脂を供給し、熱硬化することで、保護膜６を選択的に形成している。
この溝部５を画定領域としてポリイミド樹脂は、外部接続領域４を囲む領域にのみ形成され、外部接続領域４には形成されないようにすることができる。
この溝部５は、１０から５０μｍの間隔（ギャップ）をもつ、幅１０から５０μｍ程度のミシン目状の不連続溝を構成しており、溝部５の底面は下地の絶縁膜２となっている。なおここでチップサイズは９５０から１０００μｍ、パッドサイズは４００から６００μｍであった。またここで電極パッドを構成するアルミニウム薄膜の膜厚は２〜６μｍ程度であった。
（実施の形態１）
図１および図２は、本発明による半導体装置を示す断面図および上面図、図３は、保護膜形成前のこの半導体装置の表面を示す図である。
この半導体装置は、ダイオードであり、ｎ型シリコンで構成された半導体基板１にＰ型の拡散層１Ｐを形成し、表面に酸化シリコン膜からなる絶縁膜２を形成するとともにこの絶縁膜２に開口されたコンタクト窓でＰ型の拡散層１Ｐにコンタクトするように外部接続端子部３としてアルミニウム薄膜からなる電極パッド（ボンディングパッド）を形成し、この電極パッドに外部接続領域４を囲むように溝部５を形成したことを特徴とするものである。このように表面に溝部５の形成された半導体基板１の表面に、ダイシングラインＤＣ側からポリイミド樹脂を供給し、熱硬化することで、保護膜６を選択的に形成している。
この溝部５を画定領域としてポリイミド樹脂は、外部接続領域４を囲む領域にのみ形成され、外部接続領域４には形成されないようにすることができる。
この溝部５は、１０から５０μｍの間隔（ギャップ）をもつ、幅１０から５０μｍ程度のミシン目状の不連続溝を構成しており、溝部５の底面は下地の絶縁膜２となっている。なおここでチップサイズは９５０から１０００μｍ、パッドサイズは４００から６００μｍであった。またここで電極パッドを構成するアルミニウム薄膜の膜厚は２〜６μｍ程度であった。
次にこの半導体装置の製造方法について説明する。
図４（ａ）に示すように、ｎ型シリコンで構成された半導体基板１に、フォトリソグラフィにより拡散用のマスクを介してＰ型の拡散層１Ｐを形成する。
この後、上記マスクを剥離し、表面に酸化シリコン膜からなる絶縁膜２を形成する。
図４（ａ）に示すように、ｎ型シリコンで構成された半導体基板１に、フォトリソグラフィにより拡散用のマスクを介してＰ型の拡散層１Ｐを形成する。
この後、上記マスクを剥離し、表面に酸化シリコン膜からなる絶縁膜２を形成する。
そしてフォトリソグラフィにより、図４（ｂ）に示すように、この絶縁膜２にコンタクト窓を開口する。
そして、図４（ｃ）に示すように、開口されたＰ型の拡散層１Ｐにコンタクトするように外部接続端子部３としてアルミニウム薄膜を形成する。そして、このアルミニウム薄膜をパターニングすることにより、電極パッドを形成する。このとき、この電極パッド形成用のマスクに付加パターンを形成し、図４（ｄ）に示すように、この電極パッドパターンとともにこの電極パッドパターン上に外部接続領域４を囲むように溝部５を形成する。
そして、図４（ｃ）に示すように、開口されたＰ型の拡散層１Ｐにコンタクトするように外部接続端子部３としてアルミニウム薄膜を形成する。そして、このアルミニウム薄膜をパターニングすることにより、電極パッドを形成する。このとき、この電極パッド形成用のマスクに付加パターンを形成し、図４（ｄ）に示すように、この電極パッドパターンとともにこの電極パッドパターン上に外部接続領域４を囲むように溝部５を形成する。
そしてこの溝部５を画定領域として、ディスペンサを用いて図４（ｅ）に示すように、半導体基板表面のダイシングラインDC側（図１参照）からポリイミド樹脂を充填し、熱処理により硬化させる。
このようにして図１および２に示した半導体装置が形成される。
このようにして図１および２に示した半導体装置が形成される。
この構成によれば、この溝部５を画定領域としてポリイミド樹脂は、外部接続領域４を囲む領域にのみ形成され、外部接続領域４には形成されないようにすることができる。
このように、保護膜の内縁を画定する溝部５からなる画定領域で、保護膜形成材料が内方に流れるのを阻止しているため、フォトリソグラフィを用いることなく、ポリイミドなどの保護膜を所望の領域に選択的に塗布形成することができ、低コストで、信頼性の高い外部接続構造を提供することができる。また、この溝部にポリイミドが充填されることで剥離しにくく信頼性の高い保護膜を構成している。
このように、保護膜の内縁を画定する溝部５からなる画定領域で、保護膜形成材料が内方に流れるのを阻止しているため、フォトリソグラフィを用いることなく、ポリイミドなどの保護膜を所望の領域に選択的に塗布形成することができ、低コストで、信頼性の高い外部接続構造を提供することができる。また、この溝部にポリイミドが充填されることで剥離しにくく信頼性の高い保護膜を構成している。
（実施の形態２）
次に本発明の実施の形態２について説明する。
前記実施の形態１では、溝部をアルミニウム薄膜の厚さにわたり除去し、パターンを不連続溝とすることで、溝部５の外側領域も外部接続領域４と電気的に接続され、電極パッドとして動作するようにしたが、本実施の形態では、図５および図６に断面図および上面図を示すように、外部接続領域の全周を囲むように連続溝を構成するとともに、深さは底部に厚さ２〜５μｍ程度のアルミニウム薄膜が残るように、深さ１〜４μｍ程度の浅溝を構成したことを特徴とする。
このように半抜き構造の溝を形成することで、連続溝を構成しつつも、溝部の外側領域も外部接続領域と電気的に接続され、電極パッドとして動作するようにしている。他は、前記実施の形態１と同様である。 図５および図６は、本発明による半導体装置を示す断面図および上面図、図７は、保護膜形成前のこの半導体装置の上面を示す図である。
次に本発明の実施の形態２について説明する。
前記実施の形態１では、溝部をアルミニウム薄膜の厚さにわたり除去し、パターンを不連続溝とすることで、溝部５の外側領域も外部接続領域４と電気的に接続され、電極パッドとして動作するようにしたが、本実施の形態では、図５および図６に断面図および上面図を示すように、外部接続領域の全周を囲むように連続溝を構成するとともに、深さは底部に厚さ２〜５μｍ程度のアルミニウム薄膜が残るように、深さ１〜４μｍ程度の浅溝を構成したことを特徴とする。
このように半抜き構造の溝を形成することで、連続溝を構成しつつも、溝部の外側領域も外部接続領域と電気的に接続され、電極パッドとして動作するようにしている。他は、前記実施の形態１と同様である。 図５および図６は、本発明による半導体装置を示す断面図および上面図、図７は、保護膜形成前のこの半導体装置の上面を示す図である。
この構成によれば、外部接続領域の外周全体が溝部５で囲まれているため、より確実に画定することができる。
（実施の形態３）
次に本発明の実施の形態３について説明する。
前記実施の形態１および２では、保護膜６を画定するための画定領域として溝部を形成したが、本実施の形態では、図８に断面図を示すように、外部接続端子部としてのアルミニウムパターンの表面に所定幅のライン状に粗面化領域５Ｒを形成したことを特徴とするものである。他は前記実施の形態１と同様である。
この構成により、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗い領域である粗面化領域５Ｒにポリイミド樹脂が流れ込み、この粗面化領域５Ｒよりも内側領域には流れ込みにくい表面状態を構成する。従って、外部接続端子部の前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態を構成することで、この粗面化領域５Ｒが画定領域となり、この画定領域よりも内側にはポリイミド樹脂からなる保護膜６は形成されないことになる。また、この構成によれば実質的に外部接続端子部を除去するわけではないため、外部接続端子部の面積を確保することができる。
なお本実施の形態では、画定領域を粗面化領域５Ｒで構成したが、画定領域に選択的に親水性処理を施し、親水性領域となるようにしてもよい。
次に本発明の実施の形態３について説明する。
前記実施の形態１および２では、保護膜６を画定するための画定領域として溝部を形成したが、本実施の形態では、図８に断面図を示すように、外部接続端子部としてのアルミニウムパターンの表面に所定幅のライン状に粗面化領域５Ｒを形成したことを特徴とするものである。他は前記実施の形態１と同様である。
この構成により、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗い領域である粗面化領域５Ｒにポリイミド樹脂が流れ込み、この粗面化領域５Ｒよりも内側領域には流れ込みにくい表面状態を構成する。従って、外部接続端子部の前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態を構成することで、この粗面化領域５Ｒが画定領域となり、この画定領域よりも内側にはポリイミド樹脂からなる保護膜６は形成されないことになる。また、この構成によれば実質的に外部接続端子部を除去するわけではないため、外部接続端子部の面積を確保することができる。
なお本実施の形態では、画定領域を粗面化領域５Ｒで構成したが、画定領域に選択的に親水性処理を施し、親水性領域となるようにしてもよい。
（実施の形態４）
次に本発明の実施の形態４について説明する。
前記実施の形態１および２では、保護膜６を画定するための画定領域として溝部を形成したが、本実施の形態では、図９に断面図を示すように、外部接続端子部自体に加工を施すのではなく、外部接続端子部としてのアルミニウムパターンの下地層である酸化シリコン膜２Ｓを一部残留させ、この上層に形成されるアルミニウムパターンがその残留領域に起因する段差によって溝部５Ｓを形成したことを特徴とするものである。すなわち本実施の形態では、外部接続領域の周縁に沿って、外部接続端子部の下地層である酸化シリコン膜２Ｓによって凹凸を構成し、前記外部接続端子部表面にその凹凸が反映されることで表面に溝部５Ｓが形成される。従って、外部接続端子部を構成するアルミニウムパターンの膜厚はほぼ一定である。
次に本発明の実施の形態４について説明する。
前記実施の形態１および２では、保護膜６を画定するための画定領域として溝部を形成したが、本実施の形態では、図９に断面図を示すように、外部接続端子部自体に加工を施すのではなく、外部接続端子部としてのアルミニウムパターンの下地層である酸化シリコン膜２Ｓを一部残留させ、この上層に形成されるアルミニウムパターンがその残留領域に起因する段差によって溝部５Ｓを形成したことを特徴とするものである。すなわち本実施の形態では、外部接続領域の周縁に沿って、外部接続端子部の下地層である酸化シリコン膜２Ｓによって凹凸を構成し、前記外部接続端子部表面にその凹凸が反映されることで表面に溝部５Ｓが形成される。従って、外部接続端子部を構成するアルミニウムパターンの膜厚はほぼ一定である。
この構成により、前記外部接続端子部の周縁部にできた溝部５Ｓにポリイミド樹脂が流れ込み、この溝部５Ｓよりも内側領域には流れ込みにくい表面状態を構成する。従って、この溝部５Ｓが画定領域となり、この画定領域よりも内側にはポリイミド樹脂からなる保護膜６は形成されないことになる。また、この構成によっても実質的に外部接続端子部を除去するわけではないため、外部接続端子部の面積を確保することができる。
また、外部接続端子部の膜厚はほぼ一定であり、実質的なパッド面積（外部接続端子部の面積）が増大し、接続抵抗が低減される。
また、外部接続端子部の膜厚はほぼ一定であり、実質的なパッド面積（外部接続端子部の面積）が増大し、接続抵抗が低減される。
なお前記実施の形態では保護膜はポリイミド樹脂で構成したが、他の有機膜あるいは、ＳＯＧ膜などの無機膜で構成することも可能である。
加えて溝部を二重溝とすることでさらに確実に被膜形成領域を画定することができる。
加えて溝部を二重溝とすることでさらに確実に被膜形成領域を画定することができる。
（実施の形態５）
次に本発明の実施の形態５について説明する。
前記実施の形態１乃至４では、トランジスタなどのディスクリート素子の外部接続端子部３すなわち外部接続構造について説明したが、本実施の形態では、集積回路の外部接続構造にも適用可能である。すなわち、図１０に示すように、半導体チップの周縁に沿って配列された外部接続端子部のそれぞれに保護膜６を画定するための画定領域として溝部５を形成したことを特徴とする。
次に本発明の実施の形態５について説明する。
前記実施の形態１乃至４では、トランジスタなどのディスクリート素子の外部接続端子部３すなわち外部接続構造について説明したが、本実施の形態では、集積回路の外部接続構造にも適用可能である。すなわち、図１０に示すように、半導体チップの周縁に沿って配列された外部接続端子部のそれぞれに保護膜６を画定するための画定領域として溝部５を形成したことを特徴とする。
この構成によっても、ディスクリート素子の場合と同様、フォトリソグラフィを用いることなく、ディスペンサを用いた塗布法により保護膜を形成することが可能となる。
（実施の形態６）
次に本発明の実施の形態６について説明する。
前記実施の形態１および２では、保護膜６を画定するための画定領域として溝部を形成したが、本実施の形態では、図１１に断面図を示すように、外部接続端子部としてのアルミニウムパターンの表面に所定幅のライン状に形成されたメタルマスクＭを当接させ、ポリイミド樹脂を充填し、硬化した後、図１２に示すようにこのメタルマスクＭを除去するようにしてもよい。
次に本発明の実施の形態６について説明する。
前記実施の形態１および２では、保護膜６を画定するための画定領域として溝部を形成したが、本実施の形態では、図１１に断面図を示すように、外部接続端子部としてのアルミニウムパターンの表面に所定幅のライン状に形成されたメタルマスクＭを当接させ、ポリイミド樹脂を充填し、硬化した後、図１２に示すようにこのメタルマスクＭを除去するようにしてもよい。
この構成によれば、画定領域はこのメタルマスクＭに相当し、外部接続領域を囲む領域に保護膜を制御性よく形成することができる。他は前記実施の形態１と同様である。
なお前記実施の形態では、ディスペンサを用いてポリイミド樹脂などの保護膜形成材料を充填したが、ディスペンス法に限定されることなく、インクジェット法などであってもよい。
以上のように、本発明の半導体装置では、外部接続端子部の外部接続領域を制御性よく画定することができるため、ＭＯＳＦＥＴなどのディスクリート素子からＬＳＩにいたるまで外部接続構造に適用可能である。
１ 半導体基板
２ 絶縁膜
３ 外部接続端子部
４ 外部接続領域
５ 溝部
５Ｒ 粗面化領域
５Ｓ 溝部
６ 保護膜
Ｄ．Ｃ ダイシングライン
２ 絶縁膜
３ 外部接続端子部
４ 外部接続領域
５ 溝部
５Ｒ 粗面化領域
５Ｓ 溝部
６ 保護膜
Ｄ．Ｃ ダイシングライン
Claims (30)
- 所望の素子領域の形成された半導体基板と、
外部接続用端子部の外部接続領域の周縁を覆うように塗布形成された保護膜とを具備した半導体装置であって、
前記外部接続領域を囲むように前記保護膜の内縁を画定する画定領域を具備した半導体装置。 - 請求項１に記載の半導体装置であって、
前記画定領域は前記半導体基板表面に形成された溝部である半導体装置。 - 請求項２に記載の半導体装置であって、
前記溝部が不連続溝である半導体装置。 - 請求項２に記載の半導体装置であって、
前記溝部は、前記外部接続領域の外周全体を覆う連続溝である半導体装置。 - 請求項１に記載の半導体装置であって、
前記画定領域は、前記外部接続端子部の前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態を構成した領域である半導体装置。 - 請求項５に記載の半導体装置であって、
前記画定領域は、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗い領域である半導体装置。 - 請求項６に記載の半導体装置であって、
前記画定領域は、粗面加工領域である半導体装置。 - 請求項２乃至４のいずれかに記載の半導体装置であって、
前記溝部の底面は、前記外部接続端子部の下地層で構成された半導体装置。 - 請求項２乃至４のいずれかに記載の半導体装置であって、
前記溝部の底面は、前記外部接続端子部の一部である半導体装置。 - 請求項９に記載の半導体装置であって、
前記外部接続領域の周縁に沿って、前記外部接続端子部の下地層が凹凸を有し、前記外部接続端子部表面にその凹凸が反映された半導体装置。 - 請求項１乃至１０のいずれかに記載の半導体装置であって、
前記外部接続端子部はアルミニウムパッドである半導体装置。 - 請求項１乃至１１のいずれかに記載の半導体装置であって、
前記保護膜はポリイミド樹脂で構成された半導体装置。 - 請求項１乃至１１のいずれかに記載の半導体装置であって、
前記保護膜は無機膜で構成された半導体装置。 - 請求項１乃至１３のいずれかに記載の半導体装置であって、
前記半導体装置はディスクリート素子である半導体装置。 - 請求項１乃至１３のいずれかに記載の半導体装置であって、
前記半導体装置は前記基板表面に複数の半導体素子が集積化された半導体集積回路であり、前記外部接続端子部は前記基板の周縁に沿って形成された複数のボンディングパッドである半導体装置。 - 所望の素子領域の形成された半導体基板の外部接続用端子部の外部接続領域の周縁を覆うように保護膜を塗布形成する工程を含む半導体装置の製造方法であって、
前記外部接続領域を囲むように前記半導体基板表面に形成された画定領域で、前記保護膜形成材料が内方に流れるのを阻止するように、
前記半導体基板表面に、所望の粘度の保護膜形成材料を供給し、硬化させることで、前記外部接続領域を囲む前記保護膜の内縁が、前記半導体基板表面に形成された画定領域となるように選択的に保護膜を形成する工程とを含む半導体装置の製造方法。 - 請求項１６に記載の半導体装置の製造方法であって、
前記保護膜を形成する工程に先立ち、
前記半導体基板表面に前記画定領域としての溝部を形成する工程を含む半導体装置の製造方法。 - 請求項１７に記載の半導体装置の製造方法であって、
前記溝部を形成する工程は前記半導体基板表面に不連続溝を形成する工程を含む半導体装置の製造方法。 - 請求項１７に記載の半導体装置の製造方法であって、
前記溝部を形成する工程は、前記外部接続領域の外周全体を覆うように連続溝を形成する工程を含む半導体装置の製造方法。 - 請求項１６に記載の半導体装置の製造方法であって、
前記保護膜を形成する工程に先立ち、
前記外部接続端子部の前記外部接続領域を囲む領域に、前記外部接続領域表面よりも、前記保護膜形成材料との濡れ性がよい表面状態となるように表面処理を施す工程を含む半導体装置の製造方法。 - 請求項２０に記載の半導体装置の製造方法であって、
前記表面処理を施す工程は、前記画定領域が、前記外部接続端子部の前記外部接続領域表面よりも、面粗さが粗くなるように加工する工程を含む半導体装置の製造方法。 - 請求項２１に記載の半導体装置の製造方法であって、
前記表面処理を施す工程は、粗面化処理工程である半導体装置の製造方法。 - 請求項１７乃至１９のいずれかに記載の半導体装置の製造方法であって、
前記溝部を形成する工程は、前記外部接続端子部の前記外部接続領域を囲む領域を除去し、下地層が露呈するように溝部を形成する工程を含む半導体装置の製造方法。 - 請求項１７乃至１９のいずれかに記載の半導体装置の製造方法であって、
前記溝部を形成する工程は、前記外部接続端子部の所定の深さまで除去するように溝部を形成する工程を含む半導体装置の製造方法。 - 請求項２５に記載の半導体装置の製造方法であって、
前記溝部を形成する工程は、前記外部接続領域の周縁に沿って、前記外部接続端子部の凹凸を有するように下地層を形成する工程と、前記下地層の表面にその凹凸が反映するように前記外部接続端子部を形成する工程とを含む半導体装置の製造方法。 - 請求項１６乃至２６のいずれかに記載の半導体装置の製造方法であって、
前記外部接続端子部を形成する工程は、アルミニウム層を成膜しパターニングする工程を含む半導体装置の製造方法。 - 請求項１６乃至２６のいずれかに記載の半導体装置の製造方法であって、
前記保護膜を形成する工程は、前記画定領域の形成された前記半導体基板表面にポリイミド樹脂を供給する工程を含む半導体装置の製造方法。 - 請求項１６乃至２６のいずれかに記載の半導体装置の製造方法であって、
前記保護膜を形成する工程は、前記画定領域の形成された前記半導体基板表面に無機物を含む液体を供給する工程を含む半導体装置の製造方法。 - 請求項１６乃至２８のいずれかに記載の半導体装置の製造方法であって、
前記半導体装置はディスクリート素子である半導体装置の製造方法。 - 請求項１６乃至２８のいずれかに記載の半導体装置の製造方法であって、
前記半導体装置は前記基板表面に複数の半導体素子が集積化された半導体集積回路であり、前記外部接続端子部は前記基板の周縁に沿って形成された複数のボンディングパッドである半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007199690A JP2009038137A (ja) | 2007-07-31 | 2007-07-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007199690A JP2009038137A (ja) | 2007-07-31 | 2007-07-31 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009038137A true JP2009038137A (ja) | 2009-02-19 |
Family
ID=40439786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007199690A Withdrawn JP2009038137A (ja) | 2007-07-31 | 2007-07-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009038137A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492763B2 (en) | 2010-09-22 | 2013-07-23 | Kabushiki Kaisha Toshiba | Semiconductor device including an edge seal and plural pad pieces |
| JP2018182196A (ja) * | 2017-04-19 | 2018-11-15 | トヨタ自動車株式会社 | 半導体装置 |
-
2007
- 2007-07-31 JP JP2007199690A patent/JP2009038137A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492763B2 (en) | 2010-09-22 | 2013-07-23 | Kabushiki Kaisha Toshiba | Semiconductor device including an edge seal and plural pad pieces |
| JP2018182196A (ja) * | 2017-04-19 | 2018-11-15 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8115260B2 (en) | Wafer level stack die package | |
| US8673690B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
| CN101299425B (zh) | 蚀刻引线框结构 | |
| TWI574331B (zh) | 晶片封裝結構及形成方法 | |
| WO2017056297A1 (ja) | 半導体装置およびその製造方法 | |
| US8247841B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2004158758A (ja) | 半導体装置およびその製造方法 | |
| JP2008060145A (ja) | 半導体装置およびその製造方法 | |
| JP2009038137A (ja) | 半導体装置およびその製造方法 | |
| JP2010056266A (ja) | 半導体装置の製造方法 | |
| JP2007027482A (ja) | 半導体装置及びその製造方法 | |
| JP2005026678A (ja) | 半導体装置 | |
| JP2010062170A (ja) | 半導体装置およびその製造方法 | |
| JP2008210828A (ja) | 半導体装置およびその製造方法 | |
| JP2007067317A (ja) | 半導体装置の実装構造、及び半導体装置の実装方法 | |
| JP4987683B2 (ja) | 半導体装置およびその製造方法 | |
| US9190364B2 (en) | Die and chip | |
| JP2008028115A (ja) | 半導体装置及びその製造方法、並びに、配線基板 | |
| JP2009218469A (ja) | 半導体装置およびその製造方法 | |
| US10090269B2 (en) | Bump structure, display device including a bump structure, and method of manufacturing a bump structure | |
| JP4835230B2 (ja) | 半導体装置の実装構造 | |
| JP4348538B2 (ja) | 半導体ウエハ及び半導体チップの製造方法 | |
| JP2009038140A (ja) | 半導体装置およびその製造方法 | |
| JP2006253165A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005093931A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100617 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111107 |