JP2019021886A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019021886A
JP2019021886A JP2017142155A JP2017142155A JP2019021886A JP 2019021886 A JP2019021886 A JP 2019021886A JP 2017142155 A JP2017142155 A JP 2017142155A JP 2017142155 A JP2017142155 A JP 2017142155A JP 2019021886 A JP2019021886 A JP 2019021886A
Authority
JP
Japan
Prior art keywords
bonding pad
groove
bonding
wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017142155A
Other languages
English (en)
Inventor
直矢 武
Naoya Take
直矢 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017142155A priority Critical patent/JP2019021886A/ja
Publication of JP2019021886A publication Critical patent/JP2019021886A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05016Shape in side view
    • H01L2224/05017Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • H01L2224/48451Shape
    • H01L2224/48453Shape of the interface with the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary

Abstract

【課題】 ボンディングパッドにワイヤをボンディングする際に、好適にスプラッシュを抑制する技術を提供する。
【解決手段】 半導体装置は、半導体基板と、前記半導体基板の上面に設けられており、ワイヤがボンディングされるボンディングパッド、を備えている。前記ボンディングパッドには、前記ボンディングパッドの上面を直線状に延びる第1の溝と、前記ボンディングパッドの前記上面を前記第1の溝とは異なる方向に直線状に延びる第2の溝と、が形成されている。前記第1の溝と前記第2の溝は、前記ボンディングパッドを平面視したときに前記ボンディングパッドの中心で交わっている。
【選択図】図2

Description

本明細書に開示の技術は、半導体装置に関する。
ボンディングパッドが上面に設けられた半導体基板を有する半導体装置が知られている。ボンディングパッドに対してワイヤをボンディングする場合、ボンディングの際にボンディングパッドに加わる応力によって、ボンディングパッドが変形する。その結果、ボンディングパッドを構成する材料が、ワイヤとの接合部からその周囲に排出される。本明細書では、この現象をスプラッシュと呼ぶ。スプラッシュが他のボンディングパッドの近くへ達すると、ボンディングパッド間の絶縁距離が短くなり、短絡のおそれが生じる。
特許文献1には、ワイヤがボンディングされるボンディングパッドが上面に設けられた半導体基板を有する半導体装置が開示されている。この半導体装置では、ボンディングパッドの上面に円筒状の凹部が形成されており、当該凹部内には保護膜が配置されている。ボンディングパッドに対してワイヤをボンディングすると、凹部内に配置された保護膜により、ボンディングパッドに加わる応力を緩和することができる。このため、スプラッシュがボンディングパッドの外側に広がることが抑制される。
特開2013−80809号公報
特許文献1の半導体装置では、ワイヤのボンディング位置がずれたときに、ボンディングによりボンディングパッドに加わる応力を適切に緩和できない場合があり、ボンディングパッドに正確にワイヤをボンディングする必要がある。本明細書では、より好適にスプラッシュを抑制する技術を提供する。
本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の上面に設けられており、ワイヤがボンディングされるボンディングパッド、を備えている。前記ボンディングパッドには、前記ボンディングパッドの上面を直線状に延びる第1の溝と、前記ボンディングパッドの前記上面を前記第1の溝とは異なる方向に直線状に延びる第2の溝と、が形成されている。前記第1の溝と前記第2の溝は、前記ボンディングパッドを平面視したときに前記ボンディングパッドの中心で交わっている。
この半導体装置では、ボンディングパッドの上面に第1の溝と第2の溝が形成されている。第1の溝と第2の溝は、平面視において、ボンディングパッドの中心で交わっているため、その交点を位置決めの基準として、ワイヤをボンディングすることができる。したがって、ボンディング位置の精度を向上することができる。また、ボンディングパッドに対してワイヤをボンディングすると、ボンディングにより生じたスプラッシュはボンディングパッドの上面に形成された溝の内部に進入する。このため、スプラッシュがボンディングパッドの外側に広がることを抑制することができる。
実施形態の半導体装置の平面図。 実施形態のボンディングパッドの拡大平面図。 図2のIII−III線におけるボンディング前の状態を示す断面図。 図2のIII−III線におけるボンディングの過程を示す断面図。 図2のIII−III線におけるボンディング後の状態を示す断面図。 変形例のボンディングパッドの図3に対応する断面図。 変形例のボンディングパッドの図3に対応する断面図。 変形例のボンディングパッドの図2に対応する拡大平面図。 変形例のボンディングパッドの図2に対応する拡大平面図。
図1は、半導体装置10の上面を示している。半導体装置10は、半導体基板12を有している。本実施形態では、半導体基板12は、Si(ケイ素)を主成分とする半導体により構成されている。なお、半導体基板12は、SiC(炭化ケイ素)またはGaN(窒化ガリウム)等を主成分とするワイドバンドギャップ半導体により構成されていてもよい。半導体基板12の上面には、主電極14と、信号用の複数のボンディングパッド16が設けられている。各ボンディングパッド16のサイズは、各主電極14のサイズよりも小さい。主電極14は、はんだによって図示しない配線部材に接続されている。半導体装置10の側方に、複数のリード線18が配置されている。各ボンディングパッド16は、ワイヤ20によって、対応するリード線18に接続されている。ワイヤ20は、銅を含有する金属によって構成されている。但し、ワイヤ20は、銅以外の金属によって構成されていてもよい。また、図示していないが、半導体基板12の下面には、下部電極が設けられている。下部電極は、はんだによって図示しない配線部材に接続されている。以下では、図1に示すように、半導体基板12の上面に沿う一方向をx方向といい、半導体基板12の上面に沿う方向であってx方向に直交する方向をy方向といい、半導体基板12の厚み方向をz方向という。
各ボンディングパッド16は、例えば、Al(アルミニウム)またはAlSi(アルミニウムシリコン)等の、アルミニウムを含有する金属によって構成されている。各ボンディングパッド16は、y方向に間隔を空けて配列されている。本実施形態では、5つのボンディングパッド16がy方向に間隔を空けて配列されている。ボンディングパッド16には、例えば、半導体基板12の温度を示す電圧を出力するもの、半導体基板12を流れる電流値を示す電圧を出力するもの、半導体基板12のゲートパッドとなるもの等がある。
図2は、1つのボンディングパッド16の拡大平面図である。また、図3は、図2のIII−III線における断面図である。なお、図2及び図3は、ワイヤ20がボンディングされる前の状態を示している。
ボンディングパッド16の上面には、第1の溝22及び第2の溝24が形成されている。第1の溝22は、x方向に直線状に延びている。第1の溝22は、ボンディングパッド16の端面16aから、端面16aに対向する端面16cまで伸びている。第2の溝24は、y方向に直線状に延びている。第2の溝24は、ボンディングパッド16の端面16bから、端面16bに対向する端面16dまで伸びている。図2に示すように、第1の溝22と第2の溝24は、いずれもボンディングパッド16の中心Cを通るように形成されている。すなわち、第1の溝22と第2の溝24は、ボンディングパッド16を平面視したときに、ボンディングパッド16の中心Cで交わっている。換言すると、第1の溝22と第2の溝24は、ボンディングパッド16の中心Cで接続されている。
図1〜3に示す半導体装置10に対してワイヤ20をボンディングする際には、ワイヤボンディング機が使用される。ワイヤボンディング機は、図4に示すように、キャピラリ50を有している。キャピラリ50の中心孔内にワイヤ20が挿通されており、ワイヤ20の先端がキャピラリ50の先端から下方に突出している。ワイヤボンディングの際には、ワイヤボンディング機によってボンディングパッド16が加熱される。ワイヤボンディングの際には、放電によってワイヤ20の先端を一旦溶融させることで、図4に示すように、ワイヤ20の先端部20bにボールを形成する。先端部20bの直径は、線状部20aの直径よりも大きい。そして、キャピラリ50を半導体基板12の上面に対して略垂直方向(図4の矢印Y1の方向)に移動させることによって、先端部20bをボンディングパッド16に押し付ける。また、先端部20bをボンディングパッド16に押し付けるのと同時に、キャピラリ50によって先端部20bに超音波を印加する。これによって、図5に示すように、先端部20bがボンディングパッド16に接続される。
本実施形態の半導体装置10では、ボンディングパッド16の上面に第1の溝22と第2の溝24が形成されている。そして、第1の溝22と第2の溝24は、平面視において、ボンディングパッド16の中心Cで交わっている。このため、第1の溝22と第2の溝24の交点を光学機器(例えばカメラ)で読み取ることによって、当該交点をボンディング位置の基準として位置決めし、ワイヤ20を正確にボンディングパッド16の中心Cにボンディングすることができる。
また、図5に示すように、先端部20bは、キャピラリ50からの荷重によって潰れる。このとき、ボンディングパッド16には、ボンディングによる応力が加わる。これにより、ボンディングパッド16が変形する。本実施形態の半導体装置10では、ワイヤ20をボンディングする過程において、ボンディングパッド16を構成する材料の一部が、図4の矢印Y2に示すように、ボンディングパッド16の上面に形成された溝(第1の溝22及び第2の溝24)の内部に進入する。このため、溝が形成されていないボンディングパッドと比較して、先端部20bとボンディングパッド16の接合部の外周側に押し出されるボンディングパッド16の量が少ない。このため、先端部20bの周囲において、ボンディングパッド16が盛り上がることが抑制される。すなわち、先端部20bの周囲に形成される部分30が従来よりも小さくなる。このように、本実施形態の半導体装置10によれば、スプラッシュが抑制される。なお、先端部20bとの接合部における第1の溝22及び第2の溝24は、ボンディングにより消滅する。
以上に説明したように、本実施形態の構成によれば、ワイヤ20のボンディングパッド16に対するボンディング位置の精度を向上させることができる。また、ボンディングの際に生じるスプラッシュを好適に抑制することができる。
なお、上述した実施形態では、ボンディングパッド16は、アルミニウムを含有する金属によって構成されていた。しかしながら、図6に示すように、変形例のボンディングパッド116は、アルミニウムを含有する金属によって構成される第1金属部116aと、第1の溝22及び第2の溝24の内部に配置され、第1金属部116aとは異なる材料により構成される第2金属部116bと、を備えていてもよい。第2金属部116bは、第1金属部116aとは光沢度が異なる材料により構成されており、例えば、Ni(ニッケル)、Ni/Au(ニッケルと金の合金)、Ti(チタン)等により構成されている。このような構成では、第1の溝22及び第2の溝24の底面に、第2金属部116bが露出している。そして、第1金属部116aと第2金属部116bの光沢度が異なっているため、第1の溝22と第2の溝24の交点を、光学機器によってより容易に読み取ることが可能となり、より正確にワイヤ20をボンディングパッド116に対してボンディングすることができる。なお、図7に示すように、第2金属部116bの下面と半導体基板12の上面が接触するようにボンディングパッド116を構成してもよい。
また、上述した実施形態のボンディングパッド16では、平面視において、第1の溝22と第2の溝24が十字形状に形成されていた。しかしながら、例えば、図8に示すように、第1の溝と第2の溝24は、L字形状に形成されてもよいし、T字形状(不図示)に形成されてもよい。また、図9に示すように、第1の溝22と第2の溝24は、ボンディングパッド16の各端面に達していなくてもよい。また、第1の溝22と第2の溝24は、直交していなくてもよい。また、第1の溝22と第2の溝24は、それぞれがボンディングパッド16の端面に沿う方向に延びていなくてもよい。すなわち、第1の溝22と第2の溝24は、それぞれ異なる方向に延びる直線形状を有し、ボンディングパッド16の中心Cにおいて交わっていればよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体基板
14:主電極
16:ボンディングパッド
18:リード線
20:ワイヤ
20a:線状部
20b:先端部
22:第1の溝
24:第2の溝
50:キャピラリ


Claims (1)

  1. 半導体装置であって、
    半導体基板と、
    前記半導体基板の上面に設けられており、ワイヤがボンディングされるボンディングパッド、
    を備えており、
    前記ボンディングパッドには、前記ボンディングパッドの上面を直線状に延びる第1の溝と、前記ボンディングパッドの前記上面を前記第1の溝とは異なる方向に直線状に延びる第2の溝と、が形成されており、
    前記第1の溝と前記第2の溝は、前記ボンディングパッドを平面視したときに前記ボンディングパッドの中心で交わっている、
    半導体装置。

JP2017142155A 2017-07-21 2017-07-21 半導体装置 Pending JP2019021886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017142155A JP2019021886A (ja) 2017-07-21 2017-07-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017142155A JP2019021886A (ja) 2017-07-21 2017-07-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2019021886A true JP2019021886A (ja) 2019-02-07

Family

ID=65353222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017142155A Pending JP2019021886A (ja) 2017-07-21 2017-07-21 半導体装置

Country Status (1)

Country Link
JP (1) JP2019021886A (ja)

Similar Documents

Publication Publication Date Title
US10522482B2 (en) Semiconductor device manufacturing method comprising bonding an electrode terminal to a conductive pattern on an insulating substrate using ultrasonic bonding
JP6103661B2 (ja) 力学量測定装置
JP6481527B2 (ja) 半導体装置
JP2019192751A (ja) 半導体装置
US10332845B2 (en) Semiconductor device
JP2017050489A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2012238814A (ja) 半導体装置およびその製造方法
US8896114B2 (en) Semiconductor device
WO2019102694A1 (ja) 半導体装置
JPWO2013160989A1 (ja) ひずみセンサチップ実装構造体、ひずみセンサチップおよびひずみセンサチップ実装構造体の製造方法
JP2015005623A (ja) 半導体装置
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
WO2013172139A1 (ja) 半導体デバイス
JP2019021886A (ja) 半導体装置
CN112335025A (zh) 半导体装置
JP2018182195A (ja) 半導体装置
JP6796666B2 (ja) 半導体装置
US20180211930A1 (en) Semiconductor device and method for manufacturing the same
JP6891612B2 (ja) 半導体装置
JP2016134547A (ja) 半導体装置
US11823985B2 (en) Leadframe, semiconductor device, and method for manufacturing semiconductor device
JP6842236B2 (ja) 磁気センサモジュール
JP6416055B2 (ja) 半導体装置
JP2023072579A (ja) 半導体装置
KR20240048469A (ko) 반도체 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211026