JP2002044961A - インバータ制御モジュール - Google Patents
インバータ制御モジュールInfo
- Publication number
- JP2002044961A JP2002044961A JP2000219223A JP2000219223A JP2002044961A JP 2002044961 A JP2002044961 A JP 2002044961A JP 2000219223 A JP2000219223 A JP 2000219223A JP 2000219223 A JP2000219223 A JP 2000219223A JP 2002044961 A JP2002044961 A JP 2002044961A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- switching element
- main surface
- power
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】パワーラインのインダクタンスに起因してスイ
ッチング素子にサージ電圧が印加され、スイッチング素
子に破壊が発生してしまう。 【解決手段】セラミック基板２の両主面に対向配置さ
れ、流れる電流の方向が逆である２本のパワーライン３
ａ、３ｂと、前記セラミック基板２の一方主面に配置さ
れた３本の出力ライン４ａ、４ｂ、４ｃと、前記セラミ
ック基板２の一方主面に形成されているパワーライン３
ａ及び各出力ライン４ａ、４ｂ、４ｃに搭載されている
複数個のスイッチング素子５と、前記パワーライン３ａ
上のスイッチング素子５を各出力ライン４ａ、４ｂ、４
ｃに接続する第１の接続手段６及び各出力ライン４ａ、
４ｂ、４ｃ上に搭載されているスイッチング素子５をセ
ラミック基板２の他方主面に形成されているパワーライ
ン３ｂに接続する第２の接続手段７とから成る。
ッチング素子にサージ電圧が印加され、スイッチング素
子に破壊が発生してしまう。 【解決手段】セラミック基板２の両主面に対向配置さ
れ、流れる電流の方向が逆である２本のパワーライン３
ａ、３ｂと、前記セラミック基板２の一方主面に配置さ
れた３本の出力ライン４ａ、４ｂ、４ｃと、前記セラミ
ック基板２の一方主面に形成されているパワーライン３
ａ及び各出力ライン４ａ、４ｂ、４ｃに搭載されている
複数個のスイッチング素子５と、前記パワーライン３ａ
上のスイッチング素子５を各出力ライン４ａ、４ｂ、４
ｃに接続する第１の接続手段６及び各出力ライン４ａ、
４ｂ、４ｃ上に搭載されているスイッチング素子５をセ
ラミック基板２の他方主面に形成されているパワーライ
ン３ｂに接続する第２の接続手段７とから成る。
Description
【０００１】
【発明の属する技術分野】本発明は、３相モータ等を制
御するためのインバータ制御モジュールに関するもので
ある。
御するためのインバータ制御モジュールに関するもので
ある。
【０００２】
【従来の技術】従来、３相モータ等を制御するためのイ
ンバータ制御モジュールは、一般に図５、図６に示すよ
うにセラミック基板３２の一主面に直流源が供給される
２本のパワーライン３３ａ、３３ｂ及び３相交流源を出
力する３本の出力ライン３４ａ、３４ｂ、３４ｃを被着
形成したセラミック回路基板３１と、前記一方のパワー
ライン３３ａと各出力ライン３４ａ、３４ｂ、３４ｃ上
に搭載されている複数のスイッチング素子３５と、前記
一方のパワーライン３３ａ上に搭載された各スイッチン
グ素子３５と各出力ライン３４ａ、３４ｂ、３４ｃとを
電気的接続する金属細線よりなる第１の接続手段３６
と、各出力ライン３４ａ、３４ｂ、３４ｃ上に搭載され
た各スイッチング素子３５と他方のパワーライン３３ｂ
とを電気的接続する金属細線よりなる第２の接続手段３
７とにより構成されている。
ンバータ制御モジュールは、一般に図５、図６に示すよ
うにセラミック基板３２の一主面に直流源が供給される
２本のパワーライン３３ａ、３３ｂ及び３相交流源を出
力する３本の出力ライン３４ａ、３４ｂ、３４ｃを被着
形成したセラミック回路基板３１と、前記一方のパワー
ライン３３ａと各出力ライン３４ａ、３４ｂ、３４ｃ上
に搭載されている複数のスイッチング素子３５と、前記
一方のパワーライン３３ａ上に搭載された各スイッチン
グ素子３５と各出力ライン３４ａ、３４ｂ、３４ｃとを
電気的接続する金属細線よりなる第１の接続手段３６
と、各出力ライン３４ａ、３４ｂ、３４ｃ上に搭載され
た各スイッチング素子３５と他方のパワーライン３３ｂ
とを電気的接続する金属細線よりなる第２の接続手段３
７とにより構成されている。
【０００３】かかるインバータ制御モジュールは、前記
２本のパワーライン３３ａ、３３ｂを外部電源に、出力
ライン３４ａ、３４ｂ、３４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３３ａ、３３ｂ間
に２０Ａ以上の直流電源を供給するとともに各スイッチ
ング素子３５のオン・オフを少しずつずらせながら繰り
返し行なわせることによって出力ライン３４ａ、３４
b、３４ｃを介し３相モータ等に３相交流電源が供給さ
れることとなる。
２本のパワーライン３３ａ、３３ｂを外部電源に、出力
ライン３４ａ、３４ｂ、３４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３３ａ、３３ｂ間
に２０Ａ以上の直流電源を供給するとともに各スイッチ
ング素子３５のオン・オフを少しずつずらせながら繰り
返し行なわせることによって出力ライン３４ａ、３４
b、３４ｃを介し３相モータ等に３相交流電源が供給さ
れることとなる。
【０００４】なお、前記スイッチング素子３５としては
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌ
ｏｒ Ｔｒａｎｓｉｓｔｏｒ）等が一般に用いられてい
る。
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌ
ｏｒ Ｔｒａｎｓｉｓｔｏｒ）等が一般に用いられてい
る。
【０００５】また前記インバータ制御モジュールに使用
されるセラミック回路基板３１は、一般に酸化アルミニ
ウム質焼結体から成るセラミック基板３２の表面にメタ
ライズ金属層を所定パターンに被着させるとともに該メ
タライズ金属層にパワーライン３３ａ、３３ｂや出力ラ
イン３４ａ、３４ｂ、３４ｃとなる銅等の金属回路板を
銀ロウ等のロウ材を介しロウ付けすることによって形成
されており、具体的には、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末に
適当な有機バインダー、可塑剤、溶剤等を添加混合して
泥漿状と成すとともにこれを従来周知のドクターブレー
ド法やカレンダーロール法等のテープ成形技術を採用し
て複数のセラミックグリーンシートを得、次に前記セラ
ミックグリーンシート上にタングステンやモリブデン等
の高融点金属粉末に適当な有機バインダー、溶剤を添加
混合して得た金属ペーストをスクリーン印刷法等の印刷
技術を採用することによって所定パターンに印刷塗布
し、次に前記金属ペーストが所定パターンに印刷塗布さ
れたセラミックグリーンシートを必要に応じて上下に積
層するとともに還元雰囲気中、約１６００℃の温度で焼
成し、セラミックグリーンシートと金属ペーストを焼結
一体化させて表面にメタライズ金属層を有する酸化アル
ミニウム質焼結体から成るセラミック基板３２を形成
し、最後に前記セラミック基板３２に被着されているメ
タライズ金属層上にパワーライン３３ａ、３３ｂや出力
ライン３４ａ、３４ｂ、３４ｃとなる銅等の金属回路板
を間に銀ロウ等のロウ材を挟んで載置させるとともにこ
れを還元雰囲気中、約９００℃の温度に加熱してロウ材
を溶融させ、該溶融したロウ材でメタライズ金属層と金
属回路板とを接合することによって製作されている。
されるセラミック回路基板３１は、一般に酸化アルミニ
ウム質焼結体から成るセラミック基板３２の表面にメタ
ライズ金属層を所定パターンに被着させるとともに該メ
タライズ金属層にパワーライン３３ａ、３３ｂや出力ラ
イン３４ａ、３４ｂ、３４ｃとなる銅等の金属回路板を
銀ロウ等のロウ材を介しロウ付けすることによって形成
されており、具体的には、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末に
適当な有機バインダー、可塑剤、溶剤等を添加混合して
泥漿状と成すとともにこれを従来周知のドクターブレー
ド法やカレンダーロール法等のテープ成形技術を採用し
て複数のセラミックグリーンシートを得、次に前記セラ
ミックグリーンシート上にタングステンやモリブデン等
の高融点金属粉末に適当な有機バインダー、溶剤を添加
混合して得た金属ペーストをスクリーン印刷法等の印刷
技術を採用することによって所定パターンに印刷塗布
し、次に前記金属ペーストが所定パターンに印刷塗布さ
れたセラミックグリーンシートを必要に応じて上下に積
層するとともに還元雰囲気中、約１６００℃の温度で焼
成し、セラミックグリーンシートと金属ペーストを焼結
一体化させて表面にメタライズ金属層を有する酸化アル
ミニウム質焼結体から成るセラミック基板３２を形成
し、最後に前記セラミック基板３２に被着されているメ
タライズ金属層上にパワーライン３３ａ、３３ｂや出力
ライン３４ａ、３４ｂ、３４ｃとなる銅等の金属回路板
を間に銀ロウ等のロウ材を挟んで載置させるとともにこ
れを還元雰囲気中、約９００℃の温度に加熱してロウ材
を溶融させ、該溶融したロウ材でメタライズ金属層と金
属回路板とを接合することによって製作されている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来のインバータ制御モジュールにおいては、２本のパワ
ーライン３３ａ、３３ｂがインダクタンスを有してお
り、２本のパワーライン３３ａ、３３ｂ間に２０Ａ以上
の直流電源を供給するとともに各スイッチング素子３５
のオン・オフを少しずつずらせて出力ライン３４ａ、３
４b、３４ｃを介して３相モータ等に３相交流電源を供
給する際、前記パワーライン３３ａ、３３ｂのインダク
タンスによってスイッチング素子３５のオン・オフ時に
定格電圧より高いサージ電圧が発生してしまい、その結
果、前記サージ電圧によってスイッチング素子３５に過
電圧がかかり、スイッチング素子３５を破壊してインバ
ータ制御モジュールを安定して信頼性よく作動させるこ
とができないという欠点を有していた。
来のインバータ制御モジュールにおいては、２本のパワ
ーライン３３ａ、３３ｂがインダクタンスを有してお
り、２本のパワーライン３３ａ、３３ｂ間に２０Ａ以上
の直流電源を供給するとともに各スイッチング素子３５
のオン・オフを少しずつずらせて出力ライン３４ａ、３
４b、３４ｃを介して３相モータ等に３相交流電源を供
給する際、前記パワーライン３３ａ、３３ｂのインダク
タンスによってスイッチング素子３５のオン・オフ時に
定格電圧より高いサージ電圧が発生してしまい、その結
果、前記サージ電圧によってスイッチング素子３５に過
電圧がかかり、スイッチング素子３５を破壊してインバ
ータ制御モジュールを安定して信頼性よく作動させるこ
とができないという欠点を有していた。
【０００７】そこで上記欠点を解消するために２本のパ
ワーライン３３ａ、３３ｂを近接配置させるとともに各
々のパワーライン３３ａ、３３ｂに流れる電流の方向を
逆とし、２本のパワーライン３３ａ、３３ｂ間に相互イ
ンダクタンスを発生させるとともに該相互インダクタン
スによって２本のパワーライン３３ａ、３３ｂが有する
インダクタンスを低減することが考えられる。
ワーライン３３ａ、３３ｂを近接配置させるとともに各
々のパワーライン３３ａ、３３ｂに流れる電流の方向を
逆とし、２本のパワーライン３３ａ、３３ｂ間に相互イ
ンダクタンスを発生させるとともに該相互インダクタン
スによって２本のパワーライン３３ａ、３３ｂが有する
インダクタンスを低減することが考えられる。
【０００８】しかしながら、２本のパワーライン３３
ａ、３３ｂを近接配置させた場合、パワーライン３３
ａ、３３ｂには２０Ａ以上という非常に大きな電流が流
れ６００Ｖ以上の電圧がかかることから、パワーライン
３３ａ、３３ｂ間に放電が発生し、セラミック回路基板
３１にショートが発生してインバータ制御モジュールの
作動信頼性を損なうという欠点が誘発されてしまう。
ａ、３３ｂを近接配置させた場合、パワーライン３３
ａ、３３ｂには２０Ａ以上という非常に大きな電流が流
れ６００Ｖ以上の電圧がかかることから、パワーライン
３３ａ、３３ｂ間に放電が発生し、セラミック回路基板
３１にショートが発生してインバータ制御モジュールの
作動信頼性を損なうという欠点が誘発されてしまう。
【０００９】本発明は上記欠点に鑑み案出されたもの
で、その目的はサージ電圧印加によるスイッチング素子
の破壊及び２本のパワーライン間での放電を有効に防止
し、直流電源を３相交流電源に確実、かつ長期間にわた
って変換することができるインバータ制御モジュールを
提供することにある。
で、その目的はサージ電圧印加によるスイッチング素子
の破壊及び２本のパワーライン間での放電を有効に防止
し、直流電源を３相交流電源に確実、かつ長期間にわた
って変換することができるインバータ制御モジュールを
提供することにある。
【００１０】
【課題を解決するための手段】本発明のインバータ制御
モジュールは、セラミック基板と、該セラミック基板の
両主面に対向配置され、流れる電流の方向が逆である２
本のパワーラインと、前記セラミック基板の一方主面に
配置された３本の出力ラインと、前記セラミック基板の
一方主面に形成されているパワーライン及び各出力ライ
ンに搭載されている複数個のスイッチング素子と、前記
パワーライン上のスイッチング素子を各出力ラインに接
続する第１の接続手段及び各出力ライン上に搭載されて
いるスイッチング素子をセラミック基板の他方主面に形
成されているパワーラインに接続する第２の接続手段と
から成ることを特徴とするものである。
モジュールは、セラミック基板と、該セラミック基板の
両主面に対向配置され、流れる電流の方向が逆である２
本のパワーラインと、前記セラミック基板の一方主面に
配置された３本の出力ラインと、前記セラミック基板の
一方主面に形成されているパワーライン及び各出力ライ
ンに搭載されている複数個のスイッチング素子と、前記
パワーライン上のスイッチング素子を各出力ラインに接
続する第１の接続手段及び各出力ライン上に搭載されて
いるスイッチング素子をセラミック基板の他方主面に形
成されているパワーラインに接続する第２の接続手段と
から成ることを特徴とするものである。
【００１１】また本発明のインバータ制御モジュール
は、前記セラミック基板の一方主面に配置された各出力
ラインに搭載されているスイッチング素子とセラミック
基板の他方主面に形成されているパワーラインとを接続
する第２の接続手段がセラミック基板に設けた貫通孔内
を通過していることを特徴とするものである。
は、前記セラミック基板の一方主面に配置された各出力
ラインに搭載されているスイッチング素子とセラミック
基板の他方主面に形成されているパワーラインとを接続
する第２の接続手段がセラミック基板に設けた貫通孔内
を通過していることを特徴とするものである。
【００１２】更に本発明のインバータ制御モジュール
は、前記セラミック基板の一方主面に配置された各出力
ラインに搭載されているスイッチング素子とセラミック
基板の他方主面に形成されているパワーラインとを接続
する第２の接続手段が前記セラミック基板の一方主面か
ら他方主面にかけて導出する貫通導体部を具備している
ことを特徴とするものである。
は、前記セラミック基板の一方主面に配置された各出力
ラインに搭載されているスイッチング素子とセラミック
基板の他方主面に形成されているパワーラインとを接続
する第２の接続手段が前記セラミック基板の一方主面か
ら他方主面にかけて導出する貫通導体部を具備している
ことを特徴とするものである。
【００１３】本発明のインバータ制御モジュールによれ
ば、２本のパワーラインを間にセラミック基板を挟んで
対向配置させるとともに各々のパワーラインに流れる電
流の方向を逆としたことから２本のパワーライン間に相
互インダクタンスを効率良く発生させるとともに該相互
インダクタンスによって２本のパワーラインが有するイ
ンダクタンスを大きく低減させることができ、これによ
って２本のパワーライン間に２０Ａ以上の直流電源を供
給するとともに各スイッチング素子のオン・オフを少し
ずつずらせて出力ラインより３相モータ等に３相交流電
源を供給する際、スイッチング素子のオン・オフ時に前
記２本のパワーラインが有するインダクタンスに起因し
て定格電圧より高いサージ電圧が発生することはなく、
その結果、スイッチング素子に過電圧がかかり、スイッ
チング素子が破壊するのを有効に防止してインバータ制
御モジュールを安定、かつ信頼性よく作動させることが
可能となる。
ば、２本のパワーラインを間にセラミック基板を挟んで
対向配置させるとともに各々のパワーラインに流れる電
流の方向を逆としたことから２本のパワーライン間に相
互インダクタンスを効率良く発生させるとともに該相互
インダクタンスによって２本のパワーラインが有するイ
ンダクタンスを大きく低減させることができ、これによ
って２本のパワーライン間に２０Ａ以上の直流電源を供
給するとともに各スイッチング素子のオン・オフを少し
ずつずらせて出力ラインより３相モータ等に３相交流電
源を供給する際、スイッチング素子のオン・オフ時に前
記２本のパワーラインが有するインダクタンスに起因し
て定格電圧より高いサージ電圧が発生することはなく、
その結果、スイッチング素子に過電圧がかかり、スイッ
チング素子が破壊するのを有効に防止してインバータ制
御モジュールを安定、かつ信頼性よく作動させることが
可能となる。
【００１４】また同時に２本のパワーラインはその間に
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
【００１５】更に本発明のインバータ制御モジュールに
よれば、セラミック基板に貫通孔を設け、該貫通孔内に
セラミック基板の一方主面に配置された各出力ラインに
搭載されているスイッチング素子とセラミック基板の他
方主面に形成されているパワーラインとを接続する第２
の接続手段を通過させるようにしておくとスイッチング
素子とパワーラインとを接続する第２の接続手段がセラ
ミック基板の外周より大きくはみ出してインバータ制御
モジュールを大型化させることはなく、その結果、イン
バータ制御モジュールを小型のものとなすことが可能と
なる。
よれば、セラミック基板に貫通孔を設け、該貫通孔内に
セラミック基板の一方主面に配置された各出力ラインに
搭載されているスイッチング素子とセラミック基板の他
方主面に形成されているパワーラインとを接続する第２
の接続手段を通過させるようにしておくとスイッチング
素子とパワーラインとを接続する第２の接続手段がセラ
ミック基板の外周より大きくはみ出してインバータ制御
モジュールを大型化させることはなく、その結果、イン
バータ制御モジュールを小型のものとなすことが可能と
なる。
【００１６】また更に本発明のインバータ制御モジュー
ルによれば、セラミック基板の一方主面から他方主面に
かけて導出する貫通導体部を形成し、該貫通導体部の一
方端に各出力ラインに搭載されているスイッチング素子
を、他方端にパワーラインを接続すれば、各出力ライン
に搭載されているスイッチング素子とセラミック基板の
他方主面に形成されているパワーラインとを接続する第
２の接続手段がセラミック基板の外周より大きくはみ出
してインバータ制御モジュールを大型化させることはな
く、その結果、インバータ制御モジュールを小型のもの
となすことが可能となる。同時に貫通導体部の一方端と
各出力ラインに搭載されているスイッチング素子とをワ
イヤを介して接続する際、ワイヤの長さを短いものとし
てワイヤの倒れに起因する接触短絡事故や短絡に伴なう
スイッチング素子の破壊等を有効に防止することができ
る。
ルによれば、セラミック基板の一方主面から他方主面に
かけて導出する貫通導体部を形成し、該貫通導体部の一
方端に各出力ラインに搭載されているスイッチング素子
を、他方端にパワーラインを接続すれば、各出力ライン
に搭載されているスイッチング素子とセラミック基板の
他方主面に形成されているパワーラインとを接続する第
２の接続手段がセラミック基板の外周より大きくはみ出
してインバータ制御モジュールを大型化させることはな
く、その結果、インバータ制御モジュールを小型のもの
となすことが可能となる。同時に貫通導体部の一方端と
各出力ラインに搭載されているスイッチング素子とをワ
イヤを介して接続する際、ワイヤの長さを短いものとし
てワイヤの倒れに起因する接触短絡事故や短絡に伴なう
スイッチング素子の破壊等を有効に防止することができ
る。
【００１７】
【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図１および図２は、本発
明のインバータ制御モジュールの一実施例を示し、セラ
ミック基板２の両主面に２本のパワーライン３ａ、３ｂ
を対向配置させるとともに一方主面に３本の出力ライン
４ａ、４ｂ、４ｃを配置したセラミック回路基板１とス
イッチング素子５とから構成されており、セラミック基
板２の一方主面に形成されているパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上にスイッチング素子５
を搭載し、パワーライン３ａ上のスイッチング素子５を
各出力ライン４ａ、４ｂ、４ｃに第１の接続手段６を介
して接続するとともに各出力ライン４ａ、４ｂ、４ｃ上
に搭載されているスイッチング素子５をセラミック基板
２の他方主面に形成されているパワーライン３ｂに第２
の接続手段７を介して接続することによって形成されて
いる。
施例に基づき詳細に説明する。図１および図２は、本発
明のインバータ制御モジュールの一実施例を示し、セラ
ミック基板２の両主面に２本のパワーライン３ａ、３ｂ
を対向配置させるとともに一方主面に３本の出力ライン
４ａ、４ｂ、４ｃを配置したセラミック回路基板１とス
イッチング素子５とから構成されており、セラミック基
板２の一方主面に形成されているパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上にスイッチング素子５
を搭載し、パワーライン３ａ上のスイッチング素子５を
各出力ライン４ａ、４ｂ、４ｃに第１の接続手段６を介
して接続するとともに各出力ライン４ａ、４ｂ、４ｃ上
に搭載されているスイッチング素子５をセラミック基板
２の他方主面に形成されているパワーライン３ｂに第２
の接続手段７を介して接続することによって形成されて
いる。
【００１８】前記セラミック回路基板１のセラミック基
板２はパワーライン３ａ、３ｂ及び出力ライン４ａ、４
ｂ、４ｃ及びパワーライン３ａ、出力ライン４ａ、４
ｂ、４ｃ上に搭載されるスイッチング素子５を支持する
支持部材として作用し、窒化珪素質焼結体、窒化アルミ
ニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼
結体等のセラミック絶縁体で形成されている。
板２はパワーライン３ａ、３ｂ及び出力ライン４ａ、４
ｂ、４ｃ及びパワーライン３ａ、出力ライン４ａ、４
ｂ、４ｃ上に搭載されるスイッチング素子５を支持する
支持部材として作用し、窒化珪素質焼結体、窒化アルミ
ニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼
結体等のセラミック絶縁体で形成されている。
【００１９】前記セラミック基板２は、例えば、窒化珪
素質焼結体から成る場合、窒化珪素、酸化アルミニウ
ム、酸化マグネシウム、酸化イットリウム等の原料粉末
に適当な有機バインダー、可塑剤、溶剤を添加混合して
泥漿状となすとともに該泥漿物を従来周知のドクターブ
レード法やカレンダーロール法を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、次に前記セラミックグリーンシートに適当な打ち
抜き加工を施し、所定形状となすとともに必要に応じて
複数枚を積層して成形体となし、しかる後、これを窒素
雰囲気等の非酸化性雰囲気中、１６００乃至２０００℃
の高温で焼成することによって製作される。
素質焼結体から成る場合、窒化珪素、酸化アルミニウ
ム、酸化マグネシウム、酸化イットリウム等の原料粉末
に適当な有機バインダー、可塑剤、溶剤を添加混合して
泥漿状となすとともに該泥漿物を従来周知のドクターブ
レード法やカレンダーロール法を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、次に前記セラミックグリーンシートに適当な打ち
抜き加工を施し、所定形状となすとともに必要に応じて
複数枚を積層して成形体となし、しかる後、これを窒素
雰囲気等の非酸化性雰囲気中、１６００乃至２０００℃
の高温で焼成することによって製作される。
【００２０】また前記セラミック基板２は、その一方主
面に１本のパワーライン３ａと３本の出力ライン４ａ、
４ｂ、４ｃが、他方主面に１本のパワーライン３ｂが活
性金属ロウ材等の接着材を介してロウ付け取着されてい
る。
面に１本のパワーライン３ａと３本の出力ライン４ａ、
４ｂ、４ｃが、他方主面に１本のパワーライン３ｂが活
性金属ロウ材等の接着材を介してロウ付け取着されてい
る。
【００２１】前記パワーライン３ａは外部電源から供給
される直流電源をスイッチング素子５に供給する作用を
なし、また出力ライン４ａ、４ｂ、４ｃはスイッチング
素子５のオン・オフにより変換された３相交流電源を外
部の３相モータ等に供給する作用をなす。
される直流電源をスイッチング素子５に供給する作用を
なし、また出力ライン４ａ、４ｂ、４ｃはスイッチング
素子５のオン・オフにより変換された３相交流電源を外
部の３相モータ等に供給する作用をなす。
【００２２】前記２本のパワーライン３ａ、３ｂ及び３
本の出力ライン４ａ、４ｂ、４ｃは銅やアルミニウム等
の金属材料から成り、銅やアルミニウム等のインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって、例えば、厚さが５００μ
ｍで、所定パターン形状に製作される。
本の出力ライン４ａ、４ｂ、４ｃは銅やアルミニウム等
の金属材料から成り、銅やアルミニウム等のインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって、例えば、厚さが５００μ
ｍで、所定パターン形状に製作される。
【００２３】更に前記２本のパワーライン３ａ、３ｂ及
び３本の出力ライン４ａ、４ｂ、４ｃのセラミック基板
２への接着は、例えば、銀ロウ材（銀：７２重量％、
銅：２８重量％）やアルミニウムロウ材（アルミニウ
ム：８８重量％、シリコン：１２重量％）等にチタンや
タングステン、ハフニウム及び／またはその水素化物の
少なくとも１種を２乃至５重量％添加した活性ロウ材を
使用することによって行なわれ，具体的にはセラミック
基板２の表面に間に活性金属ロウ材を挟んでパワーライ
ン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃを載置さ
せ、次にこれを真空中もしくは中性、還元雰囲気中、所
定温度（銀ロウ材の場合は約９００℃、アルミニウムロ
ウ材の場合は約６００℃）で加熱処理し、活性金属ロウ
材を溶融せしめるとともにセラミック基板２の表面とパ
ワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃ
の下面とを接合させることによって行われる。
び３本の出力ライン４ａ、４ｂ、４ｃのセラミック基板
２への接着は、例えば、銀ロウ材（銀：７２重量％、
銅：２８重量％）やアルミニウムロウ材（アルミニウ
ム：８８重量％、シリコン：１２重量％）等にチタンや
タングステン、ハフニウム及び／またはその水素化物の
少なくとも１種を２乃至５重量％添加した活性ロウ材を
使用することによって行なわれ，具体的にはセラミック
基板２の表面に間に活性金属ロウ材を挟んでパワーライ
ン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃを載置さ
せ、次にこれを真空中もしくは中性、還元雰囲気中、所
定温度（銀ロウ材の場合は約９００℃、アルミニウムロ
ウ材の場合は約６００℃）で加熱処理し、活性金属ロウ
材を溶融せしめるとともにセラミック基板２の表面とパ
ワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃ
の下面とを接合させることによって行われる。
【００２４】なお、前記セラミック回路基板１はセラミ
ック基板２を窒化珪素質焼結体や窒化アルミニウム質焼
結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ
以上のセラミック絶縁体で形成しておくとスイッチング
素子５が作動時に多量の熱を発生した際、その熱をセラ
ミック基板２が効率良く吸収するとともに大気中に良好
に放出してスイッチング素子５を常に適温となし、スイ
ッチング素子５を常に安定、かつ正常に作動させること
が可能となる。従って、前記セラミック基板２は窒化珪
素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼
結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶
縁体で形成しておくことが好ましい。
ック基板２を窒化珪素質焼結体や窒化アルミニウム質焼
結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ
以上のセラミック絶縁体で形成しておくとスイッチング
素子５が作動時に多量の熱を発生した際、その熱をセラ
ミック基板２が効率良く吸収するとともに大気中に良好
に放出してスイッチング素子５を常に適温となし、スイ
ッチング素子５を常に安定、かつ正常に作動させること
が可能となる。従って、前記セラミック基板２は窒化珪
素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼
結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶
縁体で形成しておくことが好ましい。
【００２５】また前記パワーライン３ａ、３ｂ及び出力
ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成してお
くと、該無酸素銅はロウ付けの際に銅の表面が銅中に存
在する酸素により酸化されることなく活性金属ロウ材と
の濡れ性が良好となり、セラミック基板２への活性金属
ロウ材を介しての接合が強固となる。従って、前記パワ
ーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃは
これを無酸素銅で形成しておくことが好ましい。
ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成してお
くと、該無酸素銅はロウ付けの際に銅の表面が銅中に存
在する酸素により酸化されることなく活性金属ロウ材と
の濡れ性が良好となり、セラミック基板２への活性金属
ロウ材を介しての接合が強固となる。従って、前記パワ
ーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃは
これを無酸素銅で形成しておくことが好ましい。
【００２６】更に前記パワーライン３ａ、３ｂ及び出力
ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る
良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良
好な金属をメッキ法により被着させておくと、パワーラ
イン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの酸化
腐蝕を有効に防止しつつパワーライン３ａ、３ｂ及び出
力ライン４ａ、４ｂ、４ｃにスイッチング素子５や外部
電源、外部の３相モータ等を半田等のロウ材を介して極
めて強固に接続させることができる。従って、前記前記
パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４
ｃはその表面にニッケルから成る良導電性で、かつ耐蝕
性及びロウ材に対する濡れ性が良好な金属をメッキ法に
より被着させておくことが好ましい。
ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る
良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良
好な金属をメッキ法により被着させておくと、パワーラ
イン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの酸化
腐蝕を有効に防止しつつパワーライン３ａ、３ｂ及び出
力ライン４ａ、４ｂ、４ｃにスイッチング素子５や外部
電源、外部の３相モータ等を半田等のロウ材を介して極
めて強固に接続させることができる。従って、前記前記
パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４
ｃはその表面にニッケルから成る良導電性で、かつ耐蝕
性及びロウ材に対する濡れ性が良好な金属をメッキ法に
より被着させておくことが好ましい。
【００２７】前記セラミック回路基板１はまたセラミッ
ク基板２の一方主面に配置されたパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上に複数のスイッチング
素子５が搭載されており、かつパワーライン３ａ上に搭
載されたスイッチング素子５はワイヤ等からなる第１の
接続手段６を介して各出力ライン４ａ、４ｂ、４ｃに、
また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッ
チング素子５はワイヤ等からなる第２の接続手段７を介
してセラミック基板２の他方主面に配置されたパワーラ
イン３ｂに電気的に接続されている。
ク基板２の一方主面に配置されたパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上に複数のスイッチング
素子５が搭載されており、かつパワーライン３ａ上に搭
載されたスイッチング素子５はワイヤ等からなる第１の
接続手段６を介して各出力ライン４ａ、４ｂ、４ｃに、
また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッ
チング素子５はワイヤ等からなる第２の接続手段７を介
してセラミック基板２の他方主面に配置されたパワーラ
イン３ｂに電気的に接続されている。
【００２８】前記スイッチング素子５はＩＧＢＴ（Ｉｎ
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎ
ｓｉｓｔｏｒ）等の素子が用いられており、電流のオ
ン、オフを制御し、各スイッチング素子５のオン・オフ
を少しずつずらせることによってパワーライン３ａ、３
ｂより供給された直流電源を３相の交流電源に変換し出
力ライン４ａ、４ｂ、４ｃに供給する作用をなす。
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎ
ｓｉｓｔｏｒ）等の素子が用いられており、電流のオ
ン、オフを制御し、各スイッチング素子５のオン・オフ
を少しずつずらせることによってパワーライン３ａ、３
ｂより供給された直流電源を３相の交流電源に変換し出
力ライン４ａ、４ｂ、４ｃに供給する作用をなす。
【００２９】また前記第１の接続手段６及び第２の接続
手段７は、アルミニウムやアルミニウム−珪素合金から
なる、例えば直径が３００μｍの金属細線（ワイヤ）か
らなり、従来周知のワイヤーボンディング法等の接合技
術を用いることによって、パワーライン３ａ上に搭載さ
れたスイッチング素子５と各出力ライン４ａ、４ｂ、４
ｃに、また出力ライン４ａ、４ｂ、４ｃ上に搭載された
スイッチング素子５とセラミック基板２の他方主面に配
置されたパワーライン３ｂに接続される。
手段７は、アルミニウムやアルミニウム−珪素合金から
なる、例えば直径が３００μｍの金属細線（ワイヤ）か
らなり、従来周知のワイヤーボンディング法等の接合技
術を用いることによって、パワーライン３ａ上に搭載さ
れたスイッチング素子５と各出力ライン４ａ、４ｂ、４
ｃに、また出力ライン４ａ、４ｂ、４ｃ上に搭載された
スイッチング素子５とセラミック基板２の他方主面に配
置されたパワーライン３ｂに接続される。
【００３０】本発明のインバータ制御モジュールにおい
ては、２本のパワーライン３ａ、３ｂを間にセラミック
基板２を挟んで対向配置させるとともにパワーライン３
ａ、３ｂに流れる電流の方向を逆としておくことが重要
である。
ては、２本のパワーライン３ａ、３ｂを間にセラミック
基板２を挟んで対向配置させるとともにパワーライン３
ａ、３ｂに流れる電流の方向を逆としておくことが重要
である。
【００３１】前記２本のパワーライン３ａ、３ｂを間に
セラミック基板２を挟んで対向配置させるとともにパワ
ーライン３ａ、３ｂに流れる電流の方向を逆としておく
と２本のパワーライン３ａ、３ｂ間に相互インダクタン
スが効率良く発生し、この発生した相互インダクタンス
によって２本のパワーライン３ａ、３ｂの各々が有する
インダクタンスを大きく低減させ、その結果、２本のパ
ワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給
するとともに各スイッチング素子５のオン・オフを少し
ずつずらせて出力ライン４ａ、４ｂ、４ｃより３相モー
タ等に３相交流電源を供給する際、スイッチング素子５
のオン・オフ時に前記２本のパワーライン３ａ、３ｂが
有するインダクタンスに起因して定格電圧より高いサー
ジ電圧が発生することはなく、これによってスイッチン
グ素子５に過電圧がかかり、スイッチング素子５が破壊
するのを有効に防止してインバータ制御モジュールを安
定、かつ信頼性よく作動させることが可能となる。
セラミック基板２を挟んで対向配置させるとともにパワ
ーライン３ａ、３ｂに流れる電流の方向を逆としておく
と２本のパワーライン３ａ、３ｂ間に相互インダクタン
スが効率良く発生し、この発生した相互インダクタンス
によって２本のパワーライン３ａ、３ｂの各々が有する
インダクタンスを大きく低減させ、その結果、２本のパ
ワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給
するとともに各スイッチング素子５のオン・オフを少し
ずつずらせて出力ライン４ａ、４ｂ、４ｃより３相モー
タ等に３相交流電源を供給する際、スイッチング素子５
のオン・オフ時に前記２本のパワーライン３ａ、３ｂが
有するインダクタンスに起因して定格電圧より高いサー
ジ電圧が発生することはなく、これによってスイッチン
グ素子５に過電圧がかかり、スイッチング素子５が破壊
するのを有効に防止してインバータ制御モジュールを安
定、かつ信頼性よく作動させることが可能となる。
【００３２】また同時に２本のパワーライン３ａ、３ｂ
はその間に絶縁性に優れたセラミック基板２が介在して
いることからパワーライン３ａ、３ｂに２０Ａ以上とい
う非常に大きな電流を流し６００Ｖ以上の電圧がかかっ
たとしてもパワーライン３ａ、３ｂ間に放電が発生し、
セラミック回路基板１にショートを発生させることはな
く、これによってインバータ制御モジュールの作動を高
信頼性となすことが可能となる。
はその間に絶縁性に優れたセラミック基板２が介在して
いることからパワーライン３ａ、３ｂに２０Ａ以上とい
う非常に大きな電流を流し６００Ｖ以上の電圧がかかっ
たとしてもパワーライン３ａ、３ｂ間に放電が発生し、
セラミック回路基板１にショートを発生させることはな
く、これによってインバータ制御モジュールの作動を高
信頼性となすことが可能となる。
【００３３】なお、前記セラミック基板２はその厚みが
２ｍｍを超えると２本のパワーライン３ａ、３ｂ間に相
互インダクタンスを効率良く発生させるのが困難とな
り、また０．２ｍｍ未満となるとセラミック基板２の機
械的強度が劣化してインバータ制御モジュールとしての
信頼性が低下してしまう危険性がある。従って、前記セ
ラミック基板２はその厚みを０．２ｍｍ乃至２ｍｍの範
囲としておくことが好ましい。
２ｍｍを超えると２本のパワーライン３ａ、３ｂ間に相
互インダクタンスを効率良く発生させるのが困難とな
り、また０．２ｍｍ未満となるとセラミック基板２の機
械的強度が劣化してインバータ制御モジュールとしての
信頼性が低下してしまう危険性がある。従って、前記セ
ラミック基板２はその厚みを０．２ｍｍ乃至２ｍｍの範
囲としておくことが好ましい。
【００３４】また前記セラミック基板２はその絶縁耐圧
が１０ｋＶ／ｍｍ未満となるとセラミック基板２の厚み
が、例えば、０．２ｍｍの薄いものとなったときにパワ
ーライン３ａ、３ｂ間に放電が生じ、セラミック回路基
板１にショートが発生してしまう危険性がある。従っ
て、前記セラミック基板２はその耐電圧を１０ｋＶ／ｍ
ｍ以上としておくことが好ましい。
が１０ｋＶ／ｍｍ未満となるとセラミック基板２の厚み
が、例えば、０．２ｍｍの薄いものとなったときにパワ
ーライン３ａ、３ｂ間に放電が生じ、セラミック回路基
板１にショートが発生してしまう危険性がある。従っ
て、前記セラミック基板２はその耐電圧を１０ｋＶ／ｍ
ｍ以上としておくことが好ましい。
【００３５】更に図３に示すように、セラミック基板２
に貫通孔８を設け、該貫通孔８内にセラミック基板２の
一方主面に配置された各出力ライン４ａ、４ｂ、４ｃに
搭載されているスイッチング素子５とセラミック基板２
の他方主面に形成されているパワーライン３ｂとを接続
する第２の接続手段７を通過させるようにしておくとス
イッチング素子５とパワーライン３ｂとを接続する第２
の接続手段７がセラミック基板２の外周より大きくはみ
出してインバータ制御モジュールを大型化させることは
なく、その結果、インバータ制御モジュールを小型のも
のとなすことが可能となる。従って、インバータ制御モ
ジュールを小型となすにはセラミック基板２に貫通孔８
を設け、貫通孔８内に第２の接続手段７を通過させてセ
ラミック基板２の一方主面に配置された各出力ライン４
ａ、４ｂ、４ｃに搭載されているスイッチング素子５と
セラミック基板２の他方主面に形成されているパワーラ
イン３ｂとを接続するようにすればよい。
に貫通孔８を設け、該貫通孔８内にセラミック基板２の
一方主面に配置された各出力ライン４ａ、４ｂ、４ｃに
搭載されているスイッチング素子５とセラミック基板２
の他方主面に形成されているパワーライン３ｂとを接続
する第２の接続手段７を通過させるようにしておくとス
イッチング素子５とパワーライン３ｂとを接続する第２
の接続手段７がセラミック基板２の外周より大きくはみ
出してインバータ制御モジュールを大型化させることは
なく、その結果、インバータ制御モジュールを小型のも
のとなすことが可能となる。従って、インバータ制御モ
ジュールを小型となすにはセラミック基板２に貫通孔８
を設け、貫通孔８内に第２の接続手段７を通過させてセ
ラミック基板２の一方主面に配置された各出力ライン４
ａ、４ｂ、４ｃに搭載されているスイッチング素子５と
セラミック基板２の他方主面に形成されているパワーラ
イン３ｂとを接続するようにすればよい。
【００３６】前記貫通孔８は、例えば、セラミック基板
２の一方主面に配置されたパワーライン３ａと出力ライ
ン４ａ、４ｂ、４ｃとの間で出力ライン４ａ、４ｂ、４
ｃに近接した位置に形成され、その直径は３ｍｍ以上
で、前述のセラミック基板２となるセラミックグリーン
シートに予め打ち抜き加工法により所定の大きさの孔を
あけておくことによって形成される。
２の一方主面に配置されたパワーライン３ａと出力ライ
ン４ａ、４ｂ、４ｃとの間で出力ライン４ａ、４ｂ、４
ｃに近接した位置に形成され、その直径は３ｍｍ以上
で、前述のセラミック基板２となるセラミックグリーン
シートに予め打ち抜き加工法により所定の大きさの孔を
あけておくことによって形成される。
【００３７】また更に図４に示すように、セラミック基
板２の一方主面から他方主面にかけて導出する貫通導体
部９を形成し、該貫通導体部９の一方端に各出力ライン
４ａ、４ｂ、４ｃに搭載されているスイッチング素子５
を、他方端にパワーライン３ｂを接続すれば、各出力ラ
イン４ａ、４ｂ、４ｃに搭載されているスイッチング素
子５とセラミック基板２の他方主面に形成されているパ
ワーライン３ｂとを接続する第２の接続手段７がセラミ
ック基板２の外周より大きくはみ出してインバータ制御
モジュールを大型化させることはなく、その結果、イン
バータ制御モジュールを小型のものとなすことが可能と
なる。同時に貫通導体部９の一方端と各出力ライン４
ａ、４ｂ、４ｃに搭載されているスイッチング素子５と
をワイヤを介して接続する際、ワイヤの長さを短いもの
としてワイヤの倒れに起因する接触短絡事故や短絡に伴
なうスイッチング素子の破壊等を有効に防止することが
できる。従って、インバータ制御モジュールを小型のも
のとし、かつ短絡事故が無く高信頼性のものとするには
セラミック基板２の一方主面から他方主面にかけて導出
する貫通導体部９を形成し、該貫通導体部９の一方端に
各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッ
チング素子５を、他方端にパワーライン３ｂを接続する
ようにすればよい。
板２の一方主面から他方主面にかけて導出する貫通導体
部９を形成し、該貫通導体部９の一方端に各出力ライン
４ａ、４ｂ、４ｃに搭載されているスイッチング素子５
を、他方端にパワーライン３ｂを接続すれば、各出力ラ
イン４ａ、４ｂ、４ｃに搭載されているスイッチング素
子５とセラミック基板２の他方主面に形成されているパ
ワーライン３ｂとを接続する第２の接続手段７がセラミ
ック基板２の外周より大きくはみ出してインバータ制御
モジュールを大型化させることはなく、その結果、イン
バータ制御モジュールを小型のものとなすことが可能と
なる。同時に貫通導体部９の一方端と各出力ライン４
ａ、４ｂ、４ｃに搭載されているスイッチング素子５と
をワイヤを介して接続する際、ワイヤの長さを短いもの
としてワイヤの倒れに起因する接触短絡事故や短絡に伴
なうスイッチング素子の破壊等を有効に防止することが
できる。従って、インバータ制御モジュールを小型のも
のとし、かつ短絡事故が無く高信頼性のものとするには
セラミック基板２の一方主面から他方主面にかけて導出
する貫通導体部９を形成し、該貫通導体部９の一方端に
各出力ライン４ａ、４ｂ、４ｃに搭載されているスイッ
チング素子５を、他方端にパワーライン３ｂを接続する
ようにすればよい。
【００３８】前記貫通導体部９はセラミック基板２の一
方主面に配置されたパワーライン３ａと出力ライン４
ａ、４ｂ、４ｃとの間で出力ライン４ａ、４ｂ、４ｃに
近接した位置に直径０．３乃至１ｍｍの大きさの貫通孔
を単数または複数個形成し、この貫通孔内にタングステ
ンやモリブデン等の高融点金属粉末を充填することによ
って形成される。
方主面に配置されたパワーライン３ａと出力ライン４
ａ、４ｂ、４ｃとの間で出力ライン４ａ、４ｂ、４ｃに
近接した位置に直径０．３乃至１ｍｍの大きさの貫通孔
を単数または複数個形成し、この貫通孔内にタングステ
ンやモリブデン等の高融点金属粉末を充填することによ
って形成される。
【００３９】前記貫通導体部９の具体的な形成方法は、
まずセラミック基板２となるセラミックグリーンシート
の所定位置に打ち抜き加工法によって直径０．３乃至１
ｍｍの大きさの貫通孔を単数または複数個形成し、次に
前記貫通孔内にタングステンやモリブデン等の高融点金
属粉末に適当な有機バインダー、溶剤を添加混合して得
た金属ペーストをスクリーン印刷法等の印刷技術を採用
することによって印刷充填し、最後にこれをセラミック
グリーンシートとともに所定温度で焼成することによっ
て行なわれる。
まずセラミック基板２となるセラミックグリーンシート
の所定位置に打ち抜き加工法によって直径０．３乃至１
ｍｍの大きさの貫通孔を単数または複数個形成し、次に
前記貫通孔内にタングステンやモリブデン等の高融点金
属粉末に適当な有機バインダー、溶剤を添加混合して得
た金属ペーストをスクリーン印刷法等の印刷技術を採用
することによって印刷充填し、最後にこれをセラミック
グリーンシートとともに所定温度で焼成することによっ
て行なわれる。
【００４０】かくして上述のインバータ制御モジュール
によれば、２本のパワーライン３ａ、３ｂを外部電源
に、出力ライン４ａ、４ｂ、４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３ａ、３ｂ間に２
０Ａ以上の直流電源を供給するとともに各スイッチング
素子５のオン・オフを少しずつずらせながら繰り返し行
なわせることによって出力ライン４ａ、４b、４ｃから
３相の交流電源が導出され、これによってインバータ制
御モジュールとして機能する。
によれば、２本のパワーライン３ａ、３ｂを外部電源
に、出力ライン４ａ、４ｂ、４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３ａ、３ｂ間に２
０Ａ以上の直流電源を供給するとともに各スイッチング
素子５のオン・オフを少しずつずらせながら繰り返し行
なわせることによって出力ライン４ａ、４b、４ｃから
３相の交流電源が導出され、これによってインバータ制
御モジュールとして機能する。
【００４１】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
【００４２】
【発明の効果】本発明のインバータ制御モジュールによ
れば、２本のパワーラインを間にセラミック基板を挟ん
で対向配置させるとともに各々のパワーラインに流れる
電流の方向を逆としたことから２本のパワーライン間に
相互インダクタンスを効率良く発生させるとともに該相
互インダクタンスによって２本のパワーラインが有する
インダクタンスを大きく低減させることができ、これに
よって２本のパワーライン間に２０Ａ以上の直流電源を
供給するとともに各スイッチング素子のオン・オフを少
しずつずらせて出力ラインより３相モータ等に３相交流
電源を供給する際、スイッチング素子のオン・オフ時に
前記２本のパワーラインが有するインダクタンスに起因
して定格電圧より高いサージ電圧が発生することはな
く、その結果、スイッチング素子に過電圧がかかり、ス
イッチング素子が破壊するのを有効に防止してインバー
タ制御モジュールを安定、かつ信頼性よく作動させるこ
とが可能となる。
れば、２本のパワーラインを間にセラミック基板を挟ん
で対向配置させるとともに各々のパワーラインに流れる
電流の方向を逆としたことから２本のパワーライン間に
相互インダクタンスを効率良く発生させるとともに該相
互インダクタンスによって２本のパワーラインが有する
インダクタンスを大きく低減させることができ、これに
よって２本のパワーライン間に２０Ａ以上の直流電源を
供給するとともに各スイッチング素子のオン・オフを少
しずつずらせて出力ラインより３相モータ等に３相交流
電源を供給する際、スイッチング素子のオン・オフ時に
前記２本のパワーラインが有するインダクタンスに起因
して定格電圧より高いサージ電圧が発生することはな
く、その結果、スイッチング素子に過電圧がかかり、ス
イッチング素子が破壊するのを有効に防止してインバー
タ制御モジュールを安定、かつ信頼性よく作動させるこ
とが可能となる。
【００４３】また同時に２本のパワーラインはその間に
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
【００４４】更に本発明のインバータ制御モジュールに
よれば、セラミック基板に貫通孔を設け、該貫通孔内に
セラミック基板の一方主面に配置された各出力ラインに
搭載されているスイッチング素子とセラミック基板の他
方主面に形成されているパワーラインとを接続する第２
の接続手段を通過させるようにしておくとスイッチング
素子とパワーラインとを接続する第２の接続手段がセラ
ミック基板の外周より大きくはみ出してインバータ制御
モジュールを大型化させることはなく、その結果、イン
バータ制御モジュールを小型のものとなすことが可能と
なる。
よれば、セラミック基板に貫通孔を設け、該貫通孔内に
セラミック基板の一方主面に配置された各出力ラインに
搭載されているスイッチング素子とセラミック基板の他
方主面に形成されているパワーラインとを接続する第２
の接続手段を通過させるようにしておくとスイッチング
素子とパワーラインとを接続する第２の接続手段がセラ
ミック基板の外周より大きくはみ出してインバータ制御
モジュールを大型化させることはなく、その結果、イン
バータ制御モジュールを小型のものとなすことが可能と
なる。
【００４５】また更に本発明のインバータ制御モジュー
ルによれば、セラミック基板の一方主面から他方主面に
かけて導出する貫通導体部を形成し、該貫通導体部の一
方端に各出力ラインに搭載されているスイッチング素子
を、他方端にパワーラインを接続すれば、各出力ライン
に搭載されているスイッチング素子とセラミック基板の
他方主面に形成されているパワーラインとを接続する第
２の接続手段がセラミック基板の外周より大きくはみ出
してインバータ制御モジュールを大型化させることはな
く、その結果、インバータ制御モジュールを小型のもの
となすことが可能となる。同時に貫通導体部の一方端と
各出力ラインに搭載されているスイッチング素子とをワ
イヤを介して接続する際、ワイヤの長さを短いものとし
てワイヤの倒れに起因する接触短絡事故や短絡に伴なう
スイッチング素子の破壊等を有効に防止することができ
る。
ルによれば、セラミック基板の一方主面から他方主面に
かけて導出する貫通導体部を形成し、該貫通導体部の一
方端に各出力ラインに搭載されているスイッチング素子
を、他方端にパワーラインを接続すれば、各出力ライン
に搭載されているスイッチング素子とセラミック基板の
他方主面に形成されているパワーラインとを接続する第
２の接続手段がセラミック基板の外周より大きくはみ出
してインバータ制御モジュールを大型化させることはな
く、その結果、インバータ制御モジュールを小型のもの
となすことが可能となる。同時に貫通導体部の一方端と
各出力ラインに搭載されているスイッチング素子とをワ
イヤを介して接続する際、ワイヤの長さを短いものとし
てワイヤの倒れに起因する接触短絡事故や短絡に伴なう
スイッチング素子の破壊等を有効に防止することができ
る。
【図１】本発明のインバータ制御モジュールの一実施例
を示す平面図である。
を示す平面図である。
【図２】図１に示すインバータ制御モジュールの断面図
である。
である。
【図３】本発明のインバータ制御モジュールの他の実施
例を示す断面図である。
例を示す断面図である。
【図４】本発明のインバータ制御モジュールの他の実施
例を示す断面図である。
例を示す断面図である。
【図５】従来のインバータ制御モジュールの平面図であ
る。
る。
【図６】図５に示すインバータ制御モジュールの断面図
である。
である。
１・・・・・・・・・セラミック回路基板 ２・・・・・・・・・セラミック基板 ３ａ、３ｂ・・・・・パワーライン ４ａ、４ｂ、４ｃ・・出力ライン ５・・・・・・・・・スイッチング素子 ６・・・・・・・・・第１の接続手段 ７・・・・・・・・・第２の接続手段 ８・・・・・・・・・貫通孔 ９・・・・・・・・・貫通導体部
Claims (3)
- 【請求項１】セラミック基板と、該セラミック基板の両
主面に対向配置され、流れる電流の方向が逆である２本
のパワーラインと、前記セラミック基板の一方主面に配
置された３本の出力ラインと、前記セラミック基板の一
方主面に形成されているパワーライン及び各出力ライン
に搭載されている複数個のスイッチング素子と、前記パ
ワーライン上のスイッチング素子を各出力ラインに接続
する第１の接続手段及び各出力ライン上に搭載されてい
るスイッチング素子をセラミック基板の他方主面に形成
されているパワーラインに接続する第２の接続手段とか
ら成ることを特徴とするインバータ制御モジュール。 - 【請求項２】前記セラミック基板の一方主面に配置され
た各出力ラインに搭載されているスイッチング素子とセ
ラミック基板の他方主面に形成されているパワーライン
とを接続する第２の接続手段がセラミック基板に設けた
貫通孔内を通過していることを特徴とする請求項１に記
載のインバータ制御モジュール。 - 【請求項３】前記セラミック基板の一方主面に配置され
た各出力ラインに搭載されているスイッチング素子とセ
ラミック基板の他方主面に形成されているパワーライン
とを接続する第２の接続手段が前記セラミック基板の一
方主面から他方主面にかけて導出する貫通導体部を具備
していることを特徴とする請求項１に記載のインバータ
制御モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000219223A JP4475757B2 (ja) | 2000-07-19 | 2000-07-19 | インバータ制御モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000219223A JP4475757B2 (ja) | 2000-07-19 | 2000-07-19 | インバータ制御モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002044961A true JP2002044961A (ja) | 2002-02-08 |
| JP4475757B2 JP4475757B2 (ja) | 2010-06-09 |
Family
ID=18714040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000219223A Expired - Fee Related JP4475757B2 (ja) | 2000-07-19 | 2000-07-19 | インバータ制御モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4475757B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009099131A1 (ja) * | 2008-02-07 | 2009-08-13 | Jtekt Corporation | 多層回路基板およびモータ駆動回路基板 |
| JP2019067805A (ja) * | 2017-09-28 | 2019-04-25 | デンカ株式会社 | 多層回路基板及びその製造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129483A (ja) * | 1991-11-06 | 1993-05-25 | Japan Aviation Electron Ind Ltd | ハイブリツドｉｃ |
| JPH065847A (ja) * | 1992-06-17 | 1994-01-14 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JPH0621323A (ja) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JPH0645509A (ja) * | 1992-07-21 | 1994-02-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08125116A (ja) * | 1994-10-25 | 1996-05-17 | Origin Electric Co Ltd | 電力用半導体装置 |
| JPH09135565A (ja) * | 1995-09-08 | 1997-05-20 | Hitachi Ltd | 配線基板及びそれを用いてた電力変換装置 |
| JPH1198815A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | 電力変換装置並びに多層積層導体と電気部品接続体 |
| JP2000031325A (ja) * | 1998-07-13 | 2000-01-28 | Hitachi Ltd | 半導体パワーモジュール及びこれを用いたインバータ装置 |
| JP2000102253A (ja) * | 1998-09-25 | 2000-04-07 | Hitachi Ltd | 電力変換装置 |
-
2000
- 2000-07-19 JP JP2000219223A patent/JP4475757B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129483A (ja) * | 1991-11-06 | 1993-05-25 | Japan Aviation Electron Ind Ltd | ハイブリツドｉｃ |
| JPH065847A (ja) * | 1992-06-17 | 1994-01-14 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JPH0621323A (ja) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JPH0645509A (ja) * | 1992-07-21 | 1994-02-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08125116A (ja) * | 1994-10-25 | 1996-05-17 | Origin Electric Co Ltd | 電力用半導体装置 |
| JPH09135565A (ja) * | 1995-09-08 | 1997-05-20 | Hitachi Ltd | 配線基板及びそれを用いてた電力変換装置 |
| JPH1198815A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | 電力変換装置並びに多層積層導体と電気部品接続体 |
| JP2000031325A (ja) * | 1998-07-13 | 2000-01-28 | Hitachi Ltd | 半導体パワーモジュール及びこれを用いたインバータ装置 |
| JP2000102253A (ja) * | 1998-09-25 | 2000-04-07 | Hitachi Ltd | 電力変換装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009099131A1 (ja) * | 2008-02-07 | 2009-08-13 | Jtekt Corporation | 多層回路基板およびモータ駆動回路基板 |
| CN101940071B (zh) * | 2008-02-07 | 2012-10-03 | 株式会社捷太格特 | 多层电路板和电机驱动电路板 |
| US8288658B2 (en) | 2008-02-07 | 2012-10-16 | Jtekt Corporation | Multilayer circuit board and motor drive circuit board |
| JP2019067805A (ja) * | 2017-09-28 | 2019-04-25 | デンカ株式会社 | 多層回路基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4475757B2 (ja) | 2010-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040154830A1 (en) | Ceramic circuit board and method for manufacturing the same | |
| JP4334054B2 (ja) | セラミックス回路基板 | |
| US6787706B2 (en) | Ceramic circuit board | |
| JP3635020B2 (ja) | インバータ制御モジュール | |
| JP2002170922A (ja) | インバータ制御モジュール | |
| JP3825309B2 (ja) | インバータ制御モジュール | |
| JP4475757B2 (ja) | インバータ制御モジュール | |
| JP4290860B2 (ja) | インバータ制御モジュール | |
| JP4344465B2 (ja) | インバータ制御モジュール | |
| JP3677449B2 (ja) | インバータ制御モジュール | |
| JP3631675B2 (ja) | インバータ制御モジュール | |
| JP4475773B2 (ja) | インバータ制御モジュール | |
| JP3635012B2 (ja) | インバータ制御モジュール | |
| JP3635027B2 (ja) | インバータ制御モジュール | |
| JP4646417B2 (ja) | セラミック回路基板 | |
| JP3635053B2 (ja) | インバータ制御モジュール | |
| JP2002043509A (ja) | インバータ制御モジュール | |
| JP2001068808A (ja) | セラミック回路基板 | |
| JP2002164501A (ja) | インバータ制御モジュール | |
| JP4721533B2 (ja) | セラミック回路基板 | |
| JP4721534B2 (ja) | セラミック回路基板 | |
| JP4427467B2 (ja) | 配線基板およびそれを用いた電気素子モジュール | |
| JPH06177495A (ja) | 窒化アルミプリント配線板 | |
| JP2000277872A (ja) | 配線基板 | |
| JP2004140103A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4475757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |