JPH0621323A - 半導体パワーモジュール - Google Patents

半導体パワーモジュール

Info

Publication number
JPH0621323A
JPH0621323A JP4172774A JP17277492A JPH0621323A JP H0621323 A JPH0621323 A JP H0621323A JP 4172774 A JP4172774 A JP 4172774A JP 17277492 A JP17277492 A JP 17277492A JP H0621323 A JPH0621323 A JP H0621323A
Authority
JP
Japan
Prior art keywords
power supply
power
circuit
circuit board
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4172774A
Other languages
English (en)
Other versions
JP2725952B2 (ja
Inventor
Akihiro Nagatomo
昭宏 長友
Hiroshi Yoshida
博 吉田
Masaki Nishiyama
正起 西山
Seiichi Oshima
征一 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4172774A priority Critical patent/JP2725952B2/ja
Priority to US08/080,781 priority patent/US5471089A/en
Priority to DE69319026T priority patent/DE69319026T2/de
Priority to EP93110363A priority patent/EP0578108B1/en
Publication of JPH0621323A publication Critical patent/JPH0621323A/ja
Application granted granted Critical
Publication of JP2725952B2 publication Critical patent/JP2725952B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【目的】 電力制御半導体素子の電源ライン上でのサー
ジ電圧の発生を抑制する。 【構成】 電源端子ＰＳ（ＮＰ）において、板状の導体
で構成され、正及び負の電源電位をそれぞれ伝達する２
つの電源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）が、絶縁体の合成
樹脂等で構成される絶縁シートＩＮＳ１を間に挟んで、
互いに密着して設けられている。絶縁シートＩＮＳ１の
厚さは、例えば０．５mm〜１．５mmである。 【効果】 電源端子ＰＳ（Ｐ）から電力制御半導体素子
を経て、電源端子ＰＳ（Ｎ）へ至る電源ラインのインダ
クタンスが低く抑えられるので、電源端子ＰＳ（Ｐ）、
ＰＳ（Ｎ）相互の間に発生するサージ電圧が抑制され
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体パワーモジュ
ールに関するもので、特にサージ電圧の発生を抑制する
ための改良に関する。
【０００２】
【従来の技術】半導体パワーモジュールは、電力制御用
の能動的な半導体素子を用いて電力を制御する回路を備
える装置である。半導体パワーモジュールには、前記回
路を主回路として当該主回路との間で信号を交換するこ
とにより、当該主回路の動作を制御する能動的な半導体
素子を備える制御回路を更に備えたものも実用化されて
いる。これらの半導体パワーモジュールは、モータ等の
動作を制御するインバータ等に主として応用されてい
る。
【０００３】図１４は従来の半導体パワーモジュールに
おける回路部分の平面図である。この装置において定格
出力電力は約０．５kW、電力を反復的に遮断及び接続す
る周波数は約５kHz である。この装置の回路では、絶縁
性の回路基板本体ＳＢ１〜ＳＢ３の上面に、導電性の配
線パターンＰ（Ｐ）、Ｐ（Ｎ）、Ｐ（Ｕ）、Ｐ（Ｖ）、
Ｐ（Ｗ）、Ｐ（Ｇ１）〜Ｐ（Ｇ６）が形成されている。
電力制御半導体素子である絶縁ゲート型バイポーラトラ
ンジスタ素子（ＩＧＢＴ素子）Ｔａ１〜Ｔａ３、及びＴ
ｂ１〜Ｔｂ３が、配線パターンＰ（Ｐ）の上面に設けら
れ、ＩＧＢＴ素子Ｔａ４〜Ｔａ６の各１、及びＩＧＢＴ
素子Ｔｂ４〜Ｔｂ６の各１が、配線パターンＰ（Ｕ）、
Ｐ（Ｖ）、及びＰ（Ｗ）の上面にそれぞれ設けられてい
る。回路基板本体ＳＢ１〜ＳＢ３の上面にそれぞれ形成
される、配線パターンＰ（Ｐ）はジャンパーＪ１、Ｊ２
により電気的に互いに接続され、配線パターンＰ（Ｎ）
も同様にＪ３、Ｊ４により接続されている。配線パター
ンの中に斜線を施して描かれる部分は、配線パターンに
接続される端子を表現している。多数の導体ワイヤｗに
よって、ＩＧＢＴ素子と配線パターンの間、及び配線パ
ターン同士が適宜、電気的に接続されている。
【０００４】配線パターンＰ（Ｐ）、Ｐ（Ｎ）はＩＧＢ
Ｔ素子にそれぞれ正及び負の電源電位を伝達するととも
に電源電流を供給する配線パターンである。配線パター
ンＰ（Ｕ）、Ｐ（Ｖ）、及びＰ（Ｗ）はそれぞれ３相の
出力電流の各１が流れる配線パターンである。配線パタ
ーンＰ（Ｇ１）〜Ｐ（Ｇ６）はＩＧＢＴ素子のゲート電
圧を伝達する配線パターンである。配線パターンＰ
（Ｐ）、Ｐ（Ｎ）にそれぞれ接続されている電源端子Ｐ
Ｓ（Ｐ）、ＰＳ（Ｎ）に、外部電源（図示しない）を接
続することにより、電源電位及び電源電流がＩＧＢＴ素
子へ供給される。
【０００５】配線パターンＰ（Ｐ）及びＰ（Ｎ）は、互
いに回路基板本体ＳＢ１〜ＳＢ３上の両端付近に配置さ
れ、これらの配線パターンＰ（Ｐ）及びＰ（Ｎ）の間に
は、配線パターンＰ（Ｕ）などの他の配線パターン、及
びＩＧＢＴ素子などが配置されている。また電源端子Ｐ
Ｓ（Ｐ）、ＰＳ（Ｎ）も互いに離隔して、回路基板本体
ＳＢ１〜ＳＢ３の両端近傍に取り付けられている。
【０００６】
【発明が解決しようとする課題】半導体パワーモジュー
ルにおいては、その電力損失の低減、並びにモータなど
の電力制御対象の高速応答性及びその動作精度の向上等
のために、電力を反復的に遮断および接続する周波数が
より高いもの、例えば周波数が約１０kHz ないしそれ以
上のものが要求されている。更に、産業用の大型モータ
等の駆動に使用できる、より大きな電力、例えば約１kW
ないしそれ以上の電力を制御し得る半導体パワーモジュ
ールが求められている。
【０００７】ところで上述の電源電流はＩＧＢＴ素子の
動作に伴って断続的に流れる。それに伴って、電源端子
ＰＳ（Ｐ）から配線パターンＰ（Ｐ）、ＩＧＢＴ素子、
配線パターンＰ（Ｎ）を経て電源端子ＰＳ（Ｎ）へ至る
電源電流の経路に寄生的に発生しているインダクタンス
のために、この経路においてサージ電圧が発生する。反
復的に遮断及び接続される電源電流値又はその周波数を
高くする場合には、これらに比例して高いサージ電圧が
発生する。過度に高いサージ電圧は、電気的雑音の原因
となって装置の回路の誤動作を引き起こし、更には回路
に設けられる回路素子を破壊に至らしめる。
【０００８】上述の従来の装置における電源電流の経路
は、相当の大きさの寄生的なインダクタンスを有してお
り、このため従来の装置の構成を基礎として、動作速度
が高く電流容量の高い電力制御用半導体素子を使用し、
回路基板の配線の電流容量を高くする等の単なる設計変
更を行うだけでは、サージ電圧による回路の誤動作ある
いは破壊が避けられず、上述の大電力かつ高周波数の半
導体パワーモジュールを構成することはできない。
【０００９】この発明は、上述の問題点を解消するため
に行われたものであり、サージ電圧による回路の誤動作
及び破壊がなく、高周波数で大電力を制御し得る、半導
体パワーモジュールを提供することを目的とする。
【００１０】
【課題を解決するための手段】この発明にかかる請求項
１に記載の半導体パワーモジュールは、（ａ）電力を制
御する電力制御半導体素子と、（ｂ）回路基板と、を備
え、前記回路基板が、（ｂ−１）板状の絶縁体を有する
基板本体と、（ｂ−２）前記基板本体の主面の１に、そ
の主要部が互いに隣接して設けられ、前記電力制御半導
体素子へそれぞれ第１及び第２の電源電位を伝達する第
１及び第２の配線パターンと、を備え、（ｃ）前記第１
及び第２の配線パターンにそれぞれ接続される第１及び
第２の電源端子であって、前記第１及び第２の配線パタ
ーンをそれぞれ流れる電源電流の方向が互いに実質的に
反平行となるように、互いに近接して設けられる第１及
び第２の電源端子、を更に備えるものである。
【００１１】この発明にかかる請求項２に記載の半導体
パワーモジュールは、（ａ）電力を制御する電力制御半
導体素子と、（ｂ）前記電力制御半導体素子へ第１及び
第２の電源電位を伝達する電源端子と、を備え、前記電
源端子が、（ｂ−１）実質的に板状の絶縁体を有する絶
縁シートと、（ｂ−２）前記第１及び第２の電源電位を
それぞれ伝達し、前記絶縁シートの第１及び第２の主面
に沿ってそれぞれ取り付けられ、実質的に板状の第１及
び第２の導電体と、を備えるものである。
【００１２】この発明にかかる請求項３に記載の半導体
パワーモジュールは、（ａ）電力を制御する電力制御半
導体素子と、（ｂ）回路基板と、を備え、前記回路基板
が、（ｂ−１）板状の絶縁体を有する基板本体と、（ｂ
−２）前記基板本体の主面に平行で互いに異なる第１及
び第２の面の中において、互いにその主要部同士が対向
する領域にそれぞれ形成され、前記電力制御半導体素子
へそれぞれ第１及び第２の電源電位を伝達する、第１及
び第２の配線パターンと、を備え、（ｃ）前記第１及び
第２の配線パターンにそれぞれ接続される第１及び第２
の電源端子であって、前記第１及び第２の配線パターン
をそれぞれ流れる電源電流の方向が互いに実質的に反平
行となるように、互いに近接して設けられる第１及び第
２の電源端子、を更に備えるものである。
【００１３】
【作用】この発明における半導体パワーモジュールで
は、電力制御半導体素子へ第１及び第２の電源電位をそ
れぞれ伝達する、第１及び第２の配線パターンがその主
要部を互いに隣接するように基板本体の主面上に設けら
れており、更にこれらの配線パターンにそれぞれ接続さ
れる第１及び第２の電源端子は、第１及び第２の配線パ
ターンをそれぞれ流れる電源電流の方向が互いに実質的
に反平行になるように、互いに近接して設けられてい
る。このため、第１の電源端子から第１の配線パター
ン、電力制御半導体素子、第２の配線パターン及び第２
の電源端子へ至る電流の経路に寄生的に存するインダク
タンスが低く抑えられる。その結果、電力制御半導体素
子の動作に伴って生じる前記経路を流れる電流の断続的
な変動がもたらすサージ電圧が抑制される（請求項
１）。
【００１４】この発明における半導体パワーモジュール
では、電力制御半導体素子へ第１及び第２の電源電位を
伝達する電源端子が、実質的に板状の絶縁シートを挟ん
で形成される実質的に板状の第１及び第２の導電体を備
えており、これら第１及び第２の導電体がそれぞれ第１
及び第２の電源電位を伝達する。このため、第１の導電
体から電力制御半導体素子を経て第２の導電体へ至る電
流の経路に寄生的に存するインダクタンスが低く抑えら
れる。その結果、電力制御半導体素子の動作に伴って生
じる前記経路を流れる電流の断続的な変動がもたらすサ
ージ電圧が抑制される（請求項２）。
【００１５】この発明における半導体パワーモジュール
では、電力制御半導体素子へそれぞれ第１及び第２の電
源電位を伝達する第１及び第２の配線パターンが、回路
基板において互いにその主要部同士が対向する領域に形
成され、更にこれらの配線パターンにそれぞれ接続され
る第１及び第２の電源端子は、第１及び第２の配線パタ
ーンをそれぞれ流れる電源電流の方向が互いに実質的に
反平行になるように、互いに近接して設けられている。
このため、第１の電源端子から第１の配線パターン、電
力制御半導体素子、第２の配線パターン及び第２の電源
端子へ至る電流の経路に寄生的に存するインダクタンス
が低く抑えられる。その結果、電力制御半導体素子の動
作に伴って生じる前記経路を流れる電流の断続的な変動
がもたらすサージ電圧が抑制される（請求項３）。
【００１６】
【実施例】［実施例１．］ ＜装置１００の回路構成と動作＞図２はこの発明の一実
施例における半導体パワーモジュール１００の回路１１
０の主要な部分を示す概略回路図である。この装置１０
０の定格出力電圧、及び最大出力電流は、例えばそれぞ
れ４４０Ｖ、及び３０Ａ〜６００Ａである。また、出力
電流を遮断及び接続する動作の周波数は、１０kHz 〜２
０kHz である。
【００１７】回路１１０は、２つの回路部分１２０、１
３０を有している。主回路１２０は、電力を制御し、か
つ出力する回路部分である。２個の電源端子ＰＳ
（Ｐ）、ＰＳ（Ｎ）には、それぞれ直流の高電位Ｐ及び
低電位Ｎが外部電源（図示しない）より印加される。す
なわち、これらの電源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）を通
して、外部電源より主回路１２０へ電力が供給される。
主回路１２０は、６個の電力制御用の能動的な素子であ
るＩＧＢＴ素子Ｔ１〜Ｔ６を備えており、入力された電
力をＵ、Ｖ、Ｗ相の３相に対応して制御し、これらの制
御された電力を各々３個の出力端子ＯＵＴ（Ｕ）、ＯＵ
Ｔ（Ｖ）、ＯＵＴ（Ｗ）を通して、装置１００の外部へ
出力する。
【００１８】制御回路１３０は、ＩＧＢＴ素子Ｔ１〜Ｔ
６の動作を制御する回路部分である。制御回路１３０は
６個の能動的な半導体素子ＩＣ１〜ＩＣ６を備えてい
る。これらの半導体素子ＩＣ１〜ＩＣ６は、それぞれ信
号入力端子ＩＮ１〜ＩＮ６へ外部より入力される入力信
号ＶIN１〜ＶIN６に応答して、ＩＧＢＴ素子Ｔ１〜Ｔ６
のゲートＧへゲート電圧信号ＶG １〜ＶG ６を送出す
る。ＩＧＢＴ素子Ｔ１〜Ｔ６は、これらのゲート電圧信
号に応答して、コレクタＣとエミッタＥの間の電流の遮
断及び接続を行う。
【００１９】４個の独立した外部の直流電圧源（図示し
ない）を、高電位側（正）の電源端子ＶCC１〜ＶCC４
と、低電位側（負）の電源端子ＶEE１〜ＶEE４の各１同
士の対に接続することにより、これらの電源端子を介し
て半導体素子ＩＣ１〜ＩＣ６へ直流電圧が供給される。
負の電源端子ＶEE１〜ＶEE３は、ＩＧＢＴ素子Ｔ１〜Ｔ
３のエミッタＥと電気的に接続されており、負の電源端
子ＶEE４は、互いに共通電位であるＩＧＢＴ素子Ｔ４〜
Ｔ６のエミッタＥに接続されている。
【００２０】主回路１２０は相対的に大きい電流が流れ
る回路であり、大電流、及び大電流に伴う発熱に耐え得
る回路設計が施される。一方、制御回路１３０は電圧信
号を処理する回路であるため、当該回路に流れる電流は
微小である。このため、制御回路１３０では、大電流に
相応した回路設計は要しない。
【００２１】＜装置１００の外観＞図３は装置１００の
外観を示す斜視図である。装置１００は合成樹脂等の絶
縁体で構成されるケース１０１を備えており、ケース１
０１の上面には蓋１０２が設けられている。主回路１２
０の端子１０３と、制御回路１３０の端子１０４が、ケ
ース１０１の上面の外部に露出している。
【００２２】＜主回路１２０の回路素子の配置＞図４
は、ケース１０１の所定の位置に収納された主回路の回
路基板１２１の平面図である。回路基板１２１は４個の
回路基板本体１２１ａ〜１２１ｄを備えている。これら
の回路基板本体１２１ａ〜１２１ｄは、ケース１０１の
底面を構成する銅ベース１２２の上面に配置されてい
る。回路基板本体１２１ａ及び１２１ｂの上には、ＩＧ
ＢＴ素子Ｔ１〜Ｔ６、これらの各々に付随する受動的な
回路素子Ｄ１〜Ｄ６、及び配線パターンが設けられてい
る。配線パターンＰ（Ｐ）、Ｐ（Ｎ）、Ｐ（Ｕ）、Ｐ
（Ｖ）、及びＰ（Ｗ）は、それぞれ高電位Ｐ、低電位
Ｎ、Ｕ相出力、Ｖ相出力、及びＷ相出力の配線パターン
である。これらの配線パターンは、大電流が通過するの
に十分な幅と厚さとを有している。各配線パターンは、
それぞれに描かれる斜線部分において、対応する電源端
子ＰＳ（Ｐ）、ＰＳ（Ｎ）、出力端子ＯＵＴ（Ｕ）、Ｏ
ＵＴ（Ｖ）、ＯＵＴ（Ｗ）にそれぞれ接続される。
【００２３】回路基板本体１２１ｃ、１２１ｄは、ＩＧ
ＢＴ素子Ｔ１〜Ｔ６と制御回路１３０との間を中継する
回路基板の本体部である。これらの回路基板本体上に形
成された配線パターンにおいて、配線パターンＰ（Ｅ
１）〜Ｐ（Ｅ６）は各々ＩＧＢＴ素子Ｔ１〜Ｔ６のエミ
ッタＥに接続されており、配線パターンＰ（Ｇ１）〜Ｐ
（Ｇ６）は各々ＩＧＢＴ素子Ｔ１〜Ｔ６のゲートＧに接
続されている。ＩＧＢＴ素子Ｔ１〜Ｔ６は、これらの素
子の各１のコレクタＣを流れる電流（コレクタ電流）の
大きさを検出し、コレクタ電流に対応した電圧信号を送
出する検出回路を備えている。配線パターンＰ（Ｓ１）
〜Ｐ（Ｓ６）は、各々ＩＧＢＴ素子Ｔ１〜Ｔ６が備える
検出回路に接続されており、コレクタ電流の検出信号を
伝達する。配線パターンＰ（ＥＸ）は、その他の信号を
伝達する配線パターンである。
【００２４】これらの配線パターンは、それぞれに描か
れる斜線部分において、制御回路１３０へ接続される複
数の導体ピン（後述する）の各１の一端に接続される。
すなわち、これらの配線パターンは、導体ピンを介して
制御回路１３０に電気的に接続される。多数の導体ワイ
ヤｗによって、上述の素子同士、あるいは素子と配線パ
ターンの間が適宜、電気的に接続されている。
【００２５】回路基板本体１２１ａに形成される配線パ
ターンＰ（Ｐ）、Ｐ（Ｎ）は、ＩＧＢＴ素子Ｔ１〜Ｔ６
に正及び負の電源電位を伝達するとともに電源電流を供
給する配線パターンである。このため、配線パターンＰ
（Ｐ）、Ｐ（Ｎ）には大きな電流が流れ、しかもこの電
流はＩＧＢＴ素子Ｔ１〜Ｔ６の動作に伴って、間欠的に
かつ急速度で変動する。一般に回路を構成する配線は、
寄生的なインダクタンスを有しており、配線に大きな電
流が流れしかも当該電流に急速度な変動があると、この
インダクタンスのために、配線に高いサージ電圧が発生
する。
【００２６】この実施例の装置１００では、大電流の急
速度な間欠変動を伴う配線パターンＰ（Ｐ）、Ｐ（Ｎ）
は、その大部分（主要部）が互いに隣接して回路基板本
体１２１ａ上に形成されている。更に、配線パターンＰ
（Ｐ）、Ｐ（Ｎ）にそれぞれ接続される電源端子ＰＳ
（Ｐ）、ＰＳ（Ｎ）も、互いに近接して設けられている
ので、配線パターンＰ（Ｐ）、及びＰ（Ｎ）をそれぞれ
流れる電源電流の方向は互いに略反平行となる。更に、
電源端子ＰＳ（Ｐ）、及びＰＳ（Ｎ）も上述のように互
いに近接して設けられる。これらの結果、電源端子ＰＳ
（Ｐ）から配線パターンＰ（Ｐ）、ＩＧＢＴ素子Ｔ１〜
Ｔ６、配線パターンＰ（Ｎ）を経て、電源端子ＰＳ
（Ｎ）へ至る経路に寄生的に発生するインダクタンスが
低く抑えられるので、電流の変動にともなってこれらの
経路に発生するサージ電圧が低減される。
【００２７】＜制御回路１３０の回路素子の配置＞図５
は、制御回路１３０の回路基板１３１の平面図である。
大電流に対応し得るように、制御回路１３０は発熱の大
きい主回路１２０とは別個の基板の上に展開されてい
る。回路基板１３１の上には、能動的な半導体素子ＩＣ
１〜ＩＣ７、これらの各々に付随する各種の受動的な回
路素子ＥＬ、及び配線パターンが設けられている。電気
的雑音による半導体素子ＩＣ１〜ＩＣ７の誤動作を防止
するために、これら半導体素子ＩＣ１〜ＩＣ７の各１に
近接して、これらに付随する回路素子ＥＬが配置されて
いる。すなわち、回路基板１３１の主面は図５において
点線でその境界が描かれている複数のエリアに分割され
ていて、各エリアＡ１〜Ａ７の中に半導体素子ＩＣ１〜
ＩＣ７の各１とこれに付随する回路素子ＥＬが配置され
ている。なお、半導体素子ＩＣ７は、半導体素子ＩＣ１
〜ＩＣ６とは異なる目的で設けられている。
【００２８】回路基板１３１には配線パターンに接続さ
れたスルーホールが設けられており、前述の導体ピンの
他の一端がこれらのスルーホールに接続されている。こ
れらの導体ピンを介して、スルーホールＴＨ（Ｅ１）〜
ＴＨ（Ｅ６）、ＴＨ（Ｇ１）〜ＴＨ（Ｇ６）、ＴＨ（Ｓ
１）〜ＴＨ（Ｓ６）、ＴＨ（ＥＸ）は、各々前述の配線
パターンＰ（Ｅ１）〜Ｐ（Ｅ６）、Ｐ（Ｇ１）〜Ｐ（Ｇ
６）、Ｐ（Ｓ１）〜Ｐ（Ｓ６）、Ｐ（ＥＸ）と接続され
ている。回路基板１３１には、配線パターンに接続さ
れ、更に前述の外部電源等に接続される端子１０４が設
けられている。
【００２９】回路基板１２１及び回路基板１３１上の回
路素子は、これらの基板が後に図６において図示するよ
うに相互に上方と下方とに互いに対向して配置されたと
きに、半導体素子ＩＣ１〜ＩＣ６の各１とこれに付随す
る回路素子ＥＬとが、その制御対象であるＩＧＢＴ素子
Ｔ１〜Ｔ６の各１とこれに付随する回路素子Ｄ１〜Ｄ６
の各１の略上方に位置するように配置される。例えば、
回路基板１３１において半導体素子ＩＣ１とこれに付随
する回路素子ＥＬが配置されるエリアＡ１は、回路基板
１２１におけるＩＧＢＴ素子Ｔ１、回路素子Ｄ１などが
存在する領域の略真上に位置するように設けられる。他
のエリアＡ２〜Ａ７についても同様である。このことに
より、回路基板１２１に展開される回路からの電気的雑
音に起因する半導体素子ＩＣ１〜ＩＣ６の誤動作を更に
抑制することができる。
【００３０】半導体素子ＩＣ７をも含めて半導体素子Ｉ
Ｃ４〜ＩＣ６の負の電源電位は、ＩＧＢＴ素子Ｔ４〜Ｔ
６の共通のエミッタ電位と同電位である。従って、エリ
アＡ４〜Ａ７の各１は、ＩＧＢＴ素子Ｔ４〜Ｔ６の配置
される領域全体の上方に相応する回路基板１３１上の領
域に含まれておれば十分である。
【００３１】＜装置１００の断面構造＞図６は装置１０
０の正面断面図である。装置１００をより小型化するた
めに、回路基板１３１と回路基板１２１は、互いに装置
１００の上方と下方とに互いに対向して配置されてい
る。上述のように複数の導体ピンＰＩによって、回路基
板１２１上の回路と回路基板１３１上の回路とが電気的
に適宜接続されている。回路基板本体１２１ａ〜１２１
ｄはセラミックあるいは窒化アルミニウムで作られ、そ
の底面は全面にわたって銅箔によって覆われている。こ
の銅箔の表面を銅ベース１２２の上面にハンダ付けする
ことにより、回路基板１２１は銅ベース１２２に固定さ
れている。回路基板１２１の上面には配線パターンＰ
（Ｎ）、Ｐ（Ｗ）等の配線パターンが形成されており、
更にその上面にはＩＧＢＴ素子Ｔ３、Ｔ６等の回路素子
がハンダ付けされている。
【００３２】装置１００の底面を略全面にわたって占め
る銅ベース１２２は、主として放熱を目的として設けら
れる。すなわち、銅ベース１２２は、主回路１２０に発
生する損失熱を装置１００の外部へ放出し、主回路１２
０及び制御回路１３０の温度の過度な上昇を防止する。
【００３３】蓋１０２はその本体が合成樹脂等の電気的
な絶縁体で構成され、その下面には略全面にわたって銅
シート１０５が接着されている。銅シート１０５は電源
端子ＰＳ（Ｎ）と電気的に接続されており、電源端子Ｐ
Ｓ（Ｎ）以外の端子１０３、及び端子１０４とは絶縁さ
れている。すなわち、銅シート１０５の電位は、装置１
００の回路の安定電位である低電位Ｎと同じ電位に保た
れている。このため、銅シート１０５は電磁輻射雑音に
対して遮蔽の効果を奏する。すなわち銅シート１０５
は、電磁輻射雑音の侵入を抑制して制御回路１３０等の
誤動作を防止するとともに、主回路１２０等で発生する
電磁輻射雑音が装置１００の外部へ漏洩するのを抑制す
る。
【００３４】装置１００を使用する際には、装置１００
に接続される外部電源その他の外部装置が、１００に近
接して設けられる。しかしながら、損失熱の大きい回路
基板１２１が配置される装置１００の底面には、前述の
通り放熱設計が施されているために、外部装置は装置１
００の上面に設置される。端子１０３、１０４が装置１
００の上面に設けられているのは、この理由による。端
子１０３に接続される外部装置は特に強い電気的雑音の
発生源であり、この電気的雑音が制御回路１３０へ侵入
して制御回路１３０の誤動作を招くおそれがある。上述
の蓋１０２に銅シート１０５を設ける構成は、この電気
的雑音の制御回路１３０への侵入を効果的に遮蔽する。
【００３５】［実施例２．］この発明の第２の実施例に
おける半導体パワーモジュール２００は、第１の実施例
における装置１００において更に、電源端子ＰＳ
（Ｐ）、ＰＳ（Ｎ）をサージ電圧が発生しにくい構成と
したものである。
【００３６】＜主回路１２０の配線パターンの配置＞図
７は装置２００において、ケース１０１の所定の位置に
収納された主回路の回路基板１２１の平面図である。装
置２００の回路１１０の主要部は、図２の概略回路図に
示すとおりであり、装置１００と同様である。回路基板
１２１において配線パターンＰ（Ｐ）、Ｐ（Ｎ）は、装
置１００におけると同様に、相互に近接して回路基板１
２１ａ上に形成されている。
【００３７】図８は電源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）と
配線パターンＰ（Ｐ）、Ｐ（Ｎ）の接続部分を示す拡大
部分平面図である。図８に示すように、電源端子ＰＳ
（Ｐ）、及びＰＳ（Ｎ）は共に、１つの電源端子ＰＳ
（ＮＰ）に組み込まれている。外部電源端子ＥＰＳ（Ｎ
Ｐ）は、電源端子ＰＳ（ＮＰ）に電気的に接続される端
子であり、外部電源と電源端子ＰＳ（ＮＰ）とを媒介す
る。
【００３８】＜電源端子ＰＳ（ＮＰ）の構造＞図１は図
８におけるＡ−Ａ線に沿った断面図である。電源端子Ｐ
Ｓ（ＮＰ）において、板状の導体で構成される２つの電
源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）が、絶縁体の合成樹脂等
で構成される板状の絶縁シートＩＮＳ１を間に挟んで、
互いに近接して設けられている。電源端子ＰＳ（Ｐ）、
ＰＳ（Ｎ）は、配線パターンＰ（Ｐ）、Ｐ（Ｎ）にそれ
ぞれ電気的に接続される。絶縁シートＩＮＳ１の厚さ
は、例えば０．５mm〜１．５mmである。このため、これ
らの電源端子ＰＳ（Ｐ）及びＰＳ（Ｎ）をそれぞれ流れ
る電流は、絶縁シートＩＮＳ１を隔てて相互にほぼ密着
して流れ、しかもその流れる方向は互いに反平行であ
る。その結果、電源端子ＰＳ（Ｐ）、配線パターンＰ
（Ｐ）、ＩＧＢＴ素子Ｔ１〜Ｔ６、配線パターンＰ
（Ｎ）、及び電源端子ＰＳ（Ｎ）によって形成される経
路に寄生的に発生するインダクタンスは、装置１００に
おけるよりも更に小さくなる。このため、装置２００で
は上述の経路に発生するサージ電圧が更に低減される。
【００３９】電源端子ＰＳ（ＮＰ）には外部電源端子Ｅ
ＰＳ（ＮＰ）が接続される。外部電源端子ＥＰＳ（Ｎ
Ｐ）も、インダクタンスを低く抑えるために、電源端子
ＰＳ（ＮＰ）と同様に、板状の導体で構成される外部電
源端子ＥＰＳ（Ｐ）、ＥＰＳ（Ｎ）が、絶縁体の合成樹
脂等で構成される絶縁シートＩＮＳ２を挟んで、互いに
近接して設けられている。絶縁シートＩＮＳ２の厚さ
は、絶縁シートＩＮＳ１と同様である。ケース１０１の
上面に埋設され、導体で構成されるナット１２６、及び
ナット１２６に螺合し同じく導体で構成されるボルト１
２７とによって、電源端子ＰＳ（ＮＰ）と外部電源端子
ＥＰＳ（ＮＰ）とが挟着されている。絶縁ブッシングＩ
ＮＳ３は、円筒状の絶縁体であり、ボルト１２７と電源
端子ＰＳ（Ｐ）、ＰＳ（Ｎ）、及び外部電源端子ＥＰＳ
（Ｐ）、ＥＰＳ（Ｎ）の間を電気的に絶縁する。電源端
子ＰＳ（Ｐ）と外部電源端子ＥＰＳ（Ｐ）とは、互いに
接触することにより電気的に接続されている。電源端子
ＰＳ（Ｎ）と外部電源端子ＥＰＳ（Ｎ）とは、共に導体
であるナット１２６およびボルト１２７を介して電気的
に接続されている。以上の構成により、外部電源端子Ｅ
ＰＳ（Ｐ）及びＥＰＳ（Ｎ）を含めた前述の経路のイン
ダクタンスは低く抑えられるので、この経路に発生する
サージ電圧が低く抑えられる。
【００４０】＜装置２００の外観＞図９は装置２００の
外観を示す斜視図である。装置２００では、装置１００
において個別に設けられる電源端子ＰＳ（Ｐ）、ＰＳ
（Ｎ）の代わりに、１つの電源端子ＰＳ（ＮＰ）が、ケ
ース１０１の上面の外部にその一部を露出して、設けら
れている。なお、図９において外部電源端子ＥＰＳ（Ｎ
Ｐ）は図示を省略している。
【００４１】［実施例３．］図１０はこの発明の第３の
実施例における半導体パワーモジュール３００の底面を
形成する銅ベース３２２、及びその上に設置され当該装
置３００の回路が備える回路基板３２１の平面図であ
る。装置３００は、図２の概略回路図における主回路１
２０に相当する回路を備えている。一方、制御回路１３
０に相当する回路は設けられていない。図１０における
Ｂ−Ｂ断面に沿った断面図を図１１に示す。図１１は各
部品を分解して図示している。
【００４２】回路基板３２１は７個の回路基板本体３２
１ａ〜３２１ｈを有している。各回路基板本体３２１ａ
〜３２１ｈは、セラミックあるいは窒化アルミニウムで
作られ、その底面は略全面にわたってそれぞれ銅箔３２
３ａ〜３２３ｈで覆われている（銅箔３２３ａ、３２３
ｂ、３２３ｅ、及び３２３ｈのみを図１１に図示す
る）。銅箔３２３ａ、３２３ｃ〜３２３ｈの表面を銅ベ
ース３２２の上面にハンダ付けすることにより、回路基
板本体３２１ａ、３２３ｃ〜３２１ｈが銅ベース３２２
に固定されている。装置３００の底面を略全面にわたっ
て占める銅ベース３２２は、主として放熱を目的として
設けられる。すなわち、銅ベース３２２は、装置３００
の回路に発生する損失熱を装置３００の外部へ放出し、
回路の温度の過度な上昇を防止する。
【００４３】回路基板本体３２１ａの上面には、低電位
Ｎを保持する配線パターンＰ（Ｎ）、並びにＵ、Ｖ、Ｗ
各相の出力の配線パターンＰ（Ｕ）、Ｐ（Ｖ）、及びＰ
（Ｗ）が形成されている。回路基板本体３２１ｂの上面
には、高電位Ｐを保持する配線パターンＰ（Ｐ）、並び
にＵ、Ｖ、Ｗ各相の出力の配線パターンＰ（Ｕ）、Ｐ
（Ｖ）、及びＰ（Ｗ）にそれぞれ導体ワイヤｗを介して
電気的に接続される配線パターンＰ１（Ｕ）、Ｐ１
（Ｖ）、及びＰ１（Ｗ）が形成されている。回路基板本
体３２１ｃ〜３２１ｈのそれぞれの上面には、配線パタ
ーンＰ（Ｇ１）〜Ｐ（Ｇ６）が形成されている。これら
の配線パターンＰ（Ｇ１）〜Ｐ（Ｇ６）は、それぞれＩ
ＧＢＴ素子Ｔ１〜Ｔ６のゲート電圧信号ＶG １〜ＶG ６
を伝達する配線パターンである。
【００４４】配線パターンＰ（Ｐ）の上面には、ＩＧＢ
Ｔ素子Ｔ１〜Ｔ３、及び受動的な回路素子Ｄ１〜Ｄ３が
設けられており、配線パターンＰ（Ｕ）、Ｐ（Ｖ）、及
びＰ（Ｗ）の各１の上面には、それぞれＩＧＢＴ素子Ｔ
４〜Ｔ６、及び回路素子Ｄ４〜Ｄ６がハンダ付けにより
設置されている。各素子及び各配線パターンの間は導体
ワイヤｗによって適宜電気的に接続されている。銅箔３
２３ｂの表面を配線パターンＰ（Ｐ）の上面にハンダ付
けすることにより、回路基板本体３２１ｂは回路基板本
体３２１ａの上面に固定されている。
【００４５】配線パターンＰ（Ｐ）、Ｐ（Ｎ）、Ｐ
（Ｕ）、Ｐ（Ｖ）、Ｐ（Ｗ）、及びＰ（Ｇ１）〜Ｐ（Ｇ
６）には、装置３００の外部とこれらの配線パターンと
の間の電気的な接続を可能にする、電源端子ＰＳ
（Ｐ）、ＰＳ（Ｎ）、出力端子ＯＵＴ（Ｕ）、ＯＵＴ
（Ｖ）、ＯＵＴ（Ｗ）、及び入力端子ＰＳ（Ｇ１）〜Ｐ
Ｓ（Ｇ６）がそれぞれ接続される。図１０において斜線
を施した部分において、これらの配線パターンと端子と
が接続されている。
【００４６】図１２は装置３００の外観斜視図である。
ケース３０１の底面に銅ベース３２２が設けられてい
る。ケース３０１の上面には上述の端子がその一部を外
部に露出している。
【００４７】図１３は装置３００の回路を流れる主要な
電流の経路を図示する説明図である。図に示すように、
電源端子ＰＳ（Ｐ）から供給される電源電流は、配線パ
ターンＰ（Ｐ）を経て、ＩＧＢＴ素子Ｔ１〜Ｔ３の各１
に適時分岐し、分岐した電流の各１は配線パターンＰ１
（Ｕ）、Ｐ１（Ｖ）、Ｐ１（Ｗ）の各１、配線パターン
Ｐ（Ｕ）、Ｐ（Ｖ）、及びＰ（Ｗ）の各１を経て出力端
子ＯＵＴ（Ｕ）、ＯＵＴ（Ｖ）、ＯＵＴ（Ｗ）より外部
へと流出する。更に、出力端子ＯＵＴ（Ｕ）、ＯＵＴ
（Ｖ）、ＯＵＴ（Ｗ）から電流が適時流入し、これらの
電流はそれぞれ配線パターンＰ（Ｕ）、Ｐ（Ｖ）、及び
Ｐ（Ｗ）を経て、配線パターンＰ（Ｎ）へ至って合流
し、電源端子ＰＳ（Ｎ）へ戻る。
【００４８】これらの電流は、ＩＧＢＴ素子Ｔ１〜Ｔ６
の動作に伴って断続的に流れる。このため、上述の電流
の経路に寄生的に生じるインダクタンスが大きいと、上
述の経路において高いサージ電圧が発生し、このサージ
電圧が回路素子の誤動作及び破壊をもたらす。しかしな
がら、この実施例の装置３００では図１０及び図１１に
示したように、配線パターンＰ（Ｐ）と配線パターンＰ
（Ｎ）とが、回路基板本体３２１ｂを挟んで、互いにほ
ぼ密着に近い形で設けられている。これらの配線パター
ンは、大半の部分（主要部）が互いに対向し合うような
領域に形成されている。回路基板本体３２１ｂの厚さ
は、例えば０．５mm〜１．５mmである。また、配線パタ
ーンＰ（Ｐ）、Ｐ（Ｎ）に接続される電源端子ＰＳ
（Ｐ）、ＰＳ（Ｎ）は互いに近接して設けられている。
これらの結果、配線パターンＰ（Ｐ）と配線パターンＰ
（Ｎ）を流れる電流は、回路基板３２１ｂを隔てて相互
に近接して流れ、しかもその流れる方向は配線パターン
Ｐ（Ｐ）、Ｐ（Ｎ）の主要部において互いに逆方向であ
る。このために、電源端子ＰＳ（Ｐ）から電源端子ＰＳ
（Ｎ）へ至る上述の経路に形成される寄生的なインダク
タンスは低く抑えられている。その結果、当該経路に発
生するサージ電圧は低く抑えられ、回路素子の誤動作及
び破壊が防止される。
【００４９】
【発明の効果】この発明の半導体パワーモジュールで
は、電力制御半導体素子へ第１及び第２の電源電位をそ
れぞれ伝達する、第１及び第２の配線パターンがその主
要部を互いに隣接するように基板本体の主面上に設けら
れており、更にこれらの配線パターンにそれぞれ接続さ
れる第１及び第２の電源端子は、第１及び第２の配線パ
ターンをそれぞれ流れる電源電流の方向が互いに実質的
に反平行になるように、互いに近接して設けられてい
る。このため、第１の電源端子から第１の配線パター
ン、電力制御半導体素子、第２の配線パターン及び第２
の電源端子へ至る電流の経路に寄生的に存するインダク
タンスが低く抑えられる。その結果、この発明の装置で
は、電力制御半導体素子の動作に伴って生じる前記経路
を流れる電流の断続的な変動がもたらすサージ電圧が抑
制されるために、回路素子の誤動作及び破壊を防止し得
る効果がある（請求項１）。
【００５０】この発明における半導体パワーモジュール
では、電力制御半導体素子へ第１及び第２の電源電位を
伝達する電源端子が、実質的に板状の絶縁シートを挟ん
で形成される実質的に板状の第１及び第２の導電体を備
えており、これら第１及び第２の導電体がそれぞれ第１
及び第２の電源電位を伝達する。このため、第１の導電
体から電力制御半導体素子を経て第２の導電体へ至る電
流の経路に寄生的に存するインダクタンスが低く抑えら
れる。その結果、この発明の装置では、電力制御半導体
素子の動作に伴って生じる前記経路を流れる電流の断続
的な変動がもたらすサージ電圧が抑制されるために、回
路素子の誤動作及び破壊を防止し得る効果がある（請求
項２）。
【００５１】この発明における半導体パワーモジュール
では、電力制御半導体素子へそれぞれ第１及び第２の電
源電位を伝達する第１及び第２の配線パターンが、回路
基板において互いにその主要部同士が対向する領域に形
成され、更にこれらの配線パターンにそれぞれ接続され
る第１及び第２の電源端子は、第１及び第２の配線パタ
ーンをそれぞれ流れる電源電流の方向が互いに実質的に
反平行になるように、互いに近接して設けられている。
このため、第１の電源端子から第１の配線パターン、電
力制御半導体素子、第２の配線パターン及び第２の電源
端子へ至る電流の経路に寄生的に存するインダクタンス
が低く抑えられる。その結果、この発明の装置では、電
力制御半導体素子の動作に伴って生じる前記経路を流れ
る電流の断続的な変動がもたらすサージ電圧が抑制され
るために、回路素子の誤動作及び破壊を防止し得る効果
がある（請求項３）。
【図面の簡単な説明】
【図１】この発明の第２の実施例における電源端子とそ
の周辺部分の断面図である。
【図２】この発明の一実施例における装置の回路図であ
る。
【図３】この発明の一実施例における装置の外観斜視図
である。
【図４】この発明の一実施例における主回路の回路基板
とその周辺部分の平面図である。
【図５】この発明の一実施例における制御回路の回路基
板の平面図である。
【図６】この発明の一実施例における装置の正面断面図
である。
【図７】この発明の第２の実施例における回路基板とそ
の周辺部分の平面図である。
【図８】この発明の第２の実施例における電源端子と配
線パターンの接続部分の拡大部分平面図である。
【図９】この発明の第２の実施例における装置の外観斜
視図である。
【図１０】この発明の第３の実施例における回路基板と
その周辺部分の平面図である。
【図１１】図１０のＢ−Ｂ線における断面図である。
【図１２】この発明の第３の実施例における装置の外観
斜視図である。
【図１３】この発明の第３の実施例における回路を流れ
る主要な電流の経路を示す説明図である。
【図１４】従来の装置における回路部分の平面図であ
る。
【符号の説明】
１００ 半導体パワーモジュール ２００ 半導体パワーモジュール ３００ 半導体パワーモジュール １２１ 回路基板 １２１ａ〜１２１ｄ 回路基板本体（基板本体） ３２１ 回路基板 ３２１ａ〜３２１ｈ 回路基板本体（基板本体） Ｔ１〜Ｔ６ ＩＧＢＴ素子（電力制御半導体素子） Ｐ（Ｐ）、Ｐ（Ｎ） 配線パターン ＰＳ（Ｐ）、ＰＳ（Ｎ） 電源端子 ＰＳ（ＮＰ） 電源端子 ＩＮＳ１ 絶縁シート
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年３月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】この発明にかかる請求項２に記載の半導体
パワーモジュールは、（ａ）電力を制御する電力制御半
導体素子と、（ｂ）前記電力制御半導体素子へ第１及び
第２の電源電位を伝達する電源端子と、を備え、前記電
源端子が、（ｂ−１）実質的に板状の絶縁体を有する絶
縁シートと、（ｂ−２）前記第１及び第２の電源電位を
それぞれ伝達し、前記絶縁シートの第１及び第２の主面
に沿ってそれぞれ取り付けられ、実質的に板状を成す第
１及び第２の導電体であって、当該第１の導電体を流れ
る電源電流の方向と、当該第２の導電体を流れる電源電
流の方向とが、互いに実質的に反平行となる第１及び第
２の導電体と、を備えるものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】この発明にかかる請求項３に記載の半導体
パワーモジュールは、（ａ）電力を制御する電力制御半
導体素子と、（ｂ）回路基板と、を備え、前記回路基板
が、（ｂ−１）板状の絶縁体を有する基板本体と、（ｂ
−２）前記基板本体の主面に平行で互いに異なる第１及
び第２の面の中において、互いにその主要部同士が対向
する領域にそれぞれ形成され、前記電力制御半導体素子
へそれぞれ第１及び第２の電源電位を伝達する、第１及
び第２の配線パターンと、を備え、（ｃ）前記第１及び
第２の配線パターンにそれぞれ接続される第１及び第２
の電源端子であって、前記第１及び第２の配線パターン
をそれぞれ流れる電源電流の方向が互いに実質的に反平
行となるように、互いに近接して設けられる第１及び第
２の電源端子、を更に備えるものである。この発明にか
かる請求項４に記載の半導体パワーモジュールは、
（ａ）電力を制御する電力制御半導体素子と、（ｂ）前
記電力制御半導体素子へ第１及び第２の電源電位を伝達
する電源端子と、を備え、前記電源端子が、（ｂ−１）
実質的に板状の絶縁体を有する第１の絶縁シートと、
（ｂ−２）前記第１及び第２の電源電位をそれぞれ伝達
し、前記第１の絶縁シートの第１及び第２の主面に沿っ
てそれぞれ取り付けられ、実質的に板状を成す第１及び
第２の導電体であって、当該第１の導電体を流れる電源
電流の方向と、当該第２の導電体を流れる電源電流の方
向とが、互いに実質的に反平行となる第１及び第２の導
電体と、を備え、（ｃ）電気良導体を有する締結部材に
よって、前記電源端子に締結された外部電源端子、を更
に備え、前記外部電源端子が、（ｃ−１）実質的に板状
の絶縁体を有する第２の絶縁シートと、（ｃ−２）前記
第１及び第２の電源電位をそれぞれ伝達し、前記第２の
絶縁シートの第３及び第４の主面に沿ってそれぞれ取り
付けられ、実質的に板状を成す第３及び第４の導電体で
あって、当該第３の導電体を流れる電源電流の方向と、
当該第４の導電体を流れる電源電流の方向とが、互いに
実質的に反平行となる第３及び第４の導電体と、を備
え、前記電源端子と前記外部電源端子とが、前記第１の
導電体と前記第３の導電体とが当接し合うように、前記
締結部材によって締結され、前記第１の導電体と前記第
３の導電体とは、前記締結部材によって互いに押圧付勢
されて当接することにより、互いに電気的に接続され、
前記第２の導電体は当該締結部材に押圧付勢されつつ当
接し、前記第４の導電体は当該締結部材に押圧付勢され
つつ当接し、前記第２の導電体と前記第４の導電体と
は、前記締結部材を介して互いに電気的に結合された、
半導体パワーモジュール。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】この発明における半導体パワーモジュール
では、電力制御半導体素子へ第１及び第２の電源電位を
伝達する電源端子が、実質的に板状の絶縁シートを挟ん
で形成される実質的に板状の第１及び第２の導電体を備
えており、これら第１及び第２の導電体がそれぞれ第１
及び第２の電源電位を伝達する。しかも、これらの導電
体を流れる電源電流の向きは、互いに実質反平行であ
る。このため、第１の導電体から電力制御半導体素子を
経て第２の導電体へ至る電流の経路に寄生的に存するイ
ンダクタンスが低く抑えられる。その結果、電力制御半
導体素子の動作に伴って生じる前記経路を流れる電流の
断続的な変動がもたらすサージ電圧が抑制される（請求
項２）。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】この発明における半導体パワーモジュール
では、電力制御半導体素子へそれぞれ第１及び第２の電
源電位を伝達する第１及び第２の配線パターンが、回路
基板において互いにその主要部同士が対向する領域に形
成され、更にこれらの配線パターンにそれぞれ接続され
る第１及び第２の電源端子は、第１及び第２の配線パタ
ーンをそれぞれ流れる電源電流の方向が互いに実質的に
反平行になるように、互いに近接して設けられている。
このため、第１の電源端子から第１の配線パターン、電
力制御半導体素子、第２の配線パターン及び第２の電源
端子へ至る電流の経路に寄生的に存するインダクタンス
が低く抑えられる。その結果、電力制御半導体素子の動
作に伴って生じる前記経路を流れる電流の断続的な変動
がもたらすサージ電圧が抑制される（請求項３）。この
発明における半導体パワーモジュールでは、電力制御半
導体素子へ第１及び第２の電源電位を伝達する電源端子
が、実質的に板状の絶縁シートを挟んで形成される実質
的に板状の第１及び第２の導電体を備えており、これら
第１及び第２の導電体がそれぞれ第１及び第２の電源電
位を伝達する。しかも、これらの導体を流れる電源電流
の向きは、互いに実質反平行である。外部電源と電源端
子との間を媒介する外部電源端子も同様の構造を有す
る。このため、外部電源端子の第３の導電体から電力制
御半導体素子を経て第４の導電体へ至る電流の経路に寄
生的に存するインダクタンスが低く抑えられる。その結
果、電力制御半導体素子の動作に伴って生じる前記経路
を流れる電流の断続的な変動がもたらすサージ電圧が抑
制される。しかも外部電源端子と電源端子とは締結部材
によって簡単に接続される。また、第１の導電体と第３
の導電体とが当接し合い、第２の導電体と第４の導電体
とは締結部材を介して結合するので、電源端子と外部電
源端子との間の接続部分におけるインダクタンスも低く
抑えられる（請求項４）。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】電源端子ＰＳ（ＮＰ）には外部電源端子Ｅ
ＰＳ（ＮＰ）が接続される。外部電源端子ＥＰＳ（Ｎ
Ｐ）も、インダクタンスを低く抑えるために、電源端子
ＰＳ（ＮＰ）と同様に、板状の導体で構成される外部電
源端子ＥＰＳ（Ｐ）、ＥＰＳ（Ｎ）が、絶縁体の合成樹
脂等で構成される絶縁シートＩＮＳ２を挟んで、互いに
近接して設けられている。絶縁シートＩＮＳ２の厚さ
は、絶縁シートＩＮＳ１と同様である。ケース１０１の
上面に埋設され、導体で構成されるナット１２６、及び
ナット１２６に螺合し同じく導体で構成されるボルト１
２７とによって、電源端子ＰＳ（ＮＰ）と外部電源端子
ＥＰＳ（ＮＰ）とが挟着されている。絶縁ブッシングＩ
ＮＳ３は、円筒状の絶縁体であり、ボルト１２７と電源
端子ＰＳ（Ｐ）、ＰＳ（Ｎ）、及び外部電源端子ＥＰＳ
（Ｐ）、ＥＰＳ（Ｎ）の間を電気的に絶縁する。電源端
子ＰＳ（Ｎ）と外部電源端子ＥＰＳ（Ｎ）とは、互いに
接触することにより電気的に接続されている。電源端子
ＰＳ（Ｐ）と外部電源端子ＥＰＳ（Ｐ）とは、共に導体
であるナット１２６およびボルト１２７を介して電気的
に接続されている。以上の構成により、外部電源端子Ｅ
ＰＳ（Ｐ）及びＥＰＳ（Ｎ）を含めた前述の経路のイン
ダクタンスは低く抑えられるので、この経路に発生する
サージ電圧が低く抑えられる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正内容】
【００４６】図１２は装置３００の外観斜視図である。
ケース３０１の底面に銅ベース３２２が設けられてい
る。ケース３０１の上面には上述の端子がその一部を外
部に露出している。電源端子ＰＳ（Ｐ）、ＰＳ（Ｎ）
は、図１に示したように、電源端子ＰＳ（ＮＰ）として
一体に形成されている。電源端子ＰＳ（ＮＰ）には、ボ
ルト１２７を介して、外部電源端子ＥＰＳ（ＮＰ）に接
続されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】この発明における半導体パワーモジュール
では、電力制御半導体素子へ第１及び第２の電源電位を
伝達する電源端子が、実質的に板状の絶縁シートを挟ん
で形成される実質的に板状の第１及び第２の導電体を備
えており、これら第１及び第２の導電体がそれぞれ第１
及び第２の電源電位を伝達する。しかも、これらの導電
体を流れる電源電流の向きは、互いに実質反平行であ
る。このため、第１の導電体から電力制御半導体素子を
経て第２の導電体へ至る電流の経路に寄生的に存するイ
ンダクタンスが低く抑えられる。その結果、この発明の
装置では、電力制御半導体素子の動作に伴って生じる前
記経路を流れる電流の断続的な変動がもたらすサージ電
圧が抑制されるために、回路素子の誤動作及び破壊を防
止し得る効果がある（請求項２）。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正内容】
【００５１】この発明における半導体パワーモジュール
では、電力制御半導体素子へそれぞれ第１及び第２の電
源電位を伝達する第１及び第２の配線パターンが、回路
基板において互いにその主要部同士が対向する領域に形
成され、更にこれらの配線パターンにそれぞれ接続され
る第１及び第２の電源端子は、第１及び第２の配線パタ
ーンをそれぞれ流れる電源電流の方向が互いに実質的に
反平行になるように、互いに近接して設けられている。
このため、第１の電源端子から第１の配線パターン、電
力制御半導体素子、第２の配線パターン及び第２の電源
端子へ至る電流の経路に寄生的に存するインダクタンス
が低く抑えられる。その結果、この発明の装置では、電
力制御半導体素子の動作に伴って生じる前記経路を流れ
る電流の断続的な変動がもたらすサージ電圧が抑制され
るために、回路素子の誤動作及び破壊を防止し得る効果
がある（請求項３）。この発明における半導体パワーモ
ジュールでは、電力制御半導体素子へ第１及び第２の電
源電位を伝達する電源端子が、実質的に板状の絶縁シー
トを挟んで形成される実質的に板状の第１及び第２の導
電体を備えており、これら第１及び第２の導電体がそれ
ぞれ第１及び第２の電源電位を伝達する。しかも、これ
らの導体を流れる電源電流の向きは、互いに実質反平行
である。外部電源と電源端子との間を媒介する外部電源
端子も同様の構造を有する。このため、外部電源端子の
第３の導電体から電力制御半導体素子を経て第４の導電
体へ至る電流の経路に寄生的に存するインダクタンスが
低く抑えられる。その結果、電力制御半導体素子の動作
に伴って生じる前記経路を流れる電流の断続的な変動が
もたらすサージ電圧が抑制されるので、回路素子の誤動
作および破壊を防止し得る効果がある。しかも締結部材
が用いられるので、外部電源端子と電源端子とは容易に
接続し得る効果がある。更に、第１の導電体と第３の導
電体とが当接し合い、第２の導電体と第４の導電体とは
締結部材を介して結合するので、電源端子と外部電源端
子との間の接続部分におけるインダクタンスも低く抑え
られる効果がある（請求項４）。
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正内容】
【図１２】
フロントページの続き (72)発明者 大島 征一 福岡市西区今宿東一丁目１番１号 三菱電 機株式会社福岡製作所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体パワーモジュールであって、 （ａ）電力を制御する電力制御半導体素子と、 （ｂ）回路基板と、 を備え、 前記回路基板が、 （ｂ−１）板状の絶縁体を有する基板本体と、 （ｂ−２）前記基板本体の主面の１に、その主要部が互
    いに隣接して設けられ、前記電力制御半導体素子へそれ
    ぞれ第１及び第２の電源電位を伝達する第１及び第２の
    配線パターンと、 を備え、 （ｃ）前記第１及び第２の配線パターンにそれぞれ接続
    される第１及び第２の電源端子であって、前記第１及び
    第２の配線パターンをそれぞれ流れる電源電流の方向が
    互いに実質的に反平行となるように、互いに近接して設
    けられる第１及び第２の電源端子、 を更に備える半導体パワーモジュール。
  2. 【請求項２】 半導体パワーモジュールであって、 （ａ）電力を制御する電力制御半導体素子と、 （ｂ）前記電力制御半導体素子へ第１及び第２の電源電
    位を伝達する電源端子と、 を備え、 前記電源端子が、 （ｂ−１）実質的に板状の絶縁体を有する絶縁シート
    と、 （ｂ−２）前記第１及び第２の電源電位をそれぞれ伝達
    し、前記絶縁シートの第１及び第２の主面に沿ってそれ
    ぞれ取り付けられ、実質的に板状の第１及び第２の導電
    体と、 を備える半導体パワーモジュール。
  3. 【請求項３】 半導体パワーモジュールであって、 （ａ）電力を制御する電力制御半導体素子と、 （ｂ）回路基板と、 を備え、 前記回路基板が、 （ｂ−１）板状の絶縁体を有する基板本体と、 （ｂ−２）前記基板本体の主面に平行で互いに異なる第
    １及び第２の面の中において、互いにその主要部同士が
    対向する領域にそれぞれ形成され、前記電力制御半導体
    素子へそれぞれ第１及び第２の電源電位を伝達する、第
    １及び第２の配線パターンと、 を備え、 （ｃ）前記第１及び第２の配線パターンにそれぞれ接続
    される第１及び第２の電源端子であって、前記第１及び
    第２の配線パターンをそれぞれ流れる電源電流の方向が
    互いに実質的に反平行となるように、互いに近接して設
    けられる第１及び第２の電源端子、 を更に備える半導体パワーモジュール。
JP4172774A 1992-06-30 1992-06-30 半導体パワーモジュール Expired - Lifetime JP2725952B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4172774A JP2725952B2 (ja) 1992-06-30 1992-06-30 半導体パワーモジュール
US08/080,781 US5471089A (en) 1992-06-30 1993-06-24 Semiconductor power module
DE69319026T DE69319026T2 (de) 1992-06-30 1993-06-29 Halbleiter-Leistungsmodul
EP93110363A EP0578108B1 (en) 1992-06-30 1993-06-29 Semiconductor power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4172774A JP2725952B2 (ja) 1992-06-30 1992-06-30 半導体パワーモジュール

Publications (2)

Publication Number Publication Date
JPH0621323A true JPH0621323A (ja) 1994-01-28
JP2725952B2 JP2725952B2 (ja) 1998-03-11

Family

ID=15948096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4172774A Expired - Lifetime JP2725952B2 (ja) 1992-06-30 1992-06-30 半導体パワーモジュール

Country Status (4)

Country Link
US (1) US5471089A (ja)
EP (1) EP0578108B1 (ja)
JP (1) JP2725952B2 (ja)
DE (1) DE69319026T2 (ja)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232512A (ja) * 1996-02-22 1997-09-05 Hitachi Ltd パワー半導体モジュール
JP2001068800A (ja) * 1999-05-22 2001-03-16 Trw Lucasvarity Electric Steering Ltd 電子回路
JP2001507522A (ja) * 1997-06-28 2001-06-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子制御装置
JP2001286158A (ja) * 2000-03-30 2001-10-12 Hitachi Ltd 半導体装置及び電力変換装置
JP2002044961A (ja) * 2000-07-19 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2002044964A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置，電力変換装置及び自動車
JP2002044962A (ja) * 2000-07-26 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2002058259A (ja) * 2000-08-11 2002-02-22 Kyocera Corp インバータ制御モジュール
JP2003046058A (ja) * 2001-07-30 2003-02-14 Mitsubishi Electric Corp 半導体装置
JP2003068977A (ja) * 2001-08-24 2003-03-07 Fuji Electric Co Ltd 半導体装置
JP2004071371A (ja) * 2002-08-07 2004-03-04 Mitsubishi Electric Corp 半導体装置
US7287906B2 (en) 2002-08-30 2007-10-30 Hardinge Inc. Hydrostatic bearing for linear motion guidance
US7432778B2 (en) 2001-02-28 2008-10-07 Freescale Semiconductor, Inc. Arrangement and method impedance matching
JP2009213269A (ja) * 2008-03-04 2009-09-17 Toyota Industries Corp 電力変換装置
JP2009295633A (ja) * 2008-06-02 2009-12-17 Honda Motor Co Ltd パワーコントロールユニット及びこれを備えたハイブリッド車両
US7952856B2 (en) 2008-06-02 2011-05-31 Honda Motor Co., Ltd. Power control unit and hybrid vehicle comprising same
US8031479B2 (en) 2008-03-04 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Power converter apparatus
JP2012009896A (ja) * 2007-01-31 2012-01-12 Shin Kobe Electric Mach Co Ltd 配線板
US8526189B2 (en) 2010-04-02 2013-09-03 Kabushiki Kaisha Toyota Chuo Kenkyusho Power module
JP2015012266A (ja) * 2013-07-02 2015-01-19 住友電気工業株式会社 半導体モジュール
JP2015012265A (ja) * 2013-07-02 2015-01-19 住友電気工業株式会社 半導体モジュール
JP2015012269A (ja) * 2013-07-02 2015-01-19 住友電気工業株式会社 半導体モジュール
JP2015043396A (ja) * 2013-08-26 2015-03-05 日本インター株式会社 パワー半導体モジュール
WO2017209191A1 (ja) * 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール
CN108696992A (zh) * 2017-04-10 2018-10-23 发那科株式会社 马达驱动装置
WO2020035931A1 (ja) * 2018-08-16 2020-02-20 住友電気工業株式会社 半導体モジュール
WO2020054688A1 (ja) * 2018-09-12 2020-03-19 ローム株式会社 半導体装置
WO2021033600A1 (ja) * 2019-08-21 2021-02-25 ローム株式会社 制御モジュールおよび半導体装置
US11710671B2 (en) 2021-01-20 2023-07-25 Mitsubishi Electric Corporation Semiconductor module
US11887902B2 (en) 2021-03-19 2024-01-30 Fuji Electric Co., Ltd. Semiconductor device
US11973015B2 (en) 2020-06-25 2024-04-30 Fuji Electric Co., Ltd. Plurality of overlapping power terminals in a semiconductor module

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69432396T2 (de) * 1993-12-27 2004-03-04 Hitachi, Ltd. Beschleunigungsmessaufnehmer
WO1995026064A1 (en) * 1994-03-21 1995-09-28 Intel Corporation Method and apparatus for integrated circuit voltage regulation
JP3316714B2 (ja) * 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
EP0706221B8 (en) * 1994-10-07 2008-09-03 Hitachi, Ltd. Semiconductor device comprising a plurality of semiconductor elements
US5687072A (en) * 1995-10-05 1997-11-11 Semipower Systems Low inductance inverter
JP3396566B2 (ja) * 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
US5748456A (en) * 1995-11-24 1998-05-05 Asea Brown Boveri Ag Power semiconductor module system
JP3480771B2 (ja) * 1995-12-20 2003-12-22 三菱電機株式会社 半導体装置
US6954368B1 (en) 1996-07-22 2005-10-11 HYDRO-QUéBEC Low stray interconnection inductance power converting molecule for converting a DC voltage into an AC voltage, and a method therefor
JP3576727B2 (ja) * 1996-12-10 2004-10-13 株式会社デンソー 表面実装型パッケージ
US6011302A (en) * 1997-05-29 2000-01-04 Fuji Electric Co., Ltd. Semiconductor device with reduced amount of sealing resin
DE29717550U1 (de) * 1997-10-01 1998-10-29 Siemens Ag Anschlußvorrichtung für thermisch belastete Stromleiter, insbesondere in Umrichtern o.dgl.
EP0924845A3 (en) * 1997-12-22 2001-05-23 Omnirel LLC Power semiconductor module
US6166464A (en) * 1998-08-24 2000-12-26 International Rectifier Corp. Power module
JP3552549B2 (ja) 1998-09-08 2004-08-11 株式会社豊田自動織機 半導体モジュールの電極端子接続構造
US6069403A (en) * 1998-10-06 2000-05-30 Intersil Corporation Power module with lowered inductance and reduced voltage overshoots
US6249024B1 (en) * 1998-12-09 2001-06-19 International Rectifier Corp. Power module with repositioned positive and reduced inductance and capacitance
DE69937739T2 (de) * 1999-05-11 2008-11-27 Mitsubishi Denki K.K. Halbleitervorrichtung
JP3501685B2 (ja) * 1999-06-04 2004-03-02 三菱電機株式会社 電力変換装置
JP3460973B2 (ja) * 1999-12-27 2003-10-27 三菱電機株式会社 電力変換装置
DE10010919A1 (de) * 2000-03-06 2001-09-20 Grundfos As Frequenzumrichter
JP4004715B2 (ja) * 2000-05-31 2007-11-07 三菱電機株式会社 パワーモジュール
DE10037533C1 (de) * 2000-08-01 2002-01-31 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung
US20020034088A1 (en) * 2000-09-20 2002-03-21 Scott Parkhill Leadframe-based module DC bus design to reduce module inductance
US6845017B2 (en) 2000-09-20 2005-01-18 Ballard Power Systems Corporation Substrate-level DC bus design to reduce module inductance
US7012810B2 (en) 2000-09-20 2006-03-14 Ballard Power Systems Corporation Leadframe-based module DC bus design to reduce module inductance
DE10054489A1 (de) * 2000-11-03 2002-05-29 Zf Sachs Ag Leistungs-Umrichtermodul
WO2002082543A1 (en) 2001-03-30 2002-10-17 Hitachi, Ltd. Semiconductor device
WO2002091474A1 (en) * 2001-05-09 2002-11-14 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and its manufacturing method
DE10141114C1 (de) * 2001-06-08 2002-11-21 Semikron Elektronik Gmbh Schaltungsanordnung
FR2829661B1 (fr) * 2001-08-17 2004-12-03 Valeo Equip Electr Moteur Module de composants electroniques de puissance et procede d'assemblage d'un tel module
KR100442847B1 (ko) 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
DE10214953A1 (de) * 2002-04-04 2003-10-30 Infineon Technologies Ag Leistungsmodul mit mindestens zwei Substraten und Verfahren zu seiner Herstellung
US7158395B2 (en) 2003-05-02 2007-01-02 Ballard Power Systems Corporation Method and apparatus for tracking maximum power point for inverters, for example, in photovoltaic applications
US7269036B2 (en) 2003-05-12 2007-09-11 Siemens Vdo Automotive Corporation Method and apparatus for adjusting wakeup time in electrical power converter systems and transformer isolation
US6987670B2 (en) 2003-05-16 2006-01-17 Ballard Power Systems Corporation Dual power module power system architecture
US6906404B2 (en) 2003-05-16 2005-06-14 Ballard Power Systems Corporation Power module with voltage overshoot limiting
US7443692B2 (en) 2003-05-16 2008-10-28 Continental Automotive Systems Us, Inc. Power converter architecture employing at least one capacitor across a DC bus
US7289329B2 (en) 2004-06-04 2007-10-30 Siemens Vdo Automotive Corporation Integration of planar transformer and/or planar inductor with power switches in power converter
US7295448B2 (en) 2004-06-04 2007-11-13 Siemens Vdo Automotive Corporation Interleaved power converter
US7180763B2 (en) 2004-09-21 2007-02-20 Ballard Power Systems Corporation Power converter
JP4338620B2 (ja) * 2004-11-01 2009-10-07 三菱電機株式会社 半導体装置及びその製造方法
DE102004062635B4 (de) * 2004-12-28 2012-01-26 Siemens Ag Elektrische Baugruppe mit Abstandshaltern zwischen mehreren Schaltungsträgern
EP2306634A3 (en) 2005-06-30 2015-04-29 Continental Automotive Systems US, Inc. Control system for electric drives
FI120068B (fi) 2006-04-20 2009-06-15 Abb Oy Sähköinen liitos ja sähkökomponentti
KR101255334B1 (ko) * 2006-05-08 2013-04-16 페어차일드코리아반도체 주식회사 저 열저항 파워 모듈 및 그 제조방법
KR101194041B1 (ko) * 2006-12-07 2012-10-24 페어차일드코리아반도체 주식회사 고전력 반도체 패키지
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
DE102008018841A1 (de) * 2008-04-15 2009-10-22 Conti Temic Microelectronic Gmbh Verfahren zur Herstellung und Aufbau eines Leistungsmoduls
DE102010000035B4 (de) * 2010-01-11 2015-10-29 LOEWE Technologies GmbH Verfahren zur Herstellung einer Elektronikbaugruppe und eine nach dem Verfahren hergestellte Elektronikbaugruppe
DE102010000908B4 (de) * 2010-01-14 2015-07-16 Infineon Technologies Ag Leistungshalbleitermodul mit niederinduktiven Hochstromkontakten, Leistungshalbleitermodulsystem, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leisungshalbleitermodulanordnung
DE102010033374B4 (de) * 2010-08-04 2014-03-20 Semikron Elektronik Gmbh & Co. Kg Einrichtung zur elektrischen Verbindung einer Leistungsbaugruppe mit Terminalflächenelementen
DE202011100820U1 (de) 2011-05-17 2011-12-01 Ixys Semiconductor Gmbh Leistungshalbleiter
US8405206B1 (en) * 2011-09-30 2013-03-26 Infineon Technologies Ag Low-inductive semiconductor module
EP2862202B1 (en) * 2012-06-19 2016-04-27 ABB Technology AG Substrate for mounting multiple power transistors thereon and power semiconductor module
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
US9885743B2 (en) * 2012-12-17 2018-02-06 Itron, Inc. Electric meter base level printed circuit board
WO2015058073A1 (en) * 2013-10-17 2015-04-23 Arkansas Power Electronics Int'l., Inc. High voltage power chip module
KR101983160B1 (ko) * 2013-11-29 2019-05-28 삼성전기주식회사 전력반도체 모듈
DE102014102018B3 (de) * 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
DE102014116662B4 (de) * 2014-11-14 2018-03-08 Infineon Technologies Ag Elektrische anschlussbaugruppe, halbleitermodul und verfahren zurherstellung eines halbleitermoduls
US9839146B2 (en) 2015-10-20 2017-12-05 Cree, Inc. High voltage power module
JP6468984B2 (ja) * 2015-10-22 2019-02-13 三菱電機株式会社 半導体装置
DE102016112602A1 (de) * 2016-07-08 2018-01-11 Danfoss Silicon Power Gmbh Niederinduktives Leistungsmoduldesign
JP6770456B2 (ja) * 2017-02-17 2020-10-14 ルネサスエレクトロニクス株式会社 電子装置
DE102017115883B4 (de) * 2017-07-14 2020-04-02 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches Submodul mit Gleich- und Wechselspannungsanschlusselementen und Anordnung hiermit
USD908632S1 (en) 2018-09-17 2021-01-26 Cree Fayetteville, Inc. Power module
WO2020079798A1 (ja) * 2018-10-18 2020-04-23 株式会社日産アーク 半導体装置及びその製造方法
USD1012050S1 (en) * 2019-06-21 2024-01-23 Raspberry Pi (Trading) Limited Computer
JP1659678S (ja) 2019-08-29 2020-05-18
JP1659677S (ja) * 2019-08-29 2020-05-18
JP1659674S (ja) * 2019-08-29 2020-05-18
JP1659675S (ja) 2019-08-29 2020-05-18
JP1659716S (ja) * 2019-08-29 2020-05-18
JP1659673S (ja) * 2019-08-29 2020-05-18
JP1659676S (ja) 2019-08-29 2020-05-18
JP6960984B2 (ja) * 2019-12-26 2021-11-05 三菱電機株式会社 電子装置及びその絶縁部材
US20230037158A1 (en) * 2020-01-16 2023-02-02 Sumitomo Electric Industries, Ltd. Semiconductor module
DE102021202723A1 (de) 2021-03-19 2022-09-22 Magna powertrain gmbh & co kg Vorrichtung zur elektrischen Verbindung mit zumindest einer elektrischen Komponente

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
JPH073851B2 (ja) * 1988-01-28 1995-01-18 富士電機株式会社 パワートランジスタの並列接続方法
JP2661619B2 (ja) * 1988-11-11 1997-10-08 富士電機株式会社 逆阻止形トランジスタモジュール
DE3937045A1 (de) * 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
US4965710A (en) * 1989-11-16 1990-10-23 International Rectifier Corporation Insulated gate bipolar transistor power module

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232512A (ja) * 1996-02-22 1997-09-05 Hitachi Ltd パワー半導体モジュール
JP2001507522A (ja) * 1997-06-28 2001-06-05 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電子制御装置
US6680546B1 (en) * 1999-05-22 2004-01-20 Trw Lucasvarity Electric Steering Ltd. Electrical circuits
JP2001068800A (ja) * 1999-05-22 2001-03-16 Trw Lucasvarity Electric Steering Ltd 電子回路
JP2001286158A (ja) * 2000-03-30 2001-10-12 Hitachi Ltd 半導体装置及び電力変換装置
JP2002044961A (ja) * 2000-07-19 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2002044964A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置，電力変換装置及び自動車
JP2002044962A (ja) * 2000-07-26 2002-02-08 Kyocera Corp インバータ制御モジュール
JP2002058259A (ja) * 2000-08-11 2002-02-22 Kyocera Corp インバータ制御モジュール
US7432778B2 (en) 2001-02-28 2008-10-07 Freescale Semiconductor, Inc. Arrangement and method impedance matching
JP2003046058A (ja) * 2001-07-30 2003-02-14 Mitsubishi Electric Corp 半導体装置
JP4601874B2 (ja) * 2001-07-30 2010-12-22 三菱電機株式会社 半導体装置
JP2003068977A (ja) * 2001-08-24 2003-03-07 Fuji Electric Co Ltd 半導体装置
JP4561015B2 (ja) * 2001-08-24 2010-10-13 富士電機システムズ株式会社 半導体装置
JP2004071371A (ja) * 2002-08-07 2004-03-04 Mitsubishi Electric Corp 半導体装置
US7287906B2 (en) 2002-08-30 2007-10-30 Hardinge Inc. Hydrostatic bearing for linear motion guidance
US7311444B2 (en) 2002-08-30 2007-12-25 Hardinge Inc. Hydrostatic bearing for linear motion guidance
JP2012009896A (ja) * 2007-01-31 2012-01-12 Shin Kobe Electric Mach Co Ltd 配線板
JP2009213269A (ja) * 2008-03-04 2009-09-17 Toyota Industries Corp 電力変換装置
JP4640423B2 (ja) * 2008-03-04 2011-03-02 株式会社豊田自動織機 電力変換装置
US8031479B2 (en) 2008-03-04 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Power converter apparatus
JP2009295633A (ja) * 2008-06-02 2009-12-17 Honda Motor Co Ltd パワーコントロールユニット及びこれを備えたハイブリッド車両
JP4572247B2 (ja) * 2008-06-02 2010-11-04 本田技研工業株式会社 ハイブリッド車両
US7952856B2 (en) 2008-06-02 2011-05-31 Honda Motor Co., Ltd. Power control unit and hybrid vehicle comprising same
US8526189B2 (en) 2010-04-02 2013-09-03 Kabushiki Kaisha Toyota Chuo Kenkyusho Power module
JP2015012265A (ja) * 2013-07-02 2015-01-19 住友電気工業株式会社 半導体モジュール
JP2015012269A (ja) * 2013-07-02 2015-01-19 住友電気工業株式会社 半導体モジュール
JP2015012266A (ja) * 2013-07-02 2015-01-19 住友電気工業株式会社 半導体モジュール
JP2015043396A (ja) * 2013-08-26 2015-03-05 日本インター株式会社 パワー半導体モジュール
US10600764B2 (en) 2016-06-01 2020-03-24 Rohm Co., Ltd. Semiconductor power module
WO2017209191A1 (ja) * 2016-06-01 2017-12-07 ローム株式会社 半導体パワーモジュール
US11901340B2 (en) 2016-06-01 2024-02-13 Rohm Co., Ltd. Semiconductor power module
US11600602B2 (en) 2016-06-01 2023-03-07 Rohm Co., Ltd. Semiconductor power module
JPWO2017209191A1 (ja) * 2016-06-01 2019-04-04 ローム株式会社 半導体パワーモジュール
JP2022079670A (ja) * 2016-06-01 2022-05-26 ローム株式会社 半導体パワーモジュール
US10950582B2 (en) 2016-06-01 2021-03-16 Rohm Co., Ltd. Semiconductor power module
JP2018182860A (ja) * 2017-04-10 2018-11-15 ファナック株式会社 モータ駆動装置
US10250108B2 (en) 2017-04-10 2019-04-02 Fanuc Corporation Motor driving device
CN108696992A (zh) * 2017-04-10 2018-10-23 发那科株式会社 马达驱动装置
JPWO2020035931A1 (ja) * 2018-08-16 2021-08-26 住友電気工業株式会社 半導体モジュール
WO2020035931A1 (ja) * 2018-08-16 2020-02-20 住友電気工業株式会社 半導体モジュール
US11495527B2 (en) 2018-08-16 2022-11-08 Sumitomo Electric Industries, Ltd. Semiconductor module
WO2020054688A1 (ja) * 2018-09-12 2020-03-19 ローム株式会社 半導体装置
JPWO2020054688A1 (ja) * 2018-09-12 2021-08-30 ローム株式会社 半導体装置
US11955440B2 (en) 2018-09-12 2024-04-09 Rohm Co., Ltd. Semiconductor device with detection conductor
WO2021033600A1 (ja) * 2019-08-21 2021-02-25 ローム株式会社 制御モジュールおよび半導体装置
US11973015B2 (en) 2020-06-25 2024-04-30 Fuji Electric Co., Ltd. Plurality of overlapping power terminals in a semiconductor module
US11710671B2 (en) 2021-01-20 2023-07-25 Mitsubishi Electric Corporation Semiconductor module
US11887902B2 (en) 2021-03-19 2024-01-30 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
EP0578108A1 (en) 1994-01-12
JP2725952B2 (ja) 1998-03-11
US5471089A (en) 1995-11-28
DE69319026T2 (de) 1998-12-10
EP0578108B1 (en) 1998-06-10
DE69319026D1 (de) 1998-07-16

Similar Documents

Publication Publication Date Title
JP2725952B2 (ja) 半導体パワーモジュール
EP0324244B1 (en) Tape automated bonding package for a semiconductor chip with decoupling
JP2854757B2 (ja) 半導体パワーモジュール
EP0697732B1 (en) Driving circuit module
JP2020515034A (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
JP6973406B2 (ja) 半導体モジュール
US20180022220A1 (en) Signal pin arrangement for multi-device power module
EP0780899B1 (en) Semiconductor assembly
JP3941266B2 (ja) 半導体パワーモジュール
EP1362502B1 (en) Arrangement with an integrated circuit mounted on a bearing means and a power supply module arrangement
JP5884775B2 (ja) インバータ装置
JPH0621330A (ja) 半導体パワーモジュール
KR940008343B1 (ko) 대전력 반도체장치
US8917522B2 (en) Semiconductor device
WO2018168504A1 (ja) 部品実装体及び電子機器
JP2010027691A (ja) 半導体装置
JP2018182860A (ja) モータ駆動装置
TWI677172B (zh) 緩衝器電路及功率半導體模組以及感應加熱用電源裝置
JPH03108749A (ja) 電力変換装置用トランジスタモジュール
JP2005191233A (ja) パワーモジュール
WO2023002739A1 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
JPH0576783B2 (ja)
JP2540974Y2 (ja) 電子部品取付構造
JP2024018291A (ja) 半導体モジュール
JP2022135736A (ja) ゲート並列接続基板