JPH073851B2 - パワートランジスタの並列接続方法 - Google Patents
パワートランジスタの並列接続方法Info
- Publication number
- JPH073851B2 JPH073851B2 JP63018360A JP1836088A JPH073851B2 JP H073851 B2 JPH073851 B2 JP H073851B2 JP 63018360 A JP63018360 A JP 63018360A JP 1836088 A JP1836088 A JP 1836088A JP H073851 B2 JPH073851 B2 JP H073851B2
- Authority
- JP
- Japan
- Prior art keywords
- power transistors
- transistor
- parallel
- conducting
- arms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Bipolar Transistors (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はモジュール構造をなす電力用半導体素子、特
にパワートランジスタ等を多数並列接続して構成する高
周波大電流大容量インバータにおける電力用半導体素子
の並列接続方法に関する。
にパワートランジスタ等を多数並列接続して構成する高
周波大電流大容量インバータにおける電力用半導体素子
の並列接続方法に関する。
従来のこの種の並列接続方法によるモジュール構造パワ
ートランジスタ複数個の接続構成図の例としては第７図
に示すものが知られている。第７図の（イ）は平面図、
（ロ）は側面図であり、第３図の外形図に示すパワート
ランジスタモジュール１を４個並列に接続して１アーム
を構成した場合を示すものである。
ートランジスタ複数個の接続構成図の例としては第７図
に示すものが知られている。第７図の（イ）は平面図、
（ロ）は側面図であり、第３図の外形図に示すパワート
ランジスタモジュール１を４個並列に接続して１アーム
を構成した場合を示すものである。
第７図において４個の前記モジュールの各コレクタ端子
Ｃはコレクタ引出導帯12のＬ字形接続導帯12aに共通に
接続された後に前記引出導帯12より一括して外部引出し
される。同様に前記モジュールの各エミッタ端子Ｅはエ
ミッタ引出導帯13のＬ字形接続導帯13aに共通に接続さ
れた後に前記引出導帯13により一括して外部引出しされ
る。従来方法においては上記の如きモジュール間接続に
より各パワートランジスタのスイッチング動作時の過度
的な電流平衡を計っている。
Ｃはコレクタ引出導帯12のＬ字形接続導帯12aに共通に
接続された後に前記引出導帯12より一括して外部引出し
される。同様に前記モジュールの各エミッタ端子Ｅはエ
ミッタ引出導帯13のＬ字形接続導帯13aに共通に接続さ
れた後に前記引出導帯13により一括して外部引出しされ
る。従来方法においては上記の如きモジュール間接続に
より各パワートランジスタのスイッチング動作時の過度
的な電流平衡を計っている。
しかしながら前記従来方法による複数のパワートランジ
スタの並列接続においては、前記コレクタ引出導帯12と
エミッタ引出導帯13とから外部接続対象回路又は素子へ
の配線経路如何によっては配線インダクタンスの増大と
その不平衡を来たし、前記各トランジスタによる高周波
スイッチング時には、該各トランジスタの過電圧抑制用
スナッバの所要容量の増大とそれに伴なうスナッバ損失
の増大によるインバータ効率の低下を招くと共に前記両
引出導帯12と13とがそれぞれ接続される外部母線群との
相互誘導による前記各トランジスタ間の電流不平衡の発
生或いは前記各外部母線周囲の金属物に対する誘導加熱
の招来等の可能性を有していた。
スタの並列接続においては、前記コレクタ引出導帯12と
エミッタ引出導帯13とから外部接続対象回路又は素子へ
の配線経路如何によっては配線インダクタンスの増大と
その不平衡を来たし、前記各トランジスタによる高周波
スイッチング時には、該各トランジスタの過電圧抑制用
スナッバの所要容量の増大とそれに伴なうスナッバ損失
の増大によるインバータ効率の低下を招くと共に前記両
引出導帯12と13とがそれぞれ接続される外部母線群との
相互誘導による前記各トランジスタ間の電流不平衡の発
生或いは前記各外部母線周囲の金属物に対する誘導加熱
の招来等の可能性を有していた。
これに鑑みこの発明は電路各部における合成磁束の極小
化を計ることにより前記諸問題点を回避する方法を提供
することを目的とするものである。
化を計ることにより前記諸問題点を回避する方法を提供
することを目的とするものである。
上記目的を達成するために、この発明は、並列接続され
る複数のパワートランジスタから成る上下アームを有す
るシングルエンドプッシュプルインバータ又はハーフブ
リッジインバータにおいて、上アームを構成する複数の
パワートランジスタそれぞれのコレクタを共通に接続す
る第１の導帯と、下アームを構成する複数のパワートラ
ンジスタそれぞれのエミッタを共通に接続する第２の導
帯と、前記上アームの各トランジスタのエミッタと前記
下アームの各トランジスタのコレクタとを共通に接続す
る第３の導帯とを設け、前記各導帯の相互配列を第１と
第３と第２の導帯の順に薄い電気的絶縁物を介して近接
配置すると共に該３種の導帯を前記複数のパワートラン
ジスタの配列方向に平行に一括して外部引出しするもの
とする。
る複数のパワートランジスタから成る上下アームを有す
るシングルエンドプッシュプルインバータ又はハーフブ
リッジインバータにおいて、上アームを構成する複数の
パワートランジスタそれぞれのコレクタを共通に接続す
る第１の導帯と、下アームを構成する複数のパワートラ
ンジスタそれぞれのエミッタを共通に接続する第２の導
帯と、前記上アームの各トランジスタのエミッタと前記
下アームの各トランジスタのコレクタとを共通に接続す
る第３の導帯とを設け、前記各導帯の相互配列を第１と
第３と第２の導帯の順に薄い電気的絶縁物を介して近接
配置すると共に該３種の導帯を前記複数のパワートラン
ジスタの配列方向に平行に一括して外部引出しするもの
とする。
また、並列接続される複数のパワートランジスタから成
る上下アームを有するフルブリッジインバータにおい
て、２組の上アームを構成する複数のパワートランジス
タそれぞれのコレクタを共通に接続する第１の導帯と、
２組の下アームを構成する複数のパワートランジスタそ
れぞれのエミッタを共通に接続する第２の導帯と、前記
上アーム２組中の１組の各トランジスタのエミッタと前
記下アーム２組中の１組の各トランジスタのコレクタと
を共通に接続する第３の導帯と、前記各２組の上下アー
ム中それぞれの残り１組のアームについて上アームの各
トランジスタのエミッタと下アームの各トランジスタの
コレクタとを共通に接続する第４の導帯とを設け、前記
各導帯の相互配列を第１と第３と第４と第２の導帯の順
或いは第１と第４と第３と第２の導帯の順に薄い電気的
絶縁物を介して近接配置すると共に該４種の導帯を前記
複数のパワートランジスタの配列方向に平行に一括して
外部引出しするものとする。
る上下アームを有するフルブリッジインバータにおい
て、２組の上アームを構成する複数のパワートランジス
タそれぞれのコレクタを共通に接続する第１の導帯と、
２組の下アームを構成する複数のパワートランジスタそ
れぞれのエミッタを共通に接続する第２の導帯と、前記
上アーム２組中の１組の各トランジスタのエミッタと前
記下アーム２組中の１組の各トランジスタのコレクタと
を共通に接続する第３の導帯と、前記各２組の上下アー
ム中それぞれの残り１組のアームについて上アームの各
トランジスタのエミッタと下アームの各トランジスタの
コレクタとを共通に接続する第４の導帯とを設け、前記
各導帯の相互配列を第１と第３と第４と第２の導帯の順
或いは第１と第４と第３と第２の導帯の順に薄い電気的
絶縁物を介して近接配置すると共に該４種の導帯を前記
複数のパワートランジスタの配列方向に平行に一括して
外部引出しするものとする。
一般に電路におけるインダクタンスは該電路の通電電流
により発生する磁束の前記通電電流に対する変化率で与
えられる。従って前記磁束を前記電路電流の変動にかか
わらず常に零又は零に近い値に抑制できるなら前記電路
のインダクタンスもまた零又は零に近い値となし得る。
により発生する磁束の前記通電電流に対する変化率で与
えられる。従って前記磁束を前記電路電流の変動にかか
わらず常に零又は零に近い値に抑制できるなら前記電路
のインダクタンスもまた零又は零に近い値となし得る。
パワートランジスタの電路に関し、対をなす電流である
コレクタとエミッタとの両電流の電路を近接配置した一
対の導体で構成すれば、該一対の導体を通過する前記ト
ランジスタの両電流は互いに大きさが等しく方向が反対
である往復電流となり、該往復電流による２組の磁束も
また互いに大きさが等しく方向は反対となる。従って前
記電路の一対の導体を構成する２組の導体を該両導体の
周囲に発生する磁束が完全に叉交するような構造と配置
とにすれば、前記往復電流よる前記電路周囲の合成磁束
は零となり、従って前記電路インダクタンスもまた零と
なる。
コレクタとエミッタとの両電流の電路を近接配置した一
対の導体で構成すれば、該一対の導体を通過する前記ト
ランジスタの両電流は互いに大きさが等しく方向が反対
である往復電流となり、該往復電流による２組の磁束も
また互いに大きさが等しく方向は反対となる。従って前
記電路の一対の導体を構成する２組の導体を該両導体の
周囲に発生する磁束が完全に叉交するような構造と配置
とにすれば、前記往復電流よる前記電路周囲の合成磁束
は零となり、従って前記電路インダクタンスもまた零と
なる。
この発明においては、トランジスタの単体電流又は複数
個並列接続時の合成電流に対する電路の基本をなす前記
一対の導体として、近接配置時に相互の磁束叉交度の高
い平板状の導帯の組合せを用い該一対の導体をなす２組
の導帯を薄い電気的な絶縁物を介して近接配置し、且つ
該両導帯への前記各トランジスタ電流の流出入位置をで
きるだけ対称となすように前記両導帯と前記各トランジ
スタ端子との接続位置を決定することにより、前記各ト
ランジスタ電流による前記電路周囲の２組の磁束の発生
状態をできるだけ対称となすと共に該両磁束の叉交を密
にし、前記電路上の各点における合成磁束の極小化を計
り、その結果として前記電路上の各点におけるインダク
タンスの平衡化と極小化を計っている。
個並列接続時の合成電流に対する電路の基本をなす前記
一対の導体として、近接配置時に相互の磁束叉交度の高
い平板状の導帯の組合せを用い該一対の導体をなす２組
の導帯を薄い電気的な絶縁物を介して近接配置し、且つ
該両導帯への前記各トランジスタ電流の流出入位置をで
きるだけ対称となすように前記両導帯と前記各トランジ
スタ端子との接続位置を決定することにより、前記各ト
ランジスタ電流による前記電路周囲の２組の磁束の発生
状態をできるだけ対称となすと共に該両磁束の叉交を密
にし、前記電路上の各点における合成磁束の極小化を計
り、その結果として前記電路上の各点におけるインダク
タンスの平衡化と極小化を計っている。
なお、上記の一対の導帯における合成磁束極小化の関係
は、該一対の導帯を基本として相互に近接配置された複
数対の導帯群においても該各対導帯への電流通電時期が
異なる場合にはほぼ同様に成立する。
は、該一対の導帯を基本として相互に近接配置された複
数対の導帯群においても該各対導帯への電流通電時期が
異なる場合にはほぼ同様に成立する。
以下この発明の実施例を図面により説明する。第１図と
第２図とはこの発明の実施例を示し、第３図の外形図に
示すモジュール構造のパワートランジスタ複数個の並列
接続構成図であり、第１図は第４図に示すシングルエン
ドプッシュプルインバータと第５図に示すハーフブリッ
ジインバータとのそれぞれの基本回路に対応し、第２図
は第６図に示すフルブリッジインバータの基本回路構成
図に対応する。
第２図とはこの発明の実施例を示し、第３図の外形図に
示すモジュール構造のパワートランジスタ複数個の並列
接続構成図であり、第１図は第４図に示すシングルエン
ドプッシュプルインバータと第５図に示すハーフブリッ
ジインバータとのそれぞれの基本回路に対応し、第２図
は第６図に示すフルブリッジインバータの基本回路構成
図に対応する。
まず、第４図の基本回路構成図について説明する。第４
図において、交流電源ACから供給された交流電圧は整流
器２によって直流に変換された後に平滑コンデンサ３に
よって平滑される。平滑コンデンサ３の充電電圧はＰ側
配線８とＮ側配線10とを経由して逆変換回路６に加えら
れ規定周波数の交流に変換された後に誘導性抵抗とコン
デンサとからなる負荷回路７にＰ側配線８とＮ側配線10
と更にV0出力配線９とを経由して加えられる。なおV0出
力配線９の通過電流は前記規定周波数に応じてその通電
方向を反転する。
図において、交流電源ACから供給された交流電圧は整流
器２によって直流に変換された後に平滑コンデンサ３に
よって平滑される。平滑コンデンサ３の充電電圧はＰ側
配線８とＮ側配線10とを経由して逆変換回路６に加えら
れ規定周波数の交流に変換された後に誘導性抵抗とコン
デンサとからなる負荷回路７にＰ側配線８とＮ側配線10
と更にV0出力配線９とを経由して加えられる。なおV0出
力配線９の通過電流は前記規定周波数に応じてその通電
方向を反転する。
また逆変換回路６は、パワートランジスタと転流ダイオ
ードとの並列接続から成り第３図の外形図に示すパワー
トランジスタモジュール１を基本構成素子とし、それぞ
れ該素子３個の並列接続から成る上アーム４と下アーム
５との直列接続により構成され、この両アームの直列接
続点がV0出力配線９の引出点となる。
ードとの並列接続から成り第３図の外形図に示すパワー
トランジスタモジュール１を基本構成素子とし、それぞ
れ該素子３個の並列接続から成る上アーム４と下アーム
５との直列接続により構成され、この両アームの直列接
続点がV0出力配線９の引出点となる。
次に第４図に対応する第１図について説明する。なお、
第１図においては上アーム４と下アーム５とのパワート
ランジスタモジュール１の並列個数は４個であり、従っ
て逆変換回路６は８個のパワートランジスタモジュール
１により構成されている。
第１図においては上アーム４と下アーム５とのパワート
ランジスタモジュール１の並列個数は４個であり、従っ
て逆変換回路６は８個のパワートランジスタモジュール
１により構成されている。
第１図において（イ）は平面図，（ロ）と（ハ）とは側
面図であり、図中ＣとＥとＢとは第３図に示すようにそ
れぞれパワートランジスタのコレクタとエミッタとベー
スの引出端子であり、制御信号に関するベース端子Ｂの
配線については以降特に言及しない。また11は薄い電気
的な絶縁フィルムであり、Ｐ側配線８とV0出力配線９と
Ｎ側配線10とは図示のように板状の導帯となしており、
各導帯の外部向け共通引出部は絶縁フィルム11を介して
平行に密着配置されている。各導帯引出部から各モジュ
ールへの接続については次のように行われる。
面図であり、図中ＣとＥとＢとは第３図に示すようにそ
れぞれパワートランジスタのコレクタとエミッタとベー
スの引出端子であり、制御信号に関するベース端子Ｂの
配線については以降特に言及しない。また11は薄い電気
的な絶縁フィルムであり、Ｐ側配線８とV0出力配線９と
Ｎ側配線10とは図示のように板状の導帯となしており、
各導帯の外部向け共通引出部は絶縁フィルム11を介して
平行に密着配置されている。各導帯引出部から各モジュ
ールへの接続については次のように行われる。
まず上アーム４の各エミッタ端子Ｅと下アーム５の各コ
レクタ端子Ｃとの全端子は一枚の導帯（板）に共通に接
続され、さらにこの導帯（板）と前記導帯９の共通引出
部の下部をＬ字状に曲げて設けた腕部とをそれぞれ接続
することにより行う。次に上アーム４の各コレクタ端子
Ｃと前記導帯８の共通引出部との接続は、各コレクタ端
子Ｃの共通接続部が一枚の平板状をなす導帯と前記導帯
８の共通引出部の下部とを第１図（ハ）に示すように２
重Ｌ字形多脚状の腕により結んだ形状の導帯に対して各
コレクタ端子Ｃを共通に接続することにより行う。また
下アーム５の各エミッタ端子Ｅの接続に関しても上記上
アーム４の各コレクタ端子接続の場合と同様に行われ
る。
レクタ端子Ｃとの全端子は一枚の導帯（板）に共通に接
続され、さらにこの導帯（板）と前記導帯９の共通引出
部の下部をＬ字状に曲げて設けた腕部とをそれぞれ接続
することにより行う。次に上アーム４の各コレクタ端子
Ｃと前記導帯８の共通引出部との接続は、各コレクタ端
子Ｃの共通接続部が一枚の平板状をなす導帯と前記導帯
８の共通引出部の下部とを第１図（ハ）に示すように２
重Ｌ字形多脚状の腕により結んだ形状の導帯に対して各
コレクタ端子Ｃを共通に接続することにより行う。また
下アーム５の各エミッタ端子Ｅの接続に関しても上記上
アーム４の各コレクタ端子接続の場合と同様に行われ
る。
上記配線状態において、前記導帯８と９及び９と10とは
通電電流に関してそれぞれ一対の往復電路を形成し、該
両電路通電電流の導通時期が交互に異なることから前記
導帯８と９と10との周囲における通電電流による合成磁
束の極小化従って電路インダクタンスの極小化が可能と
なる。
通電電流に関してそれぞれ一対の往復電路を形成し、該
両電路通電電流の導通時期が交互に異なることから前記
導帯８と９と10との周囲における通電電流による合成磁
束の極小化従って電路インダクタンスの極小化が可能と
なる。
次に第５図の基本回路構成図は第４図の場合と平滑コン
デンサ部3aと負荷部7aが異なるのみで逆変換回路６から
の配線引出状態は第４図の場合と全く同様であり、従っ
て並列接続構成図については第１図に示すとおりとな
る。
デンサ部3aと負荷部7aが異なるのみで逆変換回路６から
の配線引出状態は第４図の場合と全く同様であり、従っ
て並列接続構成図については第１図に示すとおりとな
る。
次に第６図に示すフルブリッジインバータの基本回路図
は第４図の場合と逆変換回路6aが異なり、これに従って
V0出力配線（導帯）９がU0出力配線（導帯）9aとW0出力
配線（導帯）9bとに分割されているが、これは上アーム
４が上アーム4aと4bとに分割さ更に下アーム５が下アー
ム5aと5bとに分割されたことによるものである。なお第
６図に対応する並列接続構成図の第２図においては各ア
ームそれぞれ３個のトランジスタモジュールを有し合計
12個のモジュール構成の並列接続構成図となっている。
第２図において（イ）は平面図、（ロ）と（ハ）とは側
面図であり、前記導帯８と9a及び9bと10とをそれぞれ一
対の往復電路として第２図（イ）と（ハ）とに示すよう
に近接配置することにより第１図の場合と同様の電路イ
ンダクタンスの極小化が可能となる。
は第４図の場合と逆変換回路6aが異なり、これに従って
V0出力配線（導帯）９がU0出力配線（導帯）9aとW0出力
配線（導帯）9bとに分割されているが、これは上アーム
４が上アーム4aと4bとに分割さ更に下アーム５が下アー
ム5aと5bとに分割されたことによるものである。なお第
６図に対応する並列接続構成図の第２図においては各ア
ームそれぞれ３個のトランジスタモジュールを有し合計
12個のモジュール構成の並列接続構成図となっている。
第２図において（イ）は平面図、（ロ）と（ハ）とは側
面図であり、前記導帯８と9a及び9bと10とをそれぞれ一
対の往復電路として第２図（イ）と（ハ）とに示すよう
に近接配置することにより第１図の場合と同様の電路イ
ンダクタンスの極小化が可能となる。
この発明によれば、並列接続される複数のパワートラン
ジスタの電路を、電気的絶縁物を介して近接配置した一
対の導帯を基本として構成することにより該電路上各位
置におけるインダクタンスの平衡化と極小化とが可能と
なり、前記各トランジスタの電流平衡化によるトランジ
スタ電流容量の有効利用が可能となり、更に各トランジ
スタスナッバ回路の損失低減による高効率大容量高周波
インバータの構成が可能となった。
ジスタの電路を、電気的絶縁物を介して近接配置した一
対の導帯を基本として構成することにより該電路上各位
置におけるインダクタンスの平衡化と極小化とが可能と
なり、前記各トランジスタの電流平衡化によるトランジ
スタ電流容量の有効利用が可能となり、更に各トランジ
スタスナッバ回路の損失低減による高効率大容量高周波
インバータの構成が可能となった。
第１図と第２図とはこの発明の実施例を示す複数パワー
トランジスタの並列接続構成図であり、該両図の（イ）
は共に平面図であり、（ロ）と（ハ）とは共に側面図で
ある。第３図はモジュール構造のパワートランジスタ素
子の外形図例であり、（イ）は平面図、（ロ）は側面図
である。第４図と第５図と第６図とはそれぞれシングル
エンドプッシュプルインバータとハーフブリッジインバ
ータとフルブリッジインバータとの基本回路構成図であ
る。第７図は従来技術による複数パワートランジスタの
並列接続構成図であり、（イ）は平面図、（ロ）は側面
図である。 １…トランジスタモジュール、２…整流器、３…平滑コ
ンデンサ、４…上アーム、５…下アーム、６…逆変換回
路、７…負荷回路、８…Ｐ側配線（導帯）、９…V0出力
配線（導帯）、9a…U0出力配線（導帯）、9b…W0出力配
線（導帯）、10…Ｎ側配線（導帯）、11…絶縁フィル
ム、12…コレクタ引出導帯、13…エミッタ引出導帯、AC
…交流電源。
トランジスタの並列接続構成図であり、該両図の（イ）
は共に平面図であり、（ロ）と（ハ）とは共に側面図で
ある。第３図はモジュール構造のパワートランジスタ素
子の外形図例であり、（イ）は平面図、（ロ）は側面図
である。第４図と第５図と第６図とはそれぞれシングル
エンドプッシュプルインバータとハーフブリッジインバ
ータとフルブリッジインバータとの基本回路構成図であ
る。第７図は従来技術による複数パワートランジスタの
並列接続構成図であり、（イ）は平面図、（ロ）は側面
図である。 １…トランジスタモジュール、２…整流器、３…平滑コ
ンデンサ、４…上アーム、５…下アーム、６…逆変換回
路、７…負荷回路、８…Ｐ側配線（導帯）、９…V0出力
配線（導帯）、9a…U0出力配線（導帯）、9b…W0出力配
線（導帯）、10…Ｎ側配線（導帯）、11…絶縁フィル
ム、12…コレクタ引出導帯、13…エミッタ引出導帯、AC
…交流電源。
Claims (2)
- 【請求項１】並列接続される複数のパワートランジスタ
から成る上下アームを有するシングルエンドプッシュプ
ルインバータ又はハーフブリッジインバータにおいて、
上アームを構成する複数のパワートランジスタそれぞれ
のコレクタを共通に接続する第１の導帯と、下アームを
構成する複数のパワートランジスタそれぞれのエミッタ
を共通に接続する第２の導帯と、前記上アームの各トラ
ンジスタのエミッタと前記下アームの各トランジスタの
コレクタとを共通に接続する第３の導帯とを設け、前記
各導帯の相互配列を第１と第３と第２の導帯の順に薄い
電気的絶縁物を介して近接配置すると共に該３種の導帯
を前記複数のパワートランジスタの配列方向に平行に一
括して外部引出しすることを特徴とするパワートランジ
スタの並列接続方法。 - 【請求項２】並列接続される複数のパワートランジスタ
から成る上下アームを有するフルブリッジインバータに
おいて、２組の上アームを構成する複数のパワートラン
ジスタそれぞれのコレクタを共通に接続する第１の導帯
と、２組の下アームを構成する複数のパワートランジス
タそれぞれのエミッタを共通に接続する第２の導帯と、
前記上アーム２組中の１組の各トランジスタのエミッタ
と前記下アーム２組中の１組の各トランジスタのコレク
タとを共通に接続する第３の導帯と、前記各２組の上下
アーム中それぞれの残り１組のアームについて上アーム
の各トランジスタのエミッタと下アームの各トランジス
タのコレクタとを共通に接続する第４の導帯とを設け、
前記各導帯の相互配列を第１と第３と第４と第２の導帯
の順或いは第１と第４と第３と第２の導帯の順に薄い電
気的絶縁物を介して近接配置すると共に該４種の導帯を
前記複数のパワートランジスタの配列方向に平行に一括
して外部引出しすることを特徴とするパワートランジス
タの並列接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018360A JPH073851B2 (ja) | 1988-01-28 | 1988-01-28 | パワートランジスタの並列接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018360A JPH073851B2 (ja) | 1988-01-28 | 1988-01-28 | パワートランジスタの並列接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194344A JPH01194344A (ja) | 1989-08-04 |
| JPH073851B2 true JPH073851B2 (ja) | 1995-01-18 |
Family
ID=11969527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63018360A Expired - Fee Related JPH073851B2 (ja) | 1988-01-28 | 1988-01-28 | パワートランジスタの並列接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073851B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0671063B2 (ja) * | 1989-09-11 | 1994-09-07 | 株式会社東芝 | 大電力半導体装置 |
| JP2585834B2 (ja) * | 1990-04-11 | 1997-02-26 | オークマ株式会社 | インバータモジュール |
| JP2543166Y2 (ja) * | 1991-07-12 | 1997-08-06 | 株式会社東芝 | 電力変換装置 |
| JP2725952B2 (ja) * | 1992-06-30 | 1998-03-11 | 三菱電機株式会社 | 半導体パワーモジュール |
| JP3375255B2 (ja) * | 1996-08-27 | 2003-02-10 | オリジン電気株式会社 | インバータ回路 |
| JP4503388B2 (ja) * | 2004-08-02 | 2010-07-14 | オリジン電気株式会社 | ブリッジ装置及びそれを用いた電源装置 |
| JP4934567B2 (ja) * | 2007-03-15 | 2012-05-16 | 三菱電機株式会社 | 電力変換装置 |
| JP5708583B2 (ja) | 2012-07-12 | 2015-04-30 | 株式会社豊田自動織機 | インバータ装置 |
| JP5835167B2 (ja) * | 2012-09-07 | 2015-12-24 | トヨタ自動車株式会社 | パワーモジュール構造 |
| JP5811072B2 (ja) * | 2012-11-02 | 2015-11-11 | トヨタ自動車株式会社 | パワーモジュール |
| JP6331543B2 (ja) * | 2014-03-24 | 2018-05-30 | 日産自動車株式会社 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
| JP6431838B2 (ja) * | 2015-12-24 | 2018-11-28 | 高周波熱錬株式会社 | 誘導加熱用電源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131759A (ja) * | 1982-01-30 | 1983-08-05 | Matsushita Electric Works Ltd | 電力用トランジスタの並列接続構造 |
-
1988
- 1988-01-28 JP JP63018360A patent/JPH073851B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131759A (ja) * | 1982-01-30 | 1983-08-05 | Matsushita Electric Works Ltd | 電力用トランジスタの並列接続構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01194344A (ja) | 1989-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670833A (en) | Semiconductor module for a high-speed switching arrangement | |
| JP4597202B2 (ja) | 電力変換装置 | |
| KR19990045432A (ko) | 전력변환장치 | |
| EP3395121B1 (en) | Induction heating power supply apparatus | |
| JPH073851B2 (ja) | パワートランジスタの並列接続方法 | |
| JP2002526023A (ja) | Ｖｓｃ変換装置 | |
| JPH06261556A (ja) | 半導体スイッチ装置 | |
| JP3046276B2 (ja) | 電力変換装置 | |
| JP4460572B2 (ja) | 高力率を有するアーク溶接用発電機 | |
| JP2800383B2 (ja) | 高周波インバータ | |
| JPH06225545A (ja) | 半導体電力変換装置 | |
| JP3532386B2 (ja) | コンデンサの接続方法及び電力変換装置 | |
| JP3701382B2 (ja) | コンデンサおよびコンデンサの接続方法 | |
| US20030002311A1 (en) | Power converter | |
| JPH05292756A (ja) | 電力変換装置 | |
| JPH0746857A (ja) | インバータ装置の主回路 | |
| JP2751543B2 (ja) | インバータ | |
| JP7062979B2 (ja) | 電源装置 | |
| JPH0629149A (ja) | コンデンサ及びコンデンサユニット | |
| JP2568218B2 (ja) | コンデンサの並列接続方法 | |
| US11984812B2 (en) | Dual active bridge converter cell with split energy transfer inductor for optimized current balancing in the medium frequency transformer (MFT) | |
| JPH02294278A (ja) | インバータ装置 | |
| BR112021016081A2 (pt) | Transformador integrado com baixas perdas de ca e interface com impedância balanceada | |
| JPH0638507A (ja) | 電力変換装置 | |
| JPH06327266A (ja) | 半導体電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |