JP2661619B2 - 逆阻止形トランジスタモジュール - Google Patents
逆阻止形トランジスタモジュールInfo
- Publication number
- JP2661619B2 JP2661619B2 JP63285268A JP28526888A JP2661619B2 JP 2661619 B2 JP2661619 B2 JP 2661619B2 JP 63285268 A JP63285268 A JP 63285268A JP 28526888 A JP28526888 A JP 28526888A JP 2661619 B2 JP2661619 B2 JP 2661619B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- terminal
- main terminal
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は逆阻止形トランジスタモジュールの構造に係
り、特に大電力変換器の構築に好適な逆阻止形トランジ
スタモジュールを提供する。
り、特に大電力変換器の構築に好適な逆阻止形トランジ
スタモジュールを提供する。
従来、トランジスタを用いた大電力変換器として、電
流容量数百アンペア以上のものが望まれる場合は多数の
トランジスタ及びダイオードの集合体として、並列接続
により電流容量を満足させることが多い。例えば、100A
の電流容量のトランジスタチップ及びダイオードチップ
を各４個並列配置すれば、400Aの電流容量を得ることが
できる。
流容量数百アンペア以上のものが望まれる場合は多数の
トランジスタ及びダイオードの集合体として、並列接続
により電流容量を満足させることが多い。例えば、100A
の電流容量のトランジスタチップ及びダイオードチップ
を各４個並列配置すれば、400Aの電流容量を得ることが
できる。
ところが、トランジスタのチップ並列数を増すと、外
部回路と接続するための端子の位置からチップ面上の電
極までの距離が遠いチップは近いチップよりインダクタ
ンスが増えるという問題が次第に顕著になってくる。そ
の結果、インダクタンスの低い位置にあるチップは、イ
ンダクタンスの高い位置にあるチップより電流が流れ易
く、電流集中を起こして過電流破壊に至るおそれも大き
くなるという問題があった。
部回路と接続するための端子の位置からチップ面上の電
極までの距離が遠いチップは近いチップよりインダクタ
ンスが増えるという問題が次第に顕著になってくる。そ
の結果、インダクタンスの低い位置にあるチップは、イ
ンダクタンスの高い位置にあるチップより電流が流れ易
く、電流集中を起こして過電流破壊に至るおそれも大き
くなるという問題があった。
本発明は以上のことを鑑みて、複数のトランジスタチ
ップを並列接続させて大きな電流容量とする場合に、電
流の不均一に基づく過電流破壊が生じにくく高信頼性の
逆阻止形トランジスタモジュールを提供することを目的
とする。
ップを並列接続させて大きな電流容量とする場合に、電
流の不均一に基づく過電流破壊が生じにくく高信頼性の
逆阻止形トランジスタモジュールを提供することを目的
とする。
そのような目的を達成するために本発明の逆阻止形ト
ランジスタモジュールは並列接続される複数のトランジ
スタチップとそれらのトランジスタチップのコレクタに
順方向にそれぞれ直列接続される複数のダイオードチッ
プとが共通金属基板上に絶縁板を介してそれぞれ固着さ
れ、共通金属基板上に絶縁板を介して固着され両端が垂
直方向に立ち上げられたアノード主端子に前記複数のダ
イオードチップを距離が等しく配置接続し、共通金属基
板上に絶縁板を介して固着され両端が垂直方向に立ち上
げられたエミッタ主端子に前記複数のトランジスタチッ
プを距離が等しく配置接続し、かつエミッタ主端子の垂
直方向に立ち上げられた両端からみて対称に配置接続さ
れ、さらにエミッタ主端子板上の位置に複数の接続点が
設けられ配線される補助エミッタ端子と共に絶縁容器に
封入され、前記アノード主端子，エミッタ主端子および
補助エミッタ端子が前記絶縁容器の一方の表面より突出
するものであって、前記アノード主端子とエミッタ主端
子の長手方向が平行であり、前記エミッタ主端子と前記
補助エミッタ端子との間の複数の配線の配線長が等しい
構成とする。
ランジスタモジュールは並列接続される複数のトランジ
スタチップとそれらのトランジスタチップのコレクタに
順方向にそれぞれ直列接続される複数のダイオードチッ
プとが共通金属基板上に絶縁板を介してそれぞれ固着さ
れ、共通金属基板上に絶縁板を介して固着され両端が垂
直方向に立ち上げられたアノード主端子に前記複数のダ
イオードチップを距離が等しく配置接続し、共通金属基
板上に絶縁板を介して固着され両端が垂直方向に立ち上
げられたエミッタ主端子に前記複数のトランジスタチッ
プを距離が等しく配置接続し、かつエミッタ主端子の垂
直方向に立ち上げられた両端からみて対称に配置接続さ
れ、さらにエミッタ主端子板上の位置に複数の接続点が
設けられ配線される補助エミッタ端子と共に絶縁容器に
封入され、前記アノード主端子，エミッタ主端子および
補助エミッタ端子が前記絶縁容器の一方の表面より突出
するものであって、前記アノード主端子とエミッタ主端
子の長手方向が平行であり、前記エミッタ主端子と前記
補助エミッタ端子との間の複数の配線の配線長が等しい
構成とする。
大容量の逆阻止形トランジスタモジュールを構成する
に際し、複数のトランジスタ及びダイオード単位への電
流を均等にするため、まず同数のトランジスタ及びダイ
オードの並列設置からなる二つのトランジスタ・ダイオ
ード単位を互いに対称に配置する。先の例で説明すれ
ば、各トランジスタ・ダイオード単位が電流400Aの容量
を持ち、二つのトランジスタ・ダイオード単位の集合と
して合わせて800Aの電流容量が得られる。ここで、両ト
ランジスタ単位の条件を正確に一致させるため、各トラ
ンジスタ及びダイオードから取り出す主電流端子を両ト
ランジスタ・ダイオード単位毎に対称に備える。また、
ベース端子と対となってベース信号を受け取る（補助）
エミッタ端子は、前記した負の主端子（主エミッタ端
子）から取るべきでなく、より、トランジスタ単位の近
くから独立して取り出すべきである。
に際し、複数のトランジスタ及びダイオード単位への電
流を均等にするため、まず同数のトランジスタ及びダイ
オードの並列設置からなる二つのトランジスタ・ダイオ
ード単位を互いに対称に配置する。先の例で説明すれ
ば、各トランジスタ・ダイオード単位が電流400Aの容量
を持ち、二つのトランジスタ・ダイオード単位の集合と
して合わせて800Aの電流容量が得られる。ここで、両ト
ランジスタ単位の条件を正確に一致させるため、各トラ
ンジスタ及びダイオードから取り出す主電流端子を両ト
ランジスタ・ダイオード単位毎に対称に備える。また、
ベース端子と対となってベース信号を受け取る（補助）
エミッタ端子は、前記した負の主端子（主エミッタ端
子）から取るべきでなく、より、トランジスタ単位の近
くから独立して取り出すべきである。
そこで、補助エミッタの布線位置をトランジスタ単位
の近くでかつ補助エミッタ端子までの配線長さを等しく
する事が望ましい。
の近くでかつ補助エミッタ端子までの配線長さを等しく
する事が望ましい。
このようにすれば、トランジスタ単位のベース電流が
均一となり、スイッチング特性のばらつきも低減され
る。
均一となり、スイッチング特性のばらつきも低減され
る。
以下、本発明の一実施例を第１図ないし第３図を用い
て詳細に説明する。各図面に共通して付けられた同符号
は互いに同機能の相当する個所を示す。
て詳細に説明する。各図面に共通して付けられた同符号
は互いに同機能の相当する個所を示す。
第１図は本発明の外部接続用端子の配置を示す外形図
を示し、第２図（ａ）は第１図の樹脂ケースを除去した
内部構造を示す上面図であり、第２図（ｂ）は側断面図
である。第３図は第１図，第２図で示される本発明の逆
阻止形トランジスタモジュールの内部配線を示す等価回
路図である。
を示し、第２図（ａ）は第１図の樹脂ケースを除去した
内部構造を示す上面図であり、第２図（ｂ）は側断面図
である。第３図は第１図，第２図で示される本発明の逆
阻止形トランジスタモジュールの内部配線を示す等価回
路図である。
この逆阻止形トランジスタモジュールは、第３図に示
されているようにトランジスタTr1,ダイオードFRD1とト
ランジスタTr2,ダイオードFRD2との二つのトランジスタ
・ダイオード単位の並列接続から成り、第２図に示され
るように各トランジスタTr1,Tr2とダイオードFRD1,FRD2
はそれぞれ異なる半導体チップにより形成されている。
されているようにトランジスタTr1,ダイオードFRD1とト
ランジスタTr2,ダイオードFRD2との二つのトランジスタ
・ダイオード単位の並列接続から成り、第２図に示され
るように各トランジスタTr1,Tr2とダイオードFRD1,FRD2
はそれぞれ異なる半導体チップにより形成されている。
さらに各トランジスタTr1,Tr2は第３図に示すように
それぞれ３段増幅のダーリントン結合から成っている。
Tr11ないしTr13が第１のトランジスタ単位Tr1を構成
し、Tr21ないしTr23が第２のトランジスタ単位Tr2を構
成している。各トランジスタ単位Tr1,Tr2には、それぞ
れダイオードFRD1及びFRD2が直列接続されて逆耐電圧を
負担している。これらのトランジスタTr1,Tr2及びダイ
オードFRD1,FRD2は第２図に示すように例えばそれぞれ
４個のトランジスタチップ及びダイオードチップの集合
（並列接続）から成り立っている。
それぞれ３段増幅のダーリントン結合から成っている。
Tr11ないしTr13が第１のトランジスタ単位Tr1を構成
し、Tr21ないしTr23が第２のトランジスタ単位Tr2を構
成している。各トランジスタ単位Tr1,Tr2には、それぞ
れダイオードFRD1及びFRD2が直列接続されて逆耐電圧を
負担している。これらのトランジスタTr1,Tr2及びダイ
オードFRD1,FRD2は第２図に示すように例えばそれぞれ
４個のトランジスタチップ及びダイオードチップの集合
（並列接続）から成り立っている。
第１図ないし第３図においてA1及びA2は１対の正の主
端子、E1及びE2は負の主端子である。これらの１対の主
端子は、内部の二つのトランジスタ・ダイオード単位か
ら同一条件で主電流を引き出すように対称的な形状に構
成されている。ｂはベース端子,eは信号入出力用の補助
エミッタ端子,b1とb2はそれぞれモジュールの並列接続
用の端子である。また、トランジスタモジュールの内部
主エミッタの導体から補助エミッタ端子までは銅バーま
たはリード線で配線されるが、第４図の様にl2配線イン
ダクタンスが生ずる、各トランジスタ単位でこの配線イ
ンダクタンスが違うとスイッチング特性のバラツキ等が
大きくなってしまうため、配線は最短距離でかつ各トラ
ンジスタ単位までの配線を等しくすることが重要であ
る。例えば第２図（ａ）では主エミッタの導体の４箇所
よりリード線が補助エミッタ端子ｅに配線されるが、こ
の場合補助エミッタ端子ｅより一番遠い対角線の箇所で
リード線の最短距離が決定され、残る３箇所の配線長は
この最も遠い箇所のリード線長に合わせられる。なお第
２図（ａ）の図面上ではリード線の長さが異なっている
が、これは他の線との交差を避けるために便宜上異なら
せたものであり、実際は配線インダクタンスを同じにす
るため均一の長さとなっている。本実施例では、トラン
ジスタ単位毎等しい長さで配線する事で配線インダクタ
ンスを同じにしかつ配線本数を増やす事で１本当たりの
インダクタンスを低減させることができる。
端子、E1及びE2は負の主端子である。これらの１対の主
端子は、内部の二つのトランジスタ・ダイオード単位か
ら同一条件で主電流を引き出すように対称的な形状に構
成されている。ｂはベース端子,eは信号入出力用の補助
エミッタ端子,b1とb2はそれぞれモジュールの並列接続
用の端子である。また、トランジスタモジュールの内部
主エミッタの導体から補助エミッタ端子までは銅バーま
たはリード線で配線されるが、第４図の様にl2配線イン
ダクタンスが生ずる、各トランジスタ単位でこの配線イ
ンダクタンスが違うとスイッチング特性のバラツキ等が
大きくなってしまうため、配線は最短距離でかつ各トラ
ンジスタ単位までの配線を等しくすることが重要であ
る。例えば第２図（ａ）では主エミッタの導体の４箇所
よりリード線が補助エミッタ端子ｅに配線されるが、こ
の場合補助エミッタ端子ｅより一番遠い対角線の箇所で
リード線の最短距離が決定され、残る３箇所の配線長は
この最も遠い箇所のリード線長に合わせられる。なお第
２図（ａ）の図面上ではリード線の長さが異なっている
が、これは他の線との交差を避けるために便宜上異なら
せたものであり、実際は配線インダクタンスを同じにす
るため均一の長さとなっている。本実施例では、トラン
ジスタ単位毎等しい長さで配線する事で配線インダクタ
ンスを同じにしかつ配線本数を増やす事で１本当たりの
インダクタンスを低減させることができる。
本発明によれば、大電流容量の逆阻止形トランジスタ
モジュールにおいて、このモジュールを構成する複数の
トランジスタチップ・ダイオードチップあるいはトラン
ジスタ単位の配置条件を対称にし、かつ補助エミッタ端
子までの配線方法を上記のトランジスタチップから等し
い長さで配線する事により、配線インダクタンスを同等
及び低減でき、各トランジスタのスイッチング特性のバ
ラツキを小さくすることができ、電流の不均一に基づく
過電流破壊が生じにくくなる。
モジュールにおいて、このモジュールを構成する複数の
トランジスタチップ・ダイオードチップあるいはトラン
ジスタ単位の配置条件を対称にし、かつ補助エミッタ端
子までの配線方法を上記のトランジスタチップから等し
い長さで配線する事により、配線インダクタンスを同等
及び低減でき、各トランジスタのスイッチング特性のバ
ラツキを小さくすることができ、電流の不均一に基づく
過電流破壊が生じにくくなる。
また、この逆阻止形トランジスタモジュールを各２並
列で使用する、さらに大容量の電力変換器の場合でも、
１ケの取り付け位置と同じ場所にスナバ回路等を取り付
けることにより１ケの場合と同じ抑制効果が簡単に得る
ことができる。
列で使用する、さらに大容量の電力変換器の場合でも、
１ケの取り付け位置と同じ場所にスナバ回路等を取り付
けることにより１ケの場合と同じ抑制効果が簡単に得る
ことができる。
第１図は、一実施例の上面図、第２図は本発明の内部配
置図で、（ａ）は上面図、（ｂ）は側面図、第３図は本
発明の内部等価回路図、第４図は配線インダクタンスを
あらわす等価回路図である。 A1,A2……アノード（正）端子、E1,E2……エミッタ
（負）端子、ｂ……ベース端子、ｅ……補助エミッタ端
子、Tr1,Tr2……トランジスタ単位、FRD1,FRD2……ダイ
オード単位。
置図で、（ａ）は上面図、（ｂ）は側面図、第３図は本
発明の内部等価回路図、第４図は配線インダクタンスを
あらわす等価回路図である。 A1,A2……アノード（正）端子、E1,E2……エミッタ
（負）端子、ｂ……ベース端子、ｅ……補助エミッタ端
子、Tr1,Tr2……トランジスタ単位、FRD1,FRD2……ダイ
オード単位。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 清 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 安藤 武喜 東京都千代田区神田錦町１丁目６番地 日立エレベータサービス株式会社内 (72)発明者 小林 進 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 巣山 廣登 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (56)参考文献 実開 昭59−152750（ＪＰ，Ｕ) 「富士時報」 第61巻第７号 Ｐ. 491
Claims (1)
- 【請求項１】並列接続される複数のトランジスタチップ
とそれらのトランジスタチップのコレクタに順方向にそ
れぞれ直列接続される複数のダイオードチップとが共通
金属基板上に絶縁板を介してそれぞれ固着され、共通金
属基板上に絶縁板を介して固着され両端が垂直方向に立
ち上げられたアノード主端子に前記複数のダイオードチ
ップを距離が等しく配置接続し、共通金属基板上に絶縁
板を介して固着され両端が垂直方向に立ち上げられたエ
ミッタ主端子に前記複数のトランジスタチップを距離が
等しく配置接続し、かつエミッタ主端子の垂直方向に立
ち上げられた両端からみて対称に配置接続され、さらに
エミッタ主端子板上の位置に複数の接続点が設けられ配
線される補助エミッタ端子と共に絶縁容器に封入され、
前記アノード主端子，エミッタ主端子および補助エミッ
タ端子が前記絶縁容器の一方の表面より突出するもので
あって、前記アノード主端子とエミッタ主端子の長手方
向が平行であり、前記エミッタ主端子と前記補助エミッ
タ端子との間の複数の配線の配線長が等しいことを特徴
とする逆阻止形トランジスタモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285268A JP2661619B2 (ja) | 1988-11-11 | 1988-11-11 | 逆阻止形トランジスタモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285268A JP2661619B2 (ja) | 1988-11-11 | 1988-11-11 | 逆阻止形トランジスタモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02130954A JPH02130954A (ja) | 1990-05-18 |
| JP2661619B2 true JP2661619B2 (ja) | 1997-10-08 |
Family
ID=17689303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63285268A Expired - Lifetime JP2661619B2 (ja) | 1988-11-11 | 1988-11-11 | 逆阻止形トランジスタモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661619B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2725952B2 (ja) * | 1992-06-30 | 1998-03-11 | 三菱電機株式会社 | 半導体パワーモジュール |
| US5559374A (en) * | 1993-03-25 | 1996-09-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit |
| JP4490041B2 (ja) * | 2001-04-02 | 2010-06-23 | 三菱電機株式会社 | 電力用半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152750U (ja) * | 1983-03-31 | 1984-10-13 | 富士電機株式会社 | 半導体装置 |
-
1988
- 1988-11-11 JP JP63285268A patent/JP2661619B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 「富士時報」 第６１巻第７号 Ｐ．４９１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02130954A (ja) | 1990-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4670833A (en) | Semiconductor module for a high-speed switching arrangement | |
| US5347158A (en) | Semiconductor device having a particular terminal arrangement | |
| CN103051312B (zh) | 低阻抗栅极控制方法和设备 | |
| JP2004214452A (ja) | 電力用半導体モジュールおよび外部電極との結線方法 | |
| US4825279A (en) | Semiconductor device | |
| US4612561A (en) | Parallel-connected gate turn-off thyristors | |
| JPH0628292B2 (ja) | 逆阻止形トランジスタモジュール | |
| US4241360A (en) | Series capacitor voltage multiplier circuit with top connected rectifiers | |
| JP2661619B2 (ja) | 逆阻止形トランジスタモジュール | |
| US6795324B2 (en) | Power converter | |
| KR940008343B1 (ko) | 대전력 반도체장치 | |
| US3648116A (en) | Multicircuit hybrid module and method for making | |
| JPH07249735A (ja) | 半導体素子の並列接続方法 | |
| CN210129508U (zh) | 多路供电布局布线的功率模块及功率模组 | |
| US11515235B2 (en) | Device topology for lateral power transistors with low common source inductance | |
| CN210723007U (zh) | 一种用于集成功率模块的引线框架 | |
| JP3247197B2 (ja) | 半導体電力変換装置 | |
| US4945396A (en) | Semiconductor device having Darlington transistors | |
| JPH03108749A (ja) | 電力変換装置用トランジスタモジュール | |
| JP2592116B2 (ja) | トランジスタモジュール | |
| JP2580803B2 (ja) | 電力変換装置用トランジスタモジュール | |
| CN216216505U (zh) | 一种应用在桥臂电路中的并联开关管驱动装置 | |
| CN211719591U (zh) | 一种功率模组 | |
| CN217641329U (zh) | 一种igbt模块的封装结构 | |
| JP2551733Y2 (ja) | 自励式変換器 |