JP2002044962A - インバータ制御モジュール - Google Patents
インバータ制御モジュールInfo
- Publication number
- JP2002044962A JP2002044962A JP2000225796A JP2000225796A JP2002044962A JP 2002044962 A JP2002044962 A JP 2002044962A JP 2000225796 A JP2000225796 A JP 2000225796A JP 2000225796 A JP2000225796 A JP 2000225796A JP 2002044962 A JP2002044962 A JP 2002044962A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- power
- control module
- switching element
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Abstract
(57)【要約】
【課題】パワーラインのインダクタンスに起因してスイ
ッチング素子にサージ電圧が印加され、スイッチング素
子に破壊が発生してしまう。 【解決手段】セラミック基板２の両主面に対向配置され
た２本のパワーライン３ａ、３ｂと、前記セラミック基
板２の一方主面に配置された３本の出力ライン４ａ、４
ｂ、４ｃと、前記パワーライン３ａ及び各出力ライン４
ａ、４ｂ、４ｃに搭載されている複数個のスイッチング
素子５と、前記パワーライン３ａ上のスイッチング素子
５を各出力ライン４ａ、４ｂ、４ｃに接続する第１の接
続手段６と、セラミック基板２に設けた貫通孔８内を通
過し、各出力ライン４ａ、４ｂ、４ｃ上に搭載されてい
るスイッチング素子５をパワーライン３ｂに接続する第
２の接続手段７とから成り、前記パワーライン３ａもし
くは出力ライン４ａ、４ｂ、４ｃの一部を貫通孔８周囲
に枠状に導出させるとともに絶縁膜９で被覆した。
ッチング素子にサージ電圧が印加され、スイッチング素
子に破壊が発生してしまう。 【解決手段】セラミック基板２の両主面に対向配置され
た２本のパワーライン３ａ、３ｂと、前記セラミック基
板２の一方主面に配置された３本の出力ライン４ａ、４
ｂ、４ｃと、前記パワーライン３ａ及び各出力ライン４
ａ、４ｂ、４ｃに搭載されている複数個のスイッチング
素子５と、前記パワーライン３ａ上のスイッチング素子
５を各出力ライン４ａ、４ｂ、４ｃに接続する第１の接
続手段６と、セラミック基板２に設けた貫通孔８内を通
過し、各出力ライン４ａ、４ｂ、４ｃ上に搭載されてい
るスイッチング素子５をパワーライン３ｂに接続する第
２の接続手段７とから成り、前記パワーライン３ａもし
くは出力ライン４ａ、４ｂ、４ｃの一部を貫通孔８周囲
に枠状に導出させるとともに絶縁膜９で被覆した。
Description
【０００１】
【発明の属する技術分野】本発明は、３相モータ等を制
御するためのインバータ制御モジュールに関するもので
ある。
御するためのインバータ制御モジュールに関するもので
ある。
【０００２】
【従来の技術】従来、３相モータ等を制御するためのイ
ンバータ制御モジュールは、一般に、セラミック基板の
一主面に直流電源が供給される２本のパワーライン及び
３相交流電源を出力する３本の出力ラインを被着形成し
たセラミック回路基板と、前記一方のパワーラインと各
出力ライン上に搭載されている複数のスイッチング素子
と、前記一方のパワーライン上に搭載された各スイッチ
ング素子と各出力ラインとを電気的接続する金属細線よ
りなる第１の接続手段と、各出力ライン上に搭載された
各スイッチング素子と他方のパワーラインとを電気的接
続する金属細線よりなる第２の接続手段とにより構成さ
れている。
ンバータ制御モジュールは、一般に、セラミック基板の
一主面に直流電源が供給される２本のパワーライン及び
３相交流電源を出力する３本の出力ラインを被着形成し
たセラミック回路基板と、前記一方のパワーラインと各
出力ライン上に搭載されている複数のスイッチング素子
と、前記一方のパワーライン上に搭載された各スイッチ
ング素子と各出力ラインとを電気的接続する金属細線よ
りなる第１の接続手段と、各出力ライン上に搭載された
各スイッチング素子と他方のパワーラインとを電気的接
続する金属細線よりなる第２の接続手段とにより構成さ
れている。
【０００３】かかるインバータ制御モジュールは、前記
２本のパワーラインを外部電源に、出力ラインを３相モ
ータ等に接続し、外部電源より２本のパワーライン間に
２０Ａ以上の直流電源を供給するとともに各スイッチン
グ素子のオン・オフを少しずつずらせながら繰り返し行
なわせることによって出力ラインを介し３相モータ等に
３相交流電源が供給されることとなる。
２本のパワーラインを外部電源に、出力ラインを３相モ
ータ等に接続し、外部電源より２本のパワーライン間に
２０Ａ以上の直流電源を供給するとともに各スイッチン
グ素子のオン・オフを少しずつずらせながら繰り返し行
なわせることによって出力ラインを介し３相モータ等に
３相交流電源が供給されることとなる。
【０００４】なお、前記スイッチング素子としてはＩＧ
ＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ
Ｔｒａｎｓｉｓｔｏｒ）等が一般に用いられている。
ＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ
Ｔｒａｎｓｉｓｔｏｒ）等が一般に用いられている。
【０００５】また前記インバータ制御モジュールに使用
されるセラミック回路基板は、一般に酸化アルミニウム
質焼結体から成るセラミック基板の表面にメタライズ金
属層を所定パターンに被着させるとともに該メタライズ
金属層にパワーラインや出力ラインとなる銅等の金属回
路板を銀ロウ等のロウ材を介しロウ付けすることによっ
て形成されており、具体的には、酸化アルミニウム、酸
化珪素、酸化マグネシウム、酸化カルシウム等の原料粉
末に適当な有機バインダー、可塑剤、溶剤等を添加混合
して泥漿状と成すとともにこれを従来周知のドクターブ
レード法やカレンダーロール法等のテープ成形技術を採
用して複数のセラミックグリーンシートを得、次に前記
セラミックグリーンシート上にタングステンやモリブデ
ン等の高融点金属粉末に適当な有機バインダー、溶剤を
添加混合して得た金属ペーストをスクリーン印刷法等の
印刷技術を採用することによって所定パターンに印刷塗
布し、次に前記金属ペーストが所定パターンに印刷塗布
されたセラミックグリーンシートを必要に応じて上下に
積層するとともに還元雰囲気中、約１６００℃の温度で
焼成し、セラミックグリーンシートと金属ペーストを焼
結一体化させて表面にメタライズ金属層を有する酸化ア
ルミニウム質焼結体から成るセラミック基板を形成し、
最後に前記セラミック基板に被着されているメタライズ
金属層上にパワーラインや出力ラインとなる銅等の金属
回路板を間に銀ロウ等のロウ材を挟んで載置させるとと
もにこれを還元雰囲気中、約９００℃の温度に加熱して
ロウ材を溶融させ、該溶融したロウ材でメタライズ金属
層と金属回路板とを接合することによって製作されてい
る。
されるセラミック回路基板は、一般に酸化アルミニウム
質焼結体から成るセラミック基板の表面にメタライズ金
属層を所定パターンに被着させるとともに該メタライズ
金属層にパワーラインや出力ラインとなる銅等の金属回
路板を銀ロウ等のロウ材を介しロウ付けすることによっ
て形成されており、具体的には、酸化アルミニウム、酸
化珪素、酸化マグネシウム、酸化カルシウム等の原料粉
末に適当な有機バインダー、可塑剤、溶剤等を添加混合
して泥漿状と成すとともにこれを従来周知のドクターブ
レード法やカレンダーロール法等のテープ成形技術を採
用して複数のセラミックグリーンシートを得、次に前記
セラミックグリーンシート上にタングステンやモリブデ
ン等の高融点金属粉末に適当な有機バインダー、溶剤を
添加混合して得た金属ペーストをスクリーン印刷法等の
印刷技術を採用することによって所定パターンに印刷塗
布し、次に前記金属ペーストが所定パターンに印刷塗布
されたセラミックグリーンシートを必要に応じて上下に
積層するとともに還元雰囲気中、約１６００℃の温度で
焼成し、セラミックグリーンシートと金属ペーストを焼
結一体化させて表面にメタライズ金属層を有する酸化ア
ルミニウム質焼結体から成るセラミック基板を形成し、
最後に前記セラミック基板に被着されているメタライズ
金属層上にパワーラインや出力ラインとなる銅等の金属
回路板を間に銀ロウ等のロウ材を挟んで載置させるとと
もにこれを還元雰囲気中、約９００℃の温度に加熱して
ロウ材を溶融させ、該溶融したロウ材でメタライズ金属
層と金属回路板とを接合することによって製作されてい
る。
【０００６】しかしながら、この従来のインバータ制御
モジュールにおいては、２本のパワーラインがインダク
タンスを有しており、２本のパワーライン間に２０Ａ以
上の直流電源を供給するとともに各スイッチング素子の
オン・オフを少しずつずらせて出力ラインを介して３相
モータ等に３相交流電源を供給する際、前記パワーライ
ンのインダクタンスによってスイッチング素子のオン・
オフ時に定格電圧より高いサージ電圧が発生してしま
い、その結果、前記サージ電圧によってスイッチング素
子に過電圧がかかり、スイッチング素子を破壊してイン
バータ制御モジュールを安定して信頼性よく作動させる
ことができないという欠点を有していた。
モジュールにおいては、２本のパワーラインがインダク
タンスを有しており、２本のパワーライン間に２０Ａ以
上の直流電源を供給するとともに各スイッチング素子の
オン・オフを少しずつずらせて出力ラインを介して３相
モータ等に３相交流電源を供給する際、前記パワーライ
ンのインダクタンスによってスイッチング素子のオン・
オフ時に定格電圧より高いサージ電圧が発生してしま
い、その結果、前記サージ電圧によってスイッチング素
子に過電圧がかかり、スイッチング素子を破壊してイン
バータ制御モジュールを安定して信頼性よく作動させる
ことができないという欠点を有していた。
【０００７】そこで２本のパワーラインを近接配置させ
るとともに各々のパワーラインに流れる電流の方向を逆
とし、２本のパワーライン間に相互インダクタンスを発
生させるとともに該相互インダクタンスによって２本の
パワーラインが有するインダクタンスを低減することが
提案されている。
るとともに各々のパワーラインに流れる電流の方向を逆
とし、２本のパワーライン間に相互インダクタンスを発
生させるとともに該相互インダクタンスによって２本の
パワーラインが有するインダクタンスを低減することが
提案されている。
【０００８】しかしながら、２本のパワーラインを近接
配置させた場合、パワーラインには２０Ａ以上という非
常に大きな電流が流れ６００Ｖ以上の電圧がかかること
から、パワーライン間に放電が発生し、セラミック回路
基板にショートが発生してインバータ制御モジュールの
作動信頼性を損なうという欠点が誘発されてしまう。
配置させた場合、パワーラインには２０Ａ以上という非
常に大きな電流が流れ６００Ｖ以上の電圧がかかること
から、パワーライン間に放電が発生し、セラミック回路
基板にショートが発生してインバータ制御モジュールの
作動信頼性を損なうという欠点が誘発されてしまう。
【０００９】また上記欠点を解消するためにインバータ
制御モジュールを図３、図４に示すようにセラミック基
板３２と、該セラミック基板３２の両主面に対向配置さ
れ、流れる電流の方向が逆である２本のパワーライン３
３ａ、３３ｂと、前記セラミック基板３２の一方主面に
配置された３本の出力ライン３４ａ、３４ｂ、３４ｃ
と、前記セラミック基板３２の一方主面に形成されてい
るパワーライン３３ａ及び各出力ライン３４ａ、３４
ｂ、３４ｃに搭載されている複数個のスイッチング素子
３５と、前記パワーライン３２ａ上のスイッチング素子
３５を各出力ライン３４ａ、３４ｂ、３４ｃに接続する
第１の接続手段３６と、前記セラミック基板３２に設け
た貫通孔３８内を通過し、各出力ライン３４ａ、３４
ｂ、３４ｃ上に搭載されているスイッチング素子３５を
セラミック基板３２の他方主面に形成されているパワー
ライン３３ｂに接続する第２の接続手段３７とで形成す
ることが考えられる。
制御モジュールを図３、図４に示すようにセラミック基
板３２と、該セラミック基板３２の両主面に対向配置さ
れ、流れる電流の方向が逆である２本のパワーライン３
３ａ、３３ｂと、前記セラミック基板３２の一方主面に
配置された３本の出力ライン３４ａ、３４ｂ、３４ｃ
と、前記セラミック基板３２の一方主面に形成されてい
るパワーライン３３ａ及び各出力ライン３４ａ、３４
ｂ、３４ｃに搭載されている複数個のスイッチング素子
３５と、前記パワーライン３２ａ上のスイッチング素子
３５を各出力ライン３４ａ、３４ｂ、３４ｃに接続する
第１の接続手段３６と、前記セラミック基板３２に設け
た貫通孔３８内を通過し、各出力ライン３４ａ、３４
ｂ、３４ｃ上に搭載されているスイッチング素子３５を
セラミック基板３２の他方主面に形成されているパワー
ライン３３ｂに接続する第２の接続手段３７とで形成す
ることが考えられる。
【００１０】かかるインバータ制御モジュールによれ
ば、２本のパワーライン３３ａ、３３ｂを間にセラミッ
ク基板３２を挟んで対向配置させるとともに各々のパワ
ーライン３３ａ、３３ｂに流れる電流の方向を逆とした
ことから２本のパワーライン３３ａ、３３ｂ間に相互イ
ンダクタンスを効率良く発生させるとともに該相互イン
ダクタンスによって２本のパワーライン３３ａ、３３ｂ
が有するインダクタンスを大きく低減させることがで
き、これによって２本のパワーライン３３ａ、３３ｂ間
に２０Ａ以上の直流電源を供給するとともに各スイッチ
ング素子３５のオン・オフを少しずつずらせて出力ライ
ン３４ａ、３４ｂ、３４ｃより３相モータ等に３相交流
電源を供給する際、スイッチング素子３５のオン・オフ
時に前記２本のパワーライン３３ａ、３３ｂが有するイ
ンダクタンスに起因して定格電圧より高いサージ電圧が
発生することはなく、その結果、スイッチング素子３５
に過電圧がかかり、スイッチング素子３５が破壊するの
を有効に防止してインバータ制御モジュールを安定、か
つ信頼性よく作動させることが可能となる。
ば、２本のパワーライン３３ａ、３３ｂを間にセラミッ
ク基板３２を挟んで対向配置させるとともに各々のパワ
ーライン３３ａ、３３ｂに流れる電流の方向を逆とした
ことから２本のパワーライン３３ａ、３３ｂ間に相互イ
ンダクタンスを効率良く発生させるとともに該相互イン
ダクタンスによって２本のパワーライン３３ａ、３３ｂ
が有するインダクタンスを大きく低減させることがで
き、これによって２本のパワーライン３３ａ、３３ｂ間
に２０Ａ以上の直流電源を供給するとともに各スイッチ
ング素子３５のオン・オフを少しずつずらせて出力ライ
ン３４ａ、３４ｂ、３４ｃより３相モータ等に３相交流
電源を供給する際、スイッチング素子３５のオン・オフ
時に前記２本のパワーライン３３ａ、３３ｂが有するイ
ンダクタンスに起因して定格電圧より高いサージ電圧が
発生することはなく、その結果、スイッチング素子３５
に過電圧がかかり、スイッチング素子３５が破壊するの
を有効に防止してインバータ制御モジュールを安定、か
つ信頼性よく作動させることが可能となる。
【００１１】また同時に２本のパワーライン３３ａ、３
３ｂはその間に絶縁性に優れたセラミック基板３２が介
在していることからパワーライン３３ａ、３３ｂに２０
Ａ以上という非常に大きな電流を流し６００Ｖ以上の電
圧がかかったとしてもパワーライン３３ａ、３３ｂ間に
は放電が発生し、パワーライン３３ａ、３３ｂ間にショ
ートを発生させることはなく、これによってインバータ
制御モジュールの作動を高信頼性となすことが可能とな
る。
３ｂはその間に絶縁性に優れたセラミック基板３２が介
在していることからパワーライン３３ａ、３３ｂに２０
Ａ以上という非常に大きな電流を流し６００Ｖ以上の電
圧がかかったとしてもパワーライン３３ａ、３３ｂ間に
は放電が発生し、パワーライン３３ａ、３３ｂ間にショ
ートを発生させることはなく、これによってインバータ
制御モジュールの作動を高信頼性となすことが可能とな
る。
【００１２】
【発明が解決しようとする課題】しかしながら、上述の
インバータ制御モジュールは、セラミック基板３２が酸
化アルミニウム質焼結体からなり、その熱膨張係数が約
６．５×１０-6／℃であるのに対し、パワーライン３３
ａ、３３ｂ及び出力ライン３４ａ、３４ｂ、３４ｃは銅
等からなり、熱膨張係数が約１８×１０-6／℃で、大き
く相違することからスイッチング素子３５が作動時に熱
を発生し、この熱がセラミック基板３２とパワーライン
３３ａ、３３ｂ及び出力ライン３４ａ、３４ｂ、３４ｃ
に作用した場合、セラミック基板３２とパワーライン３
３ａ、３３ｂ及び出力ライン３４ａ、３４ｂ、３４ｃと
の間に両者の熱膨張係数の相違に起因する大きな熱応力
が発生するとともにこれがセラミック基板３２に設けた
貫通孔３８の周囲に集中して作用し、その結果、セラミ
ック基板３２の貫通孔３８周囲にクラックや割れが発生
してインバータ制御モジュールとしての信頼性が大きく
低下してしまうという解決すべき課題を有していた。
インバータ制御モジュールは、セラミック基板３２が酸
化アルミニウム質焼結体からなり、その熱膨張係数が約
６．５×１０-6／℃であるのに対し、パワーライン３３
ａ、３３ｂ及び出力ライン３４ａ、３４ｂ、３４ｃは銅
等からなり、熱膨張係数が約１８×１０-6／℃で、大き
く相違することからスイッチング素子３５が作動時に熱
を発生し、この熱がセラミック基板３２とパワーライン
３３ａ、３３ｂ及び出力ライン３４ａ、３４ｂ、３４ｃ
に作用した場合、セラミック基板３２とパワーライン３
３ａ、３３ｂ及び出力ライン３４ａ、３４ｂ、３４ｃと
の間に両者の熱膨張係数の相違に起因する大きな熱応力
が発生するとともにこれがセラミック基板３２に設けた
貫通孔３８の周囲に集中して作用し、その結果、セラミ
ック基板３２の貫通孔３８周囲にクラックや割れが発生
してインバータ制御モジュールとしての信頼性が大きく
低下してしまうという解決すべき課題を有していた。
【００１３】本発明は上記欠点に鑑み案出されたもの
で、その目的はサージ電圧印加によるスイッチング素子
の破壊、２本のパワーライン間での放電及びセラミック
基板の割れ等を有効に防止し、直流電源を３相交流電源
に確実、かつ長期間にわたって変換することができるイ
ンバータ制御モジュールを提供することにある。
で、その目的はサージ電圧印加によるスイッチング素子
の破壊、２本のパワーライン間での放電及びセラミック
基板の割れ等を有効に防止し、直流電源を３相交流電源
に確実、かつ長期間にわたって変換することができるイ
ンバータ制御モジュールを提供することにある。
【００１４】
【課題を解決するための手段】本発明のインバータ制御
モジュールは、セラミック基板と、該セラミック基板の
両主面に対向配置され、流れる電流の方向が逆である２
本のパワーラインと、前記セラミック基板の一方主面に
配置された３本の出力ラインと、前記セラミック基板の
一方主面に形成されているパワーライン及び各出力ライ
ンに搭載されている複数個のスイッチング素子と、前記
パワーライン上のスイッチング素子を各出力ラインに接
続する第１の接続手段と、セラミック基板に設けた貫通
孔内を通過し、各出力ライン上に搭載されているスイッ
チング素子をセラミック基板の他方主面に形成されてい
るパワーラインに接続する第２の接続手段とから成り、
前記セラミック基板の一方主面に配置されているパワー
ラインもしくは出力ラインの一部を貫通孔周囲に枠状に
導出させるとともに該枠状導出部の表面を絶縁膜で被覆
したことを特徴とするものである。
モジュールは、セラミック基板と、該セラミック基板の
両主面に対向配置され、流れる電流の方向が逆である２
本のパワーラインと、前記セラミック基板の一方主面に
配置された３本の出力ラインと、前記セラミック基板の
一方主面に形成されているパワーライン及び各出力ライ
ンに搭載されている複数個のスイッチング素子と、前記
パワーライン上のスイッチング素子を各出力ラインに接
続する第１の接続手段と、セラミック基板に設けた貫通
孔内を通過し、各出力ライン上に搭載されているスイッ
チング素子をセラミック基板の他方主面に形成されてい
るパワーラインに接続する第２の接続手段とから成り、
前記セラミック基板の一方主面に配置されているパワー
ラインもしくは出力ラインの一部を貫通孔周囲に枠状に
導出させるとともに該枠状導出部の表面を絶縁膜で被覆
したことを特徴とするものである。
【００１５】また本発明のインバータ制御モジュール
は、前記絶縁膜がポリイミド樹脂、エポキシ樹脂、ポリ
テトラフルオロエチレン樹脂、ポリアミド樹脂、フェノ
ール樹脂、ポリフェニレン樹脂、メラミン樹脂の少なく
とも１種よりなることを特徴とするものである。
は、前記絶縁膜がポリイミド樹脂、エポキシ樹脂、ポリ
テトラフルオロエチレン樹脂、ポリアミド樹脂、フェノ
ール樹脂、ポリフェニレン樹脂、メラミン樹脂の少なく
とも１種よりなることを特徴とするものである。
【００１６】本発明のインバータ制御モジュールによれ
ば、２本のパワーラインを間にセラミック基板を挟んで
対向配置させるとともに各々のパワーラインに流れる電
流の方向を逆としたことから２本のパワーライン間に相
互インダクタンスを効率良く発生させるとともに該相互
インダクタンスによって２本のパワーラインが有するイ
ンダクタンスを大きく低減させることができ、これによ
って２本のパワーライン間に２０Ａ以上の直流電源を供
給するとともに各スイッチング素子のオン・オフを少し
ずつずらせて出力ラインより３相モータ等に３相交流電
源を供給する際、スイッチング素子のオン・オフ時に前
記２本のパワーラインが有するインダクタンスに起因し
て定格電圧より高いサージ電圧が発生することはなく、
その結果、スイッチング素子に過電圧がかかり、スイッ
チング素子が破壊するのを有効に防止してインバータ制
御モジュールを安定、かつ信頼性よく作動させることが
可能となる。
ば、２本のパワーラインを間にセラミック基板を挟んで
対向配置させるとともに各々のパワーラインに流れる電
流の方向を逆としたことから２本のパワーライン間に相
互インダクタンスを効率良く発生させるとともに該相互
インダクタンスによって２本のパワーラインが有するイ
ンダクタンスを大きく低減させることができ、これによ
って２本のパワーライン間に２０Ａ以上の直流電源を供
給するとともに各スイッチング素子のオン・オフを少し
ずつずらせて出力ラインより３相モータ等に３相交流電
源を供給する際、スイッチング素子のオン・オフ時に前
記２本のパワーラインが有するインダクタンスに起因し
て定格電圧より高いサージ電圧が発生することはなく、
その結果、スイッチング素子に過電圧がかかり、スイッ
チング素子が破壊するのを有効に防止してインバータ制
御モジュールを安定、かつ信頼性よく作動させることが
可能となる。
【００１７】また同時に２本のパワーラインはその間に
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
【００１８】更に本発明のインバータ制御モジュールに
よれば、セラミック基板に貫通孔を設け、該貫通孔内に
セラミック基板の一方主面に配置された各出力ラインに
搭載されているスイッチング素子とセラミック基板の他
方主面に形成されているパワーラインとを接続する第２
の接続手段を通過させたことからスイッチング素子とパ
ワーラインとを接続する第２の接続手段がセラミック基
板の外周より外側に大きくはみ出してインバータ制御モ
ジュールを大型化させることはなく、その結果、インバ
ータ制御モジュールを小型のものとなすことが可能とな
る。
よれば、セラミック基板に貫通孔を設け、該貫通孔内に
セラミック基板の一方主面に配置された各出力ラインに
搭載されているスイッチング素子とセラミック基板の他
方主面に形成されているパワーラインとを接続する第２
の接続手段を通過させたことからスイッチング素子とパ
ワーラインとを接続する第２の接続手段がセラミック基
板の外周より外側に大きくはみ出してインバータ制御モ
ジュールを大型化させることはなく、その結果、インバ
ータ制御モジュールを小型のものとなすことが可能とな
る。
【００１９】また更に本発明のインバータ制御モジュー
ルによれば、セラミック基板の一方主面に配置された各
出力ラインに搭載されているスイッチング素子とセラミ
ック基板の他方主面に形成されているパワーラインとを
接続する第２の接続手段が通過するセラミック基板に設
けた貫通孔周囲にパワーラインもしくは出力ラインの一
部を枠状に導出させたことから貫通孔周囲の機械的強度
が枠状に導出された出力ラインやパワーラインによって
補強され、その結果、スイッチング素子が作動時に熱を
発生し、この熱によってセラミック基板とパワーライン
及び出力ラインとの間に大きな熱応力が発生するととも
にこれがセラミック基板に設けた貫通孔の周囲に集中作
用したとしてもセラミック基板の貫通孔周囲にクラック
や割れが発生することはなく、これによってインバータ
制御モジュールの信頼性を大幅に向上させることがで
き、インバータ制御モジュールを長期間にわたり安定に
作動させることが可能となる。
ルによれば、セラミック基板の一方主面に配置された各
出力ラインに搭載されているスイッチング素子とセラミ
ック基板の他方主面に形成されているパワーラインとを
接続する第２の接続手段が通過するセラミック基板に設
けた貫通孔周囲にパワーラインもしくは出力ラインの一
部を枠状に導出させたことから貫通孔周囲の機械的強度
が枠状に導出された出力ラインやパワーラインによって
補強され、その結果、スイッチング素子が作動時に熱を
発生し、この熱によってセラミック基板とパワーライン
及び出力ラインとの間に大きな熱応力が発生するととも
にこれがセラミック基板に設けた貫通孔の周囲に集中作
用したとしてもセラミック基板の貫通孔周囲にクラック
や割れが発生することはなく、これによってインバータ
制御モジュールの信頼性を大幅に向上させることがで
き、インバータ制御モジュールを長期間にわたり安定に
作動させることが可能となる。
【００２０】更にまた本発明のインバータ制御モジュー
ルによれば、パワーラインもしくは出力ラインのうちセ
ラミック基板の貫通孔周囲に枠状に導出させた部位をポ
リイミド樹脂、エポキシ樹脂、ポリテトラフルオロエチ
レン樹脂、ポリアミド樹脂、フェノール樹脂、ポリフェ
ニレン樹脂、メラミン樹脂の少なくとも１種よりなる絶
縁膜で被覆したことから貫通孔内に各出力ライン上に搭
載されているスイッチング素子とセラミック基板の他方
主面に形成されているパワーラインとを接続する第２の
接続手段を通過させた際、第２の接続手段が貫通孔周囲
でパワーラインもしくは出力ラインに電気的に接触短絡
することはなく、その結果、第２の接続手段の電気的絶
縁を維持し、各出力ライン上に搭載されているスイッチ
ング素子とセラミック基板の他方主面に形成されている
パワーラインとを確実に電気的接続してインバータ制御
モジュールを安定、かつ正常に作動させることが可能と
なる。
ルによれば、パワーラインもしくは出力ラインのうちセ
ラミック基板の貫通孔周囲に枠状に導出させた部位をポ
リイミド樹脂、エポキシ樹脂、ポリテトラフルオロエチ
レン樹脂、ポリアミド樹脂、フェノール樹脂、ポリフェ
ニレン樹脂、メラミン樹脂の少なくとも１種よりなる絶
縁膜で被覆したことから貫通孔内に各出力ライン上に搭
載されているスイッチング素子とセラミック基板の他方
主面に形成されているパワーラインとを接続する第２の
接続手段を通過させた際、第２の接続手段が貫通孔周囲
でパワーラインもしくは出力ラインに電気的に接触短絡
することはなく、その結果、第２の接続手段の電気的絶
縁を維持し、各出力ライン上に搭載されているスイッチ
ング素子とセラミック基板の他方主面に形成されている
パワーラインとを確実に電気的接続してインバータ制御
モジュールを安定、かつ正常に作動させることが可能と
なる。
【００２１】
【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図１および図２は、本発
明のインバータ制御モジュールの一実施例を示し、セラ
ミック基板２の両主面に２本のパワーライン３ａ、３ｂ
を対向配置させるとともに一方主面に３本の出力ライン
４ａ、４ｂ、４ｃを配置したセラミック回路基板１とス
イッチング素子５とから構成されており、セラミック基
板２の一方主面に形成されているパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上にスイッチング素子５
を搭載し、パワーライン３ａ上のスイッチング素子５を
各出力ライン４ａ、４ｂ、４ｃに第１の接続手段６を介
して接続するとともに各出力ライン４ａ、４ｂ、４ｃ上
に搭載されているスイッチング素子５をセラミック基板
２の他方主面に形成されているパワーライン３ｂに第２
の接続手段７を介して接続することによって形成されて
いる。
施例に基づき詳細に説明する。図１および図２は、本発
明のインバータ制御モジュールの一実施例を示し、セラ
ミック基板２の両主面に２本のパワーライン３ａ、３ｂ
を対向配置させるとともに一方主面に３本の出力ライン
４ａ、４ｂ、４ｃを配置したセラミック回路基板１とス
イッチング素子５とから構成されており、セラミック基
板２の一方主面に形成されているパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上にスイッチング素子５
を搭載し、パワーライン３ａ上のスイッチング素子５を
各出力ライン４ａ、４ｂ、４ｃに第１の接続手段６を介
して接続するとともに各出力ライン４ａ、４ｂ、４ｃ上
に搭載されているスイッチング素子５をセラミック基板
２の他方主面に形成されているパワーライン３ｂに第２
の接続手段７を介して接続することによって形成されて
いる。
【００２２】前記セラミック回路基板１のセラミック基
板２はパワーライン３ａ、３ｂ及び出力ライン４ａ、４
ｂ、４ｃ及びパワーライン３ａ、出力ライン４ａ、４
ｂ、４ｃ上に搭載されるスイッチング素子５を支持する
支持部材として作用し、窒化珪素質焼結体、窒化アルミ
ニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼
結体等のセラミック絶縁体で形成されている。
板２はパワーライン３ａ、３ｂ及び出力ライン４ａ、４
ｂ、４ｃ及びパワーライン３ａ、出力ライン４ａ、４
ｂ、４ｃ上に搭載されるスイッチング素子５を支持する
支持部材として作用し、窒化珪素質焼結体、窒化アルミ
ニウム質焼結体、炭化珪素質焼結体、アルミニウム質焼
結体等のセラミック絶縁体で形成されている。
【００２３】前記セラミック基板２は、例えば、窒化珪
素質焼結体から成る場合、窒化珪素、酸化アルミニウ
ム、酸化マグネシウム、酸化イットリウム等の原料粉末
に適当な有機バインダー、可塑剤、溶剤を添加混合して
泥漿状となすとともに該泥漿物を従来周知のドクターブ
レード法やカレンダーロール法を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、次に前記セラミックグリーンシートに適当な打ち
抜き加工を施し、所定形状となすとともに必要に応じて
複数枚を積層して成形体となし、しかる後、これを窒素
雰囲気等の非酸化性雰囲気中、１６００乃至２０００℃
の高温で焼成することによって製作される。
素質焼結体から成る場合、窒化珪素、酸化アルミニウ
ム、酸化マグネシウム、酸化イットリウム等の原料粉末
に適当な有機バインダー、可塑剤、溶剤を添加混合して
泥漿状となすとともに該泥漿物を従来周知のドクターブ
レード法やカレンダーロール法を採用することによって
セラミックグリーンシート（セラミック生シート）を形
成し、次に前記セラミックグリーンシートに適当な打ち
抜き加工を施し、所定形状となすとともに必要に応じて
複数枚を積層して成形体となし、しかる後、これを窒素
雰囲気等の非酸化性雰囲気中、１６００乃至２０００℃
の高温で焼成することによって製作される。
【００２４】また前記セラミック基板２は、その一方主
面に１本のパワーライン３ａと３本の出力ライン４ａ、
４ｂ、４ｃが、他方主面に１本のパワーライン３ｂが活
性金属ロウ材等の接着材を介してロウ付け取着されてい
る。
面に１本のパワーライン３ａと３本の出力ライン４ａ、
４ｂ、４ｃが、他方主面に１本のパワーライン３ｂが活
性金属ロウ材等の接着材を介してロウ付け取着されてい
る。
【００２５】前記パワーライン３ａは外部電源から供給
される直流電源をスイッチング素子５に供給する作用を
なし、また出力ライン４ａ、４ｂ、４ｃはスイッチング
素子５のオン・オフにより変換された３相交流電源を外
部の３相モータ等に供給する作用をなす。
される直流電源をスイッチング素子５に供給する作用を
なし、また出力ライン４ａ、４ｂ、４ｃはスイッチング
素子５のオン・オフにより変換された３相交流電源を外
部の３相モータ等に供給する作用をなす。
【００２６】前記２本のパワーライン３ａ、３ｂ及び３
本の出力ライン４ａ、４ｂ、４ｃは銅やアルミニウム等
の金属材料から成り、銅やアルミニウム等のインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって、例えば、厚さが５００μ
ｍで、所定パターン形状に製作される。
本の出力ライン４ａ、４ｂ、４ｃは銅やアルミニウム等
の金属材料から成り、銅やアルミニウム等のインゴット
（塊）に圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を施すことによって、例えば、厚さが５００μ
ｍで、所定パターン形状に製作される。
【００２７】更に前記２本のパワーライン３ａ、３ｂ及
び３本の出力ライン４ａ、４ｂ、４ｃのセラミック基板
２への接着は、例えば、銀ロウ材（銀：７２重量％、
銅：２８重量％）やアルミニウムロウ材（アルミニウ
ム：８８重量％、シリコン：１２重量％）等にチタンや
タングステン、ハフニウム及び／またはその水素化物の
少なくとも１種を２乃至５重量％添加した活性ロウ材を
使用することによって行なわれ，具体的にはセラミック
基板２の表面に間に活性金属ロウ材を挟んでパワーライ
ン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃを載置さ
せ、次にこれを真空中もしくは中性、還元雰囲気中、所
定温度（銀ロウ材の場合は約９００℃、アルミニウムロ
ウ材の場合は約６００℃）で加熱処理し、活性金属ロウ
材を溶融せしめるとともにセラミック基板２の表面とパ
ワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃ
の下面とを接合させることによって行われる。
び３本の出力ライン４ａ、４ｂ、４ｃのセラミック基板
２への接着は、例えば、銀ロウ材（銀：７２重量％、
銅：２８重量％）やアルミニウムロウ材（アルミニウ
ム：８８重量％、シリコン：１２重量％）等にチタンや
タングステン、ハフニウム及び／またはその水素化物の
少なくとも１種を２乃至５重量％添加した活性ロウ材を
使用することによって行なわれ，具体的にはセラミック
基板２の表面に間に活性金属ロウ材を挟んでパワーライ
ン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃを載置さ
せ、次にこれを真空中もしくは中性、還元雰囲気中、所
定温度（銀ロウ材の場合は約９００℃、アルミニウムロ
ウ材の場合は約６００℃）で加熱処理し、活性金属ロウ
材を溶融せしめるとともにセラミック基板２の表面とパ
ワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃ
の下面とを接合させることによって行われる。
【００２８】なお、前記セラミック回路基板１はセラミ
ック基板２を窒化珪素質焼結体や窒化アルミニウム質焼
結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ
以上のセラミック絶縁体で形成しておくとスイッチング
素子５が作動時に多量の熱を発生した際、その熱をセラ
ミック基板２が効率良く吸収するとともに大気中に良好
に放出してスイッチング素子５を常に適温となし、スイ
ッチング素子５を常に安定、かつ正常に作動させること
が可能となる。従って、前記セラミック基板２は窒化珪
素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼
結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶
縁体で形成しておくことが好ましい。
ック基板２を窒化珪素質焼結体や窒化アルミニウム質焼
結体、炭化珪素質焼結体等の熱伝達率が６０Ｗ／ｍ・Ｋ
以上のセラミック絶縁体で形成しておくとスイッチング
素子５が作動時に多量の熱を発生した際、その熱をセラ
ミック基板２が効率良く吸収するとともに大気中に良好
に放出してスイッチング素子５を常に適温となし、スイ
ッチング素子５を常に安定、かつ正常に作動させること
が可能となる。従って、前記セラミック基板２は窒化珪
素質焼結体や窒化アルミニウム質焼結体、炭化珪素質焼
結体等の熱伝達率が６０Ｗ／ｍ・Ｋ以上のセラミック絶
縁体で形成しておくことが好ましい。
【００２９】また前記パワーライン３ａ、３ｂ及び出力
ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成してお
くと、該無酸素銅はロウ付けの際に銅の表面が銅中に存
在する酸素により酸化されることなく活性金属ロウ材と
の濡れ性が良好となり、セラミック基板２への活性金属
ロウ材を介しての接合が強固となる。従って、前記パワ
ーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃは
これを無酸素銅で形成しておくことが好ましい。
ライン４ａ、４ｂ、４ｃはこれを無酸素銅で形成してお
くと、該無酸素銅はロウ付けの際に銅の表面が銅中に存
在する酸素により酸化されることなく活性金属ロウ材と
の濡れ性が良好となり、セラミック基板２への活性金属
ロウ材を介しての接合が強固となる。従って、前記パワ
ーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃは
これを無酸素銅で形成しておくことが好ましい。
【００３０】更に前記パワーライン３ａ、３ｂ及び出力
ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る
良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良
好な金属をメッキ法により被着させておくと、パワーラ
イン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの酸化
腐蝕を有効に防止しつつパワーライン３ａ、３ｂ及び出
力ライン４ａ、４ｂ、４ｃにスイッチング素子５や外部
電源、外部の３相モータ等を半田等のロウ材を介して極
めて強固に接続させることができる。従って、前記前記
パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４
ｃはその表面にニッケルから成る良導電性で、かつ耐蝕
性及びロウ材に対する濡れ性が良好な金属をメッキ法に
より被着させておくことが好ましい。
ライン４ａ、４ｂ、４ｃはその表面にニッケルから成る
良導電性で、かつ耐蝕性及びロウ材に対する濡れ性が良
好な金属をメッキ法により被着させておくと、パワーラ
イン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４ｃの酸化
腐蝕を有効に防止しつつパワーライン３ａ、３ｂ及び出
力ライン４ａ、４ｂ、４ｃにスイッチング素子５や外部
電源、外部の３相モータ等を半田等のロウ材を介して極
めて強固に接続させることができる。従って、前記前記
パワーライン３ａ、３ｂ及び出力ライン４ａ、４ｂ、４
ｃはその表面にニッケルから成る良導電性で、かつ耐蝕
性及びロウ材に対する濡れ性が良好な金属をメッキ法に
より被着させておくことが好ましい。
【００３１】前記セラミック回路基板１はまたセラミッ
ク基板２の一方主面に配置されたパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上に複数のスイッチング
素子５が搭載されており、かつパワーライン３ａ上に搭
載されたスイッチング素子５はワイヤ等からなる第１の
接続手段６を介して各出力ライン４ａ、４ｂ、４ｃに、
また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッ
チング素子５はワイヤ等からなる第２の接続手段７を介
してセラミック基板２の他方主面に配置されたパワーラ
イン３ｂに電気的に接続されている。
ク基板２の一方主面に配置されたパワーライン３ａ及び
各出力ライン４ａ、４ｂ、４ｃ上に複数のスイッチング
素子５が搭載されており、かつパワーライン３ａ上に搭
載されたスイッチング素子５はワイヤ等からなる第１の
接続手段６を介して各出力ライン４ａ、４ｂ、４ｃに、
また出力ライン４ａ、４ｂ、４ｃ上に搭載されたスイッ
チング素子５はワイヤ等からなる第２の接続手段７を介
してセラミック基板２の他方主面に配置されたパワーラ
イン３ｂに電気的に接続されている。
【００３２】前記スイッチング素子５はＩＧＢＴ（Ｉｎ
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎ
ｓｉｓｔｏｒ）等の素子が用いられており、電流のオ
ン、オフを制御し、各スイッチング素子５のオン・オフ
を少しずつずらせることによってパワーライン３ａ、３
ｂより供給された直流電源を３相の交流電源に変換し出
力ライン４ａ、４ｂ、４ｃに供給する作用をなす。
ｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌｏｒ Ｔｒａｎ
ｓｉｓｔｏｒ）等の素子が用いられており、電流のオ
ン、オフを制御し、各スイッチング素子５のオン・オフ
を少しずつずらせることによってパワーライン３ａ、３
ｂより供給された直流電源を３相の交流電源に変換し出
力ライン４ａ、４ｂ、４ｃに供給する作用をなす。
【００３３】また前記第１の接続手段６及び第２の接続
手段７は、アルミニウムやアルミニウム−珪素合金から
なる、例えば直径が３００μｍの金属細線（ワイヤ）か
らなり、従来周知のワイヤーボンディング法等の接合技
術を用いることによって、パワーライン３ａ上に搭載さ
れたスイッチング素子５と各出力ライン４ａ、４ｂ、４
ｃに、また出力ライン４ａ、４ｂ、４ｃ上に搭載された
スイッチング素子５とセラミック基板２の他方主面に配
置されたパワーライン３ｂに接続される。
手段７は、アルミニウムやアルミニウム−珪素合金から
なる、例えば直径が３００μｍの金属細線（ワイヤ）か
らなり、従来周知のワイヤーボンディング法等の接合技
術を用いることによって、パワーライン３ａ上に搭載さ
れたスイッチング素子５と各出力ライン４ａ、４ｂ、４
ｃに、また出力ライン４ａ、４ｂ、４ｃ上に搭載された
スイッチング素子５とセラミック基板２の他方主面に配
置されたパワーライン３ｂに接続される。
【００３４】本発明のインバータ制御モジュールにおい
ては、２本のパワーライン３ａ、３ｂを間にセラミック
基板２を挟んで対向配置させるとともにパワーライン３
ａ、３ｂに流れる電流の方向を逆としておくことが重要
である。
ては、２本のパワーライン３ａ、３ｂを間にセラミック
基板２を挟んで対向配置させるとともにパワーライン３
ａ、３ｂに流れる電流の方向を逆としておくことが重要
である。
【００３５】前記２本のパワーライン３ａ、３ｂを間に
セラミック基板２を挟んで対向配置させるとともにパワ
ーライン３ａ、３ｂに流れる電流の方向を逆としておく
と２本のパワーライン３ａ、３ｂ間に相互インダクタン
スが効率良く発生し、この発生した相互インダクタンス
によって２本のパワーライン３ａ、３ｂの各々が有する
インダクタンスを大きく低減させ、その結果、２本のパ
ワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給
するとともに各スイッチング素子５のオン・オフを少し
ずつずらせて出力ライン４ａ、４ｂ、４ｃより３相モー
タ等に３相交流電源を供給する際、スイッチング素子５
のオン・オフ時に前記２本のパワーライン３ａ、３ｂが
有するインダクタンスに起因して定格電圧より高いサー
ジ電圧が発生することはなく、これによってスイッチン
グ素子５に過電圧がかかり、スイッチング素子５が破壊
するのを有効に防止してインバータ制御モジュールを安
定、かつ信頼性よく作動させることが可能となる。
セラミック基板２を挟んで対向配置させるとともにパワ
ーライン３ａ、３ｂに流れる電流の方向を逆としておく
と２本のパワーライン３ａ、３ｂ間に相互インダクタン
スが効率良く発生し、この発生した相互インダクタンス
によって２本のパワーライン３ａ、３ｂの各々が有する
インダクタンスを大きく低減させ、その結果、２本のパ
ワーライン３ａ、３ｂ間に２０Ａ以上の直流電源を供給
するとともに各スイッチング素子５のオン・オフを少し
ずつずらせて出力ライン４ａ、４ｂ、４ｃより３相モー
タ等に３相交流電源を供給する際、スイッチング素子５
のオン・オフ時に前記２本のパワーライン３ａ、３ｂが
有するインダクタンスに起因して定格電圧より高いサー
ジ電圧が発生することはなく、これによってスイッチン
グ素子５に過電圧がかかり、スイッチング素子５が破壊
するのを有効に防止してインバータ制御モジュールを安
定、かつ信頼性よく作動させることが可能となる。
【００３６】また同時に２本のパワーライン３ａ、３ｂ
はその間に絶縁性に優れたセラミック基板２が介在して
いることからパワーライン３ａ、３ｂに２０Ａ以上とい
う非常に大きな電流を流し６００Ｖ以上の電圧がかかっ
たとしてもパワーライン３ａ、３ｂ間に放電が発生し、
セラミック回路基板１にショートを発生させることはな
く、これによってインバータ制御モジュールの作動を高
信頼性となすことが可能となる。
はその間に絶縁性に優れたセラミック基板２が介在して
いることからパワーライン３ａ、３ｂに２０Ａ以上とい
う非常に大きな電流を流し６００Ｖ以上の電圧がかかっ
たとしてもパワーライン３ａ、３ｂ間に放電が発生し、
セラミック回路基板１にショートを発生させることはな
く、これによってインバータ制御モジュールの作動を高
信頼性となすことが可能となる。
【００３７】なお、前記セラミック基板２はその厚みが
２ｍｍを超えると２本のパワーライン３ａ、３ｂ間に相
互インダクタンスを効率良く発生させるのが困難とな
り、また０．２ｍｍ未満となるとセラミック基板２の機
械的強度が劣化してインバータ制御モジュールとしての
信頼性が低下してしまう危険性がある。従って、前記セ
ラミック基板２はその厚みを０．２ｍｍ乃至２ｍｍの範
囲としておくことが好ましい。
２ｍｍを超えると２本のパワーライン３ａ、３ｂ間に相
互インダクタンスを効率良く発生させるのが困難とな
り、また０．２ｍｍ未満となるとセラミック基板２の機
械的強度が劣化してインバータ制御モジュールとしての
信頼性が低下してしまう危険性がある。従って、前記セ
ラミック基板２はその厚みを０．２ｍｍ乃至２ｍｍの範
囲としておくことが好ましい。
【００３８】また前記セラミック基板２はその絶縁耐圧
が１０ｋＶ／ｍｍ未満となるとセラミック基板２の厚み
が、例えば、０．２ｍｍの薄いものとなったときにパワ
ーライン３ａ、３ｂ間に放電が生じ、セラミック回路基
板１にショートが発生してしまう危険性がある。従っ
て、前記セラミック基板２はその耐電圧を１０ｋＶ／ｍ
ｍ以上としておくことが好ましい。
が１０ｋＶ／ｍｍ未満となるとセラミック基板２の厚み
が、例えば、０．２ｍｍの薄いものとなったときにパワ
ーライン３ａ、３ｂ間に放電が生じ、セラミック回路基
板１にショートが発生してしまう危険性がある。従っ
て、前記セラミック基板２はその耐電圧を１０ｋＶ／ｍ
ｍ以上としておくことが好ましい。
【００３９】更に本発明のインバータ制御モジュールに
おいては、セラミック基板２に貫通孔８を形成しておく
こと、前記貫通孔８内に各出力ライン４ａ、４ｂ、４ｃ
上に搭載されているスイッチング素子５とセラミック基
板２の他方主面に形成されているパワーライン３ｂとを
接続する第２の接続手段７を通過させること、前記貫通
孔８の周囲にパワーライン３ａもしくは出力ライン４
ａ、４ｂ、４ｃの一部を枠状に導出させること及び該枠
状導出部の表面を絶縁膜で被覆することも重要である。
おいては、セラミック基板２に貫通孔８を形成しておく
こと、前記貫通孔８内に各出力ライン４ａ、４ｂ、４ｃ
上に搭載されているスイッチング素子５とセラミック基
板２の他方主面に形成されているパワーライン３ｂとを
接続する第２の接続手段７を通過させること、前記貫通
孔８の周囲にパワーライン３ａもしくは出力ライン４
ａ、４ｂ、４ｃの一部を枠状に導出させること及び該枠
状導出部の表面を絶縁膜で被覆することも重要である。
【００４０】前記セラミック基板２に貫通孔８を形成
し、該貫通孔８内に各出力ライン４ａ、４ｂ、４ｃ上に
搭載されているスイッチング素子５とセラミック基板２
の他方主面に形成されているパワーライン３ｂとを接続
する第２の接続手段７を通過させた場合、スイッチング
素子５とパワーライン３ｂとを接続する第２の接続手段
７がセラミック基板２の外周より外側に大きくはみ出し
てインバータ制御モジュールを大型化させることはな
く、その結果、インバータ制御モジュールを小型のもの
となすことが可能となる。
し、該貫通孔８内に各出力ライン４ａ、４ｂ、４ｃ上に
搭載されているスイッチング素子５とセラミック基板２
の他方主面に形成されているパワーライン３ｂとを接続
する第２の接続手段７を通過させた場合、スイッチング
素子５とパワーライン３ｂとを接続する第２の接続手段
７がセラミック基板２の外周より外側に大きくはみ出し
てインバータ制御モジュールを大型化させることはな
く、その結果、インバータ制御モジュールを小型のもの
となすことが可能となる。
【００４１】前記貫通孔８は、例えば、セラミック基板
２の一方主面に配置されたパワーライン３ａと出力ライ
ン４ａ、４ｂ、４ｃとの間で出力ライン４ａ、４ｂ、４
ｃに近接した位置に形成され、その直径は３ｍｍ以上
で、前述のセラミック基板２となるセラミックグリーン
シートに予め打ち抜き加工法により所定の大きさの孔を
あけておくことによって形成される。
２の一方主面に配置されたパワーライン３ａと出力ライ
ン４ａ、４ｂ、４ｃとの間で出力ライン４ａ、４ｂ、４
ｃに近接した位置に形成され、その直径は３ｍｍ以上
で、前述のセラミック基板２となるセラミックグリーン
シートに予め打ち抜き加工法により所定の大きさの孔を
あけておくことによって形成される。
【００４２】また前記貫通孔８の周囲にパワーライン３
ａもしくは出力ライン４ａ、４ｂ、４ｃの一部を枠状に
導出させ枠状導出部８ａを形成しておくと、貫通孔８周
囲の機械的強度が補強され、その結果、スイッチング素
子５が作動時に熱を発生し、この熱によってセラミック
基板２とパワーライン３ａ及び出力ライン４ａ、４ｂ、
４ｃとの間に大きな熱応力が発生するとともにこれがセ
ラミック基板２に設けた貫通孔８の周囲に集中作用した
としてもセラミック基板２の貫通孔８周囲にクラックや
割れが発生することはなく、これによってインバータ制
御モジュールの信頼性を大幅に向上させることができ、
インバータ制御モジュールを長期間にわたり安定に作動
させることが可能となる。
ａもしくは出力ライン４ａ、４ｂ、４ｃの一部を枠状に
導出させ枠状導出部８ａを形成しておくと、貫通孔８周
囲の機械的強度が補強され、その結果、スイッチング素
子５が作動時に熱を発生し、この熱によってセラミック
基板２とパワーライン３ａ及び出力ライン４ａ、４ｂ、
４ｃとの間に大きな熱応力が発生するとともにこれがセ
ラミック基板２に設けた貫通孔８の周囲に集中作用した
としてもセラミック基板２の貫通孔８周囲にクラックや
割れが発生することはなく、これによってインバータ制
御モジュールの信頼性を大幅に向上させることができ、
インバータ制御モジュールを長期間にわたり安定に作動
させることが可能となる。
【００４３】前記枠状導出部８ａはパワーライン３ａも
しくは出力ライン４ａ、４ｂ、４ｃの一部をセラミック
基板２に設けた貫通孔８の周囲に枠状に導出させること
によって形成されており、銅やアルミニウム等のインゴ
ット（塊）に圧延加工法や打ち抜き加工法等、従来周知
の金属加工法を施すことによってパワーライン３ａや出
力ライン４ａ、４ｂ、４ｃを形成する際に、例えば、打
ち抜き金型等に円環状の型を付加しておくことによって
パワーライン３ａや出力ライン４ａ、４ｂ、４ｃと同時
に所定位置に形成される。
しくは出力ライン４ａ、４ｂ、４ｃの一部をセラミック
基板２に設けた貫通孔８の周囲に枠状に導出させること
によって形成されており、銅やアルミニウム等のインゴ
ット（塊）に圧延加工法や打ち抜き加工法等、従来周知
の金属加工法を施すことによってパワーライン３ａや出
力ライン４ａ、４ｂ、４ｃを形成する際に、例えば、打
ち抜き金型等に円環状の型を付加しておくことによって
パワーライン３ａや出力ライン４ａ、４ｂ、４ｃと同時
に所定位置に形成される。
【００４４】また前記枠状導出部８ａはその幅が０．５
ｍｍ未満であると貫通孔８周囲の機械的強度を十分に補
強することができずセラミック基板２とパワーライン３
ａ及び出力ライン４ａ、４ｂ、４ｃとの間に発生する大
きな熱応力によってクラックや割れ等が発生してしまう
危険性がある。従って、前記枠状導出部８ａはその幅を
０．５ｍｍ以上としておくことが好ましい。
ｍｍ未満であると貫通孔８周囲の機械的強度を十分に補
強することができずセラミック基板２とパワーライン３
ａ及び出力ライン４ａ、４ｂ、４ｃとの間に発生する大
きな熱応力によってクラックや割れ等が発生してしまう
危険性がある。従って、前記枠状導出部８ａはその幅を
０．５ｍｍ以上としておくことが好ましい。
【００４５】更に前記枠状導出部８ａの表面を絶縁膜９
で被覆しておくと貫通孔８内に各出力ライン４ａ、４
ｂ、４ｃ上に搭載されているスイッチング素子５とパワ
ーライン４ｂとを接続する第２の接続手段７を通過させ
た際、第２の接続手段７が貫通孔８周囲で枠状導出部８
ａに接触するのが前記絶縁膜９によって有効に防止さ
れ、その結果、スイッチング素子５がパワーライン３ａ
もしくは出力ライン４ａ、４ｂ、４ｃに電気的に接触短
絡することはなく、第２の接続手段７を介して各出力ラ
イン４ａ、４ｂ、４ｃ上に搭載されているスイッチング
素子５とパワーライン３ｂとを確実に電気的接続するこ
とができ、これによってインバータ制御モジュールを安
定、かつ正常に作動させることが可能となる。
で被覆しておくと貫通孔８内に各出力ライン４ａ、４
ｂ、４ｃ上に搭載されているスイッチング素子５とパワ
ーライン４ｂとを接続する第２の接続手段７を通過させ
た際、第２の接続手段７が貫通孔８周囲で枠状導出部８
ａに接触するのが前記絶縁膜９によって有効に防止さ
れ、その結果、スイッチング素子５がパワーライン３ａ
もしくは出力ライン４ａ、４ｂ、４ｃに電気的に接触短
絡することはなく、第２の接続手段７を介して各出力ラ
イン４ａ、４ｂ、４ｃ上に搭載されているスイッチング
素子５とパワーライン３ｂとを確実に電気的接続するこ
とができ、これによってインバータ制御モジュールを安
定、かつ正常に作動させることが可能となる。
【００４６】前記絶縁膜９はポリイミド樹脂、エポキシ
樹脂、ポリテトラフルオロエチレン樹脂、ポリアミド樹
脂、フェノール樹脂、ポリフェニレン樹脂、メラミン樹
脂の少なくとも１種よりなり、例えば、枠状導出部８ａ
の表面に液状のエポキシ樹脂前駆体をスクリーン印刷法
等により所定厚みに印刷塗布し、しかる後、前記エポキ
シ樹脂前駆体を熱処理し、所定の重合反応を起こさせ熱
硬化させることによって枠状導出部８ａの表面に被着形
成される。
樹脂、ポリテトラフルオロエチレン樹脂、ポリアミド樹
脂、フェノール樹脂、ポリフェニレン樹脂、メラミン樹
脂の少なくとも１種よりなり、例えば、枠状導出部８ａ
の表面に液状のエポキシ樹脂前駆体をスクリーン印刷法
等により所定厚みに印刷塗布し、しかる後、前記エポキ
シ樹脂前駆体を熱処理し、所定の重合反応を起こさせ熱
硬化させることによって枠状導出部８ａの表面に被着形
成される。
【００４７】かくして上述のインバータ制御モジュール
によれば、２本のパワーライン３ａ、３ｂを外部電源
に、出力ライン４ａ、４ｂ、４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３ａ、３ｂ間に２
０Ａ以上の直流電源を供給するとともに各スイッチング
素子５のオン・オフを少しずつずらせながら繰り返し行
なわせることによって出力ライン４ａ、４b、４ｃから
３相の交流電源が導出され、これによってインバータ制
御モジュールとして機能する。
によれば、２本のパワーライン３ａ、３ｂを外部電源
に、出力ライン４ａ、４ｂ、４ｃを３相モータ等に接続
し、外部電源より２本のパワーライン３ａ、３ｂ間に２
０Ａ以上の直流電源を供給するとともに各スイッチング
素子５のオン・オフを少しずつずらせながら繰り返し行
なわせることによって出力ライン４ａ、４b、４ｃから
３相の交流電源が導出され、これによってインバータ制
御モジュールとして機能する。
【００４８】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
【００４９】
【発明の効果】本発明のインバータ制御モジュールによ
れば、２本のパワーラインを間にセラミック基板を挟ん
で対向配置させるとともに各々のパワーラインに流れる
電流の方向を逆としたことから２本のパワーライン間に
相互インダクタンスを効率良く発生させるとともに該相
互インダクタンスによって２本のパワーラインが有する
インダクタンスを大きく低減させることができ、これに
よって２本のパワーライン間に２０Ａ以上の直流電源を
供給するとともに各スイッチング素子のオン・オフを少
しずつずらせて出力ラインより３相モータ等に３相交流
電源を供給する際、スイッチング素子のオン・オフ時に
前記２本のパワーラインが有するインダクタンスに起因
して定格電圧より高いサージ電圧が発生することはな
く、その結果、スイッチング素子に過電圧がかかり、ス
イッチング素子が破壊するのを有効に防止してインバー
タ制御モジュールを安定、かつ信頼性よく作動させるこ
とが可能となる。
れば、２本のパワーラインを間にセラミック基板を挟ん
で対向配置させるとともに各々のパワーラインに流れる
電流の方向を逆としたことから２本のパワーライン間に
相互インダクタンスを効率良く発生させるとともに該相
互インダクタンスによって２本のパワーラインが有する
インダクタンスを大きく低減させることができ、これに
よって２本のパワーライン間に２０Ａ以上の直流電源を
供給するとともに各スイッチング素子のオン・オフを少
しずつずらせて出力ラインより３相モータ等に３相交流
電源を供給する際、スイッチング素子のオン・オフ時に
前記２本のパワーラインが有するインダクタンスに起因
して定格電圧より高いサージ電圧が発生することはな
く、その結果、スイッチング素子に過電圧がかかり、ス
イッチング素子が破壊するのを有効に防止してインバー
タ制御モジュールを安定、かつ信頼性よく作動させるこ
とが可能となる。
【００５０】また同時に２本のパワーラインはその間に
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
絶縁性に優れたセラミック基板が介在していることから
パワーラインに２０Ａ以上という非常に大きな電流を流
し６００Ｖ以上の電圧がかかったとしてもパワーライン
間に放電が発生し、セラミック回路基板にショートを発
生させることはなく、これによってインバータ制御モジ
ュールの作動を高信頼性となすことが可能となる。
【００５１】更に本発明のインバータ制御モジュールに
よれば、セラミック基板に貫通孔を設け、該貫通孔内に
セラミック基板の一方主面に配置された各出力ラインに
搭載されているスイッチング素子とセラミック基板の他
方主面に形成されているパワーラインとを接続する第２
の接続手段を通過させたことからスイッチング素子とパ
ワーラインとを接続する第２の接続手段がセラミック基
板の外周より外側に大きくはみ出してインバータ制御モ
ジュールを大型化させることはなく、その結果、インバ
ータ制御モジュールを小型のものとなすことが可能とな
る。
よれば、セラミック基板に貫通孔を設け、該貫通孔内に
セラミック基板の一方主面に配置された各出力ラインに
搭載されているスイッチング素子とセラミック基板の他
方主面に形成されているパワーラインとを接続する第２
の接続手段を通過させたことからスイッチング素子とパ
ワーラインとを接続する第２の接続手段がセラミック基
板の外周より外側に大きくはみ出してインバータ制御モ
ジュールを大型化させることはなく、その結果、インバ
ータ制御モジュールを小型のものとなすことが可能とな
る。
【００５２】また更に本発明のインバータ制御モジュー
ルによれば、セラミック基板の一方主面に配置された各
出力ラインに搭載されているスイッチング素子とセラミ
ック基板の他方主面に形成されているパワーラインとを
接続する第２の接続手段が通過するセラミック基板に設
けた貫通孔周囲にパワーラインもしくは出力ラインの一
部を枠状に導出させたことから貫通孔周囲の機械的強度
が枠状に導出された出力ラインやパワーラインによって
補強され、その結果、スイッチング素子が作動時に熱を
発生し、この熱によってセラミック基板とパワーライン
及び出力ラインとの間に大きな熱応力が発生するととも
にこれがセラミック基板に設けた貫通孔の周囲に集中作
用したとしてもセラミック基板の貫通孔周囲にクラック
や割れが発生することはなく、これによってインバータ
制御モジュールの信頼性を大幅に向上させることがで
き、インバータ制御モジュールを長期間にわたり安定に
作動させることが可能となる。
ルによれば、セラミック基板の一方主面に配置された各
出力ラインに搭載されているスイッチング素子とセラミ
ック基板の他方主面に形成されているパワーラインとを
接続する第２の接続手段が通過するセラミック基板に設
けた貫通孔周囲にパワーラインもしくは出力ラインの一
部を枠状に導出させたことから貫通孔周囲の機械的強度
が枠状に導出された出力ラインやパワーラインによって
補強され、その結果、スイッチング素子が作動時に熱を
発生し、この熱によってセラミック基板とパワーライン
及び出力ラインとの間に大きな熱応力が発生するととも
にこれがセラミック基板に設けた貫通孔の周囲に集中作
用したとしてもセラミック基板の貫通孔周囲にクラック
や割れが発生することはなく、これによってインバータ
制御モジュールの信頼性を大幅に向上させることがで
き、インバータ制御モジュールを長期間にわたり安定に
作動させることが可能となる。
【００５３】更にまた本発明のインバータ制御モジュー
ルによれば、パワーラインもしくは出力ラインのうちセ
ラミック基板の貫通孔周囲に枠状に導出させた部位をポ
リイミド樹脂、エポキシ樹脂、ポリテトラフルオロエチ
レン樹脂、ポリアミド樹脂、フェノール樹脂、ポリフェ
ニレン樹脂、メラミン樹脂の少なくとも１種よりなる絶
縁膜で被覆したことから貫通孔内に各出力ライン上に搭
載されているスイッチング素子とセラミック基板の他方
主面に形成されているパワーラインとを接続する第２の
接続手段を通過させた際、第２の接続手段が貫通孔周囲
でパワーラインもしくは出力ラインに電気的に接触短絡
することはなく、その結果、第２の接続手段の電気的絶
縁を維持し、各出力ライン上に搭載されているスイッチ
ング素子とセラミック基板の他方主面に形成されている
パワーラインとを確実に電気的接続してインバータ制御
モジュールを安定、かつ正常に作動させることが可能と
なる。
ルによれば、パワーラインもしくは出力ラインのうちセ
ラミック基板の貫通孔周囲に枠状に導出させた部位をポ
リイミド樹脂、エポキシ樹脂、ポリテトラフルオロエチ
レン樹脂、ポリアミド樹脂、フェノール樹脂、ポリフェ
ニレン樹脂、メラミン樹脂の少なくとも１種よりなる絶
縁膜で被覆したことから貫通孔内に各出力ライン上に搭
載されているスイッチング素子とセラミック基板の他方
主面に形成されているパワーラインとを接続する第２の
接続手段を通過させた際、第２の接続手段が貫通孔周囲
でパワーラインもしくは出力ラインに電気的に接触短絡
することはなく、その結果、第２の接続手段の電気的絶
縁を維持し、各出力ライン上に搭載されているスイッチ
ング素子とセラミック基板の他方主面に形成されている
パワーラインとを確実に電気的接続してインバータ制御
モジュールを安定、かつ正常に作動させることが可能と
なる。
【図１】本発明のインバータ制御モジュールの一実施例
を示す平面図である。
を示す平面図である。
【図２】図１に示すインバータ制御モジュールの断面図
である。
である。
【図３】従来のインバータ制御モジュールを示す平面図
である。
である。
【図４】図３に示すインバータ制御モジュールの断面図
である。
である。
２・・・・・・・・・セラミック基板 ３ａ、３ｂ・・・・・パワーライン ４ａ、４ｂ、４ｃ・・出力ライン ５・・・・・・・・・スイッチング素子 ６・・・・・・・・・第１の接続手段 ７・・・・・・・・・第２の接続手段 ８・・・・・・・・・貫通孔 ８ａ・・・・・・・・枠状導出部 ９・・・・・・・・・絶縁膜
Claims (2)
- 【請求項１】セラミック基板と、該セラミック基板の両
主面に対向配置され、流れる電流の方向が逆である２本
のパワーラインと、前記セラミック基板の一方主面に配
置された３本の出力ラインと、前記セラミック基板の一
方主面に形成されているパワーライン及び各出力ライン
に搭載されている複数個のスイッチング素子と、前記パ
ワーライン上のスイッチング素子を各出力ラインに接続
する第１の接続手段と、セラミック基板に設けた貫通孔
内を通過し、各出力ライン上に搭載されているスイッチ
ング素子をセラミック基板の他方主面に形成されている
パワーラインに接続する第２の接続手段とから成り、前
記セラミック基板の一方主面に配置されているパワーラ
インもしくは出力ラインの一部を貫通孔周囲に枠状に導
出させるとともに該枠状導出部の表面を絶縁膜で被覆し
たことを特徴とするインバータ制御モジュール。 - 【請求項２】前記絶縁膜がポリイミド樹脂、エポキシ樹
脂、ポリテトラフルオロエチレン樹脂、ポリアミド樹
脂、フェノール樹脂、ポリフェニレン樹脂、メラミン樹
脂の少なくとも１種よりなることを特徴とする請求項１
に記載のインバータ制御モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225796A JP3635012B2 (ja) | 2000-07-26 | 2000-07-26 | インバータ制御モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000225796A JP3635012B2 (ja) | 2000-07-26 | 2000-07-26 | インバータ制御モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002044962A true JP2002044962A (ja) | 2002-02-08 |
| JP3635012B2 JP3635012B2 (ja) | 2005-03-30 |
Family
ID=18719512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000225796A Expired - Fee Related JP3635012B2 (ja) | 2000-07-26 | 2000-07-26 | インバータ制御モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635012B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057281A (ja) * | 2000-08-11 | 2002-02-22 | Kyocera Corp | インバータ制御モジュール |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4475773B2 (ja) * | 2000-08-11 | 2010-06-09 | 京セラ株式会社 | インバータ制御モジュール |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129483A (ja) * | 1991-11-06 | 1993-05-25 | Japan Aviation Electron Ind Ltd | ハイブリツドｉｃ |
| JPH0621323A (ja) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JPH0645509A (ja) * | 1992-07-21 | 1994-02-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH07226568A (ja) * | 1994-02-14 | 1995-08-22 | Nikon Corp | プリント基板 |
| JP2000007783A (ja) * | 1998-06-23 | 2000-01-11 | Hitachi Chemical Dupont Microsystems Ltd | ポリイミド前駆体樹脂組成物及びその製造方法 |
-
2000
- 2000-07-26 JP JP2000225796A patent/JP3635012B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129483A (ja) * | 1991-11-06 | 1993-05-25 | Japan Aviation Electron Ind Ltd | ハイブリツドｉｃ |
| JPH0621323A (ja) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | 半導体パワーモジュール |
| JPH0645509A (ja) * | 1992-07-21 | 1994-02-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH07226568A (ja) * | 1994-02-14 | 1995-08-22 | Nikon Corp | プリント基板 |
| JP2000007783A (ja) * | 1998-06-23 | 2000-01-11 | Hitachi Chemical Dupont Microsystems Ltd | ポリイミド前駆体樹脂組成物及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057281A (ja) * | 2000-08-11 | 2002-02-22 | Kyocera Corp | インバータ制御モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3635012B2 (ja) | 2005-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7143929B2 (en) | Ceramic circuit board and method for manufacturing the same | |
| KR900001838B1 (ko) | 고열전도성 세라믹스기판 | |
| US6787706B2 (en) | Ceramic circuit board | |
| JP3635020B2 (ja) | インバータ制御モジュール | |
| JP3830372B2 (ja) | セラミック回路基板 | |
| JP2002170922A (ja) | インバータ制御モジュール | |
| JP2002044962A (ja) | インバータ制御モジュール | |
| JP4290860B2 (ja) | インバータ制御モジュール | |
| JP4344465B2 (ja) | インバータ制御モジュール | |
| JP3825309B2 (ja) | インバータ制御モジュール | |
| JP4475757B2 (ja) | インバータ制御モジュール | |
| JP3677449B2 (ja) | インバータ制御モジュール | |
| JP2002165465A (ja) | インバータ制御モジュール | |
| JP4475773B2 (ja) | インバータ制御モジュール | |
| JP3631675B2 (ja) | インバータ制御モジュール | |
| JP3635053B2 (ja) | インバータ制御モジュール | |
| JP2002043509A (ja) | インバータ制御モジュール | |
| JP4721533B2 (ja) | セラミック回路基板 | |
| JP2002164501A (ja) | インバータ制御モジュール | |
| JP2002232090A (ja) | セラミック回路基板 | |
| JP4721534B2 (ja) | セラミック回路基板 | |
| JP2013012687A (ja) | セラミック回路基板およびそれを用いた電子装置 | |
| JP2000340716A (ja) | 配線基板 | |
| JP2008004760A (ja) | 配線基板および電子装置 | |
| JP2001210948A (ja) | セラミック回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |