KR101194041B1 - 고전력 반도체 패키지 - Google Patents

고전력 반도체 패키지 Download PDF

Info

Publication number
KR101194041B1
KR101194041B1 KR1020060124110A KR20060124110A KR101194041B1 KR 101194041 B1 KR101194041 B1 KR 101194041B1 KR 1020060124110 A KR1020060124110 A KR 1020060124110A KR 20060124110 A KR20060124110 A KR 20060124110A KR 101194041 B1 KR101194041 B1 KR 101194041B1
Authority
KR
South Korea
Prior art keywords
power semiconductor
high power
metal layer
base metal
lead
Prior art date
Application number
KR1020060124110A
Other languages
English (en)
Other versions
KR20080052081A (ko
Inventor
이근혁
임승원
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020060124110A priority Critical patent/KR101194041B1/ko
Priority to US11/951,634 priority patent/US7714428B2/en
Publication of KR20080052081A publication Critical patent/KR20080052081A/ko
Application granted granted Critical
Publication of KR101194041B1 publication Critical patent/KR101194041B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 발열량이 많은 고전력 반도체 패키지에 관한 것이다. 본 발명의 고전력 반도체 패키지는 기저 금속층; 기저 금속층 상에 형성되는 기저 절연층; 및 기저 절연층 상에 형성된 복수의 배선 패턴들을 포함하는 기판; 기판 상에 탑재되며, 복수의 본딩 패드를 포함하는 하나 이상의 고전력 반도체 칩; 대응되는 배선 패턴에 전기적으로 연결되는 일단부를 갖는 하나 이상의 제1 리드; 및 기저 금속층과 전기적으로 연결되는 일단부를 갖는 제2 리드를 포함한다.
접지 전극, 실리콘 제어 정류기(silicon-controlled rectifier; SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터, 스마트 파워 모듈

Description

고전력 반도체 패키지{High power semiconductor device}
도 1은 종래의 고전력 반도체 패키지를 나타내는 단면도이다.
도 2는 도 1에 도시된 고전력 반도체 패키지의 절연 내압 테스트 공정을 설명하기 위한 개략적인 측면도이다.
도 3은 본 발명의 실시예에 따른 고전력 반도체 패키지를 도시하는 단면도이다.
도 4는 도 3에 도시된 고전력 반도체 패키지의 내부를 도시하는 상면도이다.
도 5는 본 발명의 다른 실시예에 따른 고전력 반도체 패키지를 도시하는 단면도이다.
도 6는 도 5에 도시된 고전력 반도체 패키지의 내부를 도시하는 상면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 기저 금속층 200: 기저 절연층
200h: 개구부 300: 배선 패턴
400: 기판 500a, 500b: 반도체 칩
510: 본딩 패드 520: 절연 부재
600a: 제1 리드 600b: 제2 리드
640: 접속 패드 710, 720, 730: 와이어
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는, 발열량이 많은 고전력 반도체 패키지에 관한 것이다.
전력 소자, 예를 들면, 실리콘 제어 정류기(silicon-controlled rectifier; SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터 또는 이들이 조합된 고전력 반도체 칩은 30 V 내지 1000 V 또는 그 이상의 전압에서 동작하도록 설계된다. 고전력 반도체 칩은 논리 소자 또는 메모리 소자와 같은 저전력 반도체 칩과 달리 고전압에서 동작하므로, 고전력 반도체 칩으로부터 발생하는 열의 우수한 방출 능력과 고압에서의 절연 능력이 요구된다.
도 1은 종래의 고전력 반도체 패키지(100)를 나타내는 단면도이다.
도 1을 참조하면, 고전력 반도체 패키지(100)에 적용되는 기판(40)은 예를 들면, 방열판(70)으로 열을 전달하기 위한 기저 금속층(base metal layer; 10); 기저 금속층(10) 상에 형성된 기저 절연층(base insulation layer; 20); 및 기저 절연층(20) 상에 형성된 배선 패턴(30)으로 이루어진다. 기판(40) 상에는 상술한 고전력 반도체 칩(50a) 또는 저전력 반도체 칩(50b)이 탑재될 수 있다. 고전력 반도체 칩(50a) 및 저전력 반도체 칩(50b)의 상부 표면 상에는 대응되는 배선 패턴(30)에 전기적으로 연결되는 본딩 패드들(51)이 형성될 수 있다.
고전력 반도체 칩(50a) 또는 저전력 반도체 칩(50b)의 본딩 패드(51)는, 일반적으로 와이어(60)에 의해 배선 패턴(30)에 전기적으로 연결된다. 와이어 본딩 공정 후에, 배선 패턴(30)은 반도체 패키지(100)의 외부 단자 역할을 하는 리드(60)에 연결되고, EMC(epoxy molding compound)와 같은 몰딩 부재의 주입 공정(transfer molding process)에 의해 고전력 반도체 패키지(100)가 완성된다.
일반적으로, 고전력 반도체 패키지(100)는 동작시 많은 열을 발생시키므로, 기저 금속층(10) 상에 방열판(70)이 부착되어 사용된다. 방열판(70)은 통상적으로 열전도율이 우수한 금속으로 이루어진다. 방열판(70)은, 예를 들면 내열 그리즈(grease)와 같은 접착부재에 의해 기저 금속층(10) 상에 부착될 수 있다.
도 2는 도 1에 도시된 고전력 반도체 패키지(100)의 절연 내압 테스트 공정을 설명하기 위한 개략적인 측면도이다.
도 2를 참조하면, 고전력 반도체 칩(50a)은 정상 동작시, 예를 들면, 600 V 이상의 고압에서 동작하므로, 배선 패턴(30)과 기저 금속층(10)을 절연시키는 기저 절연층(20)의 절연 내압 특성과 같은 우수한 절연 특성이 요구된다. 기저 절연층(20)의 절연 특성을 평가하기 위하여, 고전력 반도체 패키지(100)는 절연 내압 테스트 공정을 겪는다.
방열판(70)이 고전력 반도체 패키지(100)에 부착된 경우, 절연 내압 테스트 공정은 방열판(70)과 반도체 패키지(100)의 외부로 돌출된 리드들(60) 사이에 고전압 인가하여 전류가 통하는지를 평가함으로써 수행될 수 있다. 이때, 반도체 패키지(100)의 리드들(60) 모두를 연결하고, 리드들(60)과 방열판(70) 사이에 전류가 통하는지 평가하여야 한다. 그러나, 통상적으로 내열 그리즈가 절연성을 가짐을 고려할 때, 이와 같은 절연 내압 테스트 공정은 기저 절연층(20)의 절연 특성을 정확히 반영하지 못하는 경우가 있다.
또한, 고전력 반도체 패키지(100)에, 예를 들면 노이즈 제거용 외부 접지를 제공하기 위하여, 기저 금속층(10)과 방열판(70)을 전기적으로 연결하여 방열판(70)을 접지시키는 경우가 있다. 그러나, 이 경우에도 절연성을 갖는 내열 그리즈 때문에, 기저 금속층에 신뢰성있는 외부 접지를 제공하는 것이 어려울 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 방열판과 결합되어 사용되는 고전력 반도체 패키지에 대하여 신뢰성있는 절연 내압 테스트 공정을 제공할 수 있으며, 신뢰성 있는 외부 접지를 제공할 수 있는 고전력 반도체 패키지를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 고전력 반도체 패키지는, 기저 금속층; 상기 기저 금속층 상에 형성되는 기저 절연층; 및 상기 기저 절연층 상에 형성된 복수의 배선 패턴들을 포함하는 기판; 그리고, 상기 기판 상에 탑재되며, 복수의 본딩 패드를 포함하는 하나 이상의 고전력 반도체 칩; 대응되는 상기 배선 패턴에 전기적으로 연결되는 일단부를 갖는 하나 이상의 제1 리드; 및 상기 기저 금속층과 전기적으로 연결되는 일단부를 갖는 제2 리드를 포함할 수 있다.
본 발명의 실시예들에 있어서, 상기 본딩 패드는 상기 배선 패턴과 제1 와이어에 의해 전기적으로 연결될 수 있다. 또한, 상기 제1 리드들은 솔더링 및/또는 제2 와이어에 의해 상기 배선 패턴에 접속될 수 있다.
본 발명의 일부 실시예들에서, 상기 기저 절연층은 상기 기저 금속층의 표면을 노출시키는 개구부를 포함한다. 이 경우, 상기 개구부에 의해 노출된 상기 기저 금속층의 표면은 제3 와이어에 의해 상기 제2 리드에 접속될 수 있다.
또한, 본 발명의 다른 실시예들에서, 상기 기저 절연층은 상기 기저 금속층의 표면을 노출시키는 개구부를 포함한다. 이 경우, 상기 개구부에 의해 노출된 상기 기저 금속층의 표면은 제3 와이어에 의해 상기 배선 패턴 중 어느 하나에 전기적으로 접속되고, 상기 제2 리드는 상기 제3 와이어에 의해 연결된 상기 배선 패턴에 솔더링에 의해 접속될 수도 있다.
또한, 본 발명의 또 다른 실시예들에서, 상기 기저 절연층은 상기 기저 금속층의 표면을 노출시키는 개구부를 포함할 수 있다. 고전력 반도체 패키지는 상기 개구부에 의해 노출된 상기 기저 금속층의 표면 상에 형성된 접속 패드를 더 포함할 수 있으며, 이 경우, 상기 제2 리드는 상기 접속 패드에 솔더링에 의해 접속될 수 있다.
본 발명의 실시예에 따르면, 기저 금속층과 전기적으로 연결된 제2 리드에 의해, 상기 제2 리드와 상기 제1 리드들 사이에 대하여 절연 내압 테스트 공정을 수행하는 것만으로 고전력 반도체 패키지의 기저 절연층의 절연 특성을 평가할 수 있다. 이로 인하여, 종래의 절연 내압 테스트 공정에 비해 용이하고 신뢰성 있는 절연 내압 테스트 공정이 제공될 수 있다.
또한, 본 발명의 실시예에 따르면, 상기 제2 리드는 접지 단자로 사용될 수 있기 때문에, 고전력 반도체 패키지에 리드에 의한 독립적인 접지 전극이 제공될 수 있다. 이로 인하여, 종래의 내열 그리즈를 경유하는 외부 접지 방법에 비하여, 신뢰성 있는 외부 접지가 제공될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
도 3은 본 발명의 실시예에 따른 고전력 반도체 패키지(1000)를 도시하는 단면도이며, 도 4는 도 3에 도시된 고전력 반도체 패키지(1000)의 내부를 도시하는 상면도이다.
도 3 및 도 4를 참조하면, 예를 들면, 인쇄회로기판 또는 세라믹 기판인 기판(400)은 기저 금속층(100); 기저 금속층(100) 상에 형성되는 기저 절연층(200) 및 기저 절연층 상에 형성된 복수의 배선 패턴들(300)을 포함한다. 기저 금속층(100)은 알루미늄 또는 구리와 같이 열전도도 우수한 금속으로 이루어질 수 있다. 기저 절연층(200)은 세라믹계 또는 수지계 절연 재료로 이루어질 수 있다.
고전력 반도체 칩(500a)은, 예를 들면, 드레인 전극을 제공하는 배선 패턴(300) 상에 탑재될 수 있다. 필요에 따라서는 기판(400) 상에, 고전력 반도체 칩(500a)를 제어 및 구동하기 위한 드라이버 IC와 같은 저전력 반도체 칩(500b)이 함께 탑재될 수도 있다. 이에 의해 스마트 파워 모듈을 구성할 수 있다. 배선 패턴(300)과 저전력 반도체 칩(500b)의 절연을 위한 절연 부재(520)가 배선 패턴(300)과 저전력 반도체 칩(500b) 사이에 개재될 수 있다.
또한, 고전력 반도체 칩(500a) 및/또는 저전력 반도체 칩(500b)은 각각 2 이상일 수 있으며, 서로 적층된 형태로 기판(400) 상에 탑재될 수 있다. 고전력 반도체 칩(500a) 및/또는 저전력 반도체 칩(500b)의 상부에 형성된 본딩 패드들(510)은 제1 와이어(710)에 의하여 배선 패턴(300)에 전기적으로 연결될 수 있다.
고전력 반도체 패키지(1000)의 내부에는 고전력 반도체 패키지(1000)의 외부로 연결되어 외부 단자를 제공하는 복수의 리드들(600a, 600b)이 배치된다. 이들 리드들 중 제1 리드(600a)는 종래의 고전력 반도체 패키지(도 1의 100)와 같이 고전력 반도체 칩(500a) 및/또는 저전력 반도체 칩(500b)의 본딩 패드들(510)과 전기적으로 연결된 신호 또는 전력의 입출력을 위한 리드일 수 있다. 제1 리드(600a)는 본딩 패드들(510)과 솔더링 및/또는 제2 와이어(720)에 의해 전기적으로 연결될 수 있다.
또한, 고전력 반도체 패키지(1000)의 내부에 기저 금속층(100)과 전기적으로 연결되는 일단부를 갖는 제2 리드(600b)가 제공될 수 있다. 예를 들면, 기저 절연층(200)에 기저 금속층(100)의 표면을 노출시키는 개구부(200h)를 형성하고, 개구부(200h)에 의해 노출된 기저 금속층(100)의 표면과 제2 리드(600b)를 제3 와이어(730)에 의해 전기적으로 연결시킬 수 있다. 와이어(730)와 제2 리드(600b)의 연결을 용이하게 하기 위하여, 도 4에 도시된 바와 같이 리드(600b)의 단부에 와이어(730)와의 접촉 면적을 확보하기 위해 확장된 접촉 영역을 제공할 수도 있다. 또한, 도 3에 도시된 바와 같이 리드(600b)의 금속 패턴(300)이 배치될 수도 있다.
도 3 및 도 4는 리드들(600a, 600b)이 고전력 반도체 패키지(1000)의 양측으로 돌출된 형태를 예시하고 하고 있지만, 리드들(600a, 600b)은 고전력 반도체 패키지(1000)의 일측에만 제공될 수도 있다. 상술한 와이어 본딩 공정과 리드 프레임의 리드들간 절단 공정 등을 수행한 후 EMC 등을 주입하는 트랜스퍼 몰딩 공정을 수행하여 고전력 반도체 패키지(1000)를 완성한다.
도 5는 본 발명의 다른 실시예에 따른 고전력 반도체 패키지(2000)를 도시하는 단면도이며, 도 6는 도 5에 도시된 고전력 반도체 패키지(2000)의 내부를 도시하는 상면도이다.
도 5 및 도 6을 참조하면, 도 3 및 도 4를 참조하여 상술한 바와 같이, 기판(400) 상에 고전력 반도체 칩(500a) 및/또는 저전력 반도체 칩(500b)가 탑재될 수 있다. 고전력 반도체 칩(500a) 및/또는 저전력 반도체 칩(500b)은 각각 2 이상일 수 있으며, 서로 적층된 형태로 기판(400) 상에 탑재될 수 있다. 고전력 반도체 칩(500a) 및/또는 저전력 반도체 칩(500b)의 상부에 형성된 본딩 패드들(510)은 제1 와이어(710)에 의하여 배선 패턴(300)에 전기적으로 연결될 수 있다.
고전력 반도체 패키지(1000)의 내부에는 복수의 리드들(600a, 600b)이 배치된다. 이들 리드들 중 제1 리드(600a)는 고전력 반도체 칩(500a) 또는 저전력 반도체 칩(500b)의 본딩 패드들(510)과 전기적으로 연결된 신호 또는 전력의 입출력을 위한 리드일 수 있다. 제1 리드(600a)는 본딩 패드들(510)과 솔더링 및/또는 제2 와이어(720)에 의해 전기적으로 연결될 수 있다.
제2 리드(600b)와 기저 금속층(100)을 연결하기 위하여, 기저 절연층(200)의 일부, 예를 들면 기저 절연층(200)의 가장자리 부분을 제거하여 기저 금속층(100)의 표면을 노출시킬 수 있다. 노출된 기저 금속층(100)의 표면에 제2 리드(600b)와 전기적으로 연결될 수 있는 접속 패드(640)를 형성하고, 제2 리드(600b)와 접속 패드(640)를, 예를 들면 솔더링에 의해 본딩시킴으로써, 기저 금속층(100)과 제2 리드(600b)를 전기적으로 연결할 수 있다.
도 5 및 도 6은 리드들(600a, 600b)이 고전력 반도체 패키지(2000)의 양측으로 돌출된 형태를 예시하고 하고 있지만, 리드들(600a, 600b)은 고전력 반도체 패키지(1000)의 일측에만 제공될 수도 있다. 상술한 와이어 본딩 공정과 리드 프레임의 리드들간 절단 공정 등을 수행한 후 EMC 등을 주입하는 트랜스퍼 몰딩 공정을 수행하여 고전력 반도체 패키지(2000)를 완성한다.
본 발명의 실시예들에 따른 제2 리드(600b)는 노이즈 등을 제거하기 위하여 접지 전극으로 사용될 수도 있다. 또한, 반도체 칩들(500a, 500b)과 전기적으로 연결된 일부의 배선 패턴(300)과 제2 리드(600b)를 서로 연결하여 고전력 반도체 패키지(1000, 2000)에 공통 접지 전극을 제공할 수도 있다.
상술한 실시예들에서, 기판은 인쇄회로기판에 제한되지 않으며, 기저 금속층과 기저 절연층을 포함하는 고전력 반도체 칩의 지지부재인 리드 프레임도 본 발명의 기판에 포함될 수 있음은 명백하다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명의 고전력 반도체 패키지는, 기저 금속층과 전기적으로 연결된 리드를 제공함으로써, 고전력 반도체 패키지의 테스트시 상기 리드와 다른 리드 사이에 대하여 절연 내압 테스트 공정을 수행하는 것만으로 고전력 반도체 패키지의 기저 절연층의 절연 특성을 평가할 수 있다. 이로 인하여, 본 발명의 실시예에 따르면, 종래의 절연 내압 테스트 공정에 비해 용이하고 신뢰성 있는 절연 내압 테스트 공정이 제공될 수 있다.
또한, 본 발명의 실시예에 따르면, 기저 금속층과 전기적으로 연결된 리드에 의해 독립적인 접지 전극을 제공할 수 있기 때문에, 종래의 내열 그리즈를 경유하는 외부 접지 방법에 비하여, 신뢰성 있는 외부 접지가 제공될 수 있다.

Claims (10)

  1. 기저 금속층; 상기 기저 금속층 상에 형성되는 기저 절연층; 및 상기 기저 절연층 상에 형성된 복수의 배선 패턴들을 포함하는 기판;
    상기 기판 상에 탑재되며, 복수의 본딩 패드를 포함하는 하나 이상의 고전력 반도체 칩;
    대응되는 상기 배선 패턴에 전기적으로 연결되는 일단부를 갖는 하나 이상의 제1 리드; 및
    상기 기저 금속층과 전기적으로 연결되는 일단부를 갖는 제2 리드를 포함하는 고전력 반도체 패키지.
  2. 제1 항에 있어서,
    상기 본딩 패드는 상기 배선 패턴과 제1 와이어에 의해 전기적으로 연결되는 고전력 반도체 패키지.
  3. 제1 항에 있어서,
    상기 제1 리드들은 솔더링 및 제2 와이어에 의해 상기 배선 패턴에 접속되는 고전력 반도체 패키지.
  4. 제1 항에 있어서,
    상기 기저 절연층은 상기 기저 금속층의 표면을 노출시키는 개구부를 포함하며,
    상기 개구부에 의해 노출된 상기 기저 금속층의 표면은 제3 와이어에 의해 상기 제2 리드에 접속되는 고전력 반도체 패키지.
  5. 제1 항에 있어서,
    상기 기저 절연층은 상기 기저 금속층의 표면을 노출시키는 개구부를 포함하며,
    상기 개구부에 의해 노출된 상기 기저 금속층의 표면은 제3 와이어에 의해 상기 배선 패턴 중 어느 하나에 전기적으로 접속되고,
    상기 제2 리드는 상기 제3 와이어에 의해 연결된 상기 배선 패턴에 솔더링에 의해 접속되는 고전력 반도체 패키지.
  6. 제1 항에 있어서,
    상기 기저 절연층은 상기 기저 금속층의 표면을 노출시키는 개구부를 포함하며,
    상기 개구부에 의해 노출된 상기 기저 금속층의 표면 상에 형성된 접속 패드를 더 포함하며,
    상기 제2 리드는 상기 접속 패드에 솔더링에 의해 접속되는 고전력 반도체 패키지.
  7. 제1 항에 있어서,
    상기 제2 리드는 접지 단자로 사용되는 고전력 반도체 패키지.
  8. 제1 항에 있어서,
    상기 기판 상에 저전압 반도체 칩을 더 포함하는 고전력 반도체 패키지.
  9. 제1 항에 있어서,
    상기 기저 절연층에 대향하는 상기 기저 금속층의 표면 상에 방열판이 부착되는 고전력 반도체 패키지.
  10. 제1 항에 있어서,
    상기 고전력 반도체 패키지는 트랜스퍼 몰딩 공정에 의해 봉지되는 고전력 반도체 패키지.
KR1020060124110A 2006-12-07 2006-12-07 고전력 반도체 패키지 KR101194041B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060124110A KR101194041B1 (ko) 2006-12-07 2006-12-07 고전력 반도체 패키지
US11/951,634 US7714428B2 (en) 2006-12-07 2007-12-06 High power semiconductor package and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060124110A KR101194041B1 (ko) 2006-12-07 2006-12-07 고전력 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20080052081A KR20080052081A (ko) 2008-06-11
KR101194041B1 true KR101194041B1 (ko) 2012-10-24

Family

ID=39497006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124110A KR101194041B1 (ko) 2006-12-07 2006-12-07 고전력 반도체 패키지

Country Status (2)

Country Link
US (1) US7714428B2 (ko)
KR (1) KR101194041B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101826727B1 (ko) * 2011-01-14 2018-02-08 엘지이노텍 주식회사 방열 장치 및 그 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007009341A1 (de) * 2006-12-21 2008-06-26 Abb Technology Ag Verfahren und Einrichtung zur Optimierung der Alarmkonfiguration
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
JPWO2011018973A1 (ja) * 2009-08-11 2013-01-17 アルプス電気株式会社 Ｍｅｍｓセンサパッケージ
CN102208403B (zh) * 2011-05-24 2013-03-20 嘉兴斯达半导体股份有限公司 一种半桥功率模块
US8604610B1 (en) 2012-06-13 2013-12-10 Fairchild Semiconductor Corporation Flexible power module semiconductor packages
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
KR102059610B1 (ko) * 2015-12-18 2019-12-26 주식회사 엘지화학 고전도성 방열 패드를 이용한 인쇄회로기판의 방열 시스템
JP6686691B2 (ja) * 2016-05-16 2020-04-22 株式会社デンソー 電子装置
CN106356345A (zh) * 2016-11-24 2017-01-25 敦南微电子（无锡）有限公司 高导热大功率桥式整流器结构
CN107946272A (zh) * 2017-11-20 2018-04-20 中航（重庆）微电子有限公司 一种高集成度的功率mosfet逆变模块
CN112236856A (zh) * 2018-05-29 2021-01-15 Apex微电子科技有限公司 导热电子封装
US11462974B2 (en) * 2018-06-08 2022-10-04 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521437A (en) 1993-07-05 1996-05-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module having an improved composite board and method of fabricating the same
US20010000924A1 (en) 1993-09-03 2001-05-10 Marcos Karnezos Molded plastic package with heat sink and enhanced electrical performance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102262A (ja) * 1991-10-03 1993-04-23 Hitachi Ltd 半導体装置及びそれを実装した実装装置
JP2725952B2 (ja) 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP2956363B2 (ja) 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
JP3051011B2 (ja) 1993-11-18 2000-06-12 株式会社東芝 パワ−モジュ−ル
WO1998024122A1 (fr) 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521437A (en) 1993-07-05 1996-05-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module having an improved composite board and method of fabricating the same
US20010000924A1 (en) 1993-09-03 2001-05-10 Marcos Karnezos Molded plastic package with heat sink and enhanced electrical performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101826727B1 (ko) * 2011-01-14 2018-02-08 엘지이노텍 주식회사 방열 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7714428B2 (en) 2010-05-11
KR20080052081A (ko) 2008-06-11
US20080136015A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
KR101194041B1 (ko) 고전력 반도체 패키지
US9287231B2 (en) Package structure with direct bond copper substrate
US7045884B2 (en) Semiconductor device package
JP3674333B2 (ja) パワー半導体モジュール並びにそれを用いた電動機駆動システム
US9159720B2 (en) Semiconductor module with a semiconductor chip and a passive component and method for producing the same
US8472196B2 (en) Power module
US9865529B2 (en) Semiconductor module with conductive pin
US7301235B2 (en) Semiconductor device module with flip chip devices on a common lead frame
KR101221805B1 (ko) 전력 소자용 패키지 및 패키지 어셈블리
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US9202798B2 (en) Power module package and method for manufacturing the same
US8373197B2 (en) Circuit device
US7659559B2 (en) Semiconductor package having insulated metal substrate and method of fabricating the same
US9468087B1 (en) Power module with improved cooling and method for making
US9520369B2 (en) Power module and method of packaging the same
EP2871676B1 (en) Semiconductor device
JP7286582B2 (ja) 半導体装置
JP5909396B2 (ja) 回路装置
JP2001085613A (ja) トランスファモールド型パワーモジュール
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
KR102484544B1 (ko) 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
CN110718542B (zh) 功率元件封装结构
CN116469874A (zh) 半导体装置
KR100852016B1 (ko) 공통 리드 프레임 상에 플립 칩을 가진 반도체 디바이스모듈
CN114556554A (zh) 基板、封装结构及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee