CN1790685A - 带半导体部件的布线基板 - Google Patents

带半导体部件的布线基板 Download PDF

Info

Publication number
CN1790685A
CN1790685A CNA2005101162786A CN200510116278A CN1790685A CN 1790685 A CN1790685 A CN 1790685A CN A2005101162786 A CNA2005101162786 A CN A2005101162786A CN 200510116278 A CN200510116278 A CN 200510116278A CN 1790685 A CN1790685 A CN 1790685A
Authority
CN
China
Prior art keywords
solder
semiconductor device
circuit board
substrate
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101162786A
Other languages
English (en)
Other versions
CN100501982C (zh
Inventor
齐木一
井场政宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1790685A publication Critical patent/CN1790685A/zh
Application granted granted Critical
Publication of CN100501982C publication Critical patent/CN100501982C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种在倒装芯片连接的回流处理时，在焊料连接部不易产生龟裂等缺陷的带半导体部件的布线基板。半导体部件100以部件侧端子阵列41通过分立的焊料连接部11而与基板侧焊盘阵列40按倒装芯片连接。在半导体部件侧和基板侧的阻焊剂层108、8上，设基板侧开口部8h的底面内径为D，部件侧开口部108h的底面内径为D0，把D/D0调整至0.70～0.99。

Description

带半导体部件的布线基板
技术领域
本发明涉及带半导体部件的布线基板。
背景技术
专利文献1：特开2002-031889号公报
非专利文献1：「高可靠性Sn-Ag系无铅焊料的开发」丰田中央研究所R & Dレビュ一Vol.35 No.2(2000)39页
在用于连接IC或LSI等半导体部件的布线基板中的称为有机封装件基板的基板具有由电介质层形成第一主表面、交替积层由高分子材料构成的电介质层和导体层而成的布线积层部，在由该布线积层部的电介质层形成的第一主表面上形成了由配置在其上的多个金属端子焊盘构成的基板侧焊盘阵列。在半导体部件的第二主表面侧，形成了由与构成基板侧焊盘阵列的金属端子焊盘各自对应而排列的多个端子焊盘构成的部件侧端子阵列，依靠该部件侧端子阵列通过分立的焊料连接部向基板侧焊盘阵列进行倒装芯片连接。布线基板的第一主表面和半导体部件的第二主表面由对于熔融焊料的保护用的耐热树脂构成，被在各个焊盘位置形成了开口部的阻焊剂层所覆盖(例如专利文献1)。
发明内容
近几年，半导体部件正在向高集成化及小型化发展，部件侧的阵列内的端子排列间隔也急速缩小。在上述端子间隔缩小了的倒装芯片连接构造中，在回流热处理后的冷却时，在焊料连接部就更容易产生由半导体部件和布线基板的线膨胀系数差引起的应力所造成的龟裂，容易产生连接不良，这是可以理解的。例如在半导体部件为Si集成电路的场合，Si的线膨胀系数是4×10-6/℃的程度，而构成布线基板的电介质层的高分子材料的线膨胀系数是3～4×10-5/℃的程度，大了近10倍，由线膨胀系数差引起的应力的产生，进而由此引起的龟裂产生令人担忧。还有，最近由于环境污染的问题，越来越倾向于使用不含Pb的所谓无Pb焊料，以取代以前的Sn-Pb共晶焊料。无Pb焊料的回流温度高，在回流冷却后的上述焊料连接部更容易产生龟裂。
本发明的课题在于提供一种在倒装芯片连接的回流处理时，在焊料连接部不易产生龟裂等缺陷的带半导体部件的布线基板。
为了解决上述课题，本发明的布线基板，其特征在于，
具有：布线基板，该布线基板具有：由电介质层形成第一主表面而交替积层由高分子材料构成的电介质层和导体层而成的布线积层部；由配置在由该布线积层部的电介质层形成的第一主表面上的多个金属端子焊盘构成的基板侧焊盘阵列；以及配置在布线积层部的第一主表面上，分立地形成了用于使基板侧焊盘阵列的金属端子焊盘分别露出的基板侧开口部的基板侧阻焊剂层；以及
在自身的第二主表面侧，具有由与构成基板侧焊盘阵列的金属端子焊盘各自对应而排列的多个端子焊盘构成的部件侧端子阵列，靠该部件侧端子阵列通过分立的焊料连接部按倒装芯片连接在基板侧焊盘阵列上的电子电路部件，
设基板侧开口部的底面内径为D，部件侧开口部的底面内径为D0，把D/D0调整至0.70～0.99而成。
在按倒装芯片连接半导体部件的构造中，即使端子间隔缩小，如果半导体部件和布线基板的线膨胀系数差没有大变化，在回流后的冷却时产生的热应力水平也不会如此剧烈地变化，而仅仅由于尺度因素的原因，在焊料连接部的龟裂发生频度就会特别高，这一点也难以认同。可是，现实中端子间隔缩小的话，龟裂发生所造成的断线不良明显增加了。
可是，详细研究的话，就会发现以下情况。即，在回流时成为下侧的布线基板侧的端子阵列中，由于熔融焊料流动的影响，焊料连接部的下部就会蔓延，邻接的连接部间就容易发生短路。因此，对于端子间隔特别缩小了的布线基板，为了防止该短路，设计思想就会倾向于尽量抑制面内的焊料流动。按照该观点，最直接地发挥效果的是缩小基板侧的阻焊剂层的开口尺寸。这样的倾向显著发展的话，就会出现相对于焊料连接部的半导体部件侧的连接剖面直径，大幅度缩小布线基板侧的开口部内径的状况。本发明者们研究后发现，在阻焊剂层的开口部内径，如上所述，在布线基板侧变小，失配明显出现了的场合，特别是以阻焊剂层的开口上缘附近为基点而向焊料连接部的龟裂就容易发生。可以认为其理由是，在以高分子材料为主体的基板侧的大的冷却收缩力会集中于在阻焊剂层的开口收敛而成为前端变细的焊料连接部，引起龟裂的剪切应力水平变高了。
并且，本发明者们进一步进行了深刻研究，结果发现，在以在基板侧减小阻焊剂层的开口部内径的构造为前提的场合，设基板侧开口部的底面内径为D，焊料连接部的半导体部件侧的连接剖面直径为D0，把D/D0调整至0.70～0.99时，能够极为有效地防止在基板侧阻焊剂层的开口附近发生的焊料连接部的龟裂，从而完成了本发明。
D/D0不到0.70的话，向焊料连接部的龟裂发生频度就会变高。还有，D/D0超过0.99的话，邻接的焊料连接部间的短路防止效果就会不足。D/D0更优选的是0.70～0.97，再优选的是0.80～0.95。
上述本发明的效果在焊料连接部是由以组成互不相同的焊料形成的多个焊料部的组合构成的场合能特别显著地发挥。即，在组成不同的焊料部的境界，金属组织的不连续界面容易产生，由热应力引起的龟裂特别容易发生。可是，应用本发明的话，即使产生上述不连续界面也能大幅度抑制龟裂的发生。特别是在构成焊料连接部的多个焊料部具有与基板端子相接的第一焊料部和与该第一焊料部及部件侧端子相接且比第一焊料部熔点高的第二焊料部的场合，在部件侧的高熔点的第二焊料部和基板侧的低熔点第一焊料部之间，上述组织的不连续界面容易产生，因而本发明的应用特别有效。
附图说明
图1是表示布线基板的一实施方式的平面图。
图2是其背面图。
图3是表示本发明所涉及的带半导体部件的布线基板的剖面构造的一个例子的图。
图4是示意地表示焊料连接构造的放大剖面图。
图5是表示焊料连接构造的形成方法的变形例的示意图。
图6是示意地表示采用图5的方法所获得的焊料连接构造的放大剖面图。
图7是表示为了确认本发明的效果而得出的实验结果的图。
具体实施方式
以下参照附图来说明本发明的实施方式。
图3示意地表示本发明的一实施方式所涉及的带半导体部件的布线基板300剖面构造。首先，布线基板1具有由电介质层V2形成第一主表面而交替积层由高分子材料构成的电介质层V1、V2和导体层M1、M2、M3而成的布线积层部L1。在由该布线积层部L1的电介质层V2形成的第一主表面上配置了多个金属端子焊盘(以下称为基板侧第一焊盘或简称第一焊盘)10，它们如图1所示，排列成点阵状(或锯齿状)而形成了基板侧焊盘阵列40。
如图3所示，在布线积层部L1的第一主表面上配置有分立地形成了用于使基板侧焊盘阵列40的第一焊盘(金属端子焊盘)10分别露出的基板侧开口部8h的基板侧阻焊剂层8。另一方面，基板侧焊盘阵列40通过焊料连接部11而与半导体部件100按倒装芯片连接。半导体部件100是硅集成电路部件，在自身的第二主表面侧具有由与构成基板侧焊盘阵列40的金属端子焊盘10分别对应而排列的多个端子焊盘(以下也称为部件侧焊盘)110构成的部件侧焊盘阵列41。半导体部件100以部件侧端子阵列41通过分立的焊料连接部11而与基板侧焊盘阵列40按倒装芯片连接。
以下，更详细地说明布线基板1的构造。布线基板1在用耐热性树脂板(例如粘胶丝马来酰亚胺三氮杂苯树脂板)或纤维强化树脂板(例如玻璃纤维强化环氧树脂)等构成的板状芯子2的两表面上分别形成了按规定的图形构成布线金属层的芯子导体层M1、M11。这些芯子导体层M1、M11形成为遮盖板状芯子2的表面的大部分的面导体图形，用作电源层或接地层。另一方面，在板状芯子2上形成了由打孔机等穿设的通孔12，在其内壁面上形成了使芯子导体层M1、M11互相接通的通孔导体30。还有，通孔12由环氧树脂等树脂制填充材料31来填充。
还有，在芯子导体层M1、M11的上层上分别形成了用感光性树脂组成物6构成的第一通路层(构造层(ビルドアツプ層)；电介质层)V1、V11。再有，在其表面上通过镀Cu分别形成了具有金属布线7的第一导体层M2、M12。另外，芯子导体层M1、M11和第一导体层M2、M12分别通过通路层34而形成层间连接。同样，在第一导体层M2、M12的上层上分别形成了使用了感光性树脂组成物6的第二通路层(构造层(ビルドアツプ層)；电介质层)V2、V12。在其表面上形成了具有金属端子焊盘8、18的第二导体层M3、M13。这些第一导体层M2、M12和第二导体层M3、M13分别通过通路层34形成层间连接。通路层34如图3所示，具有通路孔(ビアホ一ル)34h、在其内周面上设置的通路导体34s、设置成在底面侧与通路导体34s导通的通路焊盘34p、以及在通路焊盘34p的相反侧从通路孔34h的开口周缘向外伸出的通路焊盘341。
在板状芯子2的第一主表面MP1上，芯子导体层M1、第一通路层V1、第一导体层M2以及第二通路层V2形成了第一布线积层部L1。另外，在板状芯子2的第二主表面MP2上，芯子导体M 11、第一导通路层V11、第一导体层M12、以及第二通路层V12形成了第二布线积层部L2。它们都是由电介质层6形成第一主表面而交替积层电介质层和导体层而成的，在该第一主表面CP上，分别形成了多个金属端子焊盘10乃至17。第一布线积层部L1侧的金属端子10构成了作为用于倒装连接集成电路部件等的焊盘的焊料焊盘。还有，第二布线积层部L2侧的金属端子17用于通过针栅阵列(PGA)或球栅阵列(BGA)把布线基板本身的背面焊盘连接在主板等上。如图2所示，第二导体层M13内的第二侧焊盘17也排列形成为点阵状。并且，在各第二导体层M3、M13上，分别形成了由感光性树脂组成物构成的阻焊剂层8、18(SR1、SR2)。它们都是为了使第一侧焊盘10或第二侧焊盘17露出而以与各焊盘一一对应的形状形成了开口部8h、18h。
通路层V1、V11、V2、V12以及阻焊剂层8、18按例如如下方式来制造。即，层压(贴合)由感光性树脂组成物漆经薄膜化而成的感光性粘接膜，重叠具有与通路孔34h对应的图形的透明掩膜(例如玻璃掩膜)而进行曝光。通路孔34h以外的薄膜部分通过该曝光而硬化，而通路孔34h部分不会硬化而原样留下，因此如果将其溶解于溶剂而除去，就能按期望的图形简单地形成通路孔34h(所谓的光通路工艺)。
第一布线积层部L1的第一主表面和第二布线积层部L2的第二主表面都是由阻焊剂层8、18覆盖而成的，这些阻焊剂层8、18的开口8h、18h的内周缘比金属端子焊盘10、17的主表面外周缘靠内侧。
如图4所示，设基板侧开口部8h的底面内径为D，焊料连接部11的半导体部件侧的连接剖面直径为D0，把D/D0调整至0.70～0.99(优选的是0.70～0.97，更优选的是0.80～0.95：例如0.92)。还有，对于基板侧开口部8h和部件侧的端子焊盘110双方，其内径尺寸为例如100μm～150μm。
在向布线基板1通过焊料连接部11按倒装芯片连接半导体部件100时，进行形成焊料连接部11的焊料回流热处理。该回流热处理的温度设定得比构成焊料连接部11的焊料的熔点高。设该熔点为Tm，回流温度为Tm+ΔT时，ΔT通常设定为1℃～100℃。在图4中，焊料连接部11整体由单一材质的Sn系焊料构成，例如在基板侧开口部8h侧用焊料膏印刷形成焊料图形，或是在部件侧开口部108h侧预先连接焊料球，使对应的基板侧开口部8h和部件侧开口部108h侧进行定位，并且在布线基板1上装载半导体部件100，将其插入回流炉中，使焊料熔融，此后进行冷却，从而形成焊料连接部11。
使得基板侧开口部8h的底面内径D比焊料连接部11的半导体部件侧的连接剖面直径D0小，就能通过熔融焊料流动的影响来抑制焊料连接部11的下部蔓延，有效地防止邻接的连接部11间的短路。可是，过于极端地使得基板侧开口部8h的底面内径D比焊料连接部11的半导体部件侧的连接剖面直径D0小的话，在回流后的冷却时就容易产生以基板侧阻焊剂层8的开口上缘附近为基点向焊料连接部11的龟裂C。不过，如上所述，如果把D/D0调整为0.70～0.99，仍然是D＜D0，但能有效地抑制龟裂C的发生。
还有，基板侧开口部8h优选的是，最接近的彼此的中心间距离为160μm～400μm。如果该中心间距离不到160μm，有时焊料连接部11所致的连接强度就会不足，上述龟裂就容易发生。还有，在布线基板1上装载半导体部件100时，基板侧开口部8h和部件侧开口部108h的定位工序就会变得困难，也容易产生位置偏差不良等。
另一方面，该中心间距离也可以为180μm及以下。使端子间隔成为精细间距，布线的设计自由度就会增加。此处，该中心间距离必须为基板侧开口部8h的直径尺寸及以上，考虑到接近的焊料连接部彼此的短路的话，优选的是比内径尺寸大30μm及以上。
焊料连接部11也可以由Sn-Pb共晶焊料构成，不过近几年由于环境污染的问题，越来越倾向于使用不含Pb的所谓无Pb焊料，以取代以前的Sn-Pb共晶焊料。很多无Pb焊料与以前的共晶焊料同样，以Sn为主成分而构成，不过，取代共晶焊料中使用的Pb，作为副成分而含有Ag、Cu、Zn、Bi等。由这些元素构成副成分的主体并多少含有一些Pb的折中焊料也在使用。
具体而言，焊料连接部11可以是其全部或一部分由液相线温度为200℃及以上不到232℃的Sn合金构成的Sn系高温焊料部。Sn-Pb共晶焊料具有Sn-38质量％Pb的共晶组成，熔点是183℃。不论从该组成向Pb多的一侧移动还是向Sn多的一侧移动，合金的熔点(液相线)都会上升。单体的Sn金属是相当于从共晶焊料中简单地去除了所有Pb的东西，不过，熔点为232℃，比共晶焊料的熔点高近50℃，难以就这样作为代替焊料来采用。
在该场合，对于可采用的Sn系高温焊料部，以Sn为主成分(指在共晶焊料中62质量％及以上的含有率)，共晶形成成分的主体从Pb以外的元素进行摸索。在由使Pb含有率从Sn-Pb共晶焊料中大幅度下降了的Sn合金来构成焊料部件的场合，就不可避免会成为焊料的熔点超过200℃的高温焊料(上限是Sn单体的232℃)。例如，在非专利文献1的表1中列举的各种构成的无Pb焊料中，熔点(液相线温度)Ts也全部是200℃及以上。从环境保护的观点来看，构成上述高温焊料部件的Sn合金的Pb含有率可以为5质量％及以下(更优选的是1质量％及以下，最优选的是除了不能避开的杂质水平的物质，尽可能不含有Pb)。
在Sn系高温焊料中对Sn添加的副成分，其条件是：熔点降低效果尽量大，此外价格便宜，或者即使稍微贵些但添加量少也解决问题，焊料附着性、流动性良好，抗蚀性出色等等。但是，均衡地具备这些条件的副成分的种类格外有限，不过Zn、Bi、Ag和Cu等数个元素。Sn-Zn系在15质量％Zn附近有共晶点，用该组成，熔点就会下降到195。但是，Zn在抗蚀性上有缺点，通常限于7～10质量％左右的添加量，用该组成附近的二元系，熔点只能降到215左右。于是，添加1～5质量％的Bi进行熔点调整，但最终很难得到小于200的熔点。而且，Bi昂贵，也是战略物资，所以在供给的稳定性上有困难。
另一方面，Ag及Cu单独与Sn相比远是高熔点，就Sn-Ag系而言在5质量％Ag附近，就Sn-Cu系而言在2质量％Cu附近，都在Sn多的一侧存在共晶点。另外，Ag-Cu系也是共晶系，利用Sn-Ag-Cu三元共晶能进一步降低熔点。但是，Sn-Ag系也好、Sn-Cu系也好，二元共晶温度都是220左右，即使采用三元共晶系也不可能把熔点降到200及以下。另外，对于Sn-Ag系，从低熔点化的观点来看，推荐的组成是，Ag对Sn含有率为3质量％～6质量％。同样，对于Sn-Cu系合金，Cu对Sn含有率为1质量％～3质量％。再有，对于Sn-Ag-Cu合金，Ag+Cu为3质量％～6质量％，Cu/(Ag+Cu)按质量比为0.1～0.5。无论哪种场合，焊料的熔点都为200及以上。
在焊料连接部11整个是上述那样的Sn系高温焊料部的场合，Sn系高温焊料与Sn-Pb共晶焊料相比，缺乏延展性，回流热处理温度也会上升，因而热应力水平也会变高，更容易产生龟裂C。因此，采用本发明，就能特别显著地发挥抑制龟裂C的发生的效果。
其次，如图6所示，焊料连接部11也可以仅其一部分为Sn系高温焊料部11A，其余部分11B由比该Sn系高温焊料部低温的焊料形成。在该场合，在两焊料部11A、11B的境界位置就容易产生组织上的不连续，在该境界就容易产生龟裂，因而可以说采用本发明就能特别有效地抑制龟裂。
具体而言，焊料连接部11填充在基板侧开口部8h中，并且可以分为由比Sn系高温焊料部11A低熔点的Sn合金构成的Sn系低温焊料部11B和作为焊料连接部11的除了该Sn系低温焊料部11B以外的部分的Sn系高温焊料部11A。在该场合，在2个焊料部11A、11B中，Sn以外的成分的种类和含有率都会有很大的不同，在焊料部的境界位置就特别容易产生组织上的不连续，因而采用本发明，就能特别显著地发挥抑制龟裂的效果。
Sn系低温焊料部11B尤其可以由Sn-Pb共晶焊料来构成。Sn-Pb共晶焊料的回流温度低，焊料流动性也好，例如如图5所示，如果在部件侧开口部108h中预先形成Sn系高温焊料部11A′，另一方面，用Sn-Pb共晶焊料膏在基板侧开口部8h中通过印刷等预先填充形成连接用辅助焊料部11B′，则作为图6表示的回流后的焊料连接部11整体，就能大幅度降低Pb含有量多的Sn系低温焊料部的使用量，而且尽管主要采用了Sn系高温焊料，但仍能使回流温度保持很低。可是，非Sn系的共晶相在Sn-Pb共晶焊料中以比重大的Pb为主体，而且其形成量也比Sn系高温焊料多，因而在Sn系高温焊料部11A和Sn-Pb共晶焊料部11B之间就特别容易产生组织上的不连续，在两部分的境界就容易产生龟裂。因此，采用本发明就能更有效地发挥其效果。
为了确认本发明的效果，进行了以下实验。作为图1～图3说明了的方式的布线基板样品，制成了点阵状地排列的焊盘的总数为3500个，焊料连接部11的高度h为80μm，排列间隔为200μm，部件侧连接剖面直径D0和基板侧开口部8h的底面内径D各自在110μm～175u m的范围变化的样品。另外，在布线基板侧的焊盘10上涂敷Sn-Pb共晶焊料膏，而在由硅集成电路部件构成的半导体部件侧使用具有Sn-Ag-Cu三元共晶组成的无Pb焊料突起，在回流温度227℃下按倒装芯片进行了连接。此后，沿着点阵状的焊料连接部排列的中央的一列(60个)对连接状态的部件和基板在纵向进行切断·研磨，通过光学显微镜观察来确认各焊料连接部内部的龟裂发生状况，并把跨连接部全剖面的龟裂定为模式A，把连接部剖面直径的一半以下的龟裂定为模式B，把只在连接部剖面端部产生的龟裂定为模式C。并且，把A～C中的哪个模式的龟裂都未查出的样品判为优良(◎)，把未查出A和B模式的龟裂，只查出1个模式C的龟裂的样品判为良(○)，把模式C的龟裂为2～5个的样品判为可(△)，把查出了1个A和B模式的龟裂的样品判为不可(×)。图7表示以上结果。从该结果可知，D/D0为0.70～0.99时能获得良好的结果。还有，D/D0为1以上时，发现了短路的样品。

Claims (8)

1.一种带半导体部件的布线基板，具有：
布线基板，该布线基板具有：由电介质层形成第一主表面而交替积层由高分子材料构成的电介质层和导体层而成的布线积层部；由配置在由该布线积层部的所述电介质层形成的所述第一主表面上的多个金属端子焊盘构成的基板侧焊盘阵列；以及配置在所述布线积层部的所述第一主表面上，分立地形成了用于使所述基板侧焊盘阵列的所述金属端子焊盘分别露出的基板侧开口部的基板侧阻焊剂层；以及
在自身的第二主表面侧具有由与构成所述基板侧焊盘阵列的金属端子焊盘各自对应而排列的多个端子焊盘构成的部件侧端子阵列，靠该部件侧端子阵列通过分立的焊料连接部按倒装芯片连接在所述基板侧焊盘阵列上的半导体部件，
设所述基板侧开口部的底面内径为D，所述焊料连接部的半导体部件侧的连接剖面直径为D0，把D/D0调整至0.70～0.99而成。
2.根据权利要求1所述的带半导体部件的布线基板，其中，设所述基板侧开口部的底面内径为D，所述焊料连接部的半导体部件侧的连接剖面直径为D0，把D/D0调整至0.70～0.99而成。
3.根据权利要求1或2所述的带半导体部件的布线基板，其中，所述基板侧开口部彼此最接近的中心间距离为160μm～400μm。
4.根据权利要求1至3中任意一项所述的带半导体部件的布线基板，其中，所述焊料连接部包括由互不相同的组成的焊料形成的多个焊料部的组合。
5.根据权利要求4所述的带半导体部件的布线基板，其中，构成所述焊料连接部的所述多个焊料部具有与所述基板侧焊盘阵列相接的第一焊料部和与所述第一焊料部及所述部件侧端子阵列相接且比所述第一焊料部熔点高的第二焊料部。
6.根据权利要求1至3中任意一项所述的带半导体部件的布线基板，其中，所述焊料连接部的全部或一部分是由液相线温度为200℃及以上、不到232℃的Sn合金构成的Sn系高温焊料部。
7.根据权利要求6所述的带半导体部件的布线基板，其中，所述焊料连接部填充在所述基板侧开口部中，并且包括由比所述Sn系高温焊料部熔点低的Sn合金构成的Sn系低温焊料部和构成所述焊料连接部的除了该Sn系低温焊料部以外的部分的所述Sn系高温焊料部。
8.根据权利要求7所述的带半导体部件的布线基板，其中，所述Sn系低温焊料部由Sn-Pb共晶焊料构成。
CNB2005101162786A 2004-11-04 2005-11-04 带半导体部件的布线基板 Expired - Fee Related CN100501982C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004320888 2004-11-04
JP2004320888 2004-11-04

Publications (2)

Publication Number Publication Date
CN1790685A true CN1790685A (zh) 2006-06-21
CN100501982C CN100501982C (zh) 2009-06-17

Family

ID=36260869

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101162786A Expired - Fee Related CN100501982C (zh) 2004-11-04 2005-11-04 带半导体部件的布线基板

Country Status (2)

Country Link
US (1) US7488896B2 (zh)
CN (1) CN100501982C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290917B (zh) * 2007-04-17 2011-08-31 南亚电路板股份有限公司 焊接垫结构
CN103021967A (zh) * 2011-09-22 2013-04-03 英飞凌科技股份有限公司 具有集成的厚膜印制电路板的功率半导体模块

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
WO2005048311A2 (en) 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection
US8350384B2 (en) 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US20090166858A1 (en) * 2007-12-28 2009-07-02 Bchir Omar J Lga substrate and method of making same
DE102008035522A1 (de) * 2008-07-30 2010-02-04 Mühlbauer Ag Verfahren zur Herstellung einer Vorrichtung zur drahtlosen Kommunikation bzw. eines Prelaminats für eine solche Vorrichtung
US20140174811A1 (en) * 2012-12-21 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US6402013B2 (en) * 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
JP3840043B2 (ja) 2000-07-14 2006-11-01 京セラ株式会社 感光性ソルダーレジスト層およびそれを用いた配線基板ならびに電子部品モジュール
US7067916B2 (en) * 2001-06-20 2006-06-27 International Business Machines Corporation Extension of fatigue life for C4 solder ball to chip connection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290917B (zh) * 2007-04-17 2011-08-31 南亚电路板股份有限公司 焊接垫结构
CN103021967A (zh) * 2011-09-22 2013-04-03 英飞凌科技股份有限公司 具有集成的厚膜印制电路板的功率半导体模块
CN103021967B (zh) * 2011-09-22 2015-07-08 英飞凌科技股份有限公司 具有集成的厚膜印制电路板的功率半导体模块

Also Published As

Publication number Publication date
US7488896B2 (en) 2009-02-10
US20060091525A1 (en) 2006-05-04
CN100501982C (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
CN1790685A (zh) 带半导体部件的布线基板
US6025649A (en) Pb-In-Sn tall C-4 for fatigue enhancement
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US6176947B1 (en) Lead-free solders
US6010060A (en) Lead-free solder process
US6574859B2 (en) Interconnection process for module assembly and rework
US7145236B2 (en) Semiconductor device having solder bumps reliably reflow solderable
JPH04273453A (ja) 直接チップ取り付け方法
JPH098451A (ja) チップ実装回路カードを作製する方法
JPH071179A (ja) 無鉛すず−ビスマスはんだ合金
JP4070232B2 (ja) 配線基板及びその製造方法
JP3597810B2 (ja) はんだペーストおよび接続構造
KR101011199B1 (ko) 실장 구조체
US6570260B1 (en) Solder process and solder alloy therefor
JP3181283B2 (ja) はんだ接続された電子回路装置とはんだ接続方法並びに金メッキ接続端子用はんだ
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP2003305588A (ja) 接合材料
JP5576627B2 (ja) 半導体装置の製造方法
CN100424842C (zh) 布线基板的制造方法
KR100568496B1 (ko) 주석-인듐 합금층을 갖는 필름 회로 기판
JP5630060B2 (ja) はんだ接合方法、半導体装置及びその製造方法
Xiao et al. The effect of Cu stud structure and eutectic solder electroplating on intermetallic growth and reliability of flip-chip solder bump
US8390126B2 (en) Method and arrangement for reduced thermal stress between substrates
JP2002076605A (ja) 半導体モジュール及び半導体装置を接続した回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20161104