JP5576627B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5576627B2 JP5576627B2 JP2009179711A JP2009179711A JP5576627B2 JP 5576627 B2 JP5576627 B2 JP 5576627B2 JP 2009179711 A JP2009179711 A JP 2009179711A JP 2009179711 A JP2009179711 A JP 2009179711A JP 5576627 B2 JP5576627 B2 JP 5576627B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- semiconductor device
- solder electrode
- liquid phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
[第1の実施の形態に係る半導体装置の構造]
始めに、第1の実施の形態に係る半導体装置の概略の構造について説明する。図10は、第1の実施の形態に係る半導体装置を例示する断面図である。図10を参照するに、第1の実施の形態に係る半導体装置30は、半導体素子10と、回路基板20と、接合電極35と、アンダーフィル39とを有する。半導体装置30において、半導体素子10と回路基板20とは、接合電極35を介して電気的に接続されている。又、半導体装置30において、半導体素子10と回路基板20との間には、アンダーフィル39が充填されている。半導体装置30において、半導体素子10と回路基板20との接合ギャップG1は、例えば、10μm〜30μmとすることができる。以下、半導体装置30の構造について詳説する。
次に、第1の実施の形態に係る半導体装置の概略の製造方法について説明する。図12〜図20は、第1の実施の形態に係る半導体装置の製造工程を例示する図である。図12〜図20において、図10に示す半導体装置30と同一部分には同一符号を付し、その説明を省略する場合がある。
[第2の実施の形態に係る半導体装置の構造]
始めに、第2の実施の形態に係る半導体装置の概略の構造について説明する。図21は、第2の実施の形態に係る半導体装置を例示する断面図である。図21において、図10に示す半導体装置30と同一構造の部分には同一符号を付し、その説明を省略する場合がある。
次に、第2の実施の形態に係る半導体装置の概略の製造方法について説明する。図22〜図27は、第2の実施の形態に係る半導体装置の製造工程を例示する図である。図22〜図27において、図21に示す半導体装置40と同一部分には同一符号を付し、その説明を省略する場合がある。
(付記1)
突起電極が設けられた半導体素子と、固相液相共存領域を有する組成のはんだ電極が設けられた回路基板とを、前記突起電極と前記はんだ電極とが対向するように位置合わせする第1工程と、
前記はんだ電極を前記固相液相共存領域まで加熱し、所定時間保持する第2工程と、
前記第2工程の後、前記はんだ電極を液相領域まで加熱する第3工程と、を有する半導体装置の製造方法。
(付記2)
前記第3工程の後、前記はんだ電極を固相領域まで冷却して、前記突起電極と前記はんだ電極とが溶融接合した接合電極を形成する第4工程を有する付記1記載の半導体装置の製造方法。
(付記3)
前記第1工程よりも前に、前記突起電極の前記はんだ電極と対向する面上に、はんだを形成する第5工程を更に有する付記1又は2記載の半導体装置の製造方法。
(付記4)
前記接合電極は、前記突起電極を被覆する鼓状の形状に形成される付記1乃至3のいずれか一に記載の半導体装置の製造方法。
(付記5)
前記突起電極に形成された前記はんだの融点は、前記はんだ電極の融点よりも高く、
前記第3工程では、前記はんだ電極を、前記はんだの融点と前記はんだ電極の融点との間の温度まで加熱する付記3記載の半導体装置の製造方法。
(付記6)
前記はんだ電極の材料はSnを含む合金であり、前記はんだ電極の組成は共晶組成よりもSnの重量比率が高い組成である付記1乃至5の何れか一に記載の半導体装置の製造方法。
(付記7)
前記Snを含む合金は、Sn−Bi、Sn−In、Sn−Znの何れか1つである付記6記載の半導体装置の製造方法。
(付記8)
前記突起電極に形成された前記はんだの材料は、Sn及びAgを含む合金である付記3又は5記載の半導体装置の製造方法。
11 素子本体
12、22 絶縁膜
12x、22x 開口部
13、23 アンダーバンプメタル
14、24 電極
15 突起電極
16 フラックス
20 回路基板
21 基板本体
25a、25b、25c、41 はんだ電極
30、40 半導体装置
35、45 接合電極
39 アンダーフィル
G1、G2 接合ギャップ
H1 高さ
Claims (5)
- 突起電極が設けられた半導体素子と、固相液相共存領域を有する組成のはんだ電極が設けられた回路基板とを、前記突起電極と前記はんだ電極とが対向するように位置合わせする第1工程と、
前記はんだ電極を前記固相液相共存領域の第1の温度まで加熱し、セルフアライメントが行われるまで、前記第1の温度で保持する第2工程と、
前記第2工程の後、前記はんだ電極を前記第1の温度より高い液相領域の第2の温度まで加熱する第3工程と、を有する半導体装置の製造方法。 - 前記第1工程よりも前に、前記突起電極の前記はんだ電極と対向する面上に、はんだを形成する第5工程を更に有する請求項1記載の半導体装置の製造方法。
- 前記第3工程の後、前記はんだ電極を固相領域まで冷却して、前記突起電極と前記はんだ電極とが溶融接合した接合電極を形成する第4工程を有する請求項1又は2記載の半導体装置の製造方法。
- 前記接合電極は、前記突起電極を被覆する鼓状の形状に形成される請求項3記載の半導体装置の製造方法。
- 前記突起電極に形成された前記はんだの融点は、前記はんだ電極の融点よりも高く、
前記第3工程では、前記はんだ電極を、前記はんだの融点と前記はんだ電極の融点との間の温度まで加熱する請求項2記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009179711A JP5576627B2 (ja) | 2009-07-31 | 2009-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009179711A JP5576627B2 (ja) | 2009-07-31 | 2009-07-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035155A JP2011035155A (ja) | 2011-02-17 |
JP5576627B2 true JP5576627B2 (ja) | 2014-08-20 |
Family
ID=43763936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009179711A Expired - Fee Related JP5576627B2 (ja) | 2009-07-31 | 2009-07-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5576627B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5613100B2 (ja) * | 2011-04-21 | 2014-10-22 | パナソニック株式会社 | 半導体装置の製造方法 |
US8674496B2 (en) * | 2012-02-17 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for fine pitch PoP structure |
CN104364899B (zh) | 2012-06-22 | 2017-11-24 | 株式会社村田制作所 | 电子部件模块 |
JP6379650B2 (ja) * | 2014-05-12 | 2018-08-29 | 富士通株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183330A (ja) * | 1993-12-22 | 1995-07-21 | Oki Electric Ind Co Ltd | 半導体素子の配線基板への接続方法 |
JPH10335805A (ja) * | 1997-05-30 | 1998-12-18 | Murata Mfg Co Ltd | 電子部品の実装方法 |
JP2007221027A (ja) * | 2006-02-20 | 2007-08-30 | Seiko Epson Corp | 電子部品の実装方法 |
-
2009
- 2009-07-31 JP JP2009179711A patent/JP5576627B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011035155A (ja) | 2011-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100501982C (zh) | 带半导体部件的布线基板 | |
KR101332532B1 (ko) | 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법 | |
KR101140518B1 (ko) | 배선 기판 및 반도체 장치 | |
JP3905100B2 (ja) | 半導体装置とその製造方法 | |
JPH04273453A (ja) | 直接チップ取り付け方法 | |
KR100733556B1 (ko) | 범프 형성 방법 | |
JP2008109009A (ja) | 半導体装置の製造方法 | |
JP4200325B2 (ja) | 半田接合用ペーストおよび半田接合方法 | |
JP5576627B2 (ja) | 半導体装置の製造方法 | |
JP2001298051A (ja) | はんだ接続部 | |
JP2002270732A (ja) | アンダーフィル材付き電子部品 | |
JP2009283628A (ja) | 半導体素子実装方法 | |
JP2009009994A (ja) | 半導体装置およびその製造方法 | |
TWI334752B (en) | Manufacturing method of circuit device | |
JP2009277777A (ja) | はんだボール搭載方法及び電子部品実装用部材 | |
JP5943042B2 (ja) | 電子モジュール、電子モジュールの製造方法 | |
JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
JP4259445B2 (ja) | 半田ペーストおよび半田接合方法 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
JP2006152312A (ja) | 封止材料、はんだ付け用フラックス、はんだぺースト、電子部品装置、電子回路モジュール及び電子回路装置 | |
JP2007048987A (ja) | フリップチップ実装方法 | |
JP4259431B2 (ja) | 半田ペーストおよび半田接合方法 | |
JP5604995B2 (ja) | 半導体装置の製造方法 | |
JP2008071792A (ja) | 半導体装置の製造方法 | |
JP3812800B2 (ja) | 封止材料、はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール及び電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131023 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131030 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5576627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |