CN108417567A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN108417567A
CN108417567A CN201810126719.8A CN201810126719A CN108417567A CN 108417567 A CN108417567 A CN 108417567A CN 201810126719 A CN201810126719 A CN 201810126719A CN 108417567 A CN108417567 A CN 108417567A
Authority
CN
China
Prior art keywords
mentioned
electrode
connecting elements
conductive layer
wire rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810126719.8A
Other languages
English (en)
Other versions
CN108417567B (zh
Inventor
木村晃也
井口知洋
佐佐木阳光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN108417567A publication Critical patent/CN108417567A/zh
Application granted granted Critical
Publication of CN108417567B publication Critical patent/CN108417567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

提供生产率高并且可靠性高的半导体模块。实施方式的半导体模块具备第1基板、第1电路部件、第1连接构件及第1线材。上述第1基板具有绝缘性。上述第1电路部件具有第1导电层、第1开关元件及第1二极管。上述第1连接构件设置在上述第1开关元件的第1电极及上述第1二极管的第4电极上，具有导电性。上述第1线材将上述第1导电层及上述第1连接构件连接。

Description

半导体模块
技术领域
本发明的实施方式涉及半导体模块。
背景技术
如各种用途的变换器装置那样的半导体模块，小型化正在进展，期望提高装置内的布局的自由度。并且，在这样的半导体模块中，要求较高的生产率，并且要求更高的可靠性。
发明内容
本发明的实施方式，提供生产率高并且可靠性高的半导体模块。
根据本发明的实施方式，提供具备第1基板、第1电路部件、第1连接构件及第1线材的半导体模块。上述第1基板具有绝缘性。上述第1电路部件具有第1导电层、第1开关元件及第1二极管。上述第1导电层设置在上述第1基板上。上述第1开关元件设置在上述第1导电层上，具有第1元件部、设置在上述第1元件部的上表面的第1电极、及设置在上述第1元件部的下表面的第2电极及第3电极。上述第1二极管设置在上述第1导电层上，在与上述第1基板的上表面平行的第1方向上与上述第1开关元件分离，具有第2元件部、设置在上述第2元件部的上表面的第4电极及设置在上述第2元件部的下表面的第5电极。上述第1连接构件设置在上述第1电极及上述第4电极上，具有导电性。上述第1线材将上述第1导电层及上述第1连接构件连接。
附图说明
图1是表示第1实施方式的半导体模块的俯视图。
图2是表示第1实施方式的半导体模块的侧视图。
图3是表示第1实施方式的半导体模块的一部分的俯视图。
图4A及图4B是图3的A1－A2线及B1－B2线的剖视图。
图5A及图5B是图4A的一部分的放大图。
图6A及图6B是图4B的一部分的放大图。
图7是图3的一部分的放大剖视图。
图8是表示第1实施方式的半导体模块的制造方法的流程图。
图9是表示第2实施方式的半导体模块的一部分的俯视图。
图10A及图10B是表示第3实施方式的半导体模块的一部分的剖视图。
图11是表示第4实施方式的半导体模块的俯视图。
图12是表示第5实施方式的半导体模块的俯视图。
符号说明
1、100、200、300、400…半导体模块；10…散热板；15…基板；15a、19s1、20s1、50c1、t1、t2…上表面；19、19A1、19A2、19B1、19B2、19C1、19C2…开关元件；19ce、19ce1、19ce2、20ke、20ke1、20ke2…上表面电极；19e1、20e1、19e2、20e2…元件部；19ge、19ge1、19ge2…控制电极；19me、19me1、19me2、20ae、20ae1、20ae2…下表面电极；19s2、20s2、50b1…下表面；20、20A1、20A2、20B1、20B2、20C1、20C2…二极管；25、25a1、25a2、25b1、25b2、25c1、25c2…安装部件；25A～25E…安装基板；30a～30j、30a1～30i1…线材；38…正极端子；39…负极端子；40…输出端子；50、50a1、50a2…连接构件；60…壳体；60a…底面；60b…侧壁；60c1～60c4…支承部；70、70a～70f…焊料层；71…保护层；P、P1～P6、Pr1～Pr3…电路图案；R1、R2…区域；W1、W2、Wa、Wb、We、Wf…厚度。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。
另外，附图是示意性的或者概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等，未必与现实中的相同。此外，即使对相同的部分进行表示的情况下，也存在彼此的尺寸、比率根据附图而不同地进行表示的情况。
另外，在本申请说明书和各图中，对于和已出现的图中前面叙述过的要素同样的要素附以同一符号，详细的说明适当省略。
在本说明书中，所谓的“设置在”，除了包括直接接触而设置的情况以外，也包括中间插入别的要素而设置的情况。此外，所谓的“对置”，除了包括上或者下直接接触而设置的情况以外，还包括中间插入别的要素而设置的情况。
(第1实施方式)
图1是表示第1实施方式的半导体模块的俯视图。
图2是表示第1实施方式的半导体模块的侧视图。
图1及图2分别表示半导体模块1的俯视及侧视。
如图1所示，半导体模块1中设置有散热板10、安装基板25、连接构件50、正极端子38、负极端子39、输出端子40及壳体60。
以下，在本说明书中，为了便于说明，使用XYZ正交坐标系进行说明。将从散热板10朝向安装基板25的方向设为“Z方向”。将与Z方向正交的1个方向设为“X方向”。将与Z方向及X方向正交的方向设为“Y方向”。
散热板10例如包含铜(Cu)。散热板10具有例如矩形状，作为基体发挥功能。
安装基板25作为电路部件被设置在散热板10上。安装基板25例如隔着焊料层而接合在散热板10上。例如，多个安装基板25沿着矩形状的散热板10的长边而配置。
安装基板25通过在陶瓷等的绝缘性的基板15的上表面及下表面接合包含铜等的电路图案P(导电层)，并在基板15的上表面的电路图案P上配置开关元件19及二极管20而构成。例如，在半导体模块1是变换器装置的情况下，能够将开关元件19设为IGBT(Insulatedgate bipolar transistor)，将二极管20设为回流二极管。另外，如图1所示，X方向及Y方向相当于与基板15的上表面15a平行的方向。
在图1的例子中，在半导体模块1中设置有6个安装部件25a1、25a2、25b1、25b2、25c1、25c2。3个安装部件25a1、25b1、25c1配置在半导体模块1的区域R1内，构成安装基板25A。3个安装部件25a2、25b2、25c2配置在半导体模块1的区域R2内，构成安装基板25B。另外，区域R1及区域R2是在Y方向上彼此相邻的区域。
在区域R1内的安装部件25a1、25b1、25c1上分别设置有开关元件19A1、19B1、19C1。此外，在安装部件25a1、25b1、25c1上分别设置有二极管20A1、20B1、20C1。
开关元件19A1及二极管20A1配置在电路图案P1上，开关元件19B1及二极管20B1配置在电路图案P2上，开关元件19C1及二极管20C1配置在电路图案P3上。
开关元件19A1及二极管20A1、开关元件19B1及二极管20B1、开关元件19C1及二极管20C1，经由连接构件50(连接构件50a1)而并联地连接，形成变换器电路的正极侧。
在区域R2内的安装部件25a2、25b2、25c2上分别设置有开关元件19A2、19B2、19C2。此外，在安装部件25a2、25b2、25c2上分别设置有二极管20A2、20B2、20C2。
开关元件19A2及二极管20A2配置在电路图案P4上，开关元件19B2及二极管20B2配置在电路图案P5上，开关元件19C2及二极管20C2配置在电路图案P6上。
开关元件19A2及二极管20A2、开关元件19B2及二极管20B2、开关元件19C2及二极管20C2，经由连接构件50(连接构件50a2)而并联地连接，形成变换器电路的负极侧。
连接构件50包含导电性的材料。连接构件50包含例如铜(Cu)。连接构件50也可以包含铝(Al)、镍(Ni)。连接构件50具有例如矩形状，设置在安装基板25上。
在图1的例子中，在半导体模块1上设置有2个连接构件50a1、50a2。连接构件50a1位于安装基板25A上，连接构件50a2位于安装基板25B上。连接构件50a1及连接构件50a2分别位于半导体模块1的区域R1及区域R2内。
正极端子38及负极端子39例如通过金属板形成，或者通过对绝缘体的表面镀金属而形成。通过经由安装基板25从正极端子38对负极端子39流通电流，从而对安装基板25供给电力。
输出端子40例如通过金属板形成，或者通过对绝缘体的表面镀金属而形成。经由安装基板25对输出端子40的一端流通电流。输出端子40的另一端例如与线圈等的负载连接。
如图1及图2所示，壳体60例如通过树脂形成。壳体60具有框状的底面60a、在底面60a的周围设置的侧壁60b、及从侧壁60b的短边侧起在沿着长边的方向上向外侧突出的4个支承部60c1、60c2、60c3、60c4。
壳体60通过底面60a粘接固定在散热板10的周围。通过侧壁60b及散热板10形成开口，安装基板25及连接构件50位于壳体60的开口内。
在支承部60c1上，保持有正极端子38。在支承部60c2上，保持有负极端子39。在支承部60c3、60c4上保持有输出端子40。
图3是表示第1实施方式的半导体模块的一部分的俯视图。
图4A及图4B是图3的A1－A2线及B1－B2线的剖视图。
图5A及图5B是图4A的一部分的放大图。
图6A及图6B是图4B的一部分的放大图。
图7是图3的一部分的放大剖视图。
图3表示半导体模块1中的安装基板25及连接构件50的XY平面。图4A及图4B、图5A及图5B以及图6A及图6B表示半导体模块1中的安装基板25及连接构件50的XZ截面。图7表示线材30c与连接构件50a连接的方式的XZ截面。
如图3所示，在安装部件25a1、25b1、25c1中，在电路图案P1、P2、P3上，分别安装有开关元件19A1、19B1、19C1、及二极管20A1、20B1、20C1。
连接构件50a1设置在开关元件19A1、19B1、19C1及二极管20A1、20B1、20C1上。例如，连接构件50a1覆盖开关元件19A1、19B1、19C1的上表面电极及二极管20A1、20B1、20C1的上表面电极。
在安装部件25a2、25b2、25c2中，在电路图案P4、P5、P6上，分别安装有开关元件19A2、19B2、19C2及二极管20A2、20B2、20C2。
连接构件50a2设置在开关元件19A2、19B2、19C2及二极管20A2、20B2、20C2上。例如，连接构件50a2覆盖开关元件19A2、19B2、19C2的上表面电极及二极管20A2、20B2、20C2的上表面电极。
以下，对安装部件25a1进行说明。
如图4A所示，安装部件25a1的开关元件19A1具有元件部19e1、上表面电极19ce1、下表面电极19me1及控制电极19ge1。元件部19e1具有上表面19s1及下表面19s2。元件部19e1具有例如矩形状。
上表面电极19ce1设置在元件部19e1的上表面19s1上。上表面电极19ce1与连接构件50a1的下表面50b1对置，与连接构件50a1电连接。上表面电极19ce1例如是集电极电极。
下表面电极19me1设置在元件部19e1的下表面19s2上。下表面电极19me1与电路图案P1的上表面t1对置，与电路图案P1电连接。下表面电极19me1例如是发射极电极。
控制电极19ge1设置在元件部19e1的下表面19s2上。控制电极19ge1与电路图案P1的上表面t1对置，与电路图案P1电连接。控制电极19ge1例如是栅极电极。
如图5A所示，连接构件50a1例如隔着焊料层70a接合在上表面电极19ce1上。此外，下表面电极19me1及控制电极19ge1例如隔着焊料层70b接合在电路图案P1上。
焊料层70a、70b，例如是使用以锡为主成分的无铅焊料(无铅焊锡)而形成的层。焊料层70a形成在上表面电极19ce1的上表面，焊料层70b形成在下表面电极19me1的下表面及控制电极19ge1的下表面。由此，上表面电极19ce1与连接构件50a1电连接，下表面电极19me1及控制电极19ge1与基板15上的电路图案P1电连接。此外，保护层71以覆盖下表面电极19me1的两端及控制电极19ge1的两端的方式形成为L字状。
如图4A所示，安装部件25a1的二极管20A1具有元件部20e1、上表面电极20ke1及下表面电极20ae1。元件部20e1具有上表面20s1及下表面20s2。元件部20e1具有例如矩形状。
上表面电极20ke1设置在元件部20e1的上表面20s1上。上表面电极20ke1与连接构件50a1的下表面50b1对置，与连接构件50a1电连接。上表面电极20ke1例如是阴极电极。
下表面电极20ae1设置在元件部20e1的下表面20s2上。下表面电极20ae1与电路图案P1的上表面t1对置，与电路图案P1电连接。下表面电极20ae1例如是阳极电极。
如图5B所示，连接构件50a1例如隔着焊料层70c接合在上表面电极20ke1上。此外，下表面电极20ae1例如隔着焊料层70d接合在电路图案P1上。
焊料层70c、70d例如是使用以锡为主成分的无铅焊料而形成的层。焊料层70c形成在上表面电极20ke1的上表面，焊料层70d形成在下表面电极20ae1的下表面。由此，上表面电极20ke1与连接构件50a1电连接，下表面电极20ae1与基板15上的电路图案P1电连接。此外，保护层71以覆盖下表面电极20ae1的两端的方式形成为L字状。
如前所述，对安装部件25a1的构成要素间的接合及安装部件25a1与连接构件50a1的接合进行了说明，但关于安装部件25c1的构成要素间的接合及安装部件25c1与连接构件50a1的接合也是同样的。
此外，关于安装部件25a2的构成要素间的接合及安装部件25a2与连接构件50a2的接合，同安装部件25a1的构成要素间的接合及安装部件25a1与连接构件50a1的接合是同样的。关于安装部件25c2的构成要素间的接合及安装部件25c2与连接构件50a2的接合也是同样的。
以下，对安装部件25b1进行说明。
如图4B所示，安装部件25b1的开关元件19B1具有元件部19e2、上表面电极19ce2、下表面电极19me2及控制电极19ge2。元件部19e2具有上表面19s3及下表面19s4。元件部19e2具有例如矩形状。
上表面电极19ce2设置在元件部19e2的上表面19s3上。上表面电极19ce2与连接构件50a1的下表面50b1对置，与连接构件50a1电连接。上表面电极19ce2例如是集电极电极。
下表面电极19me2设置在元件部19e2的下表面19s4上。下表面电极19me2与电路图案P2的上表面t2对置，与电路图案P2电连接。下表面电极19me2例如是发射极电极。
控制电极19ge2设置在元件部19e2的下表面19s4上。控制电极19ge2与电路图案P2的上表面t2对置，与电路图案P2电连接。控制电极19ge2例如是栅极电极。
如图6A所示，连接构件50a1例如隔着焊料层70a接合在上表面电极19ce2上。此外，下表面电极19me2及控制电极19ge2例如隔着焊料层70b接合在电路图案P2上。焊料层70a形成在上表面电极19ce2的上表面，焊料层70b形成在下表面电极19me2的下表面及控制电极19ge2的下表面。由此，上表面电极19ce2与连接构件50a1电连接，下表面电极19me2及控制电极19ge2与基板15上的电路图案P2电连接。此外，保护层71以覆盖下表面电极19me2的两端及控制电极19ge2的两端的方式形成为L字状。
如图4B所示，安装部件25b1的二极管20B1具有元件部20e2、上表面电极20ke2及下表面电极20ae2。元件部20e2具有上表面20s3及下表面20s4。元件部20e2具有例如矩形状。
上表面电极20ke2设置在元件部20e2的上表面20s3上。上表面电极20ke2与连接构件50a1的下表面50b1对置，与连接构件50a1电连接。上表面电极20ke2例如是阴极电极。
下表面电极20ae2设置在元件部20e2的下表面20s4上。下表面电极20ae2与电路图案P2的上表面t2对置，与电路图案P2电连接。下表面电极20ae2例如是阳极电极。
如图6B所示，连接构件50a1例如隔着焊料层70c接合在上表面电极20ke2上。此外，下表面电极20ae2例如隔着焊料层70d接合在电路图案P2上。焊料层70c形成在上表面电极20ke2的上表面，焊料层70d形成在下表面电极20ae2的下表面。由此，上表面电极20ke2与连接构件50a1电连接，下表面电极20ae2与基板15上的电路图案P2电连接。此外，保护层71以覆盖下表面电极20ae2的两端的方式形成为L字状。
如前所述，对安装部件25b1的构成要素间的接合及安装部件25b1与连接构件50a1的接合进行了说明，但关于安装部件25b2的构成要素间的接合及安装部件25b2与连接构件50a2的接合也是同样的。
以下，对安装部件25a1、25a2、25b1、25b2、25c1、25c2与正极端子38、负极端子39、输出端子40的连接进行说明。
如图3所示，半导体模块1上设置有线材30a～30f。线材30a～30f以金属等的导体形成，例如是连接配线用的接合线。线材30a～30f分别用任意根数的接合线构成。
在基板15上设置有电路图案Pr1、Pr2。电路图案Pr1包括安装部件25a1、25b1、25c1中的电路图案P1、P2、P3。电路图案Pr2包括安装部件25a2、25b2、25c2中的电路图案P4、P5、P6。
通过线材30a，正极端子38与电路图案Pr2连接。
通过线材30b、30d，电路图案Pr1与电路图案Pr2连接。
通过线材30c，连接构件50a1与电路图案Pr1连接。
通过线材30e，连接构件50a2与电路图案Pr2连接。
通过线材30f，负极端子39与电路图案Pr2连接。
如图3及图7所示，线材30c的一端与连接构件50a1的上表面(50c1)连接，线材30c的另一端与电路图案Pr1(P2、P3)连接。此外，如图3所示，线材30e的一端与连接构件50a2的上表面连接，线材30e的另一端与电路图案Pr2(P4、P5)连接。
另外，线材30c与连接构件50a1及电路图案Pr1的连接点是任意的，线材30e与连接构件50a2及电路图案Pr2的连接点是任意的。
通过线材30a～30f的连接，电流在半导体模块1内流通。即，电流经由线材30a从正极端子38起在电路图案Pr2中流通，并经由线材30b从电路图案Pr2向电路图案Pr1流通。之后，电流经由线材30c从电路图案Pr1向连接构件50a1流通。
连接构件50a1与安装部件25a1的开关元件19A1的上表面电极19ce1、安装部件25b1的开关元件19B1的上表面电极19ce2及安装部件25c1的开关元件19C1的上表面电极19ce3电连接。因此，电流从连接构件50a1向上表面电极19ce1～19ce3流通。之后，电流向开关元件19A1的下表面电极19me1、开关元件19B1的下表面电极19me2及开关元件19C1的下表面电极19me3流通。
在此，电流从上表面电极19ce1～19ce3分别朝向下表面电极19me1～19me3流通。另一方面，在二极管20A1、20B1、20C1是回流二极管的情况下，例如使开关元件19A1、19B1、19C1断开时，二极管20A1、20B1、20C1中流通电流。即，从安装部件25a1的二极管20A1的下表面电极20ae1向上表面电极20ke1流通电流。此外，从安装部件25b1的二极管20B1的下表面电极20ae2向上表面电极20ke2流通电流，从安装部件25c1的二极管20C1的下表面电极20ae3向上表面电极20ke3流通电流。
下表面电极19me1～19me3分别与电路图案P1～P3电连接。因此，电流经由线材30d从电路图案Pr1向电路图案Pr2流通。之后，电流经由线材30e从电路图案Pr2向连接构件50a2流通。
连接构件50a2与安装部件25a2的开关元件19A2的上表面电极19ce4、安装部件25b2的开关元件19B2的上表面电极19ce5及安装部件25c2的开关元件19C2的上表面电极19ce6电连接。因此，电流从连接构件50a2向上表面电极19ce4～19ce6流通。之后，电流向开关元件19A2的下表面电极19me4、开关元件19B2的下表面电极19me5及开关元件19C2的下表面电极19me6流通。
在此，电流从上表面电极19ce4～19ce6分别朝向下表面电极19me4～19me6流通。另一方面，在二极管20A2、20B2、20C2是回流二极管的情况下，例如，在使开关元件19A2、19B2、19C2断开时，二极管20A2、20B2、20C2中流通电流。即，从安装部件25a2的二极管20A2的下表面电极20ae4向上表面电极20ke4流通电流。此外，从安装部件25b2的二极管20B2的下表面电极20ae5向上表面电极20ke5流通电流，从安装部件25c2的二极管20C2的下表面电极20ae6向上表面电极20ke6流通电流。
下表面电极19me4～19me6分别与电路图案P4～P6电连接。因此，电流经由线材30f从电路图案Pr2向负极端子39流通。
这样，从正极端子38向负极端子39流通电流，从而对安装部件25a1、25a2、25b1、25b2、25c1、25c2供给电力。
如图3所示，半导体模块1中还设置有线材30g、30h。线材30g、30h以金属等的导体形成，例如是连接配线用的接合线。
通过线材30g、30h，一对输出端子40与电路图案Pr1连接。由此，从电路图案Pr1向输出端子40流通电流。
以下，对半导体模块1的制造方法进行说明。
图8是表示实施方式的半导体模块的制造方法的流程图。
如图8所示，在半导体模块1的组装时，在绝缘性的基板15的上表面及下表面形成电路图案P(S110)。
接下来，在形成在基板15的上表面15a的电路图案P上，配置开关元件19的下表面电极19me及控制电极19ge、和二极管20的下表面电极20ae(S120)。例如，下表面电极19me及控制电极19ge和下表面电极20ae，隔着焊料层70接合在电路图案P上。例如，下表面电极19me是发射极电极，控制电极19ge是栅极电极。例如，下表面电极20ae是阳极电极。
接下来，使连接构件50位于开关元件19的上表面电极19ce上及二极管20的上表面电极20ke上(S130)。例如，连接构件50隔着焊料层70接合在上表面电极19ce上及上表面电极20ke上。例如，矩形状的连接构件50位于安装基板25上，覆盖上表面电极19ce及上表面电极20ke。例如，上表面电极19ce是集电极电极，上表面电极20ke是阴极电极。
接下来，使上表面设置有连接构件50的安装基板25位于散热板10上(S140)。安装基板25隔着焊料层接合在散热板10上。另外，如S120、S130及S140那样，每当配置各个要素进行钎焊，但可以在将全部要素配置后1次进行钎焊。接下来，将壳体60及散热板10粘接固定。
接下来，通过线材30将各要素连接(S150)。电路图案P与连接构件50、电路图案P与正极端子38、电路图案P与负极端子39、及电路图案P与输出端子40经由线材30而电连接。之后，在壳体60内填充未图示的绝缘性的树脂，并且通过未图示的盖将壳体60的开口封堵。
这样，制造出半导体模块1。
以下，对本实施方式的效果进行说明。
在变换器装置等的半导体模块中，通过以铝等形成的线材，将绝缘基板上的电路图案与以硅等形成的芯片内的电极连接。例如，在开关元件中，发射极电极及栅极电极设置在元件部的上表面，在二极管中，阳极电极设置在元件部的上表面，这些电极通过线材而与绝缘基板上的电路图案连接。在这样的半导体模块的构造中，随着芯片的电流容量的增加，将要素间连接的线材的根数增加。由此，半导体模块的生产率低下。
此外，在线材及芯片间的连接中，由于铝的线膨胀系数(例如，23.6×10－6/℃)与硅的线膨胀系数(例如，3.5×10－6/℃)的差，在线材内容易产生应力(也称为热应力。)。这是由于，在线材及芯片的接合所用的加热时，以线膨胀系数相对较大的材料形成的线材，与以线膨胀系数相对较小的材料形成的芯片相比较，更大幅地延伸，所以在线材内产生应力。例如，在与绝缘基板的上表面平行的方向上在线材内产生应力。在线材内产生应力时，线材翘曲并产生裂缝、或者线材容易从芯片剥离。因此，在线材的根数增加时，产生裂缝或者从芯片剥离的线材的根数也会增加。由此，半导体模块的可靠性低下。
此外，线材的根数增加的另一方面，在半导体模块的构造上，线材的配置等的装置内的布局容易受到限制。
在本实施方式的半导体模块1中，各开关元件19的下表面电极19me及控制电极19ge通过焊料层70而与基板15上的电路图案P连接，各开关元件的上表面电极19ce通过焊料层70而与连接构件50连接。此外，各二极管20的下表面电极20ae通过焊料层70而与基板15上的电路图案P连接，各二极管20的上表面电极20ke通过焊料层70而与连接构件50连接。并且，连接构件50通过线材30而与电路图案P连接。
通过这样的半导体模块1的构造，能够减少用于将要素间连接的线材的根数。即，与开关元件的发射极电极及栅极电极、二极管的阳极电极通过线材而与绝缘基板上的电路图案连接的构造相比较，在本实施方式的半导体模块1的构造中，能够减少在这些电极与基板15上的电路图案P的连接中所使用的线材。由此，能够减少线材的根数，并谋求半导体模块1的生产率的提高。
此外，由线材及芯片间的连接部分的热应力的产生所引起的线材的裂缝、剥离得以抑制，所以能够提高半导体模块1的可靠性。并且，通过减少线材的根数，在设置有线材的空间中产生空闲，所以装置内的布局的自由度提高。
根据本实施方式，提供生产率高并且可靠性高的半导体模块。
(第2实施方式)
图9是表示第2实施方式的半导体模块的一部分的俯视图。
图9表示半导体模块100中安装基板25及连接构件50的XY平面，图9所示的区域相当于图3所示的区域。
本实施方式与第1实施方式间，线材30i、30j不同。除了线材30i、30j以外的构成，与第1实施方式相同，所以其他的构成的详细的说明省略。
如图9所示，通过线材30c、30i，连接构件50a1与电路图案Pr1连接，通过线材30e、30j，连接构件50a2与电路图案Pr2连接。电流经由线材30c、30i从电路图案Pr1向连接构件50a1流通，并经由线材30e、30j从电路图案Pr2向连接构件50a2流通。
在图9所示的例子中，线材30c的一端与连接构件50a1的上表面(50c1)连接，线材30c的另一端与电路图案Pr1(P2、P3)连接。线材30i的一端与连接构件50a1的上表面(50c1)连接，线材30i的另一端与电路图案Pr1(P1、P2)连接。此外，线材30e的一端与连接构件50a2的上表面连接，线材30e的另一端与电路图案Pr2(P4、P5)连接。线材30j的一端与连接构件50a2的上表面连接，线材30j的另一端与电路图案Pr2(P5、P6)连接。
通过在半导体模块100中设置线材30c、30i，与设置有线材30c的情况相比较，电流容易从电路图案Pr1向连接构件50a1流通。此外，通过在半导体模块100中设置线材30e、30j，与设置有线材30e的情况相比较，电流容易从电路图案Pr2向连接构件50a2流通。
本实施方式的上述以外的效果，与前述的第1实施方式是同样的。
(第3实施方式)
图10A及图10B是表示第3实施方式的半导体模块的一部分的剖视图。
图10A及图10B分别表示半导体模块200中的开关元件19A1及二极管20A1，图10A及图10B所示的区域分别相当于图5A及图5B所示的区域。
本实施方式与第1实施方式间，焊料层70e、70f不同。除了焊料层70e、70f以外的构成，与第1实施方式相同，所以其他的构成的详细的说明省略。
如图10A及图10B所示，开关元件19A1的元件部19e1的Z方向的厚度W1，比二极管20A1的元件部20e1的Z方向的厚度W2大。在此情况下，与焊料层70a的厚度Wa及焊料层70b的厚度Wb相比，增大焊料层70e的厚度We及焊料层70f的厚度Wf。由此，即使开关元件19A1的厚度与二极管20A1的厚度不同，也能够在连接构件50a1及电路图案P1间形成开关元件19A1及二极管20A1。
另外，在厚度W2比厚度W1大的情况下，与焊料层70e的厚度We及焊料层70f的厚度Wf相比，增大焊料层70a的厚度Wa及焊料层70b的厚度Wb。
即，存在根据开关元件19A1的构成要素(元件部19e1，上表面电极19ce1、下表面电极19me1、控制电极19ge1)的厚度与二极管20A1的构成要素(元件部20e1、上表面电极20ke1、下表面电极20ae1)的厚度，开关元件19A1的厚度与二极管20A1的厚度不同的情况。即使在这样的情况下，通过调整焊料层70a、70b、70e、70f的厚度，也能够在连接构件50a1及电路图案P1间形成开关元件19A1及二极管20A1。
本实施方式的上述以外的效果，与前述的第1实施方式是同样的。
(第4实施方式)
图11是表示第4实施方式的半导体模块的俯视图。
图11表示半导体模块300中的安装基板25及连接构件50的XY平面，图11所示的区域相当于图3所示的区域。
如图11所示，2个安装部件25a1、25b1构成安装基板25C，2个安装部件25a2、25b2构成安装基板25D。
在安装部件25a1中，在电路图案P1上安装有开关元件19A1及二极管20A1，在安装部件25b1中，在电路图案P2上，安装有开关元件19B1及二极管20B1。连接构件50a1被设置在开关元件19A1、19B1及二极管20A1、20B1上。
在安装部件25a2中，在电路图案P4上，安装有开关元件19A2及二极管20A2，在安装部件25b2中，在电路图案P5上，安装有开关元件19B2及二极管20B2。连接构件50a2被设置在开关元件19A2、19B2及二极管20A2、20B2上。
半导体模块300中设置有线材30a～30f。在基板15上，设置有电路图案Pr1、Pr2。电路图案Pr1包括安装部件25a1、25b1中的电路图案P1、P2。电路图案Pr2包括安装部件25a2、25b2中的电路图案P4、P5。
通过线材30a，正极端子38与电路图案Pr2连接。
通过线材30b、30d，电路图案Pr1与电路图案Pr2连接。
通过线材30c，连接构件50a1与电路图案Pr1连接。
通过线材30e，连接构件50a2与电路图案Pr2连接。
通过线材30f，负极端子39与电路图案Pr2连接。
通过线材30a～30f的连接，电流在半导体模块300内流通。
本实施方式中的效果，与前述的第1实施方式是同样的。
(第5实施方式)
图12是表示第5实施方式的半导体模块的俯视图。
图12表示半导体模块400中的安装基板25及连接构件50的XY平面，图12所示的区域相当于图3所示的区域。
如图12所示，2个安装部件25a1、25b1构成安装基板25C，2个安装部件25a2、25b2构成安装基板25D，2个安装部件25a3、25b3构成安装基板25E。
在安装部件25a1中，在电路图案P1上，安装有开关元件19A1及二极管20A1，在安装部件25b1中，在电路图案P2上，安装有开关元件19B1及二极管20B1。连接构件50a1设置开关元件19A1、19B1及二极管20A1、20B1上。
在安装部件25a2中，在电路图案P3上，安装有开关元件19A2及二极管20A2，在安装部件25b2中，在电路图案P4上，安装有开关元件19B2及二极管20B2。连接构件50a2设置在开关元件19A2、19B2及二极管20A2、20B2上。
在安装部件25a3中，在电路图案P5上，安装有开关元件19A3及二极管20A3，在安装部件25b3中，在电路图案P6上，安装有开关元件19B3及二极管20B3。连接构件50a3设置在开关元件19A3、19B3及二极管20A3、20B3上。
在半导体模块400中设置有线材30a1～30i1。在基板15上，设置有电路图案Pr1、Pr2、Pr3。电路图案Pr1包括安装部件25a1、25b1中的电路图案P1、P2。电路图案Pr2包括安装部件25a2、25b2中的电路图案P3、P4。电路图案Pr3包括安装部件25a3、25b3中的电路图案P5、P6。
通过线材30a1，正极端子38与电路图案Pr3连接。
通过线材30b1、30g1，电路图案Pr2与电路图案Pr3连接。
通过线材30c1、30e1，电路图案Pr1与电路图案Pr2连接。
通过线材30d1，连接构件50a1与电路图案Pr1连接。
通过线材30f1，连接构件50a2与电路图案Pr2连接。
通过线材30h1，连接构件50a3与电路图案Pr3连接。
通过线材30i1，负极端子39与电路图案Pr3连接。
通过线材30a1～30i1的连接，电流在半导体模块400内流通。
本实施方式中的效果，与前述的第1实施方式是同样的。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，意图不在于限定发明的范围。这些新的实施方式，能够以其他的各种各样的方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形，包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明及其等同的范围中。

Claims (8)

1.一种半导体模块，具备：
绝缘性的第1基板；
第1电路部件，具有：
第1导电层，设置在上述第1基板上；
第1开关元件，设置在上述第1导电层上，具有第1元件部、设置在上述第1元件部的上表面的第1电极、设置在上述第1元件部的下表面的第2电极及第3电极；及
第1二极管，设置在上述第1导电层上，在与上述第1基板的上表面平行的第1方向上与上述第1开关元件分离，具有第2元件部、设置在上述第2元件部的上表面的第4电极及设置在上述第2元件部的下表面的第5电极；
导电性的第1连接构件，设置在上述第1电极及上述第4电极上；以及
第1线材，将上述第1导电层及上述第1连接构件连接。
2.如权利要求1所述的半导体模块，其中，还具备：
多个第1焊料层，设置在上述第1电极及上述第4电极与上述第1连接构件之间，以及上述第2电极、第3电极及上述第5电极与上述第1导电层之间。
3.如权利要求2所述的半导体模块，其中，
设置在上述第1电极与上述第1连接构件之间的上述第1焊料层的厚度，与设置在上述第4电极与上述第1连接构件之间的上述第1焊料层的厚度不同，
设置在上述第2电极及上述第3电极与上述第1导电层之间的上述第1焊料层的厚度，与设置在上述第5电极与上述第1导电层之间的上述第1焊料层的厚度不同。
4.如权利要求1～3中任一项所述的半导体模块，其中，还具备：
第2电路部件，在与上述第1基板的上表面平行的方向而且与上述第1方向交叉的第2方向上与上述第1电路部件分离，
该第2电路部件具有：
绝缘性的第2基板；
第2导电层，设置在上述第2基板上；
第2开关元件，设置在上述第2导电层上，具有第3元件部、设置在上述第3元件部的上表面的第6电极及设置在上述第3元件部的下表面的第7电极及第8电极；以及
第2二极管，设置在上述第2导电层上，在上述第1方向与上述第2开关元件分离，具有第4元件部、设置在上述第4元件部的上表面的第9电极及设置在上述第4元件部的下表面的第10电极；
导电性的第2连接构件，设置在上述第6电极及上述第9电极上；以及
第2线材，将上述第2导电层及上述第2连接构件连接。
5.如权利要求4所述的半导体模块，其中，还具备：
多个第2焊料层，设置在上述第6电极及上述第9电极与上述第2连接构件之间，以及上述第7电极、第8电极及上述第10电极与上述第2导电层之间。
6.如权利要求4所述的半导体模块，其中，还具备：
第3线材，将上述第1导电层及上述第2导电层连接。
7.如权利要求1～3中任一项所述的半导体模块，其中，还具备：
第4线材，在与上述第1方向交叉的第2方向上与上述第1线材分离，将上述第1导电层及上述第1连接构件连接。
8.一种半导体模块，具备：
多个第1电路部件，分别具有第1导电层、设置在上述第1导电层上的第1开关元件及第1二极管；
多个第2电路部件，分别具有第2导电层、设置在上述第2导电层上的第2开关元件及第2二极管；
导电性的第1连接构件，设置在上述多个第1电路部件上；
导电性的第2连接构件，设置在上述多个第2电路部件上；
多个端子，设置在配置有上述多个第1电路部件及上述多个第2电路部件的区域的一端；以及
多个线材，将上述第1导电层及第2导电层的一方和上述多个端子、上述第1导电层和上述第2导电层、上述第1导电层和上述第1连接构件及上述第2导电层和上述第2连接构件分别连接，
上述多个第1开关元件分别具有与上述第1连接构件连接的第1电极、及与各第1导电层连接的多个第2电极，
上述多个第1二极管分别具有与上述第1连接构件连接的第3电极、及与各第1导电层连接的第4电极，
上述多个第2开关元件分别具有与上述第2连接构件连接的第5电极、及与各第2导电层连接的多个第6电极，
上述多个第2二极管分别具有与上述第2连接构件连接的第7电极、及与各第2导电层连接的第8电极，
上述第1连接构件、上述第2连接构件、上述多个第1导电层及上述多个第2导电层，经由焊料层与上述电极连接。
CN201810126719.8A 2017-02-09 2018-02-08 半导体模块 Active CN108417567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017021893A JP6470328B2 (ja) 2017-02-09 2017-02-09 半導体モジュール
JP2017-021893 2017-02-09

Publications (2)

Publication Number Publication Date
CN108417567A true CN108417567A (zh) 2018-08-17
CN108417567B CN108417567B (zh) 2022-03-22

Family

ID=61188617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810126719.8A Active CN108417567B (zh) 2017-02-09 2018-02-08 半导体模块

Country Status (4)

Country Link
US (1) US10199365B2 (zh)
EP (1) EP3361506B1 (zh)
JP (1) JP6470328B2 (zh)
CN (1) CN108417567B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7088132B2 (ja) * 2019-07-10 2022-06-21 株式会社デンソー 半導体装置及び電子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675765A (zh) * 2002-07-15 2005-09-28 国际整流器公司 高功率mcm封装
CN102623428A (zh) * 2011-07-04 2012-08-01 三菱电机株式会社 半导体模块
CN104051445A (zh) * 2013-03-15 2014-09-17 株式会社东芝 半导体模块及其制造方法
WO2015190559A1 (ja) * 2014-06-13 2015-12-17 ローム株式会社 パワーモジュールおよびその製造方法
CN105374810A (zh) * 2015-11-23 2016-03-02 扬州国扬电子有限公司 一种功率模块
CN105723619A (zh) * 2013-11-20 2016-06-29 罗姆股份有限公司 开关器件及电子电路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4009056B2 (ja) * 2000-05-25 2007-11-14 三菱電機株式会社 パワーモジュール
JP4085563B2 (ja) 2000-08-24 2008-05-14 富士電機ホールディングス株式会社 パワー半導体モジュールの製造方法
JP2005116702A (ja) 2003-10-06 2005-04-28 Fuji Electric Holdings Co Ltd パワー半導体モジュール
JP4378239B2 (ja) * 2004-07-29 2009-12-02 株式会社日立製作所 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP4250191B2 (ja) * 2007-11-05 2009-04-08 株式会社ルネサステクノロジ Ｄｃ／ｄｃコンバータ用半導体装置
JP4902560B2 (ja) 2008-01-28 2012-03-21 株式会社日立製作所 パワー半導体モジュール
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
WO2011083737A1 (ja) * 2010-01-05 2011-07-14 富士電機システムズ株式会社 半導体装置用ユニットおよび半導体装置
JPWO2012039115A1 (ja) * 2010-09-24 2014-02-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US8637981B2 (en) 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
JP5692377B2 (ja) 2011-06-16 2015-04-01 富士電機株式会社 半導体ユニットおよび半導体装置
JP5664475B2 (ja) 2011-06-22 2015-02-04 株式会社デンソー 半導体装置
JP2012074730A (ja) 2011-12-07 2012-04-12 Mitsubishi Electric Corp 電力用半導体モジュール
WO2014115561A1 (ja) * 2013-01-25 2014-07-31 富士電機株式会社 半導体装置
JP6303623B2 (ja) * 2014-03-07 2018-04-04 富士電機株式会社 半導体装置、半導体装置の製造方法、位置決め治具
KR20150108685A (ko) * 2014-03-18 2015-09-30 삼성전기주식회사 반도체모듈 패키지 및 그 제조 방법
JP2016099127A (ja) 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット
JP6446280B2 (ja) * 2015-01-28 2018-12-26 日立オートモティブシステムズ株式会社 電子装置
WO2016136457A1 (ja) * 2015-02-25 2016-09-01 三菱電機株式会社 パワーモジュール
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
CN107851639B (zh) * 2015-10-28 2020-08-25 三菱电机株式会社 电力用半导体装置
US10217690B2 (en) * 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
US10483237B2 (en) * 2016-11-11 2019-11-19 Semiconductor Components Industries, Llc Vertically stacked multichip modules

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675765A (zh) * 2002-07-15 2005-09-28 国际整流器公司 高功率mcm封装
CN102623428A (zh) * 2011-07-04 2012-08-01 三菱电机株式会社 半导体模块
CN104051445A (zh) * 2013-03-15 2014-09-17 株式会社东芝 半导体模块及其制造方法
CN105723619A (zh) * 2013-11-20 2016-06-29 罗姆股份有限公司 开关器件及电子电路
WO2015190559A1 (ja) * 2014-06-13 2015-12-17 ローム株式会社 パワーモジュールおよびその製造方法
CN105374810A (zh) * 2015-11-23 2016-03-02 扬州国扬电子有限公司 一种功率模块

Also Published As

Publication number Publication date
EP3361506B1 (en) 2020-06-17
EP3361506A1 (en) 2018-08-15
US20180226389A1 (en) 2018-08-09
JP2018129414A (ja) 2018-08-16
JP6470328B2 (ja) 2019-02-13
US10199365B2 (en) 2019-02-05
CN108417567B (zh) 2022-03-22

Similar Documents

Publication Publication Date Title
CN103021967B (zh) 具有集成的厚膜印制电路板的功率半导体模块
CN104584213B (zh) 半导体装置
KR20080087161A (ko) 오픈 프레임 패키지를 가지는 하이 파워 모듈
JP2014179547A (ja) 半導体モジュール及びその製造方法
US9203009B2 (en) Electrode module for LED lamp
US9171743B2 (en) Electrical connectivity for circuit applications
JP2015225918A (ja) 半導体モジュールおよび半導体スイッチ
CN105532079B (zh) 电路板组件、用于冷却风扇模块的控制装置和方法
CN106449608A (zh) 半导体模块
JP2011505077A (ja) ジャンクションボックス
CN103201863B (zh) 用于发光器件的岛状载体
CN108417567A (zh) 半导体模块
ES2943137T3 (es) Circuito de alta corriente
US9390944B2 (en) Electrical connectivity for circuit applications
CN104867903B (zh) 电子模块
JP6875588B1 (ja) 半導体装置
CN208581397U (zh) 电路板和充电桩
CN108566743A (zh) 电路板和制造其的方法、充电桩
JP6603098B2 (ja) 回路基板および電子装置
CN220796714U (zh) 一种低热阻功率模块
AU2020393921B2 (en) Semiconductor device, printed circuit board (PCB), and method of interfacing control pin (gate pin) of a power semiconductor device (MOSFET) to a printed circuit board (PCB) in a battery management system (BMS)
JP2018129474A (ja) 半導体モジュール
EP3321959A1 (en) Power semiconductor module
CN205755057U (zh) 一种电极突出的电路板
US20080099901A1 (en) Package substrate with inserted discrete capacitors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant