JP2018129414A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2018129414A
JP2018129414A JP2017021893A JP2017021893A JP2018129414A JP 2018129414 A JP2018129414 A JP 2018129414A JP 2017021893 A JP2017021893 A JP 2017021893A JP 2017021893 A JP2017021893 A JP 2017021893A JP 2018129414 A JP2018129414 A JP 2018129414A
Authority
JP
Japan
Prior art keywords
electrode
conductive layer
connection member
semiconductor module
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017021893A
Other languages
English (en)
Other versions
JP6470328B2 (ja
Inventor
晃也 木村
Akiya Kimura
晃也 木村
井口　知洋
Tomohiro Iguchi
知洋 井口
陽光 佐々木
Akihiro Sasaki
陽光 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017021893A priority Critical patent/JP6470328B2/ja
Priority to US15/887,424 priority patent/US10199365B2/en
Priority to EP18155507.9A priority patent/EP3361506B1/en
Priority to CN201810126719.8A priority patent/CN108417567B/zh
Publication of JP2018129414A publication Critical patent/JP2018129414A/ja
Application granted granted Critical
Publication of JP6470328B2 publication Critical patent/JP6470328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】高い生産性とともに信頼性の高い半導体モジュールを提供する。
【解決手段】実施形態に係る半導体モジュールは、第１基板と、第１回路部品と、第１接続部材と、第１ワイヤと、を備える。前記第１基板は、絶縁性を有する。前記第１回路部品は、第１導電層と、第１スイッチング素子と、第１ダイオードと、を有する。前記第１接続部材は、前記第１スイッチング素子の第１電極、及び、前記第１ダイオードの第４電極上に設けられ、導電性を有する。前記第１ワイヤは、前記第１導電層及び前記第１接続部材を接続する。
【選択図】図１

Description

本発明の実施形態は、半導体モジュールに関する。
各種用途のインバータ装置のような半導体モジュールは、小型化が進んでおり、装置内のレイアウトの自由度を向上することが期待されている。さらに、このような半導体モジュールにおいては、高い生産性とともに、より高い信頼性が求められている。
特開２０１３−８７４９号公報
本発明の実施形態は、高い生産性とともに信頼性の高い半導体モジュールを提供する。
本発明の実施形態によれば、第１基板と、第１回路部品と、第１接続部材と、第１ワイヤと、を備える半導体モジュールが提供される。前記第１基板は、絶縁性を有する。前記第１回路部品は、第１導電層と、第１スイッチング素子と、第１ダイオードと、を有する。前記第１導電層は、前記第１基板上に設けられる。前記第１スイッチング素子は、前記第１導電層上に設けられ、第１素子部と、前記第１素子部の上面に設けられた第１電極と、前記第１素子部の下面に設けられた第２電極及び第３電極と、を有する。前記第１ダイオードは、前記第１導電層上に設けられ、前記第１基板の上面に平行な第１方向で前記第１スイッチング素子と離間し、第２素子部と、前記第２素子部の上面に設けられた第４電極と、前記第２素子部の下面に設けられた第５電極と、を有する。前記第１接続部材は、前記第１電極及び前記第４電極上に設けられ、導電性を有する。前記第１ワイヤは、前記第１導電層及び前記第１接続部材を接続する。
第１実施形態に係る半導体モジュールを示す平面図である。 第１実施形態に係る半導体モジュールを示す側面図である。 第１実施形態に係る半導体モジュールの一部を示す平面図である。 図４（ａ）及び図４（ｂ）は、図３のＡ１−Ａ２線及びＢ１−Ｂ２線の断面図である。 図５（ａ）及び図５（ｂ）は、図４（ａ）の一部の拡大図である。 図６（ａ）及び図６（ｂ）は、図４（ｂ）の一部の拡大図である。 図３の一部の拡大断面図である。 第１実施形態に係る半導体モジュールの製造方法を示すフロー図である。 第２実施形態に係る半導体モジュールの一部を示す平面図である。 図１０（ａ）及び図１０（ｂ）は、第３実施形態に係る半導体モジュールの一部を示す断面図である。 第４実施形態に係る半導体モジュールを示す平面図である。 第５実施形態に係る半導体モジュールを示す平面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
本明細書において、「に設けられる」とは、直接接して設けられる場合の他に、間に別の要素が挿入されて設けられる場合も含む。また、「対向する」とは、上または下に直接接して設けられる場合の他に、間に別の要素が挿入されて設けられる場合も含む。
（第１実施形態）
図１は、第１実施形態に係る半導体モジュールを示す平面図である。
図２は、第１実施形態に係る半導体モジュールを示す側面図である。
図１及び図２は、半導体モジュール１の平面及び側面をそれぞれ示している。
図１に示すように、半導体モジュール１には、放熱板１０と、実装基板２５と、接続部材５０と、正極端子３８、負極端子３９、出力端子４０と、ケース６０と、が設けられている。
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を用いて説明する。放熱板１０から実装基板２５に向かう方向を「Ｚ方向」とする。Ｚ方向と直交する１つの方向を「Ｘ方向」とする。Ｚ方向及びＸ方向と直交する方向を「Ｙ方向」とする。
放熱板１０は、例えば、銅（Ｃｕ）を含む。放熱板１０は、例えば矩形状を有し、ベースとして機能する。
実装基板２５は、回路部品として、放熱板１０上に設けられている。実装基板２５は、例えば、はんだ層を介して放熱板１０上に接合される。例えば、複数の実装基板２５が、矩形状の放熱板１０の長辺に沿って配置される。
実装基板２５は、セラミック等の絶縁性の基板１５の上面及び下面に、銅などを含む回路パターンＰ（導電層）を接合し、基板１５の上面の回路パターンＰ上にスイッチング素子１９及びダイオード２０を配置することで構成されている。例えば、半導体モジュール１がインバータ装置である場合、スイッチング素子１９をＩＧＢＴ（Insulated gate bipolar transistor）として、ダイオード２０を還流ダイオードとすることができる。なお、図１に示すように、Ｘ方向及びＹ方向は、基板１５の上面１５ａに平行な方向に相当する。
図１の例では、半導体モジュール１には、６つの実装部品２５ａ１、２５ａ２、２５ｂ１、２５ｂ２、２５ｃ１、２５ｃ２が設けられている。３つの実装部品２５ａ１、２５ｂ１、２５ｃ１が、半導体モジュール１の領域Ｒ１内に配置され、実装基板２５Ａを構成する。３つの実装部品２５ａ２、２５ｂ２、２５ｃ２が、半導体モジュール１の領域Ｒ２内に配置され、実装基板２５Ｂを構成する。なお、領域Ｒ１及び領域Ｒ２は、Ｙ方向で互いに隣り合う領域である。
領域Ｒ１内の実装部品２５ａ１、２５ｂ１、２５ｃ１には、スイッチング素子１９Ａ１、１９Ｂ１、１９Ｃ１がそれぞれ設けられている。また、実装部品２５ａ１、２５ｂ１、２５ｃ１には、ダイオード２０Ａ１、２０Ｂ１、２０Ｃ１がそれぞれ設けられている。
スイッチング素子１９Ａ１及びダイオード２０Ａ１は、回路パターンＰ１上に配置され、スイッチング素子１９Ｂ１及びダイオード２０Ｂ１は、回路パターンＰ２上に配置され、スイッチング素子１９Ｃ１及びダイオード２０Ｃ１は、回路パターンＰ３上に配置される。
スイッチング素子１９Ａ１及びダイオード２０Ａ１と、スイッチング素子１９Ｂ１及びダイオード２０Ｂ１と、スイッチング素子１９Ｃ１及びダイオード２０Ｃ１と、が接続部材５０（接続部材５０ａ１）を介して並列に接続され、インバータ回路の正極側が形成される。
領域Ｒ２内の実装部品２５ａ２、２５ｂ２、２５ｃ２には、スイッチング素子１９Ａ２、１９Ｂ２、１９Ｃ２がそれぞれ設けられている。また、実装部品２５ａ２、２５ｂ２、２５ｃ２には、ダイオード２０Ａ２、２０Ｂ２、２０Ｃ２がそれぞれ設けられている。
スイッチング素子１９Ａ２及びダイオード２０Ａ２は、回路パターンＰ４上に配置され、スイッチング素子１９Ｂ２及びダイオード２０Ｂ２は、回路パターンＰ５上に配置され、スイッチング素子１９Ｃ２及びダイオード２０Ｃ２は、回路パターンＰ６上に配置される。
スイッチング素子１９Ａ２及びダイオード２０Ａ２と、スイッチング素子１９Ｂ２及びダイオード２０Ｂ２と、スイッチング素子１９Ｃ２及びダイオード２０Ｃ２と、が接続部材５０（接続部材５０ａ２）を介して並列に接続され、インバータ回路の負極側が形成される。
接続部材５０は、導電性の材料を含む。接続部材５０は、例えば、銅（Ｃｕ）を含む。接続部材５０は、アルミニウム（Ａｌ）やニッケル（Ｎｉ）を含んでも良い。接続部材５０は、例えば矩形状を有し、実装基板２５上に設けられている。
図１の例では、半導体モジュール１には、２つの接続部材５０ａ１、５０ａ２が設けられている。接続部材５０ａ１が、実装基板２５Ａ上に位置し、接続部材５０ａ２が、実装基板２５Ｂ上に位置する。接続部材５０ａ１及び接続部材５０ａ２は、半導体モジュール１の領域Ｒ１及び領域Ｒ２内にそれぞれ位置している。
正極端子３８及び負極端子３９は、例えば、金属板により形成され、または、絶縁体の表面を金属メッキすることにより形成されている。実装基板２５を介して正極端子３８から負極端子３９に電流が流れることで、実装基板２５に電力が供給される。
出力端子４０は、例えば、金属板により形成され、または、絶縁体の表面を金属メッキすることにより形成されている。実装基板２５を介して出力端子４０の一端に電流が流れる。出力端子４０の他端は、例えば、コイル等の負荷に接続される。
図１及び図２に示すように、ケース６０は、例えば、樹脂によって形成されている。ケース６０は、枠状の底面６０ａと、底面６０ａの周囲に設けられた側壁６０ｂと、側壁６０ｂの短辺側から、長辺に沿う方向において外側に突出する４つの支持部６０ｃ１、６０ｃ２、６０ｃ３、６０ｃ４と、を有する。
ケース６０は、底面６０ａを介して放熱板１０の周囲に接着固定されている。側壁６０ｂ及び放熱板１０によって開口が形成され、実装基板２５及び接続部材５０は、ケース６０の開口内に位置する。
支持部６０ｃ１上には、正極端子３８が保持されている。支持部６０ｃ２上には、負極端子３９が保持されている。支持部６０ｃ３、６０ｃ４上には、出力端子４０が保持されている。
図３は、第１実施形態に係る半導体モジュールの一部を示す平面図である。
図４（ａ）及び図４（ｂ）は、図３のＡ１−Ａ２線及びＢ１−Ｂ２線の断面図である。
図５（ａ）及び図５（ｂ）は、図４（ａ）の一部の拡大図である。
図６（ａ）及び図６（ｂ）は、図４（ｂ）の一部の拡大図である。
図７は、図３の一部の拡大断面図である。
図３は、半導体モジュール１において、実装基板２５及び接続部材５０のＸＹ平面を示している。図４（ａ）及び図４（ｂ）、図５（ａ）及び図５（ｂ）ならびに図６（ａ）及び図６（ｂ）は、半導体モジュール１において、実装基板２５及び接続部材５０のＸＺ断面を示している。図７は、ワイヤ３０ｃが接続部材５０ａに接続する形態のＸＺ断面を示している。
図３に示すように、実装部品２５ａ１、２５ｂ１、２５ｃ１において、回路パターンＰ１、Ｐ２、Ｐ３上に、スイッチング素子１９Ａ１、１９Ｂ１、１９Ｃ１、及び、ダイオード２０Ａ１、２０Ｂ１、２０Ｃ１がそれぞれ実装されている。
接続部材５０ａ１は、スイッチング素子１９Ａ１、１９Ｂ１、１９Ｃ１、及び、ダイオード２０Ａ１、２０Ｂ１、２０Ｃ１上に設けられている。例えば、接続部材５０ａ１は、スイッチング素子１９Ａ１、１９Ｂ１、１９Ｃ１の上面電極、及び、ダイオード２０Ａ１、２０Ｂ１、２０Ｃ１の上面電極を覆う。
実装部品２５ａ２、２５ｂ２、２５ｃ２において、回路パターンＰ４、Ｐ５、Ｐ６上に、スイッチング素子１９Ａ２、１９Ｂ２、１９Ｃ２、及び、ダイオード２０Ａ２、２０Ｂ２、２０Ｃ２がそれぞれ実装されている。
接続部材５０ａ２は、スイッチング素子１９Ａ２、１９Ｂ２、１９Ｃ２、及び、ダイオード２０Ａ２、２０Ｂ２、２０Ｃ２上に設けられている。例えば、接続部材５０ａ２は、スイッチング素子１９Ａ２、１９Ｂ２、１９Ｃ２の上面電極、及び、ダイオード２０Ａ２、２０Ｂ２、２０Ｃ２の上面電極を覆う。
以下、実装部品２５ａ１について説明する。
図４（ａ）に示すように、実装部品２５ａ１のスイッチング素子１９Ａ１は、素子部１９ｅ１と、上面電極１９ｃｅ１と、下面電極１９ｍｅ１と、制御電極１９ｇｅ１と、を有する。素子部１９ｅ１は、上面１９ｓ１及び下面１９ｓ２を有する。素子部１９ｅ１は、例えば矩形状を有する。
上面電極１９ｃｅ１は、素子部１９ｅ１の上面１９ｓ１上に設けられている。上面電極１９ｃｅ１は、接続部材５０ａ１の下面５０ｂ１に対向し、接続部材５０ａ１に電気的に接続する。上面電極１９ｃｅ１は、例えば、コレクタ電極である。
下面電極１９ｍｅ１は、素子部１９ｅ１の下面１９ｓ２上に設けられている。下面電極１９ｍｅ１は、回路パターンＰ１の上面ｔ１に対向し、回路パターンＰ１に電気的に接続する。下面電極１９ｍｅ１は、例えば、エミッタ電極である。
制御電極１９ｇｅ１は、素子部１９ｅ１の下面１９ｓ２上に設けられている。制御電極１９ｇｅ１は、回路パターンＰ１の上面ｔ１に対向し、回路パターンＰ１に電気的に接続する。制御電極１９ｇｅ１は、例えば、ゲート電極である。
図５（ａ）に示すように、接続部材５０ａ１は、例えば、はんだ層７０ａを介して、上面電極１９ｃｅ１上に接合される。また、下面電極１９ｍｅ１及び制御電極１９ｇｅ１は、例えば、はんだ層７０ｂを介して、回路パターンＰ１上に接合される。
はんだ層７０ａ、７０ｂは、例えば、錫を主成分とする鉛フリーはんだ（無鉛はんだ）を用いて形成された層である。はんだ層７０ａが上面電極１９ｃｅ１の上面に形成され、はんだ層７０ｂが下面電極１９ｍｅ１の下面、及び、制御電極１９ｇｅ１の下面に形成されている。これにより、上面電極１９ｃｅ１は、接続部材５０ａ１と電気的に接続され、下面電極１９ｍｅ１及び制御電極１９ｇｅ１は、基板１５上の回路パターンＰ１に電気的に接続される。また、保護層７１が、下面電極１９ｍｅ１の両端と、制御電極１９ｇｅ１の両端と、を覆うようにＬ字状で形成されている。
図４（ａ）に示すように、実装部品２５ａ１のダイオード２０Ａ１は、素子部２０ｅ１と、上面電極２０ｋｅ１と、下面電極２０ａｅ１と、を有する。素子部２０ｅ１は、上面２０ｓ１及び下面２０ｓ２を有する。素子部２０ｅ１は、例えば矩形状を有する。
上面電極２０ｋｅ１は、素子部２０ｅ１の上面２０ｓ１上に設けられている。上面電極２０ｋｅ１は、接続部材５０ａ１の下面５０ｂ１に対向し、接続部材５０ａ１に電気的に接続する。上面電極２０ｋｅ１は、例えば、カソード電極である。
下面電極２０ａｅ１は、素子部２０ｅ１の下面２０ｓ２上に設けられている。下面電極２０ａｅ１は、回路パターンＰ１の上面ｔ１に対向し、回路パターンＰ１に電気的に接続する。下面電極２０ａｅ１は、例えば、アノード電極である。
図５（ｂ）に示すように、接続部材５０ａ１は、例えば、はんだ層７０ｃを介して、上面電極２０ｋｅ１上に接合される。また、下面電極２０ａｅ１は、例えば、はんだ層７０ｄを介して、回路パターンＰ１上に接合される。
はんだ層７０ｃ、７０ｄは、例えば、錫を主成分とする鉛フリーはんだを用いて形成された層である。はんだ層７０ｃが上面電極２０ｋｅ１の上面に形成され、はんだ層７０ｄが下面電極２０ａｅ１の下面に形成されている。これにより、上面電極２０ｋｅ１は、接続部材５０ａ１と電気的に接続され、下面電極２０ａｅ１は、基板１５上の回路パターンＰ１に電気的に接続される。また、保護層７１が、下面電極２０ａｅ１の両端と、を覆うようにＬ字状で形成されている。
前述したように、実装部品２５ａ１の構成要素間の接合、及び、実装部品２５ａ１と接続部材５０ａ１の接合について説明したが、実装部品２５ｃ１の構成要素間の接合、及び、実装部品２５ｃ１と接続部材５０ａ１の接合についても同様である。
また、実装部品２５ａ２の構成要素間の接合、及び、実装部品２５ａ２と接続部材５０ａ２の接合についても、実装部品２５ａ１の構成要素間の接合、及び、実装部品２５ａ１と接続部材５０ａ１の接合と同様である。実装部品２５ｃ２の構成要素間の接合、及び、実装部品２５ｃ２と接続部材５０ａ２の接合についても同様である。
以下、実装部品２５ｂ１について説明する。
図４（ｂ）に示すように、実装部品２５ｂ１のスイッチング素子１９Ｂ１は、素子部１９ｅ２と、上面電極１９ｃｅ２と、下面電極１９ｍｅ２と、制御電極１９ｇｅ２と、を有する。素子部１９ｅ２は、上面１９ｓ３及び下面１９ｓ４を有する。素子部１９ｅ２は、例えば矩形状を有する。
上面電極１９ｃｅ２は、素子部１９ｅ２の上面１９ｓ３上に設けられている。上面電極１９ｃｅ２は、接続部材５０ａ１の下面５０ｂ１に対向し、接続部材５０ａ１に電気的に接続する。上面電極１９ｃｅ２は、例えば、コレクタ電極である。
下面電極１９ｍｅ２は、素子部１９ｅ２の下面１９ｓ４上に設けられている。下面電極１９ｍｅ２は、回路パターンＰ２の上面ｔ２に対向し、回路パターンＰ２に電気的に接続する。下面電極１９ｍｅ２は、例えば、エミッタ電極である。
制御電極１９ｇｅ２は、素子部１９ｅ２の下面１９ｓ４上に設けられている。制御電極１９ｇｅ２は、回路パターンＰ２の上面ｔ２に対向し、回路パターンＰ２に電気的に接続する。制御電極１９ｇｅ２は、例えば、ゲート電極である。
図６（ａ）に示すように、接続部材５０ａ１は、例えば、はんだ層７０ａを介して、上面電極１９ｃｅ２上に接合される。また、下面電極１９ｍｅ２及び制御電極１９ｇｅ２は、例えば、はんだ層７０ｂを介して、回路パターンＰ２上に接合される。はんだ層７０ａが上面電極１９ｃｅ２の上面に形成され、はんだ層７０ｂが下面電極１９ｍｅ２の下面、及び、制御電極１９ｇｅ２の下面に形成されている。これにより、上面電極１９ｃｅ２は、接続部材５０ａ１と電気的に接続され、下面電極１９ｍｅ２及び制御電極１９ｇｅ２は、基板１５上の回路パターンＰ２に電気的に接続される。また、保護層７１が、下面電極１９ｍｅ２の両端と、制御電極１９ｇｅ２の両端と、を覆うようにＬ字状で形成されている。
図４（ｂ）に示すように、実装部品２５ｂ１のダイオード２０Ｂ１は、素子部２０ｅ２と、上面電極２０ｋｅ２と、下面電極２０ａｅ２と、を有する。素子部２０ｅ２は、上面２０ｓ３及び下面２０ｓ４を有する。素子部２０ｅ２は、例えば矩形状を有する。
上面電極２０ｋｅ２は、素子部２０ｅ２の上面２０ｓ３上に設けられている。上面電極２０ｋｅ２は、接続部材５０ａ１の下面５０ｂ１に対向し、接続部材５０ａ１に電気的に接続する。上面電極２０ｋｅ２は、例えば、カソード電極である。
下面電極２０ａｅ２は、素子部２０ｅ２の下面１９ｓ４上に設けられている。下面電極２０ａｅ２は、回路パターンＰ２の上面ｔ２に対向し、回路パターンＰ２に電気的に接続する。下面電極２０ａｅ２は、例えば、アノード電極である。
図６（ｂ）に示すように、接続部材５０ａ１は、例えば、はんだ層７０ｃを介して、上面電極２０ｋｅ２上に接合される。また、下面電極２０ａｅ２は、例えば、はんだ層７０ｄを介して、回路パターンＰ２上に接合される。はんだ層７０ｃが上面電極２０ｋｅ２の上面に形成され、はんだ層７０ｄが下面電極２０ａｅ２の下面に形成されている。これにより、上面電極２０ｋｅ２は、接続部材５０ａ１と電気的に接続され、下面電極２０ａｅ２は、基板１５上の回路パターンＰ２に電気的に接続される。また、保護層７１が、下面電極２０ａｅ２の両端と、を覆うようにＬ字状で形成されている。
前述したように、実装部品２５ｂ１の構成要素間の接合、及び、実装部品２５ｂ１と接続部材５０ａ１の接合について説明したが、実装部品２５ｂ２の構成要素間の接合、及び、実装部品２５ｂ２と接続部材５０ａ２の接合についても同様である。
以下、実装部品２５ａ１、２５ａ２、２５ｂ１、２５ｂ２、２５ｃ１、２５ｃ２と、正極端子３８、負極端子３９、出力端子４０との接続について説明する。
図３に示すように、半導体モジュール１には、ワイヤ３０ａ〜３０ｆが設けられている。ワイヤ３０ａ〜３０ｆは、金属等の導体で形成され、例えば、接続配線用のボンディングワイヤである。ワイヤ３０ａ〜３０ｆのそれぞれは、任意の本数のボンディングワイヤで構成されている。
基板１５上には、回路パターンＰｒ１、Ｐｒ２が設けられている。回路パターンＰｒ１は、実装部品２５ａ１、２５ｂ１、２５ｃ１における回路パターンＰ１、Ｐ２、Ｐ３を含む。回路パターンＰｒ２は、実装部品２５ａ２、２５ｂ２、２５ｃ２における回路パターンＰ４、Ｐ５、Ｐ６を含む。
ワイヤ３０ａによって、正極端子３８が回路パターンＰｒ２に接続されている。
ワイヤ３０ｂ、３０ｄによって、回路パターンＰｒ１が回路パターンＰｒ２に接続されている。
ワイヤ３０ｃによって、接続部材５０ａ１が回路パターンＰｒ１に接続されている。
ワイヤ３０ｅによって、接続部材５０ａ２が回路パターンＰｒ２に接続されている。
ワイヤ３０ｆによって、負極端子３９が回路パターンＰｒ２に接続されている。
図３及び図７に示すように、ワイヤ３０ｃの一端は、接続部材５０ａ１の上面（５０ｃ１）に接続し、ワイヤ３０ｃの他端は、回路パターンＰｒ１（Ｐ２、Ｐ３）に接続する。また、図３に示すように、ワイヤ３０ｅの一端は、接続部材５０ａ２の上面に接続し、ワイヤ３０ｅの他端は、回路パターンＰｒ２（Ｐ４、Ｐ５）に接続する。
なお、ワイヤ３０ｃと、接続部材５０ａ１及び回路パターンＰｒ１と、の接続点は任意であって、ワイヤ３０ｅと、接続部材５０ａ２及び回路パターンＰｒ２と、の接続点は任意である。
ワイヤ３０ａ〜３０ｆの接続によって、電流が半導体モジュール１内を流れる。つまり、電流は、ワイヤ３０ａを介して正極端子３８から回路パターンＰｒ２を流れ、ワイヤ３０ｂを介して回路パターンＰｒ２から回路パターンＰｒ１に流れる。その後、電流は、ワイヤ３０ｃを介して回路パターンＰｒ１から接続部材５０ａ１に流れる。
接続部材５０ａ１は、実装部品２５ａ１のスイッチング素子１９Ａ１の上面電極１９ｃｅ１と、実装部品２５ｂ１のスイッチング素子１９Ｂ１の上面電極１９ｃｅ２と、実装部品２５ｃ１のスイッチング素子１９Ｃ１の上面電極１９ｃｅ３と、に電気的に接続されている。したがって、電流は、接続部材５０ａ１から上面電極１９ｃｅ１〜１９ｃｅ３に流れる。その後、電流は、スイッチング素子１９Ａ１の下面電極１９ｍｅ１と、スイッチング素子１９Ｂ１の下面電極１９ｍｅ２と、スイッチング素子１９Ｃ１の下面電極１９ｍｅ３と、に流れる。
ここで、電流は、上面電極１９ｃｅ１〜１９ｃｅ３から下面電極１９ｍｅ１〜１９ｍｅ３に向かってそれぞれ流れる。一方、ダイオード２０Ａ１、２０Ｂ１、２０Ｃ１が還流ダイオードである場合、例えば、スイッチング素子１９Ａ１、１９Ｂ１、１９Ｃ１をオフにすると、ダイオード２０Ａ１、２０Ｂ１、２０Ｃ１に電流が流れる。つまり、実装部品２５ａ１のダイオード２０Ａ１の下面電極２０ａｅ１から上面電極２０ｋｅ１に電流が流れる。また、実装部品２５ｂ１のダイオード２０Ｂ１の下面電極２０ａｅ２から上面電極２０ｋｅ２に電流が流れ、実装部品２５ｃ１のダイオード２０Ｃ１の下面電極２０ａｅ３から上面電極２０ｋｅ３に電流が流れる。
下面電極１９ｍｅ１〜１９ｍｅ３は、回路パターンＰ１〜Ｐ３にそれぞれ電気的に接続されている。したがって、電流は、ワイヤ３０ｄを介して回路パターンＰｒ１から回路パターンＰｒ２に流れる。その後、電流は、ワイヤ３０ｅを介して回路パターンＰｒ２から接続部材５０ａ２に流れる。
接続部材５０ａ２は、実装部品２５ａ２のスイッチング素子１９Ａ２の上面電極１９ｃｅ４と、実装部品２５ｂ２のスイッチング素子１９Ｂ２の上面電極１９ｃｅ５と、実装部品２５ｃ２のスイッチング素子１９Ｃ２の上面電極１９ｃｅ６と、に電気的に接続されている。したがって、電流は、接続部材５０ａ２から上面電極１９ｃｅ４〜１９ｃｅ６に流れる。その後、電流は、スイッチング素子１９Ａ２の下面電極１９ｍｅ４と、スイッチング素子１９Ｂ２の下面電極１９ｍｅ５と、スイッチング素子１９Ｃ２の下面電極１９ｍｅ６と、に流れる。
ここで、電流は、上面電極１９ｃｅ４〜１９ｃｅ６から下面電極１９ｍｅ４〜１９ｍｅ６に向かってそれぞれ流れる。一方、ダイオード２０Ａ２、２０Ｂ２、２０Ｃ２が還流ダイオードである場合、例えば、スイッチング素子１９Ａ２、１９Ｂ２、１９Ｃ２をオフにすると、ダイオード２０Ａ２、２０Ｂ２、２０Ｃ２に電流が流れる。つまり、実装部品２５ａ２のダイオード２０Ａ２の下面電極２０ａｅ４から上面電極２０ｋｅ４に電流が流れる。また、実装部品２５ｂ２のダイオード２０Ｂ２の下面電極２０ａｅ５から上面電極２０ｋｅ５に電流が流れ、実装部品２５ｃ２のダイオード２０Ｃ２の下面電極２０ａｅ６から上面電極２０ｋｅ６に電流が流れる。
下面電極１９ｍｅ４〜１９ｍｅ６は、回路パターンＰ４〜Ｐ６にそれぞれ電気的に接続されている。したがって、電流は、ワイヤ３０ｆを介して回路パターンＰｒ２から負極端子３９に流れる。
このようにして、正極端子３８から負極端子３９に電流が流れることで、実装部品２５ａ１、２５ａ２、２５ｂ１、２５ｂ２、２５ｃ１、２５ｃ２に電力が供給される。
図３に示すように、半導体モジュール１には、ワイヤ３０ｇ、３０ｈがさらに設けられている。ワイヤ３０ｇ、３０ｈは、金属等の導体で形成され、例えば、接続配線用のボンディングワイヤである。
ワイヤ３０ｇ、３０ｈによって、一対の出力端子４０が回路パターンＰｒ１に接続されている。これにより、回路パターンＰｒ１から出力端子４０に電流が流れる。
以下、半導体モジュール１の製造方法について説明する。
図８は、実施形態に係る半導体モジュールの製造方法を示すフロー図である。
図８に示すように、半導体モジュール１の組立においては、絶縁性の基板１５の上面及び下面に回路パターンＰを形成する（Ｓ１１０）。
次に、基板１５の上面１５ａに形成された回路パターンＰ上に、スイッチング素子１９の下面電極１９ｍｅ及び制御電極１９ｇｅと、ダイオード２０の下面電極２０ａｅと、を配置する（Ｓ１２０）。例えば、下面電極１９ｍｅ及び制御電極１９ｇｅと、下面電極２０ａｅとは、はんだ層７０を介して回路パターンＰ上に接合される。例えば、下面電極１９ｍｅは、エミッタ電極であり、制御電極１９ｇｅは、ゲート電極である。例えば、下面電極２０ａｅはアノード電極である。
次に、スイッチング素子１９の上面電極１９ｃｅ上、及び、ダイオード２０の上面電極２０ｋｅ上に、接続部材５０を位置させる（Ｓ１３０）。例えば、接続部材５０は、はんだ層７０を介して、上面電極１９ｃｅ上、及び、上面電極２０ｋｅ上に接合される。例えば、矩形状の接続部材５０が実装基板２５上に位置し、上面電極１９ｃｅ及び上面電極２０ｋｅを覆う。例えば、上面電極１９ｃｅは、コレクタ電極であり、上面電極２０ｋｅは、カソード電極である。
次に、放熱板１０上に、上面に接続部材５０が設けられた実装基板２５を位置させる（Ｓ１４０）。実装基板２５が、はんだ層を介して放熱板１０上に接合される。なお、Ｓ１２０、Ｓ１３０及びＳ１４０のように、それぞれの要素を配置する毎にはんだ付けをしているが、全ての要素を配置した後に１度にはんだ付けをしても良い。続いて、ケース６０及び放熱板１０を接着固定する。
次に、ワイヤ３０により各要素を接続する（Ｓ１５０）。回路パターンＰと接続部材５０、回路パターンＰと正極端子３８、回路パターンＰと負極端子３９、及び、回路パターンＰと出力端子４０がワイヤ３０を介して電気的に接続される。その後、ケース６０内に図示しない絶縁性の樹脂が充填され、更に、図示しない蓋によりケース６０の開口を閉じる。
このようにして、半導体モジュール１が製造される。
以下、本実施形態の効果について説明する。
インバータ装置等の半導体モジュールにおいて、アルミニウム等で形成されたワイヤによって、絶縁基板上の回路パターンと、シリコン等で形成されたチップ内の電極と、を接続している。例えば、スイッチング素子においては、エミッタ電極及びゲート電極が素子部の上面に設けられ、ダイオードにおいては、アノード電極が素子部の上面に設けられ、これらの電極が絶縁基板上の回路パターンにワイヤによって接続されている。このような半導体モジュールの構造では、チップの電流容量の増加に伴い、要素間を接続するワイヤの本数が増加することになる。これにより、半導体モジュールの生産性が低下する。
また、ワイヤ及びチップ間の接続において、アルミニウムの線膨張係数（例えば、２３．６×１０−６／℃）と、シリコンの線膨張係数（例えば、３．５×１０−６／℃）と、の差によって、ワイヤ内には応力（熱応力とも呼ぶ。）が発生し易くなる。これは、ワイヤ及びチップの接合のための加熱時に、線膨張係数が相対的に大きい材料で形成されているワイヤが、線膨張係数が相対的に小さい材料で形成されているチップと比較して、より大きく延びるので、ワイヤ内に応力が発生することに起因する。例えば、絶縁基板の上面に平行な方向で応力がワイヤ内に発生する。ワイヤ内に応力が発生すると、ワイヤが反って亀裂が生じたり、チップからワイヤが剥離し易くなる。したがって、ワイヤの本数が増加すると、亀裂が生じたり、チップから剥離するワイヤの本数も増加することになる。これにより、半導体モジュールの信頼性が低下する。
また、ワイヤの本数が増加する一方で、半導体モジュールの構造上、ワイヤの配置等の装置内のレイアウトが制限され易くなる。
本実施形態の半導体モジュール１において、各スイッチング素子１９の下面電極１９ｍｅ及び制御電極１９ｇｅがはんだ層７０によって基板１５上の回路パターンＰに接続され、各スイッチング素子の上面電極１９ｃｅは、はんだ層７０によって接続部材５０に接続されている。また、各ダイオード２０の下面電極２０ａｅがはんだ層７０によって基板１５上の回路パターンＰに接続され、各ダイオード２０の上面電極２０ｋｅは、はんだ層７０によって接続部材５０に接続されている。さらに、接続部材５０は、ワイヤ３０によって回路パターンＰに接続されている。
このような半導体モジュール１の構造によって、要素間を接続するワイヤの本数を減らすことができる。つまり、スイッチング素子のエミッタ電極及びゲート電極と、ダイオードのアノード電極と、が絶縁基板上の回路パターンにワイヤによって接続されている構造と比較して、本実施形態の半導体モジュール１の構造では、これらの電極と基板１５上の回路パターンＰとの接続に使用されるワイヤを減らすことができる。これにより、ワイヤの本数を減らし、半導体モジュール１の生産性の向上を図ることができる。
また、ワイヤ及びチップ間の接続部分の熱応力の発生によるワイヤの亀裂や剥離が抑制されるので、半導体モジュール１の信頼性を向上できる。さらに、ワイヤの本数を減らすことで、ワイヤが設けられていたスペースに空きが発生するので、装置内のレイアウトの自由度が上がる。
本実施形態によれば、高い生産性とともに信頼性の高い半導体モジュールを提供する。
（第２実施形態）
図９は、第２実施形態に係る半導体モジュールの一部を示す平面図である。
図９は、半導体モジュール１００において、実装基板２５及び接続部材５０のＸＹ平面を示しており、図９に示す領域は、図３に示す領域に相当する。
本実施形態と第１実施形態とは、ワイヤ３０ｉ、３０ｊにおいて異なる。ワイヤ３０ｉ、３０ｊ以外の構成は、第１実施形態と同じであるので、その他の構成の詳細な説明は省略する。
図９に示すように、ワイヤ３０ｃ、３０ｉによって、接続部材５０ａ１が回路パターンＰｒ１に接続され、ワイヤ３０ｅ、３０ｊによって、接続部材５０ａ２が回路パターンＰｒ２に接続されている。電流は、ワイヤ３０ｃ、３０ｉを介して回路パターンＰｒ１から接続部材５０ａ１に流れ、ワイヤ３０ｅ、３０ｊを介して回路パターンＰｒ２から接続部材５０ａ２に流れる。
図９に示す例では、ワイヤ３０ｃの一端は、接続部材５０ａ１の上面（５０ｃ１）に接続し、ワイヤ３０ｃの他端は、回路パターンＰｒ１（Ｐ２、Ｐ３）に接続する。ワイヤ３０ｉの一端は、接続部材５０ａ１の上面（５０ｃ１）に接続し、ワイヤ３０ｉの他端は、回路パターンＰｒ１（Ｐ１、Ｐ２）に接続する。また、ワイヤ３０ｅの一端は、接続部材５０ａ２の上面に接続し、ワイヤ３０ｅの他端は、回路パターンＰｒ２（Ｐ４、Ｐ５）に接続する。ワイヤ３０ｊの一端は、接続部材５０ａ２の上面に接続し、ワイヤ３０ｊの他端は、回路パターンＰｒ２（Ｐ５、Ｐ６）に接続する。
半導体モジュール１００にワイヤ３０ｃ、３０ｉを設けることで、ワイヤ３０ｃを設けた場合と比較して電流が回路パターンＰｒ１から接続部材５０ａ１に流れ易くなる。また、半導体モジュール１００にワイヤ３０ｅ、３０ｊを設けることで、ワイヤ３０ｅを設けた場合と比較して電流が回路パターンＰｒ２から接続部材５０ａ２に流れ易くなる。
本実施形態における上記以外の効果は、前述の第１実施形態と同様である。
（第３実施形態）
図１０（ａ）及び図１０（ｂ）は、第３実施形態に係る半導体モジュールの一部を示す断面図である。
図１０（ａ）及び図１０（ｂ）は、半導体モジュール２００において、スイッチング素子１９Ａ１及びダイオード２０Ａ１をそれぞれ示しており、図１０（ａ）及び図１０（ｂ）に示す領域は、図５（ａ）及び図５（ｂ）に示す領域にそれぞれ相当する。
本実施形態と第１実施形態とは、はんだ層７０ｅ、７０ｆにおいて異なる。はんだ層７０ｅ、７０ｆ以外の構成は、第１実施形態と同じであるので、その他の構成の詳細な説明は省略する。
図１０（ａ）及び図１０（ｂ）に示すように、スイッチング素子１９Ａ１の素子部１９ｅ１のＺ方向の厚さＷ１は、ダイオード２０Ａ１の素子部２０ｅ１のＺ方向の厚さＷ２より大きい。この場合、はんだ層７０ａの厚さＷａ、及び、はんだ層７０ｂの厚さＷｂに比べて、はんだ層７０ｅの厚さＷｅ、及び、はんだ層７０ｆの厚さＷｆを大きくする。これにより、スイッチング素子１９Ａ１の厚さがダイオード２０Ａ１の厚さと異なっていても、接続部材５０ａ１及び回路パターンＰ１間にスイッチング素子１９Ａ１及びダイオード２０Ａ１を形成できる。
なお、厚さＷ２が厚さＷ１より大きい場合、はんだ層７０ｅの厚さＷｅ、及び、はんだ層７０ｆの厚さＷｆに比べて、はんだ層７０ａの厚さＷａ、及び、はんだ層７０ｂの厚さＷｂを大きくする。
つまり、スイッチング素子１９Ａ１の構成要素（素子部１９ｅ１、上面電極１９ｃｅ１、下面電極１９ｍｅ１、制御電極１９ｇｅ１）の厚さと、ダイオード２０Ａ１の構成要素（素子部２０ｅ１、上面電極２０ｋｅ１と、下面電極２０ａｅ１）の厚さによって、スイッチング素子１９Ａ１の厚さがダイオード２０Ａ１の厚さと異なる場合がある。このような場合であっても、はんだ層７０ａ、７０ｂ、７０ｅ、７０ｆの厚さを調整することで、接続部材５０ａ１及び回路パターンＰ１間にスイッチング素子１９Ａ１及びダイオード２０Ａ１を形成できる。
本実施形態における上記以外の効果は、前述の第１実施形態と同様である。
（第４実施形態）
図１１は、第４実施形態に係る半導体モジュールを示す平面図である。
図１１は、半導体モジュール３００において、実装基板２５及び接続部材５０のＸＹ平面を示しており、図１１に示す領域は、図３に示す領域に相当する。
図１１に示すように、２つの実装部品２５ａ１、２５ｂ１が実装基板２５Ｃを構成し、２つの実装部品２５ａ２、２５ｂ２が実装基板２５Ｄを構成する。
実装部品２５ａ１において、回路パターンＰ１上に、スイッチング素子１９Ａ１及びダイオード２０Ａ１が実装され、実装部品２５ｂ１において、回路パターンＰ２上に、スイッチング素子１９Ｂ１及びダイオード２０Ｂ１が実装されている。接続部材５０ａ１は、スイッチング素子１９Ａ１、１９Ｂ１、及び、ダイオード２０Ａ１、２０Ｂ１上に設けられている。
実装部品２５ａ２において、回路パターンＰ４上に、スイッチング素子１９Ａ２及びダイオード２０Ａ２が実装され、実装部品２５ｂ２において、回路パターンＰ５上に、スイッチング素子１９Ｂ２及びダイオード２０Ｂ２が実装されている。接続部材５０ａ２は、スイッチング素子１９Ａ２、１９Ｂ２、及び、ダイオード２０Ａ２、２０Ｂ２上に設けられている。
半導体モジュール３００には、ワイヤ３０ａ〜３０ｆが設けられている。基板１５上には、回路パターンＰｒ１、Ｐｒ２が設けられている。回路パターンＰｒ１は、実装部品２５ａ１、２５ｂ１における回路パターンＰ１、Ｐ２を含む。回路パターンＰｒ２は、実装部品２５ａ２、２５ｂ２における回路パターンＰ４、Ｐ５を含む。
ワイヤ３０ａによって、正極端子３８が回路パターンＰｒ２に接続されている。
ワイヤ３０ｂ、３０ｄによって、回路パターンＰｒ１が回路パターンＰｒ２に接続されている。
ワイヤ３０ｃによって、接続部材５０ａ１が回路パターンＰｒ１に接続されている。
ワイヤ３０ｅによって、接続部材５０ａ２が回路パターンＰｒ２に接続されている。
ワイヤ３０ｆによって、負極端子３９が回路パターンＰｒ２に接続されている。
ワイヤ３０ａ〜３０ｆの接続によって、電流が半導体モジュール３００内を流れる。
本実施形態における効果は、前述の第１実施形態と同様である。
（第５実施形態）
図１２は、第５実施形態に係る半導体モジュールを示す平面図である。
図１２は、半導体モジュール４００において、実装基板２５及び接続部材５０のＸＹ平面を示しており、図１２に示す領域は、図３に示す領域に相当する。
図１２に示すように、２つの実装部品２５ａ１、２５ｂ１が実装基板２５Ｃを構成し、２つの実装部品２５ａ２、２５ｂ２が実装基板２５Ｄを構成し、２つの実装部品２５ａ３、２５ｂ３が実装基板２５Ｅを構成する。
実装部品２５ａ１において、回路パターンＰ１上に、スイッチング素子１９Ａ１及びダイオード２０Ａ１が実装され、実装部品２５ｂ１において、回路パターンＰ２上に、スイッチング素子１９Ｂ１及びダイオード２０Ｂ１が実装されている。接続部材５０ａ１は、スイッチング素子１９Ａ１、１９Ｂ１、及び、ダイオード２０Ａ１、２０Ｂ１上に設けられている。
実装部品２５ａ２において、回路パターンＰ３上に、スイッチング素子１９Ａ２及びダイオード２０Ａ２が実装され、実装部品２５ｂ２において、回路パターンＰ４上に、スイッチング素子１９Ｂ２及びダイオード２０Ｂ２が実装されている。接続部材５０ａ２は、スイッチング素子１９Ａ２、１９Ｂ２、及び、ダイオード２０Ａ２、２０Ｂ２上に設けられている。
実装部品２５ａ３において、回路パターンＰ５上に、スイッチング素子１９Ａ３及びダイオード２０Ａ３が実装され、実装部品２５ｂ３において、回路パターンＰ６上に、スイッチング素子１９Ｂ３及びダイオード２０Ｂ３が実装されている。接続部材５０ａ３は、スイッチング素子１９Ａ３、１９Ｂ３、及び、ダイオード２０Ａ３、２０Ｂ３上に設けられている。
半導体モジュール４００には、ワイヤ３０ａ１〜３０ｉ１が設けられている。基板１５上には、回路パターンＰｒ１、Ｐｒ２、Ｐｒ３が設けられている。回路パターンＰｒ１は、実装部品２５ａ１、２５ｂ１における回路パターンＰ１、Ｐ２を含む。回路パターンＰｒ２は、実装部品２５ａ２、２５ｂ２における回路パターンＰ３、Ｐ４を含む。回路パターンＰｒ３は、実装部品２５ａ３、２５ｂ３における回路パターンＰ５、Ｐ６を含む。
ワイヤ３０ａ１によって、正極端子３８が回路パターンＰｒ３に接続されている。
ワイヤ３０ｂ１、３０ｇ１によって、回路パターンＰｒ２が回路パターンＰｒ３に接続されている。
ワイヤ３０ｃ１、３０ｅ１によって、回路パターンＰｒ１が回路パターンＰｒ２に接続されている。
ワイヤ３０ｄ１によって、接続部材５０ａ１が回路パターンＰｒ１に接続されている。
ワイヤ３０ｆ１によって、接続部材５０ａ２が回路パターンＰｒ２に接続されている。
ワイヤ３０ｈ１によって、接続部材５０ａ３が回路パターンＰｒ３に接続されている。
ワイヤ３０ｉ１によって、負極端子３９が回路パターンＰｒ３に接続されている。
ワイヤ３０ａ１〜３０ｉ１の接続によって、電流が半導体モジュール４００内を流れる。
本実施形態における効果は、前述の第１実施形態と同様である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、１００、２００、３００、４００…半導体モジュール、 １０…放熱板、 １５…基板、 １５ａ、１９ｓ１、２０ｓ１、５０ｃ１、ｔ１、ｔ２…上面、 １９、１９Ａ１、１９Ａ２、１９Ｂ１、１９Ｂ２、１９Ｃ１、１９Ｃ２…スイッチング素子、 １９ｃｅ、１９ｃｅ１、１９ｃｅ２、２０ｋｅ、２０ｋｅ１、２０ｋｅ２…上面電極、 １９ｅ１、２０ｅ１、１９ｅ２、２０ｅ２…素子部、 １９ｇｅ、１９ｇｅ１、１９ｇｅ２…制御電極、 １９ｍｅ、１９ｍｅ１、１９ｍｅ２、２０ａｅ、２０ａｅ１、２０ａｅ２…下面電極、 １９ｓ２、２０ｓ２、５０ｂ１…下面、 ２０、２０Ａ１、２０Ａ２、２０Ｂ１、２０Ｂ２、２０Ｃ１、２０Ｃ２…ダイオード、 ２５、２５ａ１、２５ａ２、２５ｂ１、２５ｂ２、２５ｃ１、２５ｃ２…実装部品、 ２５Ａ〜２５Ｅ…実装基板、 ３０ａ〜３０ｊ、３０ａ１〜３０ｉ１…ワイヤ、 ３８…正極端子、 ３９…負極端子、 ４０…出力端子、 ５０、５０ａ１、５０ａ２…接続部材、 ６０…ケース、 ６０ａ…底面、 ６０ｂ…側壁、 ６０ｃ１〜６０ｃ４…支持部、 ７０、７０ａ〜７０ｆ…はんだ層、 ７１…保護層、 Ｐ、Ｐ１〜Ｐ６、Ｐｒ１〜Ｐｒ３…回路パターン、 Ｒ１、Ｒ２…領域、 Ｗ１、Ｗ２、Ｗａ、Ｗｂ、Ｗｅ、Ｗｆ…厚さ

Claims (8)

  1. 絶縁性の第１基板と、
    前記第１基板上に設けられた第１導電層と、
    前記第１導電層上に設けられ、第１素子部と、前記第１素子部の上面に設けられた第１電極と、前記第１素子部の下面に設けられた第２電極及び第３電極と、を有する第１スイッチング素子と、
    前記第１導電層上に設けられ、前記第１基板の上面に平行な第１方向で前記第１スイッチング素子と離間し、第２素子部と、前記第２素子部の上面に設けられた第４電極と、前記第２素子部の下面に設けられた第５電極と、を有する第１ダイオードと、
    を有する第１回路部品と、
    前記第１電極及び前記第４電極上に設けられた導電性の第１接続部材と、
    前記第１導電層及び前記第１接続部材を接続する第１ワイヤと、
    を備えた半導体モジュール。
  2. 前記第１電極及び前記第４電極と、前記第１接続部材との間、ならびに、前記第２電極、第３電極及び前記第５電極と、前記第１導電層との間に設けられた複数の第１はんだ層をさらに備えた請求項１記載の半導体モジュール。
  3. 前記第１電極と前記第１接続部材との間に設けられた前記第１はんだ層の厚さは、前記第４電極と前記第１接続部材との間に設けられた前記第１はんだ層の厚さと異なり、
    前記第２電極及び前記第３電極と、前記第１導電層との間に設けられた前記第１はんだ層の厚さは、前記第５電極と前記第１導電層との間に設けられた前記第１はんだ層の厚さと異なる請求項２記載の半導体モジュール。
  4. 前記第１基板の上面に平行な方向であって、前記第１方向と交差する第２方向で前記第１回路部品と離間する第２回路部品であって、
    絶縁性の第２基板と、
    前記第２基板上に設けられた第２導電層と、
    前記第２導電層上に設けられ、第３素子部と、前記第３素子部の上面に設けられた第６電極と、前記第３素子部の下面に設けられた第７電極及び第８電極と、を有する第２スイッチング素子と、
    前記第２導電層上に設けられ、前記第１方向で前記第２スイッチング素子と離間し、第４素子部と、前記第４素子部の上面に設けられた第９電極と、前記第４素子部の下面に設けられた第１０電極と、を有する第２ダイオードと、
    を有する第２回路部品と、
    前記第６電極及び前記第９電極上に設けられた導電性の第２接続部材と、
    前記第２導電層及び前記第２接続部材を接続する第２ワイヤと、
    をさらに備えた請求項１〜３のいずれか１つに記載の半導体モジュール。
  5. 前記第６電極及び前記第９電極と、前記第２接続部材との間、ならびに、前記第７電極、第８電極及び前記第１０電極と、前記第２導電層との間に設けられた複数の第２はんだ層をさらに備えた請求項４記載の半導体モジュール。
  6. 前記第１導電層及び前記第２導電層を接続する第３ワイヤをさらに備えた請求項４または５に記載の半導体モジュール。
  7. 前記第１方向と交差する第２方向で前記第１ワイヤと離間し、前記第１導電層及び前記第１接続部材を接続する第４ワイヤをさらに備えた請求項１〜６のいずれか１つに記載の半導体モジュール。
  8. 第１導電層と、前記第１導電層上に設けられた第１スイッチング素子及び第１ダイオードと、をそれぞれ有する複数の第１回路部品と、
    第２導電層と、前記第２導電層上に設けられた第２スイッチング素子及び第２ダイオードと、をそれぞれ有する複数の第２回路部品と、
    前記複数の第１回路部品上に設けられた導電性の第１接続部材と、
    前記複数の第２回路部品上に設けられた導電性の第２接続部材と、
    前記複数の第１回路部品及び前記複数の第２回路部品が配置された領域の一端に設けられた複数の端子と、
    前記第１導電層及び第２導電層の一方と前記複数の端子、前記第１導電層と前記第２導電層、前記第１導電層と前記第１接続部材、及び、前記第２導電層と前記第２接続部材をそれぞれ接続する複数のワイヤと、
    を備え、
    前記複数の第１スイッチング素子は、前記第１接続部材に接続する第１電極と、各第１導電層に接続する複数の第２電極と、をそれぞれ有し、
    前記複数の第１ダイオードは、前記第１接続部材に接続する第３電極と、各第１導電層に接続する第４電極と、をそれぞれ有し、
    前記複数の第２スイッチング素子は、前記第２接続部材に接続する第５電極と、各第２導電層に接続する複数の第６電極と、をそれぞれ有し、
    前記複数の第２ダイオードは、前記第２接続部材に接続する第７電極と、各第２導電層に接続する第８電極と、をそれぞれ有し、
    前記第１接続部材、前記第２接続部材、前記複数の第１導電層、及び前記複数の第２導電層は、はんだ層を介して前記電極に接続されている半導体モジュール。
JP2017021893A 2017-02-09 2017-02-09 半導体モジュール Active JP6470328B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017021893A JP6470328B2 (ja) 2017-02-09 2017-02-09 半導体モジュール
US15/887,424 US10199365B2 (en) 2017-02-09 2018-02-02 Semiconductor module
EP18155507.9A EP3361506B1 (en) 2017-02-09 2018-02-07 Semiconductor module
CN201810126719.8A CN108417567B (zh) 2017-02-09 2018-02-08 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017021893A JP6470328B2 (ja) 2017-02-09 2017-02-09 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2018129414A true JP2018129414A (ja) 2018-08-16
JP6470328B2 JP6470328B2 (ja) 2019-02-13

Family

ID=61188617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017021893A Active JP6470328B2 (ja) 2017-02-09 2017-02-09 半導体モジュール

Country Status (4)

Country Link
US (1) US10199365B2 (ja)
EP (1) EP3361506B1 (ja)
JP (1) JP6470328B2 (ja)
CN (1) CN108417567B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005916A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体装置及び電子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP2008098654A (ja) * 2007-11-05 2008-04-24 Renesas Technology Corp 半導体装置
JP2016004796A (ja) * 2014-06-13 2016-01-12 ローム株式会社 パワーモジュールおよびその製造方法
JP2016099127A (ja) * 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4009056B2 (ja) * 2000-05-25 2007-11-14 三菱電機株式会社 パワーモジュール
JP4085563B2 (ja) 2000-08-24 2008-05-14 富士電機ホールディングス株式会社 パワー半導体モジュールの製造方法
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
JP2005116702A (ja) 2003-10-06 2005-04-28 Fuji Electric Holdings Co Ltd パワー半導体モジュール
JP4378239B2 (ja) * 2004-07-29 2009-12-02 株式会社日立製作所 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。
JP4902560B2 (ja) 2008-01-28 2012-03-21 株式会社日立製作所 パワー半導体モジュール
JP4634497B2 (ja) * 2008-11-25 2011-02-16 三菱電機株式会社 電力用半導体モジュール
WO2011083737A1 (ja) * 2010-01-05 2011-07-14 富士電機システムズ株式会社 半導体装置用ユニットおよび半導体装置
JPWO2012039115A1 (ja) * 2010-09-24 2014-02-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US8637981B2 (en) 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
JP5692377B2 (ja) 2011-06-16 2015-04-01 富士電機株式会社 半導体ユニットおよび半導体装置
JP5664475B2 (ja) 2011-06-22 2015-02-04 株式会社デンソー 半導体装置
JP2013016629A (ja) * 2011-07-04 2013-01-24 Mitsubishi Electric Corp 半導体モジュール
JP2012074730A (ja) 2011-12-07 2012-04-12 Mitsubishi Electric Corp 電力用半導体モジュール
WO2014115561A1 (ja) * 2013-01-25 2014-07-31 富士電機株式会社 半導体装置
JP2014179547A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体モジュール及びその製造方法
EP3073641A4 (en) 2013-11-20 2017-09-13 Rohm Co., Ltd. Switching device and electronic circuit
JP6303623B2 (ja) * 2014-03-07 2018-04-04 富士電機株式会社 半導体装置、半導体装置の製造方法、位置決め治具
KR20150108685A (ko) * 2014-03-18 2015-09-30 삼성전기주식회사 반도체모듈 패키지 및 그 제조 방법
JP6446280B2 (ja) * 2015-01-28 2018-12-26 日立オートモティブシステムズ株式会社 電子装置
US10559538B2 (en) * 2015-02-25 2020-02-11 Mitsubishi Electric Corporation Power module
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
WO2017073233A1 (ja) * 2015-10-28 2017-05-04 三菱電機株式会社 電力用半導体装置
CN105374810A (zh) * 2015-11-23 2016-03-02 扬州国扬电子有限公司 一种功率模块
US10217690B2 (en) * 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
US10483237B2 (en) * 2016-11-11 2019-11-19 Semiconductor Components Industries, Llc Vertically stacked multichip modules

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP2008098654A (ja) * 2007-11-05 2008-04-24 Renesas Technology Corp 半導体装置
JP2016004796A (ja) * 2014-06-13 2016-01-12 ローム株式会社 パワーモジュールおよびその製造方法
JP2016099127A (ja) * 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005916A1 (ja) * 2019-07-10 2021-01-14 株式会社デンソー 半導体装置及び電子装置
JP2021015857A (ja) * 2019-07-10 2021-02-12 株式会社デンソー 半導体装置及び電子装置
JP7088132B2 (ja) 2019-07-10 2022-06-21 株式会社デンソー 半導体装置及び電子装置

Also Published As

Publication number Publication date
EP3361506A1 (en) 2018-08-15
JP6470328B2 (ja) 2019-02-13
CN108417567A (zh) 2018-08-17
EP3361506B1 (en) 2020-06-17
CN108417567B (zh) 2022-03-22
US20180226389A1 (en) 2018-08-09
US10199365B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
TWI313504B (en) Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
KR100578441B1 (ko) 파워 전자 장치
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
US9973104B2 (en) Power module
JP6726112B2 (ja) 半導体装置および電力変換装置
JP2014179547A (ja) 半導体モジュール及びその製造方法
JP2021141220A (ja) 半導体モジュール
US20170194296A1 (en) Semiconductor module
JP6065839B2 (ja) 半導体装置及びその製造方法
JP6470328B2 (ja) 半導体モジュール
KR101216896B1 (ko) 파워 모듈
US9445497B2 (en) Semiconductor device
WO2022059272A1 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP2019091850A (ja) 電力用半導体装置
JP2013062551A (ja) 半導体装置
US20180233464A1 (en) Semiconductor module
CN107210281B (zh) 带有改进的键合连接结构的功率半导体模块
US11094871B2 (en) Light-emitting device, light-emitting module and method for manufacturing the same
TWM637198U (zh) 用於晶片封裝的引線框架和晶片封裝結構裝置
JP2023163856A (ja) 半導体装置
JP2020161676A (ja) パワー半導体装置
JP2015005664A (ja) 電子部品およびその製造方法
JP2019134006A (ja) パワー半導体モジュール
JP2012049195A (ja) 半導体装置及びリードフレーム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190117

R151 Written notification of patent or utility model registration

Ref document number: 6470328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151