CN105723619A - 开关器件及电子电路 - Google Patents

开关器件及电子电路 Download PDF

Info

Publication number
CN105723619A
CN105723619A CN201480063746.5A CN201480063746A CN105723619A CN 105723619 A CN105723619 A CN 105723619A CN 201480063746 A CN201480063746 A CN 201480063746A CN 105723619 A CN105723619 A CN 105723619A
Authority
CN
China
Prior art keywords
terminal
electrode
switching device
conductor layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480063746.5A
Other languages
English (en)
Inventor
林口匡司
伊野和英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN202011022376.4A priority Critical patent/CN112117997A/zh
Publication of CN105723619A publication Critical patent/CN105723619A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H02H3/202—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage for dc systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

开关器件（1）包含：SiC半导体芯片（11），其具有栅极焊盘（14）、源极焊盘（13）及漏极焊盘（12），在向源极－漏极间提供电位差的状态下向栅极－源极间提供驱动电压，从而对源极－漏极间进行导通/截止控制；读出源极端子（4），其与源极焊盘（13）电连接，用于提供驱动电压；以及既定大小的外部电阻（源极用线（16）），其介于读出源极端子（4）与源极焊盘（13）之间的电流路径，从读出源极端子（4）分离。

Description

开关器件及电子电路
技术领域
本发明涉及使用SiC的开关器件以及具备其的电子电路（例如，逆变器电路、转换器电路等）。
背景技术
用于逆变器电路、转换器电路等的电子电路的开关器件，一般为了增大电流容量而由并联连接的多个开关元件构成。作为开关元件，除了Si开关元件之外，还知道SiC开关元件。SiC开关元件例如包含SiC-MOSFET（Metal-Oxide-SemiconductorFieldEffectTransistor）、SiC-双极型晶体管（BipolarTransistor）、SiC-JFET（结型场效应晶体管：JunctionFieldEffectTransistor）、SiC-IGBT（绝缘栅双极型晶体管：InsulatedGateBipolarTransistor）等。
现有技术文献
专利文献
专利文献1：日本特开2005-137072号公报。
发明内容
发明要解决的课题
在装入SiC开关器件（MOSFET）的电子电路中，例如，若对器件直接供给电源电压而发生短路，则有在器件流过过电流（短路电流）的情况。在该情况下，通过使器件的栅极端子接地而截断该短路电流，但是直至截断前需要一定时间。例如，自检测到过电流后需要10μsec（微秒）左右。
然而，若不能在各器件所具备的短路耐受量内截断，则因短路电流造成的热失控而有器件被热破坏的情况。
本发明的目的在于提供一种对开关元件的开关性能造成的影响较少且能够提高器件的短路耐受量的开关器件以及具备它的电子电路。
用于解决课题的方案
依据本发明的开关器件包含：SiC开关元件，其具有第1电极、第2电极及第3电极，在向所述第2电极－第3电极间提供电位差的状态下向所述第1电极－第2电极间提供驱动电压，从而对所述第2电极－第3电极间进行导通/截止控制；驱动用端子，其与所述第2电极电连接，用于提供所述驱动电压；以及既定大小的外部电阻，其介于所述驱动用端子与所述第2电极之间的电流路径，至少与所述驱动用端子及所述第2电极的一个分离。
依据该结构，外部电阻串联地介于驱动用端子与第2电极之间的电流路径。由此，与用接合线等来直接连接驱动用端子与第2电极之间而形成该电流路径的情况相比，能够通过该外部电阻的电压降来减少在第2电极－第3电极间流过过电流时施加在第1电极－第2电极间的电压。其结果，能够提高器件的短路耐受量。
另一方面，通过适当地预先规定该外部电阻的电阻值，在流过第2电极－第3电极间的电流比较小时或额定值时，能够减小该外部电阻上的电压降。在此情况下，能够抑制施加在第1电极－第2电极间的电压的下降，并且能够向开关元件供给开关动作所需要的充分的驱动电压。即，对开关元件的开关性能产生的影响少而过得去。
在本发明的一个实施方式中，包含：输出端子，用于输出因所述导通控制而流过的电流；以及导电部件，连接所述输出端子和所述第2电极，所述外部电阻包含所述导电部件。
依据该结构，由于将电流输出用的导电部件用作为外部电阻，所以能够不增加部件件数而以低成本实现上述的提高短路耐受量的效果。
在本发明的一个实施方式中，所述导电部件包含布设在所述输出端子与所述第2电极之间的接合线。
依据该结构，接合线的电阻值为通过其构成材料、长度及线径等而预先固定的值。因此，通过对输出端子与第2电极之间的电线的根数进行适当增减，能够简单调节外部电阻的电阻值。
在本发明的一个实施方式中，包含密封所述SiC开关元件、所述驱动用端子及所述外部电阻的树脂封装。
依据该结构，由于外部电阻被树脂封装密封，所以能够按现有的布局安装开关器件。
在本发明的一个实施方式中，所述第1电极为栅极电极，所述第2电极为源极电极，所述第3电极为漏极电极，所述驱动用端子为读出源极（センスソース，SenseSource）端子。即，本发明的开关器件也可为MOSFET。
在本发明的一个实施方式中，所述第1电极为栅极电极，所述第2电极为发射极电极，所述第3电极为集电极电极，所述驱动用端子为读出发射极端子。即，本发明的开关器件也可为IGBT。
在本发明的一个实施方式中，所述第1电极为基极电极，所述第2电极为发射极电极，所述第3电极为集电极电极，所述驱动用端子为读出发射极端子。即，本发明的开关器件也可为双极型晶体管。
依据本发明的电子电路包含：所述本发明的开关器件；过电流检测电路，用于检测在所述开关器件流过过电流的情况；以及过电流保护电路，用于在通过所述过电流检测电路检测到过电流时，截断流过所述开关器件的电流。
依据该结构，由于具备本发明的开关器件，所以能够提供对开关元件的开关性能产生的影响较少且能够提高开关器件的短路耐受量的电子电路。
本发明中的上述的、或其他目的、特征及效果，通过参照附图而接着描述的实施方式的说明将更加清晰。
附图说明
图1是本发明的一个实施方式所涉及的开关器件的示意图。
图2是图1的开关器件的电气电路图。
图3是本发明的一个实施方式所涉及的逆变器电路的电气电路图。
图4是示出搭载多个图1的开关器件的模块的电结构的电气电路图。
图5是示出栅极驱动电路的电结构的电气电路图。
图6是示出图1的开关器件的栅极－源极间电压与短路耐受量的关系的图表。
图7是用于说明半导体模块的结构的平面图。
图8是沿着图7的VIII－VIII线的图解性的截面图。
图9是沿着图7的IX－IX线的图解性的截面图。
图10是图7所示的半导体模块的电气电路图。
具体实施方式
以下，参照附图，对本发明的实施方式进行详细说明。
图1是本发明的一个实施方式所涉及的开关器件1的示意图。图2是图1的开关器件1的电气电路图。此外，在图1中，为使开关器件1的结构清晰，透视半导体芯片11的1个角部（虚线阴影区域）而显示。
开关器件1包含：扁平的长方体形状的树脂封装2；密封于该树脂封装2的作为本发明的输出端子的一个例子的源极端子3（S）；以及作为本发明的驱动用端子的一个例子的读出源极端子4（SS）、栅极端子5（G）及漏极端子6（D）。
4个端子3～6分别由以既定形状形成的金属板构成，从树脂封装2的一侧面向与该侧面对置的侧面依次配置。
该实施方式中，源极端子3及漏极端子6分别以包含四方形状的岛部（island）7、8及从该岛部7、8的一边以直线状延伸的细长的长方形状的端子部分9、10的形状形成。读出源极端子4及栅极端子5与端子部分9、10同样以细长的长方形状形成。源极端子3的端子部分9、读出源极端子4、栅极端子5及漏极端子6的端子部分10以互相平行的状态配置。
在漏极端子6（岛部8的中央部）上，设置有作为本发明的SiC开关元件的一个例子的半导体芯片11。在半导体芯片11的背面，以大致整个面形成有作为本发明的第3电极的一个例子的漏极焊盘12，该漏极焊盘12与岛部8接合。由此，半导体芯片11的漏极焊盘12和漏极端子6电连接。在半导体芯片11的表面，形成有作为本发明的第2电极的一个例子的源极焊盘13、和作为本发明的第1电极的一个例子的栅极焊盘14。
源极焊盘13为俯视大致正方形状，以覆盖半导体芯片11的表面的大致整个区域的方式形成。在源极焊盘13，在其一边的中央附近形成有除去区域15。除去区域15是不形成源极焊盘13的区域。在除去区域15配置有栅极焊盘14。在栅极焊盘14与源极焊盘13之间设有间隔，这些互相绝缘。
在源极焊盘13与源极端子3之间，布设有作为本发明的导电部件的一个例子的多个源极用线16（接合线），通过源极用线16，源极焊盘13和源极端子3电连接。在该实施方式中，互相平行地设有4根相同长度的源极用线16。因而，能够将源极用线16一个一个的电阻统一为恒定值。另外，在源极端子3（岛部7）与读出源极端子4之间，布设有读出源极用线17（接合线）。由此，读出源极端子4经由包含读出源极用线17及源极用线16的电流路径而与源极焊盘13电连接。
这样，不像图1中以虚线表示的现有电线21那样直接连接读出源极端子4和源极焊盘13，而是读出源极用线17的一端从源极焊盘13分离并与源极端子3连接。由此，如图2所示，能够在读出源极端子4与源极焊盘13之间，串联连接具有对应于源极用线16的构成材料、长度及线径等的电阻值r的外部电阻22。即，在该实施方式所涉及的开关器件1中，通过使读出源极的位置远离半导体芯片11的源极端（源极焊盘13），并使电线、布线等介于其间，从而具备成为向半导体芯片11提供栅极－源极间电压时的寄生电阻的外部栅极电阻（外部电阻22）。
在栅极焊盘14与栅极端子5之间布设有栅极用线18（接合线），栅极焊盘14和栅极端子5通过栅极用线18电连接。
另外，在该实施方式中，如图2所示，半导体芯片11包含使用SiC的MOSFET19（SiC-MOSFET）及体（body）二极管20。MOSFET19的源极、漏极及栅极分别与源极焊盘13、漏极焊盘12及栅极焊盘14电连接。此外，形成在半导体芯片11内的开关元件也可为MOSFET以外的元件。例如，该开关元件也可为SiC-IGBT、SiC-双极型晶体管、SiC-JFET等。在开关元件为SiC-IGBT的情况下，源极焊盘13、漏极焊盘12、栅极焊盘14及读出源极端子4分别与SiC-IGBT的发射极焊盘、集电极焊盘、栅极焊盘及读出发射极端子对应。另外，在开关元件为SiC-双极型晶体管的情况下，源极焊盘13、漏极焊盘12、栅极焊盘14及读出源极端子4分别与SiC-双极型晶体管的发射极焊盘、集电极焊盘、基极焊盘及读出发射极端子对应。
而且，树脂封装2密封半导体芯片11、各电线16～18整体、源极端子3的岛部7整体及端子部分9的一部分、读出源极端子4及栅极端子5各一部分、及漏极端子6的岛部8整体及端子部分10的一部分。从树脂封装2的侧面露出源极端子3的端子部分9、读出源极端子4、栅极端子5及漏极端子6的端子部分10各一部分。
图3是本发明的一个实施方式所涉及的逆变器电路31的电气电路图。图4是示出搭载多个图1的开关器件1的开关模块43的电结构的电气电路图。
作为本发明的电子电路的一个例子的逆变器电路31，包含第1～第4开关器件32～35、第1～第4栅极驱动电路36～39和控制部40。
第1～第4开关器件32～35分别由前述的开关器件1构成。此外，在图3中，选择性地示出图2所示的电路要素之中图3的说明所需要的部分。另外，第1～第4开关器件32～35也可以例如在图4以第1开关器件32为代表例所示的那样，作为并联连接多个开关器件1而构成的开关模块43而装入逆变器电路31。
第1开关器件32的漏极端子6与电源41的正极端子连接。第1开关器件32的源极端子3与第2开关器件33的漏极端子6连接。第1开关器件32的栅极端子5及第1开关器件32的读出源极端子4与第1栅极驱动电路36连接。
第2开关器件33的源极端子3与电源41的负极端子连接。第2开关器件33的栅极端子5及第2开关器件33的读出源极端子4与第2栅极驱动电路37连接。
第3开关器件34的漏极端子6与电源41的正极端子连接。第3开关器件34的源极端子3与第4开关器件35的漏极端子6连接。第3开关器件34的栅极端子5及第3开关器件34的读出源极端子4与第3栅极驱动电路38连接。
第4开关器件35的源极端子3与电源41的负极端子连接。第4开关器件35的栅极端子5及第4开关器件35的读出源极端子4与第4栅极驱动电路39连接。在第1开关器件32和第2开关器件33的连接点与第3开关器件34和第4开关器件35的连接点之间，连接有负载42。
控制部40由包含CPU和存储其程序等的存储器（ROM、RAM等）的微型计算机构成。控制部40生成针对第1开关器件32的MOSFET19的第1栅极控制信号CG1、针对第2开关器件33的MOSFET19的第2栅极控制信号CG2、针对第3开关器件34的MOSFET19的第3栅极控制信号CG3及针对第4开关器件35的MOSFET19的第4栅极控制信号CG4，并分别供给第1～第4栅极驱动电路36～39。
各栅极驱动电路36、37、38、39分别基于从控制部40供给的栅极控制信号CG1、CG2、CG3、CG4，分别生成针对第1开关器件32、第2开关器件33、第3开关器件34及第4开关器件35的栅极驱动信号DG1、DG2、DG3、DG4并加以输出。由此，驱动控制第1～第4开关器件32～35。
在这样的逆变器电路31中，例如，第1开关器件32和第4开关器件35导通。此后，这些开关器件32、35会截止，从而全部的开关器件32～35成为截止状态。若经过既定死时间（deadtime）期间，则这次第2开关器件33和第3开关器件34导通。此后，这些开关器件33、34会截止，从而全部的开关器件32～35成为截止状态。若过经过既定死时间期间，则第1开关器件32和第4开关器件35再次导通。通过重复这样的动作，负载42被交流驱动。
各栅极驱动电路36、37、38、39具备用于在对应的开关器件32、33、34、35发生如直接供给电源41的电压这样的短路等时，保护该开关器件32、33、34、35的过电流保护功能。在开关器件32、33、34、35发生直接供给电源41的电压这样的短路的情况有例如负载42短路的情况、在电源41的正极端子与负极端子之间串联连接的两个开关器件（32、33；34、35）同时导通的情况、在电源41的正极端子与负极端子之间串联连接的两个开关器件（32、33；34、35）的任一个短路故障的情况等。由于各栅极驱动电路36、37、38、39的结构相同，以下，对第1栅极驱动电路36的过电流保护功能进行详细说明。
图5是示出栅极驱动电路36的电结构的电气电路图。
第1栅极驱动电路36包含：放大电路51、第1切换电路52、栅极电阻53、第2切换电路54、电流截断电阻55、及过电流检测电路56。
对放大电路51的输入端子输入来自控制部40的栅极控制信号CG1。放大电路51放大栅极控制信号CG1并生成栅极驱动信号DG1。放大电路51的输出端子与第1切换电路52的一个输入端子a连接。第1切换电路52具有两个输入端子a、b和一个输出端子c，选择任意一个输入端子a、b连接到输出端子c。第1切换电路52的另一个输入端子b成为开路状态。第1切换电路52的输出端子c经由栅极电阻53而与第1开关器件32的栅极端子5连接。第1切换电路52由过电流检测电路56的输出控制。
第2切换电路54具有一个输入端子d和两个输出端子e、f，选择任意一个输出端子e、f，将输入端子d与所选择的输出端子连接。输入端子d经由电流截断电阻55与栅极电阻53和第1开关器件32的栅极端子5的连接点连接。一个输出端子e处于开路状态。另一个输出端子f接地。第2切换电路54由过电流检测电路56的输出控制。此外，将栅极电阻53的电阻值设为r1，将电流截断电阻55的电阻值设为r2。如后述那样，r2被设定为大于r1的值。
过电流检测电路56包含电流检测用电阻57和比较电路58。电流检测用电阻57的一端与第1开关器件32的读出源极端子4连接，电流检测用电阻57的另一端接地。电流检测用电阻57的端子间电压（电压降量）成为与流过第1开关器件32的MOSFET19的电流ID的大小对应的值。电流检测用电阻57的端子间电压提供给比较电路58。比较电路58通过比较电流检测用电阻57的端子间电压和基准电压，判定是否为过电流状态，并输出表示该判定结果的判定信号。具体而言，比较电路58在电流检测用电阻57的端子间电压大于基准电压时，判定为过电流状态（检测到过电流）。
在由过电流检测电路56未检测到过电流的状态（通常时）下，第2切换电路54选择第1输出端子e，将输入端子d连接到第1输出端子e。由此，第2切换电路54的输入端子d成为高阻抗状态。另外，第1切换电路52选择第1输入端子a，将第1输入端子a连接到输出端子c。由此，由放大电路51生成的栅极驱动信号DG1经由栅极电阻53提供给第1开关器件32的栅极端子5。通过该栅极驱动信号DG1，第1开关器件32的MOSFET19被驱动控制。
当由过电流检测电路56检测到过电流时，第1切换电路52选择第2输入端子b，将输出端子c连接到第2输入端子b。由此，第1切换电路52的输出端子c成为高阻抗状态。另外，第2切换电路54选择第2输出端子f，将输入端子d连接到第2输出端子f。由此，第2切换电路54的输入端子d接地。
即，第1开关器件32的栅极端子5经由电流截断电阻55而接地。其结果，第1开关器件32的栅极－源极间电压Vgs降低，流过第1开关器件32的MOSFET19的漏极电流ID（短路电流）被截断。短路电流的截断速度随着电流截断电阻55的电阻值r2而变化。电流截断电阻55的电阻值r2越大，短路电流的截断速度就变得越慢。此外，电流截断电阻55的电阻值r2大于栅极电阻53的电阻值r1。在该实施方式中，栅极电阻53的电阻值r1例如为3.9[Ω]，电流截断电阻55的电阻值r2例如为33[Ω]。
通过将第1开关器件32的栅极端子5接地，该短路电流被截断，但是直至截断之前需要一定的时间。例如，自检测到过电流后需要10μsec（微秒）左右。然而，若不能在第1开关器件32所具备的短路耐受量tsc内截断，则因短路电流ID造成的热失控而有第1开关器件32热破坏的情况。
因此，在该实施方式中，如前述那样，在MOSFET19的源极端与读出源极端子4之间，串联连接具有与源极用线16（参照图2）的构成材料、长度及线径等对应的电阻值r的外部电阻22。
因此，与在图5中以虚线所示的现有电线21那样将读出源极端子4直接连接到MOSFET19的源极端的情况相比，能够通过该外部电阻22上的电压降（-ID·r）降低在MOSFET19的源极－漏极间流过过电流ID时的栅极－源极间电压Vgs。
图6是示出图1的开关器件1的栅极－源极间电压Vgs与短路耐受量tsc的关系的图表。具体而言，作成具有与图1所示的开关器件1同样的构造的2种器件的试样，将一个MOSFET19形成为DMOS（Double-DiffusedMOSFET），将另一个MOSFET19形成为TMOS（TrenchMOSFET），并示出进行短路实验的结果。
如图6所示，可知在DMOS及TMOS的任一种情况下，也随着栅极－源极间电压Vgs下降而提高短路耐受量tsc。因此，如图5所示，如果能够通过外部电阻22上的电压降（-ID·r）降低流过过电流ID时的栅极－源极间电压Vgs，就能由此提高第1开关器件32的短路耐受量。其结果，能够很充裕地，通过栅极端子5的接地而截断短路电流ID。
而且，适当调节源极用线16（参照图2）的构成材料、长度及线径等而适当决定外部电阻22的电阻值，从而能够在流过源极－漏极间的漏极电流ID比较小时或额定值时，减小该外部电阻22上的电压降。例如，在该实施方式中，将外部电阻22的电阻值r设定为ID×1/100mΩ～5×ID×1/100mΩ，以在漏极电流ID比较低时栅极－源极间电压Vgs成为18.5V左右、在漏极电流ID为额定值时栅极－源极间电压Vgs成为18.0V左右、在漏极电流ID为额定值的4～5倍时栅极－源极间电压Vgs成为16.5V左右。由此，在漏极电流ID比较小时或为额定值的情况下，能够抑制栅极－源极间电压Vgs的下降，并能向MOSFET19提供开关动作所需要的充分的驱动电压。即，对MOSFET19的开关性能产生的影响少而过得去。
另外，在该实施方式中，将开关器件1的电流输出用的源极用线16作用为外部电阻22，因此不会增加部件件数而能以低成本实现上述的短路耐受量的提高效果。
进而，在该实施方式中，外部电阻22被树脂封装2密封，因此能够按现有的布局安装开关器件1。
以上，对本发明的一个实施方式进行了说明，但是本发明还能以其他方式实施。
例如，前述的实施方式中，利用1个电流截断电阻55来截断短路电流，但是也可以利用多个电流截断电阻来以阶梯式改变电流截断时的截断速度。
例如，当过电流检测时，在图5中，对将栅极电阻53用作为第1电流截断电阻、将电流截断电阻55用作为第2电流截断电阻的情况进行说明。第2电流截断电阻（电流截断电阻55）的电阻值r2被设定为大于第1电流截断电阻（栅极电阻53）的电阻值r1。例如，电阻值r1为3.9[Ω]，电阻值r2为33[Ω]。
在该情况下，第1切换电路52如图5中虚线所示，具有第3输入端子g。第3输入端子g接地。另外，栅极驱动电路36如图5中虚线所示，具备监视第1开关器件32的栅极－源极间电压Vgs的电压监视部59。
当通过过电流检测电路56检测到过电流时，第1切换电路52选择第2输入端子b，将输出端子c连接到第2输入端子b。由此，第1切换电路52的输出端子c成为高阻抗状态。另外，第2切换电路54选择第2输出端子f，将输入端子d连接到第2输出端子f。由此，第2切换电路54的输入端子d接地。
即，第1开关器件32的栅极端子5经由第2电流截断电阻55接地。其结果，第1开关器件32的栅极－源极间电压Vgs降低。在该情况下，由于第2电流截断电阻55的电阻值被设定为大于第1电流截断电阻33的电阻值，所以与将第1开关器件32的栅极端子5经由第1电流截断电阻33而接地的情况相比电流截断速度慢。若栅极－源极间电压Vgs减少、并且栅极－源极间电压Vgs成为使第1开关器件32的导通电阻的温度特性为负的电压值（该例中10[V]），则电压监视部59向第1切换电路52及第2切换电路54输出电阻切换信号。
第1切换电路52当接收来自电压监视部59的电阻切换信号时，选择第3输入端子g，将输出端子c连接到第3输入端子g。第2切换电路54当接收来自电压监视部59的电阻切换信号时，选择第1输出端子e，将输入端子d连接到第1输出端子e。由此，第1开关器件32的栅极端子5经由第1电流截断电阻33接地，栅极－源极间电压Vgs降低。由于第1电流截断电阻33的电阻值小于第2电流截断电阻55的电阻值，所以电流截断速度变快。
另外，在前述的实施方式中，出于不增加部件件数的关系，将源极用线16用作为外部电阻22，但是也可以例如在树脂封装2内另行设置由金属板等构成的岛部，以该岛部为中继地点，用至少2根电线来连接读出源极端子4与源极焊盘13之间。
另外，在前述的实施方式中，对将本发明适用于逆变器电路的情况进行了说明，但是对于转换器电路等的逆变器电路以外的电子电路也能适用本发明。
图7～图10示出适用了本发明的一实施例所涉及的开关器件的半导体模块。
图7是用于说明半导体模块的结构的平面图，示出除去了顶板的状态。图8是沿着图7的VIII－VIII线的图解性的截面图。图9是沿着图7的IX－IX线的图解性的截面图。
半导体模块61包含散热板62、外壳63和组装到外壳63的多个端子。多个端子包括第1电源端子（该例中正极侧电源端子）P、第2电源端子（该例中负极侧电源端子）N、第1输出端子OUT1及第2输出端子OUT2。进而，多个端子包括第1源极读出端子SS1、第1栅极端子G1、第2源极读出端子SS2和第2栅极端子G2。在将第1输出端子OUT1和第2输出端子OUT2统称的情况下，称为“输出端子OUT”。
说明的方便起见，以下采用图7所示的+X方向、-X方向、+Y方向及-Y方向和图8所示的+Z方向及-Z方向。+X方向及-X方向为沿着俯视下大致矩形的外壳63（散热板62）的长边的两个方向，将这些统称时仅称为“X方向”。+Y方向及-Y方向为沿着外壳63的短边的两个方向，将这些统称时仅称为“Y方向”。+Z方向及-Z方向为沿着散热板62的法线的两个方向，将这些统称时仅称为“Z方向”。在将散热板62置于水平面时，X方向及Y方向成为沿着互相正交的两个水平的直线（X轴及Y轴）的两个水平方向（第1水平方向及第2水平方向），Z方向成为沿着铅垂的直线（Z轴）的铅垂方向（高度方向）。
散热板62为俯视长方形的一样厚度的板状体，由导热系数高的材料构成。更具体而言，散热板62也可为用铜构成的铜板。该铜板也可为在表面形成镍镀层。在散热板62的-Z方向侧的表面，根据需要安装有散热器和其他的冷却单元。
外壳63大致以长方体形状形成，由树脂材料构成。特别是，优选使用PPS（聚苯硫醚）等的耐热性树脂。外壳63俯视下呈现与散热板62大致相同大小的矩形，具备固定在散热板62的一表面（+Z方向侧表面）的框部64和固定在该框部64的顶板（略图示）。顶板闭锁框部64的一侧（+Z方向侧），与闭锁框部64的另一侧（-Z方向侧）的散热板62的一表面对置。由此，在外壳63的内部电路容纳空间被散热板62、框部64及顶板划分。该实施方式中，框部64和所述多个端子通过同时成形而制作。
框部64具备一对侧壁66、67和分别结合这一对侧壁66、67的两端的一对端壁68、69。在框部64的+Z方向侧表面中的4个角部，形成有向外侧开放的凹部70。各凹部70的与外侧开放部相反侧的壁以向内方突出的方式弯曲。在凹部70的底壁，形成有贯通底壁的安装用贯通孔71。在安装用贯通孔71中，筒状金属部件72以嵌入的状态固定。在散热板62形成有与各安装用贯通孔71连通的安装用贯通孔（略图示）。半导体模块61通过插通外壳63及散热板62的安装用贯通孔71的螺栓（略图示）来固定到安装对象的既定固定位置。利用这些安装用贯通孔71，安装前述的散热器等的冷却单元也可。
在端壁69的外表面，形成有第1电源端子P用的端子台73和第2电源端子N用的端子台74。俯视下，端子台73相对于端壁69的长度方向中央配置在+Y方向侧，端子台74相对于端壁69的长度方向中央配置在-Y方向侧。这些端子台73、74与端壁69整体地形成。
在端壁68的外表面形成有第1输出端子OUT1用的端子台75和第2输出端子OUT2用的端子台76。俯视下，端子台75相对于端壁68的长度方向中央配置在+Y方向侧，端子台76相对于端壁68的长度方向中央配置在-Y方向侧。这些端子台75、76与端壁68整体地形成。在各端子台73、74、75、76中，分别以使其螺纹孔的中心轴线与Z方向一致的姿态埋设有螺母（略图示）。
在端子台73的表面（+Z方向侧表面）配置有第1电源端子P。在端子台74的表面（+Z方向侧表面）配置有第2电源端子N。在端子台75的表面（+Z方向侧表面）配置有第1输出端子OUT1。在端子台76的表面（+Z方向侧表面）配置有第2输出端子OUT2。
第1电源端子P、第2电源端子N、第1输出端子OUT1及第2输出端子OUT2分别是将金属板（例如，对铜板实施镍镀的板）切出既定形状、并实施弯曲加工而作成的，与外壳63的内部的电路电连接。第1电源端子P、第2电源端子N、第1输出端子OUT1及第2输出端子OUT2的各前端部分别引出到端子台73、74、75、76上。第1电源端子P、第2电源端子N、第1输出端子OUT1及第2输出端子OUT2的各前端部分别以沿着端子台73、74、75、76的表面的方式形成。在第1电源端子P、第2电源端子N、第1输出端子OUT1及第2输出端子OUT2的各前端部形成有插通孔83d、84d、85d、86d。通过利用插通这些插通孔83d、84d、85d、86d并螺纹嵌合到前述的螺母的螺栓，能够对具备在半导体模块61的安装对象侧的汇流条连接端子P、N、OUT1、OUT2。
在一个侧壁67安装有第1源极读出端子SS1、第1栅极端子G1等。这些端子SS1、G1的前端部从侧壁67的表面（+Z方向侧表面）向外壳63的外侧（+Z方向）突出。第1源极读出端子SS1及第1栅极端子G1在侧壁67的-X方向侧端与长度方向（X方向）中央之间，沿X方向隔着间隔而配置。
在另一个侧壁66安装有第2栅极端子G2及第2源极读出端子SS2。这些端子G2、SS2的前端部从侧壁66的表面（+Z方向侧表面）向外壳63的外侧（+Z方向）突出。第2栅极端子G2及第2源极读出端子SS2在侧壁66的长度方向（X方向）中央与+X方向侧端之间，沿X方向隔着间隔而配置。源极读出端子SS1、SS2及栅极端子G1、G2分别是对横截面矩形的金属棒（例如，对铜的棒状体实施镍镀的棒）实施弯曲加工而作成的，与外壳63的内部的电路电连接。
第1电源端子P包含：沿着端子台73的表面的前端部83a；相对于前端部83a在-Z方向侧与前端部83a平行地配置的基部83b；以及连结前端部83a和基部83b的立起部。立起部连结基部83b的-Y方向侧缘部和前端部83a的-Y方向侧缘部。第1电源端子P的基部83b的大部分和立起部埋入到端壁69及端子台73的内部。在基部83b的-X方向侧端部形成有向外壳63的内方突出的梳齿状端子83c。
第2电源端子N包含：沿着端子台74的表面的前端部84a；相对于前端部84a在-Z方向侧与前端部84a平行地配置的基部84b；以及连结前端部84a和基部84b的立起部。立起部连结基部84b的+Y方向侧缘部和前端部84a的+Y方向侧缘部。第2电源端子N的基部84b的大部分和立起部埋入到端壁69及端子台74的内部。在基部84b的-X方向侧端部形成有向外壳63的内方突出的梳齿状端子84c。
第1输出端子OUT1包含：沿着端子台75的表面的前端部85a；相对于前端部85a在-Z方向侧与前端部85a平行地配置的基部85b；以及连结前端部85a和基部85b的立起部。立起部连结基部85b的-Y方向侧缘部和前端部85a的-Y方向侧缘部。第1输出端子OUT1的基部85b的大部分和立起部埋入到端壁68及端子台75的内部。在基部85b的+X方向侧端部形成有向外壳63的内方突出的梳齿状端子85c。
第2输出端子OUT2包含：沿着端子台76的表面的前端部86a；相对于前端部86a在-Z方向侧与前端部86a平行地配置的基部86b；以及连结前端部86a和基部86b的立起部。立起部连结基部86b的+Y方向侧缘部和前端部86a的+Y方向侧缘部。第2输出端子OUT2的基部86b的大部分和立起部埋入到端壁68及端子台76的内部。在基部86b的+X方向侧端部形成有向外壳63的内方突出的梳齿状端子86c。
第1源极读出端子SS1从X方向来看为曲柄状，它们的中间部分埋入于侧壁67。第1源极读出端子SS1的基端部配置在外壳63内。第1源极读出端子SS1的前端部从侧壁67的表面向+Z方向突出。
第1栅极端子G1从X方向来看为曲柄状，它们的中间部分埋入于侧壁67。第1栅极端子G1的基端部配置在外壳63内。第1栅极端子G1的前端部从侧壁67的表面向+Z方向突出。
第2源极读出端子SS2从X方向来看为曲柄状，它们的中间部分埋入于侧壁66。第2源极读出端子SS2的基端部配置在外壳63内。第2源极读出端子SS2的前端部从侧壁66的表面向+Z方向突出。
第2栅极端子G2从X方向来看为曲柄状，它们的中间部分埋入于侧壁66。第2栅极端子G2的基端部配置在外壳63内。第2栅极端子G2的前端部从侧壁66的表面向+Z方向突出。
在散热板62的表面（+Z方向侧表面）中的被框部4包围的区域，沿X方向并排地配置有第1组件100和第2组件200。第1组件100配置在电源端子P、N侧，第2组件200配置在输出端子OUT侧。第1组件100构成上臂（高侧）电路的一半和下臂（低侧）电路的一半。第2组件200构成上臂电路的剩余一半和下臂电路的剩余一半。
第1组件100包含：第1绝缘基板101、多个第1开关元件Tr1、多个第1二极管元件Di1、多个第2开关元件Tr2、和多个第2二极管元件Di2。
第1绝缘基板101俯视下大致为矩形，以使4边与散热板62的4边分别平行的姿态接合到散热板62的表面。在第1绝缘基板101的散热板62侧的表面（-Z方向侧表面），形成有第1接合用导体层102（参照图8）。该第1接合用导体层102经由焊锡层131与散热板62接合。
在第1绝缘基板101的与散热板62相反侧的表面（+Z方向侧表面），形成有上臂电路用的多个导体层和下臂电路用的多个导体层。上臂电路用的多个导体层包含第1元件接合用导体层103和第1栅极端子用导体层104和第1源极读出端子用导体层105。下臂电路用的多个导体层包含：第2元件接合用导体层106、N端子用导体层107、第2栅极端子用导体层108、和第2源极读出端子用导体层109。
该实施方式中，第1绝缘基板101由AlN构成。作为第1绝缘基板101，能够使用例如在陶瓷的两面直接接合铜箔的基板（DBC：DirectBondingCopper）。在作为第1绝缘基板101使用DBC基板的情况下，能够用该铜箔形成各导体层102～109。
第1元件接合用导体层103在第1绝缘基板101的表面中的+Y方向侧靠边配置，俯视下为沿X方向较长的矩形状。第1元件接合用导体层103在其+X方向侧端部具有向-Y方向延伸的突出部。N端子用导体层107在第1绝缘基板101的表面中的-Y方向侧靠边配置，俯视下为沿X方向较长的矩形状。N端子用导体层107在其+X方向侧端部具有向第1元件接合用导体层103的突出部延伸的突出部。第2元件接合用导体层106在俯视下配置在由第1元件接合用导体层103和N端子用导体层107和第1绝缘基板101的-X方向侧的边包围的区域，俯视下为沿X方向较长的矩形状。
第1栅极端子用导体层104配置在第1元件接合用导体层103与第1绝缘基板101的+Y方向侧的边之间，俯视下为沿X方向细长的矩形。第1源极读出端子用导体层105配置在第1栅极端子用导体层104与第1绝缘基板101的+Y方向侧的边之间，俯视下为沿X方向细长的矩形。
第2栅极端子用导体层108配置在N端子用导体层107与第1绝缘基板101的-Y方向侧的边之间，俯视下为沿X方向细长的矩形。第2源极读出端子用导体层109配置在第2栅极端子用导体层108与第1绝缘基板101的-Y方向侧的边之间，俯视下为沿X方向细长的矩形。
第1电源端子P的梳齿状端子83c接合到第1元件接合用导体层103的表面的+X方向侧端部。第2电源端子N的梳齿状端子84c接合到N端子用导体层107的表面的+X方向侧端部。第1电源端子P的端子成为如梳齿状端子83c那样的梳齿状，因此在将第1电源端子P接合到第1元件接合用导体层103时，例如将超声波接合用头抵接到梳齿状端子83c的前端，能够容易将梳齿状端子83c超声波接合到第1元件接合用导体层103。另外，由于第2电源端子N的端子成为如梳齿状端子84c那样的梳齿状，所以在将第2电源端子N接合到N端子用导体层107时，例如将超声波接合用头抵接到梳齿状端子84c的前端，能够容易将梳齿状端子84c超声波接合到N端子用导体层107。第2栅极端子G2的基端部接合到第2栅极端子用导体层108。第2源极读出端子SS2的基端部接合到第2源极读出端子用导体层109。这些接合也可以通过超声波焊接来进行。
在第1元件接合用导体层103的表面，多个第1开关元件Tr1的漏极电极经由焊锡层132（参照图8）而接合，并且多个第1二极管元件Di1的阴极电极经由焊锡层133而接合。各第1开关元件Tr1在与第1元件接合用导体层103接合的面相反侧的表面具有源极电极和栅极电极。各第1二极管元件Di1在与第1元件接合用导体层103接合的面相反侧的表面具有阳极电极。
在第1元件接合用导体层103的表面的+Y方向侧靠边，5个第1二极管元件Di1沿X方向隔着间隔而并排配置。另外，在第1元件接合用导体层93的-Y方向侧的边与5个第1二极管元件Di1之间，5个第1开关元件Tr1沿X方向隔着间隔而并排配置。5个第1开关元件Tr1在Y方向上与5个第1二极管元件Di1位置匹配。
在Y方向位置匹配的第1开关元件Tr1及第1二极管元件Di1，在俯视下，通过大致Y方向延伸的第1连接金属部件110，与第2元件接合用导体层106连接。第1连接金属部件110由基端部经由焊锡134与第2元件接合用导体层106接合、前端部向+Z方向延伸的块状的立起部和从立起部的前端部向+Y方向延伸并配置在第1开关元件Tr1及第1二极管元件Di1的上方的板状的横行部构成。横行部的前端部经由焊锡135与第1二极管元件Di1的阳极电极接合，横行部的长度中间部经由焊锡136与第1开关元件Tr1的源极电极接合。第1连接金属部件110的宽度（X方向的长度）短于第1开关元件Tr1的宽度（X方向的长度）。俯视下，第1连接金属部件110的横行部通过第1开关元件Tr1的宽度的中间部。
各第1开关元件Tr1的栅极电极通过电线111与第1栅极端子用导体层104连接。各第1连接金属部件110通过电线112与第1源极读出端子用导体层105连接。即，各第1开关元件Tr1的源极电极经由焊锡136、第1连接金属部件110及电线112，与第1源极读出端子用导体层105连接。
在第2元件接合用导体层106的表面，多个第2开关元件Tr2的漏极电极经由焊锡层137（参照图8）而接合，并且多个第2二极管元件Di2的阴极电极经由焊锡层138而接合。各第2开关元件Tr2在与第2元件接合用导体层106接合的面相反侧的表面具有源极电极和栅极电极。各第2二极管元件Di2在与第2元件接合用导体层106接合的面相反侧的表面具有阳极电极。
在第2元件接合用导体层106的表面的-Y方向侧靠边，5个第2开关元件Tr2沿X方向隔着间隔而并排配置。另外，在第2元件接合用导体层106的+Y方向侧的边与5个第2开关元件Tr2之间，5个第2二极管元件Di2沿X方向隔着间隔而并排配置。5个第2二极管元件Di2在Y方向上与5个第2开关元件Tr2位置匹配。另外，5个第2二极管元件Di2在Y方向上还与5个第1开关元件Tr1位置匹配。
在Y方向位置匹配的第2开关元件Tr2及第2二极管元件Di2，在俯视下，通过大致Y方向延伸的第2连接金属部件120，与N端子用导体层107连接。第2连接金属部件120由基端部经由焊锡139与N端子用导体层107接合、前端部向+Z方向延伸的块状的立起部和从立起部的前端部向+Y方向延伸并配置在第2开关元件Tr2及第2二极管元件Di2的上方的板状的横行部构成。横行部的前端部经由焊锡140与第2二极管元件Di2的阳极电极接合，横行部的长度中间部经由焊锡141与第2开关元件Tr2的源极电极接合。第2连接金属部件120的宽度（X方向的长度）短于第2开关元件Tr2的宽度（X方向的长度）。俯视下，第2连接金属部件120的横行部通过第2开关元件Tr2的宽度的中间部。
各第2开关元件Tr2的栅极电极通过电线121与第2栅极端子用导体层108连接。N端子用导体层107通过电线122与第2源极读出端子用导体层109连接。即，各第2开关元件Tr2的源极电极经由焊锡141、第2连接金属部件120、N端子用导体层107及电线122，与第2源极读出端子用导体层109连接。
第2组件200包含：第2绝缘基板201；多个第3开关元件Tr3；多个第3二极管元件Di3；多个第4开关元件Tr4；以及多个第4二极管元件Di4。
第2绝缘基板201在俯视下大致为矩形，以使4边分别与散热板62的4边平行的姿态接合到散热板62的表面。在第2绝缘基板201的散热板62侧的表面（-Z方向侧表面），形成有第2接合用导体层202（参照图9）。该第2接合用导体层经由焊锡层231与散热板62接合。
在第2绝缘基板201的与散热板62相反侧的表面（+Z方向侧表面），形成有上臂电路用的多个导体层和下臂电路用的多个导体层。上臂电路用的多个导体层包含第3元件接合用导体层203和第3栅极端子用导体层204和第3源极读出端子用导体层205。下臂电路用的多个导体层包含第4元件接合用导体层206、源极用导体层207、第4栅极端子用导体层208、和第4源极读出端子用导体层209。
该实施方式中，第2绝缘基板201由AlN构成。作为第2绝缘基板201，能够使用例如对陶瓷的两面直接接合铜箔的基板（DBC：DirectBondingCopper）。在作为第2绝缘基板201使用DBC基板的情况下，能够用该铜箔形成各导体层202～209。
第3元件接合用导体层203在第2绝缘基板201的表面中的+Y方向侧靠边配置，俯视下为沿X方向较长的矩形状。第3元件接合用导体层203在其-X方向侧端部具有向+Y方向延伸的突出部。源极用导体层207在第2绝缘基板201的表面中的-Y方向侧靠边配置，俯视下为沿X方向较长的矩形状。第4元件接合用导体层206在俯视下为T字状，配置在第3元件接合用导体层203与源极用导体层207之间，包含俯视下沿X方向较长的矩形状的元件接合部206a和沿着第2绝缘基板201的-X方向侧的边延伸的输出端子接合部206b。元件接合部206a的-X方向侧端部连结到输出端子接合部206b的长度中央部。
第3栅极端子用导体层204配置在第3元件接合用导体层203与第2绝缘基板201的+Y方向侧的边之间，俯视下为沿X方向细长的矩形状。第3源极读出端子用导体层205配置在第3栅极端子用导体层204与第2绝缘基板201的+Y方向侧的边之间，俯视下为沿X方向细长的矩形状。
第4栅极端子用导体层208配置在源极用导体层207与第2绝缘基板201的-Y方向侧的边之间，俯视下为沿X方向细长的矩形。第4源极读出端子用导体层209配置在第4栅极端子用导体层208与第2绝缘基板201的-Y方向侧的边之间，俯视下为沿X方向细长的矩形。
第1输出端子OUT1的梳齿状端子85c及第2输出端子OUT2的梳齿状端子86c接合到第4元件接合用导体层206的输出端子接合部206b的表面。由于第1输出端子OUT1的端子成为如梳齿状端子85c那样的梳齿状，所以在将第1输出端子OUT1接合到输出端子接合部206b时，例如将超声波接合用头抵接到梳齿状端子85c的前端，能够容易将梳齿状端子85c超声波接合到输出端子接合部206b。另外，由于第2输出端子OUT2的端子成为如梳齿状端子86c那样的梳齿状，所以在将第2输出端子OUT2接合到输出端子接合部206b时，例如将超声波接合用头抵接到梳齿状端子86c的前端，能够容易将梳齿状端子86c超声波接合到输出端子接合部206。第1栅极端子G1的基端部接合到第3栅极端子用导体层204。第1源极读出端子SS1的基端部接合到第3源极读出端子用导体层205。这些接合也可以通过超声波焊接来进行。
在第3元件接合用导体层203的表面，多个第3开关元件Tr3的漏极电极经由焊锡层232（参照图9）而接合，并且多个第3二极管元件Di3的阴极电极经由焊锡层233而接合。各第3开关元件Tr3在与第3元件接合用导体层203接合的面相反侧的表面具有源极电极和栅极电极。各第3二极管元件Di3在与第3元件接合用导体层203接合的面相反侧的表面具有阳极电极。
在第3元件接合用导体层203的表面的+Y方向侧靠边，5个第3二极管元件Di3沿X方向隔着间隔而并排配置。另外，在第3元件接合用导体层203的-Y方向侧的边与5个第3二极管元件Di3之间，5个第3开关元件Tr3沿X方向隔着间隔而并排配置。5个第3开关元件Tr3在Y方向上与5个第3二极管元件Di3位置匹配。
在Y方向位置匹配的第3开关元件Tr3及第3二极管元件Di3，在俯视下，通过大致Y方向延伸的第3连接金属部件210，与第4元件接合用导体层206连接。第3连接金属部件210由基端部经由焊锡234与第4元件接合用导体层206接合、前端部向+Z方向延伸的块状的立起部和从立起部的前端部向+Y方向延伸并配置在第3开关元件Tr3及第3二极管元件Di3的上方的板状的横行部构成。横行部的前端部经由焊锡235与第3二极管元件Di3的阳极电极接合，横行部的长度中间部经由焊锡236与第3开关元件Tr3的源极电极接合。第3连接金属部件210的宽度（X方向的长度）短于第3开关元件Tr3的宽度（X方向的长度）。俯视下，第3连接金属部件210的横行部通过第3开关元件Tr3的宽度的中间部。
各第3开关元件Tr3的栅极电极通过电线211与第3栅极端子用导体层204连接。各第3连接金属部件210通过电线212与第3源极读出端子用导体层205连接。即，各第3开关元件Tr3的源极电极经由焊锡236、第3连接金属部件210及电线212，与第3源极读出端子用导体层205连接。
在第4元件接合用导体层206的表面，多个第4开关元件Tr4的漏极电极经由焊锡层237（参照图9）而接合，并且多个第4二极管元件Di4的阴极电极经由焊锡层238而接合。各第4开关元件Tr4在与第4元件接合用导体层206接合的面相反侧的表面具有源极电极和栅极电极。各第4二极管元件Di4在与第4元件接合用导体层206接合的面相反侧的表面具有阳极电极。
在第4元件接合用导体层206的表面的-Y方向侧靠边，5个第4开关元件Tr4沿X方向隔着间隔而并排配置。另外，在第4元件接合用导体层206的+Y方向侧的边与5个第4开关元件Tr4之间，5个第4二极管元件Di4沿X方向隔着间隔而并排配置。5个第4二极管元件Di4在Y方向上与5个第4开关元件Tr4位置匹配。另外，5个第4二极管元件Di4在Y方向上还与5个第3开关元件Tr3位置匹配。
在Y方向位置匹配的第4开关元件Tr4及第4二极管元件Di4，在俯视下，通过大致Y方向延伸的第4连接金属部件220，与源极用导体层207连接。第4连接金属部件220由基端部经由焊锡239与源极用导体层207接合、前端部向+Z方向延伸的块状的立起部和从立起部的前端部向+Y方向延伸并配置在第4开关元件Tr4及第4二极管元件Di4的上方的板状的横行部构成。横行部的前端部经由焊锡240与第4二极管元件Di4的阳极电极接合，横行部的长度中间部经由焊锡241与第4开关元件Tr4的源极电极接合。第4连接金属部件220的宽度（X方向的长度）短于第4开关元件Tr4的宽度（X方向的长度）。俯视下，第4连接金属部件220的横行部通过第4开关元件Tr4的宽度的中间部。
各第4开关元件Tr4的栅极电极通过电线221与第4栅极端子用导体层208连接。
第2组件200的第3元件接合用导体层203通过第1导体层连接部件91连接到第1组件100的第1元件接合用导体层103。第1导体层连接部件91由俯视下H形的板状体构成，并且由跨在第3元件接合用导体层203和第1元件接合用导体层103的一对矩形部和连结这些矩形部的中央部的连结部构成。由于用第1导体层连接部件91连接第1元件接合用导体层103和第3元件接合用导体层203，所以与例如用电线连接的情况相比，能够谋求低电感化。另外，由于第1导体层连接部件91俯视下为H形且端子成为梳齿状，所以例如将第1导体层连接部件91接合到第1元件接合用导体层103时，将超声波接合用头抵接到第1导体层连接部件91的前端，能够容易将第1导体层连接部件91超声波接合到第1元件接合用导体层103。
第2组件200的第4元件接合用导体层206通过第2导体层连接部件92连接到第1组件100的第2元件接合用导体层106。第2导体层连接部件92由俯视下为H形的板状体构成，并且由跨在第4元件接合用导体层206和第2元件接合用导体层106的一对矩形部和连结这些矩形部的中央部的连结部构成。由于用第2导体层连接部件92连接第2元件接合用导体层106和第4元件接合用导体层206，所以与例如用电线连接的情况相比，能够谋求低电感化。另外，由于第2导体层连接部件92俯视下为H形且端子成为梳齿状，所以例如将第2导体层连接部件92接合到第2元件接合用导体层106时，将超声波接合用头抵接到第2导体层连接部件92的前端，能够容易将第2导体层连接部件92超声波接合到第2元件接合用导体层106。
第2组件200的源极用导体层207通过第3导体层连接部件93连接到第1组件100的N端子用导体层107。第3导体层连接部件93由俯视下为H形的板状体构成，并且由跨在源极用导体层207和N端子用导体层107的一对矩形部和连结这些矩形部的中央部的连结部构成。由于用第3导体层连接部件93连接N端子用导体层107和源极用导体层207，所以与例如用电线连接的情况相比，能够谋求低电感化。另外，由于第3导体层连接部件93俯视下为H形且端子成为梳齿状，所以例如将第3导体层连接部件93接合到N端子用导体层107时，将超声波接合用头抵接到第3导体层连接部件93的前端，能够容易将第3导体层连接部件93超声波接合到N端子用导体层107。
第2组件200的第3栅极端子用导体层204经由电线94连接到第1组件100的第1栅极端子用导体层104。第2组件200的第3源极读出端子用导体层205经由电线95连接到第1组件100的第1源极读出端子用导体层105。
第2组件200的第4栅极端子用导体层208经由电线96连接到第1组件100的第2栅极端子用导体层108。
图10是用于说明半导体模块61的电结构的电气电路图。在图10中，以1个输出端子OUT表示两个输出端子OUT1、OUT2。
第1组件100所具备的多个第1开关元件Tr1和多个第1二极管元件Di1以及第2组件200所具备的多个第3开关元件Tr3和多个第3二极管元件Di3，在第1电源端子P与输出端子OUT之间并联连接，从而形成上臂电路（高侧电路）301。第1组件100所具备的多个第2开关元件Tr2和多个第2二极管元件Di2以及第2组件200所具备的多个第4开关元件Tr4和多个第4二极管元件Di4，在输出端子OUT与第2电源端子N之间连接，从而形成下臂电路（低侧电路）302。
上臂电路301和下臂电路302串联连接在第1电源端子P与第2电源端子N之间，在上臂电路301和下臂电路302的连接点303连接有输出端子OUT。这样构成半桥电路。将该半桥电路能够用作为单相桥电路。另外，通过对电源并联连接多个（例如3个）该半桥电路（半导体模块1），能够构成多相（例如3相）桥电路。
第1～第4开关元件Tr1～Tr4在该实施方式中由N沟道型DMOS（Double-DiffusedMetalOxideSemiconductor）场效应型晶体管构成。特别是，在该实施方式中，第1～第4开关元件Tr1～Tr4为由SiC半导体器件构成的高速开关型的MOSFET（SiC-DMOS）。
另外，第1～第4二极管元件Di1～Di4在该实施方式中由肖特基势垒二极管（SBD）构成。特别是，在该实施方式中，第1～第4二极管元件Di1～Di4由SiC半导体器件（SiC-SBD）构成。
在各第1开关元件Tr1并联连接有第1二极管元件Di1。在各第3开关元件Tr3并联连接有第3二极管元件Di3。各第1开关元件Tr1和各第3开关元件Tr3的漏极以及各第1二极管元件Di1和各第3二极管元件Di3的阴极，与第1电源端子P连接。
多个第1二极管元件Di1的阳极与对应的第1开关元件Tr1的源极连接，第1开关元件Tr1的源极与输出端子OUT连接。同样地，多个第3二极管元件Di3的阳极与对应的第3开关元件Tr3的源极连接，第3开关元件Tr3的源极与输出端子OUT连接。
多个第1二极管元件Di1及多个第3二极管元件Di3的栅极与第1栅极端子G1连接。多个第1开关元件Tr1及多个第3开关元件Tr3的源极还与第1源极读出端子SS1连接。
第1开关元件Tr1的源极经由焊锡136、第1连接金属部件110、电线112、第1源极读出端子用导体层105、电线95及第3源极读出端子用导体层205而与第1源极读出端子SS1连接。因而，在第1开关元件Tr1的源极与第1源极读出端子SS1之间，存在包括寄生于因焊锡136及第1连接金属部件110而形成的电流路径的电阻（外部电阻）R1的电线电阻。在该实施方式中，第1开关元件Tr1的源极与第1源极读出端子SS1之间的电线电阻，与对第1开关元件Tr1的源极直接连接电线112的一端的情况相比，仅大外部电阻R1的量。
另外，第3开关元件Tr3的源极经由焊锡236、第3连接金属部件210、电线212及第3源极读出端子用导体层205而与第1源极读出端子SS1连接。因而，在第3开关元件Tr3的源极与第1源极读出端子SS1之间，存在包括寄生于因焊锡236及第3连接金属部件210而形成的电流路径的电阻（外部电阻）R3的电线电阻。在该实施方式中，第3开关元件Tr3的源极与第1源极读出端子SS1之间的电线电阻，与对第3开关元件Tr3的源极直接连接电线212的一端的情况相比，仅大外部电阻R3的量。
在各第2开关元件Tr2并联连接有第2二极管元件Di2。在各第4开关元件Tr4并联连接有第4二极管元件Di4。各第2开关元件Tr2和各第4开关元件Tr4的漏极以及各第2二极管元件Di2和各第4二极管元件Di4的阴极，与输出端子OUT连接。
多个第2二极管元件Di2的阳极与对应的第2开关元件Tr2的源极连接，第2开关元件Tr2的源极与第2电源端子N连接。同样地，多个第4二极管元件Di4的阳极与对应的第4开关元件Tr4的源极连接，第4开关元件Tr4的源极与第2电源端子N连接。
多个第2二极管元件Di2及多个第4二极管元件Di4的栅极与第2栅极端子G2连接。多个第2开关元件Tr2及多个第4开关元件Tr4的源极还与第2源极读出端子SS2连接。
第2开关元件Tr2的源极经由焊锡141、第2连接金属部件120、N端子用导体层107、电线122及第2源极读出端子用导体层109，与第2源极读出端子SS2连接。因而，在第2开关元件Tr2的源极与第2源极读出端子SS2之间，存在包括寄生于因焊锡141、第2连接金属部件120及N端子用导体层107而形成的电流路径的电阻（外部电阻）R2的电线电阻。在该实施方式中，第2开关元件Tr2的源极与第2源极读出端子SS2之间的电线电阻，与对第2开关元件Tr2的源极直接连接电线212的一端的情况相比，仅大外部电阻R2的量。
另外，第4开关元件Tr4的源极经由焊锡241、第4连接金属部件220、源极用导体层207、第3导体层连接部件93、N端子用导体层107、电线122及第2源极读出端子用导体层109，与第2源极读出端子SS2连接。因而，在第4开关元件Tr4的源极与第4源极读出端子SS2之间，存在包括寄生于因焊锡241、第4连接金属部件220、第3导体层连接部件93及N端子用导体层107而形成的电流路径的电阻（外部电阻）R4的电线电阻。在该实施方式中，第4开关元件Tr4的源极与第2源极读出端子SS2之间的电线电阻，与用电线直接连接第4开关元件Tr4的源极和第2源极读出端子用导体层109的情况相比，仅大外部电阻R4的量。
此外，代替用电线122来将N端子用导体层107连接到第2源极读出端子用导体层109的情形，而如图8中双点划线所示，用电线122A来将各第2连接金属部件120连接到第2源极读出端子用导体层109也可。在该情况下，如图9中双点划线所示，用电线122B来将各第4连接金属部件220连接到第4源极读出端子用导体层209，并且用未图示的电线来将第4源极读出端子用导体层209连接到第2源极读出端子用导体层109即可。
虽然对本发明的实施方式进行了详细说明，但是这些只是用来明确本发明的技术内容而采用的具体例，本发明不应该限定于这些具体例而进行解释，本发明的范围仅由所附权利要求限定。
该申请对应于在2013年11月20日向日本专利厅提出的特愿2013-240105号，是将该申请的全部公开内容引用于此而进行结合的。
标号说明
1　开关器件；2　树脂封装；3　源极端子；4　读出源极端子；5　栅极端子；6　漏极端子；11　半导体芯片；12　漏极焊盘；13　源极焊盘；14　栅极焊盘；16　源极用线；17　读出源极用线；19　MOSFET；22、R1～R4　外部电阻；31　逆变器电路；32　第1开关器件；33　第2开关器件；34　第3开关器件；35　第4开关器件；40　控制部；41　电源；42　负载；51　放大电路；52　第1切换电路；53　栅极电阻；54　第2切换电路；55　电流截断电阻；56　过电流检测电路；57　电流检测用电阻；58　比较电路；59　电压监视部；61　半导体模块；Tr1～Tr4　开关元件；Di1～Di4　Di1～Di4。
权利要求书(按照条约第19条的修改)
1.一种开关器件，包含：
开关元件，其具有第1电极、第2电极及第3电极，在向所述第2电极－第3电极间提供电位差的状态下向所述第1电极－第2电极间提供驱动电压，从而对所述第2电极－第3电极间进行导通/截止控制；
驱动用端子，其与所述第2电极电连接，用于提供所述驱动电压；以及
既定大小的短路耐受量提高用电阻，其介于所述驱动用端子与所述第2电极之间的电流路径，并配置在至少与所述驱动用端子及所述第2电极的一个分离的位置。
2.如权利要求1所述的开关器件，包含：
输出端子，用于输出因所述导通控制而流过的电流；以及
第1导电部件，连接所述输出端子和所述第2电极，
所述短路耐受量提高用电阻包含所述第1导电部件。
3.如权利要求2所述的开关器件，所述第1导电部件包含布设在所述输出端子与所述第2电极之间的接合线。
4.如权利要求1～3的任一项所述的开关器件，包含密封所述开关元件、所述驱动用端子及所述短路耐受量提高用电阻的树脂封装。
5.如权利要求1～4的任一项所述的开关器件，所述第1电极为栅极电极，所述第2电极为源极电极，所述第3电极为漏极电极，所述驱动用端子为读出源极端子。
6.如权利要求1～4的任一项所述的开关器件，所述第1电极为栅极电极，所述第2电极为发射极电极，所述第3电极为集电极电极，所述驱动用端子为读出发射极端子。
7.如权利要求1～4的任一项所述的开关器件，所述第1电极为基极电极，所述第2电极为发射极电极，所述第3电极为集电极电极，所述驱动用端子为读出发射极端子。
8.一种电子电路，包含：
权利要求1～7所述的开关器件；
过电流检测电路，用于检测在所述开关器件流过过电流的情况；以及
过电流保护电路，用于在通过所述过电流检测电路检测到过电流时，截断流过所述开关器件的电流。
9.如权利要求2所述的开关器件，
所述驱动用端子经由第2导电部件连接到与所述输出端子处的所述第1导电部件的连接点分离的位置，
所述短路耐受量提高用电阻还包含所述输出端子处的、所述第1导电部件的连接点与所述第2导电部件的连接点之间部分的电阻。
10.如权利要求9所述的开关器件，
所述第1导电部件包含布设在所述输出端子与所述第2电极之间的第1接合线，
所述第2导电部件包含布设在所述输出端子与所述驱动用端子之间的第2接合线。
11.如权利要求1所述的开关器件，包含：
二极管元件，与所述开关元件并联连接；以及
第3导体部件，电连接所述开关元件的所述第2电极与所述二极管元件的阳极元件，
所述短路耐受量提高用电阻包含所述第3导电部件。
12.如权利要求11所述的开关器件，所述第3导电部件为板状金属部件。
13.如权利要求11或12所述的开关器件，所述开关元件为SiC开关元件，所述二极管元件为SiC二极管元件。
14.一种半导体模块，包含并联连接的多个开关器件，
所述各开关器件为权利要求11所述的开关器件。

Claims (8)

1.一种开关器件，包含：
SiC开关元件，其具有第1电极、第2电极及第3电极，在向所述第2电极－第3电极间提供电位差的状态下向所述第1电极－第2电极间提供驱动电压，从而对所述第2电极－第3电极间进行导通/截止控制；
驱动用端子，其与所述第2电极电连接，用于提供所述驱动电压；以及
既定大小的外部电阻，其介于所述驱动用端子与所述第2电极之间的电流路径，至少与所述驱动用端子及所述第2电极的一个分离。
2.如权利要求1所述的开关器件，包含：
输出端子，用于输出因所述导通控制而流过的电流；以及
导电部件，连接所述输出端子和所述第2电极，
所述外部电阻包含所述导电部件。
3.如权利要求2所述的开关器件，所述导电部件包含布设在所述输出端子与所述第2电极之间的接合线。
4.如权利要求1～3的任一项所述的开关器件，包含密封所述SiC开关元件、所述驱动用端子及所述外部电阻的树脂封装。
5.如权利要求1～4的任一项所述的开关器件，所述第1电极为栅极电极，所述第2电极为源极电极，所述第3电极为漏极电极，所述驱动用端子为读出源极端子。
6.如权利要求1～4的任一项所述的开关器件，所述第1电极为栅极电极，所述第2电极为发射极电极，所述第3电极为集电极电极，所述驱动用端子为读出发射极端子。
7.如权利要求1～4的任一项所述的开关器件，所述第1电极为基极电极，所述第2电极为发射极电极，所述第3电极为集电极电极，所述驱动用端子为读出发射极端子。
8.一种电子电路，包含：
权利要求1～7所述的开关器件；
过电流检测电路，用于检测在所述开关器件流过过电流的情况；以及
过电流保护电路，用于在通过所述过电流检测电路检测到过电流时，截断流过所述开关器件的电流。
CN201480063746.5A 2013-11-20 2014-11-18 开关器件及电子电路 Pending CN105723619A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011022376.4A CN112117997A (zh) 2013-11-20 2014-11-18 开关器件及电子电路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013240105 2013-11-20
JP2013-240105 2013-11-20
PCT/JP2014/080497 WO2015076257A1 (ja) 2013-11-20 2014-11-18 スイッチングデバイスおよび電子回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202011022376.4A Division CN112117997A (zh) 2013-11-20 2014-11-18 开关器件及电子电路

Publications (1)

Publication Number Publication Date
CN105723619A true CN105723619A (zh) 2016-06-29

Family

ID=53179519

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480063746.5A Pending CN105723619A (zh) 2013-11-20 2014-11-18 开关器件及电子电路
CN202011022376.4A Pending CN112117997A (zh) 2013-11-20 2014-11-18 开关器件及电子电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202011022376.4A Pending CN112117997A (zh) 2013-11-20 2014-11-18 开关器件及电子电路

Country Status (5)

Country Link
US (7) US10263612B2 (zh)
EP (2) EP3073641A4 (zh)
JP (8) JP6502263B2 (zh)
CN (2) CN105723619A (zh)
WO (1) WO2015076257A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417567A (zh) * 2017-02-09 2018-08-17 株式会社东芝 半导体模块
CN109698174A (zh) * 2017-10-23 2019-04-30 三菱电机株式会社 半导体装置
CN112054706A (zh) * 2020-07-23 2020-12-08 华为技术有限公司 半导体功率模块及其电流检测方法、制造方法与汽车

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105723619A (zh) 2013-11-20 2016-06-29 罗姆股份有限公司 开关器件及电子电路
JP6354392B2 (ja) * 2014-07-03 2018-07-11 株式会社デンソー 半導体装置
JP6337789B2 (ja) * 2015-02-04 2018-06-06 株式会社オートネットワーク技術研究所 電流検出回路、電流検出装置及び切替え装置
JP6480856B2 (ja) * 2015-12-14 2019-03-13 株式会社東芝 半導体モジュール
JP6529040B2 (ja) * 2016-03-30 2019-06-12 東芝三菱電機産業システム株式会社 電力変換装置及びその制御方法
JP6862722B2 (ja) * 2016-09-01 2021-04-21 富士電機株式会社 電力変換装置
US11367669B2 (en) 2016-11-21 2022-06-21 Rohm Co., Ltd. Power module and fabrication method of the same, graphite plate, and power supply equipment
JP6786416B2 (ja) * 2017-02-20 2020-11-18 株式会社東芝 半導体装置
US11227862B2 (en) 2017-02-28 2022-01-18 Murata Manufacturing Co., Ltd. Semiconductor device
CN108511411B (zh) * 2017-02-28 2021-09-10 株式会社村田制作所 半导体装置
JP6855998B2 (ja) * 2017-10-18 2021-04-07 株式会社オートネットワーク技術研究所 車載用の半導体スイッチ装置及び車載用電源装置
WO2019102694A1 (ja) * 2017-11-27 2019-05-31 住友電気工業株式会社 半導体装置
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
JP7187992B2 (ja) * 2018-11-06 2022-12-13 富士電機株式会社 半導体モジュールおよび車両
WO2020235410A1 (ja) * 2019-05-20 2020-11-26 ローム株式会社 半導体装置
US11069640B2 (en) * 2019-06-14 2021-07-20 Cree Fayetteville, Inc. Package for power electronics
JP7251640B2 (ja) * 2019-09-11 2023-04-04 富士電機株式会社 電流生成回路、駆動回路及び電流調整方法
JP6875588B1 (ja) * 2020-09-18 2021-05-26 住友電気工業株式会社 半導体装置
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
DE102020205420A1 (de) * 2020-04-29 2021-11-04 Zf Friedrichshafen Ag Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
JP2021177519A (ja) * 2020-05-08 2021-11-11 株式会社東芝 半導体装置
JP2021180234A (ja) 2020-05-13 2021-11-18 富士電機株式会社 半導体モジュール
US20230096581A1 (en) * 2020-05-19 2023-03-30 Mitsubishi Electric Corporation Semiconductor module
JP7463909B2 (ja) * 2020-08-25 2024-04-09 株式会社デンソー 半導体装置及びその製造方法
WO2023286531A1 (ja) * 2021-07-13 2023-01-19 ローム株式会社 半導体装置、および半導体装置の製造方法
CN117795668A (zh) * 2021-08-18 2024-03-29 罗姆股份有限公司 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258084A (zh) * 1998-12-21 2000-06-28 阿西亚·布朗·勃法瑞股份公司 限流开关
US20120025794A1 (en) * 2010-07-29 2012-02-02 Denso Corporation Drive controller
CN103296866A (zh) * 2012-02-28 2013-09-11 株式会社电装 具有开关元件的半导体模块

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3675603B2 (ja) * 1997-03-19 2005-07-27 株式会社ルネサス東日本セミコンダクタ 半導体装置
JPH11121683A (ja) 1997-10-08 1999-04-30 Nissan Motor Co Ltd 半導体集積回路
JP2000049184A (ja) 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
JP3421020B2 (ja) * 1999-06-29 2003-06-30 三菱電機株式会社 電力変換装置
JP2001274322A (ja) 2000-03-27 2001-10-05 Mitsubishi Electric Corp パワー半導体モジュール
JP4110513B2 (ja) 2002-05-01 2008-07-02 富士電機ホールディングス株式会社 半導体パワーモジュールの製造方法
JP4220731B2 (ja) 2002-06-19 2009-02-04 三菱電機株式会社 電力用半導体装置
JP3896940B2 (ja) 2002-10-08 2007-03-22 三菱電機株式会社 半導体装置
JP4342232B2 (ja) * 2003-07-11 2009-10-14 三菱電機株式会社 半導体パワーモジュールおよび該モジュールの主回路電流値を計測する主回路電流計測システム
JP2005113695A (ja) 2003-10-03 2005-04-28 Matsushita Electric Ind Co Ltd 電子回路装置付きコンプレッサ
JP2005137072A (ja) 2003-10-29 2005-05-26 Nissan Motor Co Ltd 過電流保護回路
JP2006109665A (ja) * 2004-10-08 2006-04-20 Denso Corp 過電流検出機能を有する集積回路装置
JP4547231B2 (ja) 2004-10-22 2010-09-22 日立オートモティブシステムズ株式会社 電力変換装置
JP2009176804A (ja) * 2008-01-22 2009-08-06 Nippon Steel Corp 電力変換素子
CN102668375B (zh) 2009-10-19 2014-10-29 株式会社村田制作所 弹性表面波装置
JP2011182591A (ja) * 2010-03-02 2011-09-15 Panasonic Corp 半導体装置
JP2011254387A (ja) * 2010-06-03 2011-12-15 Rohm Co Ltd 交流スイッチ
JP5534076B2 (ja) 2010-07-29 2014-06-25 株式会社デンソー 駆動制御装置
JP5995435B2 (ja) 2011-08-02 2016-09-21 ローム株式会社 半導体装置およびその製造方法
JP2013093444A (ja) 2011-10-26 2013-05-16 Rohm Co Ltd 高速スイッチング動作回路
JP5893369B2 (ja) 2011-12-05 2016-03-23 ローム株式会社 半導体装置
US8723178B2 (en) * 2012-01-20 2014-05-13 Monolithic Power Systems, Inc. Integrated field effect transistors with high voltage drain sensing
JP6129315B2 (ja) * 2013-07-05 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置
CN105723619A (zh) * 2013-11-20 2016-06-29 罗姆股份有限公司 开关器件及电子电路
DE102015103247A1 (de) * 2015-03-05 2016-09-08 Ge Energy Power Conversion Technology Limited Schaltmodul mit Kurzschlussschutz und Leistungselektronikmodul mit diesem
JP6510288B2 (ja) * 2015-03-30 2019-05-08 ローム株式会社 チャージポンプ回路
JP6391845B2 (ja) 2015-09-29 2018-09-19 三菱電機株式会社 半導体装置およびそれを備える半導体モジュール
US10312167B2 (en) * 2017-02-15 2019-06-04 Infineon Technologies Ag Semiconductor package, assembly and module arrangements for measuring gate-to-emitter/source voltage
JP6852011B2 (ja) * 2018-03-21 2021-03-31 株式会社東芝 半導体装置
JP7358921B2 (ja) 2019-11-08 2023-10-11 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258084A (zh) * 1998-12-21 2000-06-28 阿西亚·布朗·勃法瑞股份公司 限流开关
US20120025794A1 (en) * 2010-07-29 2012-02-02 Denso Corporation Drive controller
CN103296866A (zh) * 2012-02-28 2013-09-11 株式会社电装 具有开关元件的半导体模块

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417567A (zh) * 2017-02-09 2018-08-17 株式会社东芝 半导体模块
CN108417567B (zh) * 2017-02-09 2022-03-22 株式会社东芝 半导体模块
CN109698174A (zh) * 2017-10-23 2019-04-30 三菱电机株式会社 半导体装置
CN109698174B (zh) * 2017-10-23 2023-02-03 三菱电机株式会社 半导体装置
CN112054706A (zh) * 2020-07-23 2020-12-08 华为技术有限公司 半导体功率模块及其电流检测方法、制造方法与汽车

Also Published As

Publication number Publication date
JP2021170677A (ja) 2021-10-28
JP2023076716A (ja) 2023-06-01
JP6502263B2 (ja) 2019-04-17
US20230261647A1 (en) 2023-08-17
JP6650061B2 (ja) 2020-02-19
JP2023076715A (ja) 2023-06-01
JP7457857B2 (ja) 2024-03-28
JP2023076717A (ja) 2023-06-01
US11336275B2 (en) 2022-05-17
JP7457858B2 (ja) 2024-03-28
US20230268915A1 (en) 2023-08-24
US11936369B2 (en) 2024-03-19
JP7261268B2 (ja) 2023-04-19
JP2020074438A (ja) 2020-05-14
US20220239289A1 (en) 2022-07-28
JP7373687B2 (ja) 2023-11-02
CN112117997A (zh) 2020-12-22
EP4220708A1 (en) 2023-08-02
US20160294379A1 (en) 2016-10-06
JP6823737B2 (ja) 2021-02-03
US10826481B2 (en) 2020-11-03
EP3073641A4 (en) 2017-09-13
JP2021057617A (ja) 2021-04-08
US20210028779A1 (en) 2021-01-28
US11728801B2 (en) 2023-08-15
JP2019071490A (ja) 2019-05-09
US20230268914A1 (en) 2023-08-24
JPWO2015076257A1 (ja) 2017-03-16
US20190173461A1 (en) 2019-06-06
EP3073641A1 (en) 2016-09-28
JP6923769B2 (ja) 2021-08-25
WO2015076257A1 (ja) 2015-05-28
US10263612B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
CN105723619A (zh) 开关器件及电子电路
US10607978B2 (en) Semiconductor device and electronic apparatus
US9871465B2 (en) Semiconductor device including positive, negative and intermediate potential conductor plates
EP3660899A1 (en) Semiconductor module
US8916967B1 (en) Semiconductor device
US11145558B2 (en) Manufacturing method of semiconductor module
EP3780099A1 (en) Semiconductor module
US10396774B2 (en) Intelligent power module operable to be driven by negative gate voltage
JP6880596B2 (ja) スイッチング装置
JP2023129107A (ja) 半導体モジュール
KR20190087686A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160629

RJ01 Rejection of invention patent application after publication