JP5534076B2 - 駆動制御装置 - Google Patents
駆動制御装置 Download PDFInfo
- Publication number
- JP5534076B2 JP5534076B2 JP2013059960A JP2013059960A JP5534076B2 JP 5534076 B2 JP5534076 B2 JP 5534076B2 JP 2013059960 A JP2013059960 A JP 2013059960A JP 2013059960 A JP2013059960 A JP 2013059960A JP 5534076 B2 JP5534076 B2 JP 5534076B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diode
- control
- drive control
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
以下、本発明の第1実施例について図1ないし図11を参照しながら説明する。図1は、駆動制御装置の構成を概略的に示している。駆動制御装置1は、上アーム側のNチャネル型MOSFET(MOSトランジスタ)M1、下アーム側のNチャネル型MOSFET(MOSトランジスタ)M2を直流電源端子N1−N2間に直列接続したハーフブリッジ回路2を介して誘導性負荷3を駆動する構成となっている。ハーフブリッジ回路2は、MOSトランジスタM1、M2の共通接続ノードN3に接続された誘導性負荷3を駆動する。
図10、図11(a)および図11(b)は、第1実施例の変形例を示している。図10は、トランジスタM2のゲートにしきい値電圧(第1オン制御電圧)以上の制御電圧を印加する前に、トランジスタM1のゲートにしきい値電圧(第2オン制御電圧)以上の制御電圧を印加し、所定のタイミングでオフ(ゲートを0V)したときのタイミングチャートを示しており、図11(a)および図11(b)は、シミュレーション結果を概略的に示している。
図12〜図14は、トランジスタM1、ダイオードD1、D3およびインダクタL1を構成するパッケージの内部構造例を示している。このうち図12(a)〜図12(c)はパッケージ内部の上面図の複数の態様を示しており、図12(d)はパッケージ内部における電気接続関係を示している。
図15ないし図16は、本発明の第2実施例を示すもので、前述実施形態と異なるところは、インダクタンス成分に発生する誘導起電力に基づいてオフするタイミングを制御しているところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
図17は、本発明の第2実施例の変形例を図15に代わる例として示している。この図17に示すように、コンパレータ4dの出力は直接ドライブ回路4bに与えられている。すなわち、前述実施例と比較するとNANDゲート4eを設けていない。ドライブ回路4bは、ドライブ回路4cに対するマイコン4aの制御信号を利用することなく、トランジスタM1の制御信号を生成している。ドライブ回路4bは、コンパレータ4dからオフ指示信号(「L」)が与えられると、トランジスタM1のゲートソース間にオフ制御電圧(0V)を印加する。これにより、第2実施例の制御を実現することができる。また、素早い応答性能を実現できる。
図18(a)〜図18(c)は、本発明の第2実施例およびその変形例の実装形態を示している。これらの図18(a)〜図18(c)に示すように、リード端子13および12間に他のリード端子25が設けられパッケージ10に挿通されている。リード端子13は、前述実施形態ではソースリード(S)として構成されていたが、本実施例では、電位センスリード(Se)として構成されている。代わりに、リード端子25がソースリード(S)として構成されている。
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
ゲート電圧印加前のダイオードD1のVfがダイオードD3のVfよりも低い特性のダイオードを適用した実施形態を示したが、ダイオードD3のVfがダイオードD1のVfよりも低い特性のダイオードを適用しても良い。
Claims (11)
- 直流電圧源に直列接続されると共に共通接続ノードに誘導性負荷が接続された一方および他方のスイッチング素子を介して前記誘導性負荷を駆動制御する駆動制御装置において、
前記一方のスイッチング素子に寄生して逆並列接続された寄生ダイオードと、
前記寄生ダイオードに並列接続され互いに直列接続された他のダイオードおよびインダクタンス成分と、
前記一方および他方のスイッチング素子の共通接続ノードに接続された負荷を駆動するときに、前記他方のスイッチング素子の制御端子に第1オン制御電圧を印加する前に前記一方のスイッチング素子の制御端子に当該一方のスイッチング素子がオンとなる第2オン制御電圧以上の制御電圧を印加し、前記他方のスイッチング素子の制御端子に第1オン制御電圧を印加するタイミング以降の所定範囲内のタイミングで前記一方のスイッチング素子をオフさせる駆動制御回路とを備えたことを特徴とする駆動制御装置。
- 前記インダクタンス成分は、ボンディングワイヤを含んで形成されることを特徴とする請求項1記載の駆動制御装置。
- 前記インダクタンス成分は、ボンディングワイヤおよびリード端子を含んで形成されることを特徴とする請求項1または2記載の駆動制御装置。
- 前記駆動制御回路は、前記他方のスイッチング素子に流れる電流が前記誘導性負荷の負荷電流目標値に達するタイミングでしきい値電圧未満に制御することを特徴とする請求項1ないし3の何れかに記載の駆動制御装置。
- 前記駆動制御回路は、
前記インダクタンス成分に発生する誘導起電圧を、前記一方のスイッチング素子の制御端子に制御電圧を印加した後にオフ制御電圧を印加するタイミングの制御に使用することを特徴とする請求項1ないし4の何れかに記載の駆動制御装置。 - 前記駆動制御回路は、
前記インダクタンス成分に発生する誘導起電圧が所定のしきい値電圧以上となるか否か判定する第1判定回路を備え、
前記一方のスイッチング素子の制御端子に制御電圧を印加した後には、
前記第1判定回路により誘導起電圧が所定のしきい値電圧以上となることを条件として前記一方のスイッチング素子の制御電圧をオフ制御電圧にすることを特徴とする請求項1ないし5の何れかに記載の駆動制御装置。 - 前記駆動制御回路は、
前記インダクタンス成分に発生する誘導起電圧が所定のしきい値電圧以上となるか否か判定する第1判定回路と、
前記他方のスイッチング素子の制御端子に与えられる制御電圧がオン制御電圧であるか判定する第2判定回路とを備え、
前記一方のスイッチング素子の制御端子に制御電圧を印加した後には、
前記第1判定回路により誘導起電圧が所定のしきい値電圧以上となると共に、前記第2判定回路により制御電圧がオン制御電圧であることを条件として前記一方のスイッチング素子の制御電圧をオフ制御電圧にすることを特徴とする請求項1ないし6の何れかに記載の駆動制御装置。 - 前記一方のスイッチング素子および前記寄生ダイオード、並びに、前記他のダイオードおよび前記インダクタンス成分を、1つの半導体チップで一体に構成したことを特徴とする請求項1ないし7の何れかに記載の駆動制御装置。
- 前記第1判定回路が、前記インダクタンス成分に発生する誘導起電圧が所定のしきい値電圧以上となるか否か判定するときには、
前記インダクタンス成分の誘導起電圧を前記インダクタンス成分と前記他のダイオードとの間の共通接続ノード、または、前記インダクタンス成分の中間ノードの電圧を取得して前記所定のしきい値電圧以上となるか否か判定することを特徴とする請求項8記載の駆動制御装置。 - 前記他のダイオードとして、PN接合ダイオードまたはショットキーバリアダイオードを適用することを特徴とする請求項1ないし9の何れかに記載の駆動制御装置。
- 前記他のダイオードとして、ゲート制御型のダイオードを適用することを特徴とする請求項1ないし9の何れかに記載の駆動制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059960A JP5534076B2 (ja) | 2010-07-29 | 2013-03-22 | 駆動制御装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010170416 | 2010-07-29 | ||
JP2010170416 | 2010-07-29 | ||
JP2013059960A JP5534076B2 (ja) | 2010-07-29 | 2013-03-22 | 駆動制御装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011124196A Division JP5267616B2 (ja) | 2010-07-29 | 2011-06-02 | 駆動制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013165498A JP2013165498A (ja) | 2013-08-22 |
JP5534076B2 true JP5534076B2 (ja) | 2014-06-25 |
Family
ID=49176569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013059960A Active JP5534076B2 (ja) | 2010-07-29 | 2013-03-22 | 駆動制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5534076B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105723619A (zh) | 2013-11-20 | 2016-06-29 | 罗姆股份有限公司 | 开关器件及电子电路 |
AT516614B1 (de) * | 2014-12-19 | 2016-07-15 | Schneider Electric Power Drives Gmbh | Spannungsausgleichsschaltung |
CN109417354B (zh) * | 2017-01-18 | 2021-03-19 | 富士电机株式会社 | 三电平逆变器 |
JP6977460B2 (ja) | 2017-10-03 | 2021-12-08 | 富士電機株式会社 | 半導体装置 |
WO2020031537A1 (ja) * | 2018-08-10 | 2020-02-13 | 日本電産株式会社 | 駆動回路、駆動システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4438896A1 (de) * | 1994-10-31 | 1996-05-02 | Abb Management Ag | Halbleiterdiode mit Elektronenspender |
GB0314563D0 (en) * | 2003-06-21 | 2003-07-30 | Koninkl Philips Electronics Nv | Dead time control in a switching circuit |
JP4380726B2 (ja) * | 2007-04-25 | 2009-12-09 | 株式会社デンソー | ブリッジ回路における縦型mosfet制御方法 |
JP4557015B2 (ja) * | 2008-02-15 | 2010-10-06 | 株式会社デンソー | パワースイッチング回路 |
-
2013
- 2013-03-22 JP JP2013059960A patent/JP5534076B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013165498A (ja) | 2013-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5267616B2 (ja) | 駆動制御装置 | |
US10832996B2 (en) | Power module and motor drive circuit | |
US6829152B2 (en) | Load drive circuit using flywheel diode | |
JP6402591B2 (ja) | 半導体装置 | |
US7778054B2 (en) | Power switching circuit improved to reduce loss due to reverse recovery current | |
US20170141677A1 (en) | Switching Device for Power Conversion and Power Conversion Device | |
JP2011152011A (ja) | 半導体装置及びそれを用いた電源装置 | |
JP5343904B2 (ja) | 半導体装置 | |
US9252137B2 (en) | Semiconductor substrate and semiconductor chip | |
JP5556726B2 (ja) | スイッチング回路 | |
JP6070635B2 (ja) | 半導体装置 | |
JP5534076B2 (ja) | 駆動制御装置 | |
US20190051648A1 (en) | Diode and semiconductor device | |
JP7002431B2 (ja) | 半導体装置 | |
JP7047898B2 (ja) | スイッチング装置及びスイッチング装置の制御方法 | |
JP5832845B2 (ja) | 半導体モジュール及び電力変換モジュール | |
US9397207B2 (en) | Gated thyristor power device | |
US20220216795A1 (en) | Power conversion circuit, power module, converter, and inverter | |
JP7196044B2 (ja) | 半導体装置および電力変換装置 | |
CN111341749B (zh) | 半导体模块 | |
JP6546955B2 (ja) | スイッチング電源回路 | |
US20110109295A1 (en) | Semiconductor device and dc-dc converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5534076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |