JP3421020B2 - 電力変換装置 - Google Patents

電力変換装置

Info

Publication number
JP3421020B2
JP3421020B2 JP2001506670A JP2001506670A JP3421020B2 JP 3421020 B2 JP3421020 B2 JP 3421020B2 JP 2001506670 A JP2001506670 A JP 2001506670A JP 2001506670 A JP2001506670 A JP 2001506670A JP 3421020 B2 JP3421020 B2 JP 3421020B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
signal
input
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001506670A
Other languages
English (en)
Inventor
健 高梨
慎治 波多江
一明 日山
ハッサン フッセイン ハリッド
典孝 為谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP3421020B2 publication Critical patent/JP3421020B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、直列に接続された
半導体素子の少なくとも一方がスイッチング半導体素子
である半導体素子列を複数列、並列に接続して備えた電
力変換装置に関し、特に前記スイッチング半導体素子の
駆動制御回路の改良に関するものである。
【０００２】
【従来の技術】直流電源を用いて誘導電動機、ＤＣブラ
シレスモータやＳＲ（スイッチド・リラクタンス）モー
タ等を駆動制御する駆動装置として、スイッチング半導
体素子を備える主回路と、該主回路における前記スイッ
チング半導体素子を駆動制御する駆動制御回路とをパッ
ケージに収めた電力変換装置としての半導体パワーモジ
ュールが近年多用されている。
【０００３】図１１は、従来の電力変換装置としての三
相交流負荷である誘導電動機を駆動するインバータ装置
の回路ブロック図である。図において、１Ｕ、１Ｖ、１
Ｗはそれぞれ、直列接続された一対のスイッチング半導
体素子からなる半導体素子列におけるハイサイドスイッ
チング半導体素子としての絶縁ゲート・バイポーラ・ト
ランジスタ（以下、ＩＧＢＴと略記する）、２Ｕ、２
Ｖ、２ＷはＩＧＢＴ１Ｕ、１Ｖ、１Ｗとそれぞれ直列接
続されたローサイドのスイッチング半導体素子としての
ＩＧＢＴである。３Ｕ、３Ｖ、３ＷはＩＧＢＴ１Ｕ、１
Ｖ、１Ｗのそれぞれに並列に接続されたフライホイール
ダイオード、４Ｕ、４Ｖ、４ＷはＩＧＢＴ２Ｕ、２Ｖ、
２Ｗのそれぞれに並列に接続されたフライホイールダイ
オードである。そして、ＩＧＢＴ１Ｕ、２Ｕおよびフラ
イホイールダイオード３Ｕ、４ＵによりＵ相の半導体素
子列を、ＩＧＢＴ１Ｖ、２Ｖおよびフライホイールダイ
オード３Ｖ、４ＶによりＶ相の半導体素子列を、ＩＧＢ
Ｔ１Ｗ、２Ｗおよびフライホイールダイオード３Ｗ、４
ＷによりＷ相の半導体素子列を構成し、これらの半導体
素子列の両端をそれぞれ接続することにより、前記Ｕ相
〜Ｗ相の半導体素子列が並列に接続されたインバータブ
リッジを構成する。
【０００４】そして、並列接続された前記Ｕ相〜Ｗ相の
半導体素子列におけるＩＧＢＴ１Ｕ、１Ｖ、１Ｗのコレ
クタＣの接続点を高電位側の入力端子Ｐとし、ＩＧＢＴ
２Ｕ、２Ｖ、２ＷのエミッタＥの接続点を低電位側の入
力端子Ｎとし、ＩＧＢＴ１ＵとＩＧＢＴ２Ｕ、ＩＧＢＴ
１ＶとＩＧＢＴ２Ｖ、ＩＧＢＴ１ＷとＩＧＢＴ２Ｗの直
列接続点をそれぞれ出力端子Ｕ、Ｖ、Ｗとする主回路５
を構成する。６は平滑コンデンサ７が並列に接続されて
いる直流主電源であり、その正極側が主回路５の入力端
子Ｐと、負極側が入力端子Ｎと接続されている。８は主
回路５の負荷として、出力端子Ｕ、Ｖ、Ｗに接続された
三相誘導電動機である。なお、Ｌｕ、Ｌｖ、Ｌｗは、そ
れぞれＩＧＢＴ２Ｕ、２Ｖ、２ＷのエミッタＥと入力端
子Ｎ間を接続する配線の寄生インダクタンスを示す。
【０００５】９はＩＧＢＴ２Ｕ、２Ｖ、２Ｗのそれぞれ
に対応させて設けられた駆動制御回路１０Ｕ、１０Ｖ、
１０Ｗの入力回路側へそれぞれ給電する直流制御電源で
ある。１１は駆動制御回路１０Ｕの入力回路側を構成
し、入力端子ＩＮｕから入力された制御信号を増幅して
出力する増幅器、１２は発光ダイオードＬＥＤとフォト
トランジスタＰＴにて構成され、増幅器１１から出力さ
れ、保護抵抗１３を介して発光ダイオードＬＥＤに入力
された入力信号を絶縁してフォトトランジスタＰＴから
絶縁信号を出力する、即ち、負荷抵抗１４が接続された
フォトトランジスタＰＴのコレクタＣを前記絶縁信号の
出力端子とするフォトカプラである。
【０００６】１５は駆動制御回路１０Ｕの出力回路側を
構成し、フォトカプラ１２が出力する前記絶縁信号を入
力して増幅し、ゲート抵抗１６を介してＩＧＢＴ２Ｕの
ゲートＧへ駆動電圧信号を出力するＩＧＢＴ２Ｕの駆動
回路である。１７Ｕは駆動制御回路１０Ｕの出力回路側
へそれぞれ給電する直流駆動電源であり、フォトトラン
ジスタＰＴへ負荷抵抗１４を介して給電すると共に駆動
回路１５へ給電する。
【０００７】上記のごとく、入力端子ＩＮｕからの制御
信号の入力によりＩＧＢＴ２Ｕを駆動制御する駆動制御
回路１０Ｕは、増幅器１１、フォトカプラ１２、保護抵
抗１３、負荷抵抗１４、駆動回路１５、ゲート抵抗１６
により構成されている。入力端子ＩＮｖからの制御信号
の入力によりＩＧＢＴ２Ｖを駆動制御する駆動制御回路
１０Ｖ、および入力端子ＩＮｗからの制御信号の入力に
よりＩＧＢＴ２Ｗを駆動制御する駆動制御回路１０Ｗ
も、駆動制御回路１０Ｕと同様な構成を為す。そして、
駆動制御回路１０Ｕ、１０Ｖ、１０Ｗの入力回路側の駆
動電源として、共通する単一の直流制御電源９が存在す
るが、駆動制御回路１０Ｕ、１０Ｖ、１０Ｗの出力回路
側は、これらの駆動電源としての直流駆動電源１７Ｕ、
１７Ｖ、１７Ｗがそれぞれに挿入されている。
【０００８】次に、図１１に示した従来のインバータ装
置の動作について説明する。先ず、負荷である三相誘導
電動機８を可変速制御するためのＰＷＭ信号を出力する
ＰＷＭ制御回路（図示せず）の前記ＰＷＭ信号、即ち、
制御信号は駆動制御回路１０Ｕ、１０Ｖ、１０Ｗの入力
端子ＩＮｕ、ＩＮｖ、ＩＮｗからそれぞれ入力され、駆
動制御回路１０Ｕに入力された前記制御信号は増幅器１
１で増幅され、保護抵抗１３を介してフォトカプラ１２
の発光ダイオードＬＥＤに入力され、フォトトランジス
タＰＴから信号絶縁された絶縁信号として出力される。
前記絶縁信号は、負荷抵抗１４が接続されたフォトトラ
ンジスタＰＴのコレクタＣから出力され、駆動回路１５
で増幅され、ゲート抵抗１６を介して駆動電圧信号とし
てローサイドのＩＧＢＴ２ＵのゲートＧに入力され、Ｉ
ＧＢＴ２Ｕをオンオフ駆動する。駆動制御回路１０Ｖ、
１０Ｗも同様に動作してそれぞれＩＧＢＴ２Ｖ、２Ｗを
オンオフ駆動する。同様に、ハイサイドのＩＧＢＴ１
Ｕ、１Ｖ、１Ｗもそれぞれに対応する駆動制御回路（図
示せず）によりオンオフ駆動することにより、三相誘導
電動機８をＰＷＭ制御による可変速制御を行う。
【０００９】
【発明が解決しようとする課題】図１１に示した従来の
インバータ装置は、以上のように構成され、動作する
が、駆動制御回路１０Ｕ、１０Ｖ、１０Ｗの出力回路側
の負極側は、本来、同電圧となり、単電源で動作可能で
あるが、主回路５における主電源線の寄生インダクタン
ス、特に、ＩＧＢＴ２Ｕ、２Ｖ、２Ｗの各エミッタＥと
入力端子Ｎ間を接続するそれぞれの配線の寄生インダク
タンスＬｕ、Ｌｖ、Ｌｗに起因するＩＧＢＴ２Ｕ、２
Ｖ、２Ｗの開閉に伴うサージ電圧等の誘導電圧の発生に
より、ＩＧＢＴ２Ｕ、２Ｖ、２Ｗの基準電位が変動し、
回路誤動作を生じたり、破壊されることがある。
【００１０】上記回路の誤動作防止のために、前記ＰＷ
Ｍ制御回路の基準電位に対して前記駆動電圧信号の基準
電位のレベルをＩＧＢＴ２Ｕ、２Ｖ、２Ｗの基準電位に
追従してシフト可能とするレベルシフト回路を設け、前
記ＰＷＭ制御回路から出力される前記制御信号（ＰＷＭ
信号）をフローティング状態の駆動電圧信号に変換して
ＩＧＢＴ２Ｕ、２Ｖ、２ＷのゲートＧに入力する必要が
ある。上記従来例においては、前記レベルシフト回路と
して駆動制御回路１０Ｕ、１０Ｖ、１０Ｗにそれぞれフ
ォトカプラ１２を挿入すると共に、その出力回路側には
各相に独立した直流駆動電源１７Ｕ、１７Ｖ、１７Ｗが
用いられている。
【００１１】発光ダイオードＬＥＤとフォトトランジス
タＰＴの組合せからなるフォトカプラ１２は、その入出
力間が完全に絶縁され、前記レベルシフト回路としての
機能は極めて良好であるが、その寿命に限界があり、し
かも、他の半導体素子等に比較して容積が大きく、かつ
高価であるなどの問題点があった。また、各相に独立し
た絶縁電源として直流駆動電源１７Ｕ、１７Ｖ、１７Ｗ
を必要とするために、装置が高価なものになると共に、
その小形化を阻害する等の問題点があった。
【００１２】さらに、上記回路を構成する各ＩＧＢＴの
破壊防止のために、外部から供給される電源電圧等の異
常を検出する機能を有する保護回路（図示せず）を備え
たものも存在するが、前記ＩＧＢＴそのものの劣化を自
己診断により保護する機能を備えたものは存在しなかっ
た。
【００１３】また、上記回路を構成する各ＩＧＢＴのゲ
ートＧ・エミッタＥ間のサージ電圧による破壊防止のた
めに、従来は、逆向きに直列接続された一対のツェナー
ダイオードを前記ゲートＧ・エミッタＥ間に挿入した自
己保護回路（図示せず）を備えていた。即ち、ゲートＧ
・エミッタＥ間に発生したサージ電圧がコレクタＣ・ゲ
ートＧ間、前記ゲートＧ・エミッタＥ間の寄生容量によ
って前記ゲートＧ・エミッタＥ間に分圧されて印加さ
れ、この印加電圧が前記ゲートＧの耐電圧を超えるとＩ
ＧＢＴ２Ｕが破壊するので、前記サージ電圧に対する保
護のために、逆向きに直列接続された一対の前記ツェナ
ーダイオードを前記ゲートＧ・エミッタＥ間に挿入し、
前記ゲートＧ・エミッタＥ間の発生電圧を前記ツェナー
ダイオードの降伏電圧以下に抑える方法が用いられてい
た。しかし、前記ツェナーダイオードの動作抵抗が大き
いために、前記サージ電圧の発生時には、そのツェナー
電圧がその定格値よりも過渡的に大きくなり、ゲートＧ
・エミッタＥ間に発生する前記サージ電圧に起因する過
電圧を充分には抑制できなかった。
【００１４】なお、前記スイッチング半導体素子に組込
まれた従来の電流検出装置（図示せず）は、出力ライン
から絶縁された信号を得るために、ホール素子やカレン
ト・トランス等の非接触型の電流検出素子（図示せず）
が一般的に使用されているが、上記のごとき非接触型の
電流検出素子を使用した場合には、該電流検出素子を物
理的に小型化するのが困難であると共に非接触型である
ために検出精度が劣る等の問題点があった。
【００１５】本発明は、以上のような従来の実情に鑑み
てなされたもので、主回路を構成するスイッチング半導
体素子やその駆動回路が誤動作したり、破壊されること
のない、高信頼性の電力変換装置を提供することを目的
とする。
【００１６】
【課題を解決するための手段】第１の発明は、互いに直
列接続され、少なくとも一方がスイッチング半導体素子
である半導体素子列を複数列有し、該複数列の半導体素
子列を並列にその両端を互いに接続し、その接続点間に
直流主電源を接続すると共に、前記半導体素子列におけ
る半導体素子の直列接続点の各々に負荷を接続した主回
路と、前記スイッチング半導体素子対応に設けられ、制
御信号を入力する入力側の基準電位に対して出力側の基
準電位を前記スイッチング半導体素子の基準電位の変動
に追従可能にレベルシフトするレベルシフト回路、およ
び前記レベルシフト回路からの信号入力により前記スイ
ッチング半導体素子へ駆動信号を出力する駆動回路と、
前記レベルシフト回路の入力側に給電する直流制御電源
とを備え、前記制御信号の入力により前記直流主電源か
ら供給された電力を交流若しくはオンオフ流に変換して
前記負荷に供給する電力変換装置において、前記レベル
シフト回路は、前記直流制御電源の負極に接続されて前
記入力側の基準電位となる負側電極と、前記制御信号が
入力されるゲートと、該ゲートに入力された前記制御信
号をその基準電位のレベルをシフトして前記駆動回路へ
出力する正側電極とを有するトランジスタを備え、か
つ、 （１）前記主回路における前記直流主電源の負極側との
接続点と前記直流制御電源の負極との間にインダクタお
よび抵抗の少なくとも一方を挿入したもの、 （２）前記直流制御電源の負極と前記レベルシフト回路
の出力側の基準電位点との間にキャパシタを挿入したも
の、 （３）前記レベルシフト回路の出力側の基準電位点と前
記レベルシフト回路に対応する前記スイッチング半導体
素子の負側主電極との間に抵抗およびインダクタの少な
くとも一方を挿入したもの、 （４）前記主回路における前記直流主電源の負極側との
接続点と前記直流制御電源の負極との間にインダクタお
よび抵抗の少なくとも一方を挿入すると共に、前記直流
制御電源の負極と前記レベルシフト回路の出力側の基準
電位点との間にキャパシタを挿入したもの、 （５）前記主回路における前記直流主電源の負極側との
接続点と前記直流制御電源の負極との間にインダクタお
よび抵抗の少なくとも一方を挿入すると共に、前記レベ
ルシフト回路の出力側の基準電位点と前記レベルシフト
回路に対応する前記スイッチング半導体素子の負側主電
極との間に抵抗およびインダクタの少なくとも一方を挿
入したもの、 （６）前記直流制御電源の負極と前記レベルシフト回路
の出力側の基準電位点との間にキャパシタを挿入すると
共に、前記レベルシフト回路の出力側の基準電位点と前
記レベルシフト回路に対応する前記スイッチング半導体
素子の負側主電極との間に抵抗およびインダクタの少な
くとも一方を挿入したもの、 （７）前記主回路における前記直流主電源の負極側との
接続点と前記直流制御電源の負極との間にインダクタお
よび抵抗の少なくとも一方を挿入すると共に、前記直流
制御電源の負極と前記レベルシフト回路の出力側の基準
電位点との間にキャパシタを挿入し、かつ、前記レベル
シフト回路の出力側の基準電位点と前記レベルシフト回
路に対応する前記スイッチング半導体素子の負側主電極
との間に抵抗およびインダクタの少なくとも一方を挿入
したもの、 の何れかである。
【００１７】上記のごとく、レベルシフト回路にトラン
ジスタを用いることにより、フォトカプラを用いた従来
のレベルシフト回路と比較して、長寿命化を図ると共に
小型化および低消費電力化を可能にし、かつ、前記レベ
ルシフト回路や前記駆動回路に前記インダクタ、前記抵
抗若しくは前記キャパシタを挿入して前記主回路の配線
の寄生インダクタンスに起因するサージ電圧、特に、電
位が逆転して負極側が高電位となるマイナスサージ電圧
をキャンセル若しくは抑制することにより、前記トラン
ジスタが破壊したり、または、前記スイッチング半導体
素子が誤動作するのを防止できるものが得られる。
【００１８】また、第２の発明は、互いに直列接続さ
れ、少なくとも一方がスイッチング半導体素子である半
導体素子列を複数列有し、該複数列の半導体素子列を並
列にその両端を互いに接続し、その接続点間に直流主電
源を接続すると共に、前記半導体素子列における半導体
素子の直列接続点の各々に負荷を接続した主回路と、前
記スイッチング半導体素子対応に設けられ、制御信号を
入力する入力側の基準電位に対して出力側の基準電位を
前記スイッチング半導体素子の基準電位の変動に追従可
能にレベルシフトするレベルシフト回路、および前記レ
ベルシフト回路からの信号入力により前記スイッチング
半導体素子へ駆動信号を出力する駆動回路と、前記レベ
ルシフト回路の入力側に給電する直流制御電源とを備
え、前記制御信号の入力により前記直流主電源から供給
された電力を交流若しくはオンオフ流に変換して前記負
荷に供給する電力変換装置において、前記半導体素子列
におけるローサイドのスイッチング半導体素子に対応す
る前記レベルシフト回路の出力側および前記駆動回路に
共通する正極側給電点と負極側給電点との間に挿入され
たキャパシタと、前記直流制御電源の正極と前記正極側
給電点との間に、カソードが前記キャパシタと接続され
る向きに挿入されたダイオードとを備え、かつ、前記主
回路における前記直流主電源の負極側との接続点と前記
直流制御電源の負極との間にインダクタおよび抵抗の少
なくとも一方を挿入したものである。
【００１９】上記のごとく、前記レベルシフト回路にお
ける入力回路側に対してフローティング状態にある出力
回路側および駆動回路の駆動制御電源として、ダイオー
ドとキャパシタとからなる充電回路を採用し、前記直流
制御電源から給電することにより、単一電源にもかかわ
らず各相に絶縁された直流駆動電源を備えた場合と同様
に、主電源ラインに発生するサージ電圧の影響を受けに
くく、ノイズ耐量を向上させたものが得られ、かつ、小
型化を可能とする。
【００２０】また、第３の発明は、第１の発明におい
て、レベルシフト回路の出力側および駆動回路に共通す
る正極側給電点と負極側給電点との間に挿入されたキャ
パシタと、前記直流制御電源の正極と前記正極側給電点
との間に、カソードが前記キャパシタと接続される向き
に挿入されたダイオードとを備え、かつ、少なくとも、
主回路における直流主電源の負極側との接続点と前記直
流制御電源の負極との間にインダクタおよび抵抗の少な
くとも一方を挿入したものである。
【００２１】上記のごとく、レベルシフト回路に絶縁ゲ
ートを有するトランジスタを備えたものを用いることに
より、フォトカプラを用いた従来のレベルシフト回路と
比較して、長寿命化を図ると共に小型化および低消費電
力化を可能にし、かつ、前記レベルシフト回路や前記駆
動回路に前記インダクタ、前記抵抗若しくは前記キャパ
シタを挿入して前記主回路の配線の寄生インダクタンス
に起因するサージ電圧、特に、マイナスサージ電圧をキ
ャンセル若しくは抑制することにより、前記トランジス
タが破壊したり、または、前記スイッチング半導体素子
が誤動作するのを防止できるものが得られ、かつ、前記
レベルシフト回路における入力回路側からフローティン
グしている出力回路側および駆動回路の駆動制御電源と
してダイオードとキャパシタからなる充電回路を採用
し、前記直流制御電源から給電することにより、単一電
源にもかかわらず各相に絶縁された直流駆動電源を備え
た場合と同様に、主電源ラインに発生するサージ電圧の
影響を受けにくく、ノイズ耐量を向上させたものが得ら
れ、かつ、さらなる小型化を可能とする。
【００２２】また、第４の発明は、第２または第３の発
明において、直流制御電源の正極と正極側給電点との間
に挿入されたダイオードのアノードと前記直流制御電源
の正極との間に、インダクタおよび抵抗の少なくとも一
方を、前記ダイオードと直列回路を形成するように挿入
すると共に、主回路における直流主電源の負極側との接
続点と前記ダイオードのアノードとの間にキャパシタを
挿入したものであり、主回路に発生したサージ電圧が、
前記インダクタおよび抵抗の少なくとも一方と、前記主
回路における直流主電源の負極側との接続点と前記直流
制御電源の負極との間に挿入されたインダクタおよび抵
抗の少なくとも一方とにより、レベルシフト回路におけ
る入力回路側への侵入を抑制すると共に、前記キャパシ
タと、前記ダイオードと、前記レベルシフト回路の出力
側および駆動回路に並列に挿入されているキャパシタと
を介してバイパスされるので、前記レベルシフト回路お
よび前記駆動回路からなる駆動制御回路が前記サージ電
圧の影響をほとんど受けないものが得られる。
【００２３】また、第５の発明は、第１乃至第４の発明
のうちのいずれかの発明において、スイッチング半導体
素子が絶縁ゲートタイプのトランジスタであり、前記ト
ランジスタにおける正常時のゲート電圧よりも低く、異
常時のゲート電圧よりも高い比較電圧を出力する比較電
圧源と、絶縁ゲートの電圧と前記比較電圧とを比較し
て、前記絶縁ゲートの電圧が前記比較電圧よりも低い場
合に異常信号を出力する比較器とを有するゲート電圧検
出回路を備えたものであり、前記トランジスタ若しくは
その駆動回路等の故障、劣化の自己診断を可能とする。
即ち、前記駆動信号を出力した状態における絶縁ゲート
電圧値が前記比較電圧よりも低い状態は、（１）前記ト
ランジスタにおける絶縁ゲートと負側主電極間の短絡、
（２）前記駆動回路の故障、（３）前記駆動回路へ給電
する直流駆動電源の出力電圧の低下等のトラブル発生を
示し、これらのトラブルの何れかの発生により故障検出
信号Ｆｏを出力するものであり、前記トランジスタおよ
び前記駆動回路の異常を容易に検出できる高信頼性のも
のが得られる。
【００２４】さらに、第６の発明は、第５の発明におい
て、制御信号が駆動回路に入力されてからゲート電圧検
出回路が正常信号を出力するのに要する時間遅れ以上の
所定時間が経過する間、前記ゲート電圧検出回路が出力
する異常信号を無効化し、代りに正常信号を出力する異
常信号無効化回路を備えたものであり、絶縁ゲートと負
側主電極間の寄生容量により、ゲート電圧の立上がりに
時間遅れを生じ、前記トランジスタ若しくは前記駆動回
路が正常であっても前記ゲート電圧検出回路が出力する
故障検出信号Ｆｏを無効とし、誤った自動保護操作を行
うことの無い高信頼性のものが得られる。
【００２５】また、第７の発明は、第１乃至第６の発明
のうちのいずれかの発明において、スイッチング半導体
素子が絶縁ゲートタイプのトランジスタであり、該トラ
ンジスタの駆動回路に並列に挿入されると共に負極側が
前記トランジスタの負側主電極と接続されたキャパシタ
と、前記駆動回路の正極側給電点と前記キャパシタとの
接続点と絶縁ゲートとの間に、アノードが前記絶縁ゲー
トと接続される向きに挿入された第１のダイオードと、
前記絶縁ゲートと前記負側主電極との間に、カソードが
前記絶縁ゲートと接続される向きに挿入された第２のダ
イオードとを備えたものであり、前記トランジスタの正
側主電極と負側主電極との間に印加されるサージ電圧、
特に電位が逆転して負極側が高電位となるマイナスサー
ジ電圧に起因する前記絶縁ゲートおよび前記駆動回路の
破壊を確実に防止できる高信頼性のものが安価に得られ
る。
【００２６】また、第８の発明は、第１乃至第６の発明
のうちのいずれかの発明において、スイッチング半導体
素子がエミッタと並列に電流センス端子を有する電流セ
ンス端子付絶縁ゲート・バイポーラトランジスタであ
り、前記電流センス端子と前記エミッタ間に挿入された
シャント抵抗と、一対の入力端子の一方が前記シャント
抵抗と前記電流センス端子との接続点に接続され、他方
の入力端子に前記エミッタの電位を基準とする直流比較
電圧源が接続され、前記シャント抵抗の電位差と前記直
流比較電圧源の電圧とを比較して前記電流センス端子付
絶縁ゲート・バイポーラトランジスタの過電流検出信号
を出力する比較器とを備え、かつ、前記電流センス端子
付絶縁ゲート・バイポーラトランジスタの駆動回路に並
列にその正極側給電点と前記エミッタに接続された負極
側給電点との間に挿入されたキャパシタと、前記正極側
給電点と絶縁ゲートとの間にアノードが前記絶縁ゲート
と接続される向きに挿入された第１のダイオードと、前
記絶縁ゲートと前記電流センス端子との間にカソードが
前記絶縁ゲートと接続される向きに挿入された第２のダ
イオードと、前記電流センス端子と前記エミッタとの間
に、カソードが前記第２のダイオードのアノードと接続
される向きに挿入された第３のダイードとを備えたもの
であり、前記電流センス端子付絶縁ゲート・バイポーラ
トランジスタの過電流検出を可能とすると共に、そのコ
レクタ・エミッタ間に印加されるサージ電圧、特に電位
が逆転して負極側が高電位となるマイナスサージ電圧に
起因する前記絶縁ゲート、前記駆動回路および過電流検
出用の前記比較器等の破壊を確実に防止できる高信頼性
のものが安価に得られる。
【００２７】また、第９の発明は、第１乃至第８の発明
のうちのいずれかの発明において、主回路と負荷とを接
続する出力線に挿入されたシャント抵抗と、該シャント
抵抗の電圧降下を増幅する増幅器と、該増幅器の出力信
号を入力し、ＰＷＭ変調したパルス信号として出力する
パルス化回路と、前記パルス信号を入力し、出力側の基
準電位に対して入力側の基準電位が相対的にフローティ
ングする前記入力側から出力側に前記パルス信号を伝達
すべく前記パルス信号の基準電位のレベルをシフトする
レベルシフト回路とを有し、該レベルシフト回路の出力
信号に基づき負荷電流を検出するものである。即ち、前
記レベルシフト回路を用いて相対的にフローティングし
ている出力側に検出信号を伝達し、また、前記レベルシ
フト回路の前段にアナログ信号である検出値を、単位時
間のパルス数が最小になるように最適化したデジタル信
号、即ち、ＰＷＭ変調したパルス信号に変換するパルス
化回路を設け、前記検出信号が前記レベルシフト回路を
効率良く伝達可能とし、負荷電流の検出に非接触型の電
流検出素子の使用を必要とせず、小型、高精度、低消費
電力型の検出装置が得られ、パッケージに内蔵可能とす
る。
【００２８】
【発明の実施の形態】本発明をより詳細に説明するため
に、添付の図面に従ってこれを説明する。
【００２９】図１は本発明の実施の形態１としての電力
変換装置として、三相誘導電動機を駆動制御するインバ
ータ装置のブロック回路を示す図、図２は図１に示した
インバータ装置のブロック回路におけるレベルシフト回
路の詳細を示す回路図である。図中、従来例と同じ符号
で示されたものは従来例のそれと同一若しくは同等なも
のを示す。
【００３０】図１において、１８は主回路５における直
流主電源６の負極との接続点である負極側の入力端子Ｎ
と、直流制御電源９の負極と駆動制御回路１０Ｕ、１０
Ｖ、１０Ｗのそれぞれの入力回路側の負極との接続点で
ある負極端子Ｖssとの間に挿入されたインダクタ、１９
は入力側の基準電位に対して基準電位がフローティング
する出力側に信号伝達すべくその基準電位のレベルをシ
フトして出力するレベルシフト回路である。レベルシフ
ト回路１９は、図２に示すごとく、入力側増幅器１９
ａ、ＭＯＳＦＥＴ１９ｂおよび出力側増幅器１９ｄが縦
続接続されており、入力側増幅器１９ａが入力側の電源
端子である正極端子Ｖcc、負極端子Ｖssから給電され、
出力側増幅器１９ｄが出力側の電源端子である正極端子
Ｖｂ、負極端子Ｖｓから給電され、ＭＯＳＦＥＴ１９ｂ
のソースＳが入力側の負極端子Ｖssと接続され、ドレイ
ンＤが負荷抵抗１９ｃを介して正極端子Ｖｂと接続され
た構成を為す。
【００３１】２０はレベルシフト回路１９における入力
側の負極端子Ｖssと出力側の負極端子Ｖｓ間に挿入され
たキャパシタ、２１は負極端子ＶｓとＩＧＢＴ２Ｕのエ
ミッタＥとの間に挿入された抵抗である。そして、ゲー
ト抵抗１６と抵抗２１の抵抗値の合計が、ゲート抵抗１
６が本来必要とする抵抗値となるように、ゲート抵抗１
６の本来の抵抗値を２分割してそれぞれをゲート抵抗１
６と抵抗２１の抵抗値として設定する。なお、図１、図
２において、その他の符号は図１１の符号と同一、また
は相当部につき説明を省略する。
【００３２】次に、図１、図２に示したインバータ装置
の動作について説明する。先ず、負荷である三相誘導電
動機８を可変速制御するためにＰＷＭ制御回路（図示せ
ず）が出力するＰＷＭ信号である制御信号は駆動制御回
路１０Ｕ、１０Ｖ、１０Ｗの入力端子ＩＮｕ、ＩＮｖ、
ＩＮｗからそれぞれ入力される。そして、入力端子ＩＮ
ｕから入力された前記制御信号は増幅器１１で増幅さ
れ、レベルシフト回路１９へその入力端子Ｉｎから入力
され、フローティング状態にある後段の駆動回路１５に
信号伝達可能にその基準電位をレベルシフトされて出力
端子Ｏｕｔから出力される。
【００３３】即ち、レベルシフト回路１９の出力側は入
力側に対してフローティング状態にあり、ＭＯＳＦＥＴ
１９ｂのソースＳが入力側の負極端子Ｖssと接続され、
ドレインＤが負荷抵抗１９ｃを介して正極端子Ｖｂと接
続されており、入力端子Ｉｎから入力された制御信号が
入力側増幅器１９ａで増幅されてＭＯＳＦＥＴ１９ｂの
絶縁ゲートＧに入力されると、ＭＯＳＦＥＴ１９ｂは、
制御信号の基準電位である負極端子Ｖssの電位レベル
を、出力側の基準電位である負極端子Ｖｓの電位レベル
にシフトしてドレインＤから出力し、出力側増幅器１９
ｄにて増幅して出力端子Ｏｕｔから出力する。そして、
レベルシフト回路１９の出力信号は駆動回路１５で増幅
され、ゲート抵抗１６を介してＩＧＢＴ２Ｕの絶縁ゲー
トＧに駆動電圧信号として入力され、ＩＧＢＴ２Ｕをオ
ンオフ駆動する。同様に、他のローサイドのＩＧＢＴ２
Ｖ、２Ｗ、およびハイサイドのＩＧＢＴ１Ｕ、１Ｖ、１
Ｗをオンオフ駆動することにより、三相誘導電動機８を
ＰＷＭ制御による可変速制御する。
【００３４】端子ＩＮｕから入力された前記制御信号を
フローティング状態にある駆動回路１５へ信号伝達する
ために、レベルシフト回路１９を用いる場合には、図１
１に示した従来例におけるフォトカプラ１２を用いる場
合に不要であった駆動制御回路１０Ｕの入力回路側の負
極端子Ｖssと主回路５の入力端子Ｎとの接続が回路動作
上必要となる。しかし、負極端子Ｖssと入力端子Ｎとを
接続しただけでは、ＩＧＢＴ２ＵのエミッタＥと入力端
子Ｎとを接続する配線の寄生インダクタンスＬｕにサー
ジ電圧、特に、電位が逆転して入力端子ＮがエミッタＥ
の電位よりも高電位となるマイナスサージ電圧が誘導さ
れると、レベルシフト回路１９における、入力端子Ｎと
接続されている入力回路側の負極端子ＶssとエミッタＥ
と接続されている出力回路側の負極端子Ｖｓ間に、負極
端子Ｖｓの電圧が負極端子Ｖssの電圧よりも低くなるよ
うに印加される。その結果として、ＭＯＳＦＥＴ１９ｂ
のドレインＤの電圧がソースＳの電圧よりも低くなるこ
とがあり、ＭＯＳＦＥＴ１９ｂは正常に動作できず、損
傷する恐れがある。
【００３５】しかし、入力端子Ｎと負極端子Ｖssとの間
にインダクタ１８を挿入したので、寄生インダクタンス
Ｌｕに誘導されるサージ電圧をキャンセル若しくは抑制
でき、また、レベルシフト回路１９にける入力回路側の
負極端子Ｖssと出力回路側の負極端子Ｖｓ間にキャパシ
タ２０を挿入したので、前記サージ電圧をバイパスさせ
ることにより、前記サージ電圧に起因する負極端子Ｖss
と負極端子Ｖｓ間の電位差を低下させ、さらに負極端子
ＶｓとＩＧＢＴ２ＵのエミッタＥ間に抵抗２１を挿入し
たので負極端子Ｖｓの電圧がエミッタ端子Ｅの電圧に追
従しにくくなり、その結果として、負極端子Ｖssの基準
電位と負極端子Ｖｓの基準電位とがほぼ同じ電位とな
り、ＭＯＳＦＥＴ１９ｂは常に、正常に動作でき、損傷
する恐れがない。
【００３６】即ち、寄生インダクタンスＬｕの誘導電圧
によりＩＧＢＴ２ＵのエミッタＥの電圧が入力端子Ｎの
電圧より負側に大きく低下しても、インダクタ１８、キ
ャパシタ２０および抵抗２１の挿入により、負極端子Ｖ
ｓの電圧が負極端子Ｖssよりも負側に大きく低下するの
を防ぎ、レベルシフト回路１９の破損やＩＧＢＴＵ２Ｕ
の誤動作が起こりにくくなる。
【００３７】以上のように、フローティングしている後
段の回路への信号伝達のために、ＭＯＳＦＥＴ１９ｂを
用いたレベルシフト回路１９の採用により、従来から多
用されているフォトカプラよりも長寿命が期待でき、し
かも、小型で安価に構成できる。
【００３８】なお、図示されていないが、他のローサイ
ドのＩＧＢＴ２Ｖ、２Ｗの駆動制御回路１０Ｖ、１０Ｗ
に関しても、また、ハイサイドのＩＧＢＴ１Ｕ、１Ｖ、
１Ｗの駆動制御回路（図示せず）も同様に作用し、同様
な効果が得られる。
【００３９】また、図２に示したレベルシフト回路にお
いて、伝達信号のレベルシフトを行うトランジスタとし
てＭＯＳＦＥＴを用いたが、前記トランジスタはＭＯＳ
ＦＥＴに限定されるものではなく、ＩＧＢＴや非絶縁ゲ
ートタイプのバイポーラトランジスタ等であってもよ
く、同様な効果が得られる。
【００４０】図３は本発明の実施の形態２としての電力
変換装置であるインバータ装置のブロック回路を示す図
である。図において、２２は直流制御電源９の正極と、
駆動制御回路１０Ｕの出力回路側を構成するフォトカプ
ラ１２のフォトトランジスタＰＴと負荷抵抗１４との直
列回路と、駆動回路１５との正極側接続点である正極端
子Ｖｂとの間に挿入されたダイオードであり、そのカソ
ードが正極端子Ｖｂと接続される向きに挿入されてい
る。２３は正極端子Ｖｂとこれと対をなす負極端子Ｖｓ
との間に挿入されたキャパシタである。なお、主回路５
の入力端子Ｎと直流制御電源９の負極との間がインダク
タ１８を介して接続されており、直流制御電源９の正極
からダイオード２２を介して駆動制御回路１０Ｕの出力
回路側に流れる電流の帰還回路を形成している。
【００４１】なお、他のローサイドのＩＧＢＴ２Ｖ、２
Ｗの駆動制御回路１０Ｖ、１０Ｗも、また、ハイサイド
のＩＧＢＴ１Ｕ、１Ｖ、１Ｗの駆動制御回路（図示せ
ず）も同様な構成を為し、直流制御電源９の正極Ｖccは
ハイサイドのＩＧＢＴ１Ｕ、１Ｖ、１Ｗの駆動制御回路
（図示せず）にも供給される。その他の符号は図１、図
２および図１１と同一、または相当部につき説明を省略
する。
【００４２】次に、図３に示したインバータ装置の動作
について説明する。直流制御電源９は、駆動制御回路１
０Ｕの入力回路側の正極端子Ｖccと負極端子Ｖssとを介
して増幅器１１にその制御電源として給電し、さらに、
ダイオード２２を介して駆動制御回路１０Ｕの出力回路
側、即ち、フォトトランジスタＰＴと負荷抵抗１４との
直列回路と、駆動回路１５とにその駆動電源として給電
すると共にキャパシタ２３を充電する。そして、駆動制
御回路１０Ｕの入力回路側に対してフローティング状態
にある出力回路側の電位が入力回路側の電位よりも一時
的に高くなり、直流制御電源９から給電できなくなった
ときにはキャパシタ２３から供給する。
【００４３】そして、直流制御電源９からダイオード２
２を介して駆動制御回路１０Ｕの出力回路側に流入した
電流は、負極端子Ｖｓ、ＩＧＢＴ２ＵのエミッタＥ、主
回路５の入力端子Ｎ、インダクタ１８を介して帰還す
る。なお、負荷である三相誘導電動機８を可変速制御す
るインバータ装置の動作は図１１に示した従来のものと
同様であり、その動作説明を省略する。
【００４４】このように構成されたものにおいては、ダ
イオード２２およびキャパシタ２３からなる充電回路
が、図１１に示した従来例の回路における直流駆動電源
１７Ｕと同じ役割をするので、前記充電回路をローサイ
ド側のＶ相、Ｗ相にも採用することにより、同様に、ハ
イサイドのＩＧＢＴ１Ｕ、１Ｖ、１Ｗに対応する駆動制
御回路（図示せず）にも採用すれば、ダイオード２２お
よびキャパシタ２３からなる回路がブートストラップ回
路として機能するので、上記６個の駆動制御回路の入力
回路側および出力回路側を単一の直流制御電源９だけで
駆動でき、小型かつ安価で安定に動作するインバータ装
置が得られる。
【００４５】図４は本発明の実施の形態３としてのイン
バータ装置のブロック回路を示す図である。図４は図３
に示した実施の形態２としてのインバータ装置のブロッ
ク回路におけるフォトカプラ１２およびその保護抵抗１
３や負荷抵抗１４の代わりにレベルシフト回路１９を配
設したものであり、レベルシフト回路１９の入力回路側
の正極端子Ｖccと出力回路側の正極端子Ｖｂとの間にダ
イオード２２をそのカソードが正極端子Ｖｂと接続され
る向きに挿入し、出力回路側の正極端子Ｖｂと負極端子
Ｖｂとの間にキャパシタ２３を挿入している。なお、他
のローサイドのＩＧＢＴ２Ｖ、２Ｗの駆動制御回路１０
Ｖ、１０Ｗ、およびハイサイドＩＧＢＴ１Ｕ、１Ｖ、１
Ｗの駆動制御回路（図示せず）も同様な構成を為す。な
お、図中のその他の符号は図１乃至図３と同一、または
相当部につき説明を省略する。
【００４６】次に、図４に示したインバータ装置の動作
について説明する。直流制御電源９は、駆動制御回路１
０Ｕの入力回路側を構成する増幅器１１およびレベルシ
フト回路１９の入力回路側の正極端子Ｖccと負極端子Ｖ
ssとの間にその制御電源として給電し、さらに、ダイオ
ード２２を介して駆動制御回路１０Ｕの出力回路側を構
成するレベルシフト回路１９の出力回路側および駆動回
路１５にその駆動電源として給電すると共にキャパシタ
２３を充電する。そして、駆動制御回路１０Ｕの入力回
路側に対してフローティング状態にあるその出力回路側
の電圧が一時的に高電圧となり、直流制御電源９からの
給電ができなくなったときにはキャパシタ２３から供給
する。
【００４７】そして、直流制御電源９からダイオード２
２を介して駆動制御回路１０Ｕの出力回路側に流入した
電流は、その負極端子Ｖｓ、ＩＧＢＴ２Ｕのエミッタ
Ｅ、主回路５の入力端子Ｎ、インダクタ１８を介して直
流制御電源９へ帰還する。なお、負荷である三相誘導電
動機８を可変速制御するインバータ装置の動作は図１１
に示した従来のものと同様であり、その動作説明を省略
する。
【００４８】このように構成されたものにおいては、駆
動制御回路１０Ｕ、１０Ｖ、１０Ｗにおける入力回路側
からフローティング状態にある出力回路側への信号伝達
のために、ＭＯＳＦＥＴを用いたレベルシフト回路１９
を採用することにより長寿命が期待でき、しかも、小型
で安価な構成のものが得られると共に、インダクタ１
８、キャパシタ２０および抵抗２１を挿入することによ
り、主回路５の配線の寄生インダクタンスＬｕ、Ｌｖ、
Ｌｗ等に起因するサージ電圧の影響を防止し、レベルシ
フト回路１９の破損やＩＧＢＴ２Ｕの誤動作が起こりに
くい高信頼性のものが得られ、かつ、ダイオード２２お
よびキャパシタ２３からなる充電回路を採用することに
より、単一の直流制御電源９だけでローサイドおよびハ
イサイドの各Ｕ、Ｖ、Ｗ相の、合計６個の駆動制御回路
の入力回路側および出力回路側を単一の直流制御電源９
だけで駆動でき、さらに小型かつ安価で、安定に動作す
るインバータ装置が得られる。
【００４９】図５は本発明の実施の形態４としてのイン
バータ装置のブロック回路を示す図である。図におい
て、２４は一端が直流制御電源９の正極（正極端子Ｖc
c）と接続され、他端がダイオード２２を介して駆動制
御回路１０Ｕの出力回路側と接続されたインダクタ、２
５は主回路５の入力端子Ｎとダイオード２２との間に接
続された、即ち、インダクタ１８、直流制御電源９およ
びインダクタ２４からなる直列回路に並列に挿入された
キャパシタであり、インダクタ２４およびキャパシタ２
５はそれぞれの一端がダイオード２２のアノードと接続
されている。その他の回路構成は図３に示したものと同
じであるので説明を省略する。
【００５０】次に、図５に示したインバータ装置の動作
について説明する。直流制御電源９は、駆動制御回路１
０Ｕの入力回路側の正極端子Ｖcc、負極端子Ｖssを介し
て増幅器１１に給電すると共に、インダクタ２４および
ダイオード２２を介して駆動制御回路１０Ｕの出力回路
側に、即ち、フォトトランジスタＰＴおよび負荷抵抗１
４の直列回路と駆動回路１５とに給電し、かつ、キャパ
シタ２３を充電する。そして、駆動制御回路１０Ｕの入
力回路側から絶縁され、フローティング状態にある出力
回路側の電圧が一時的に高電圧となり、直流制御電源９
からの給電ができないときにはキャパシタ２３から代わ
りに供給する。
【００５１】そして、直流制御電源９からインダクタ２
４およびダイオード２２を介して駆動制御回路１０Ｕの
出力回路側に流入した電流は、その負極端子Ｖｓ、ＩＧ
ＢＴ２ＵのエミッタＥ、主回路５の入力端子Ｎ、インダ
クタ１８を介して帰還する。なお、負荷である三相誘導
電動機８を可変速制御するインバータ装置の動作は図１
１に示した従来のものと同様であり、その動作説明を省
略する。
【００５２】このように構成されたものにおいては、通
常は、図３に示した実施の形態２としてのインバータ回
路と同様に動作するが、主回路５にサージ電圧が発生し
て駆動制御回路１０Ｕに侵入した場合において、このサ
ージ電圧はインダクタ１８およびインダクタ２４によ
り、駆動制御回路１０Ｕの入力回路側への侵入を抑制さ
れると共に、キャパシタ２５によりバイパスされるの
で、例えば、寄生インダクタンスＬｕにより誘導された
サージ電圧は、主回路５の入力端子Ｎ、キャパシタ２
５、ダイオード２２、キャパシタ２３およびＩＧＢＴ２
ＵのエミッタＥを介して逃すので、駆動制御回路１０Ｕ
は前記サージ電圧の影響をほとんど受けない。駆動制御
回路１０Ｖ、１０Ｗに関しても同様であり、理想的なサ
ージ電圧対策の回路が得られる。
【００５３】図６は本発明の実施の形態５としてのイン
バータ装置のブロック回路を示す図である。図６は図５
に示した実施の形態４としてのインバータ装置のブロッ
ク回路におけるフォトカプラ１２およびその保護抵抗１
３や負荷抵抗１４の代わりにレベルシフト回路１９を配
設したものであり、その他の回路構成は図５に示したも
のと同じであるので説明を省略する。
【００５４】図６に示したインバータ装置の動作は、図
４に示した実施の形態３としてのインバータ装置の動作
と略同様であり、また、主回路５にサージ電圧が発生し
て駆動制御回路１０Ｕに侵入した場合においても、図５
に示した実施の形態４としてのインバータ装置のブロッ
ク回路の場合とほぼ同様に動作する。即ち、図６に示し
た実施の形態５としてのインバータ装置のブロック回路
は、図４に示した実施の形態３としてのインバータ装置
と図５に示した実施の形態４としてのインバータ装置の
両方の特徴を合せ持つ理想的なインバータ装置が得られ
る。
【００５５】なお、図示されていないが、他のローサイ
ドのＩＧＢＴ２Ｖ、２Ｗの駆動制御回路１０Ｖ、１０Ｗ
に関しても、また、ハイサイドのＩＧＢＴ１Ｕ、１Ｖ、
１Ｗの駆動制御回路（図示せず）も同様に作用し、同様
な効果が得られる。
【００５６】なお、図１、図４および図６に示した実施
の形態１、実施の形態３および実施の形態５としてのイ
ンバータ装置において、寄生インダクタンスＬｕに誘導
されるサージ電圧、特に、マイナスサージ電圧によるＭ
ＯＳＦＥＴ１９ｂへの悪影響を除去すべく、インダクタ
１８、キャパシタ２０および抵抗２１を挿入した例を示
したが、これらの全てを必ずしも挿入する必要はなく、
インダクタ１８、キャパシタ２０および抵抗２１のうち
の少なくとも何れかを挿入することにより、実用上充分
な効果が得られる。
【００５７】また、図１、図３乃至図６に示した実施の
形態１乃至実施の形態５としてのインバータ装置におい
て、インダクタ１８の代わりに抵抗（図示せず）を挿入
してもよく、インダクタと抵抗の直列回路を挿入しても
よく、寄生インダクタンスＬｕの誘導電圧の影響を抑制
できる。さらに、図１、図４および図６に示した実施の
形態１、実施の形態３および実施の形態５としてのイン
バータ装置において、抵抗２１の代わりにインダクタ
（図示せず）を挿入してもよく、インダクタと抵抗の直
列回路を挿入してもよく、この場合にも寄生インダクタ
ンスＬｕの誘導電圧の影響を抑制できる。
【００５８】また、図５および図６に示した実施の形態
４および実施の形態５としてのインバータ装置におい
て、インダクタ２４の代わりに抵抗（図示せず）を挿入
してもよく、インダクタと抵抗の直列回路を挿入しても
よく、寄生インダクタンスＬｕの誘導電圧の侵入を抑制
できる。さらに、図１、図３乃至図６に示した実施の形
態１乃至実施の形態５としてのインバータ装置におい
て、スイッチング半導体素子としてＩＧＢＴを用いた例
を示したが、スイッチング半導体素子はＩＧＢＴに限定
されるものではなく、パワーＭＯＳＦＥＴ等であっても
よく、同様な効果が得られる。
【００５９】図７は本発明の実施の形態６としてのスイ
ッチング半導体素子であるＩＧＢＴの故障の有無を自己
診断する自己診断回路を示す回路図であり、図１乃至図
６に示した実施の形態１乃至実施の形態５としてのイン
バータ回路に組込まれるものである。
【００６０】図７において、２６はＩＧＢＴ２Ｕのゲー
ト電圧を検出するゲート電圧検出回路であり、比較器２
６ａと、ＩＧＢＴ２ＵのエミッタＥを基準電圧とし、出
力電圧がＩＧＢＴ２Ｕの正常時のゲート電圧の約２／３
の電圧である直流比較電源２６ｂとにより構成され、比
較器２６ａの一方の入力端子がＩＧＢＴ２ＵのゲートＧ
に、他方の入力端子が直流比較電源２６ｂに接続されて
いる。
【００６１】２７はゲート電圧の検出に若干の時間遅れ
を生じさせ、その間、正常信号を出力する異常信号無効
化回路であり、比較器２７ａと、抵抗２７ｂおよびキャ
パシタ２７ｃの直列回路と、エミッタＥを基準電圧と
し、出力電圧がＩＧＢＴ２Ｕの正常時のゲート電圧の約
２／３の電圧である直流比較電源２７ｄと、ＯＲ回路２
７ｅとにより構成され、抵抗２７ｂとキャパシタ２７ｃ
との直列回路における抵抗２７ｂの一端がＩＧＢＴ２Ｕ
の駆動回路１５の入力側端子Ｉｎと接続され、キャパシ
タ２７ｃの一端がＩＧＢＴ２ＵのエミッタＥと接続され
ている。そして、比較器２７ａの一方の入力端子に抵抗
２７ｂとキャパシタ２７ｃとの接続点が接続され、他方
の入力端子に直流比較電源２７ｄの電圧が印加される。
ＯＲ回路２７ｅには比較器２６ａおよび比較器２７ａの
出力信号がそれぞれ入力される。
【００６２】２８はＩＧＢＴ２Ｕの駆動回路１５の入力
側に挿入されたＡＮＤ回路であり、その一方の入力端子
に入力端子Ｉｎから入力された制御信号が入力され、他
方の入力端子にＯＲ回路２７ｅの出力信号が入力され、
その出力信号が駆動回路１５に入力されている。そし
て、ゲート電圧検出回路２６、異常信号無効化回路２７
およびＡＮＤ回路２８により、ＩＧＢＴ２Ｕのゲート電
圧を監視し、そのゲートＧ・エミッタＥ間の短絡等の異
常時にＩＧＢＴ２Ｕの駆動を停止させると共に、警報信
号を出力するＩＧＢＴの自己診断回路を構成している。
このＩＧＢＴの自己診断回路は、主回路５を構成する全
てのＩＧＢＴにそれぞれ備えている。その他の符号は図
１乃至図６と同一、または相当部につき説明を省略す
る。
【００６３】次に、図７に示したＩＧＢＴの自己診断回
路の動作について説明する。先ず、入力端子Ｉｎから制
御信号が入力され、この制御信号が駆動回路１５にて増
幅されて駆動電圧信号としてゲート抵抗１６を介してＩ
ＧＢＴ２ＵのゲートＧに入力される。ゲートＧが絶縁ゲ
ートであるので、ゲートＧ・エミッタＥ間が正常であれ
ば、印加されたゲート電圧、ゲート抵抗１６およびゲー
トＧ・エミッタＥ間の寄生容量に応じた充電電流が流入
してゲートＧの電圧が次第に上昇して飽和し、所定時間
後には印加電圧値とほぼ等しくなるが、前記ゲートＧ・
エミッタＥ間が短絡していれば、このゲートＧ・エミッ
タＥ間に電流が流れるのでゲートＧの電圧が上昇しな
い。一方、比較器２６ａは、入力された前記ゲート電圧
と直流比較電源２６ｂの電圧とを比較し、前記ゲート電
圧の方が高い場合にハイレベルの信号を出力する。即
ち、直流比較電源２６ｂの電圧が、ゲートＧへの正常時
の印加電圧の２／３程度の所定の比率の電圧に設定され
ているので、ゲートＧ・エミッタＥ間が正常であれば、
入力端子Ｉｎから制御信号が入力された時刻ｔ０よりも
所定時間遅れた時刻ｔ１に、比較器２６ａに入力される
ゲートＧの電圧と直流比較電源２６ｂの電圧との大小が
反転し、即ち、ゲートＧの電圧が直流比較電源２６ｂの
電圧よりも高くなり、比較器２６ａから、ゲートＧ・エ
ミッタＥ間が正常であることを示すハイレベルの信号を
出力するが、ゲートＧ・エミッタＥ間が短絡していれ
ば、時刻ｔ１を過ぎても比較器２６ａに入力されるゲー
トＧの電圧と直流比較電源２６ｂの電圧との大小が反転
せず、比較器２６ａから、ゲートＧ・エミッタＥ間が異
常であることを示すローレベルの信号の出力を続ける。
【００６４】上記のごとく、ゲート電圧検出回路２６
は、入力端子Ｉｎから制御信号が入力された時刻ｔ０か
ら比較器２６ａの出力が反転する時刻ｔ１間は、ゲート
Ｇ・エミッタＥ間が正常であっても、ゲートＧ・エミッ
タＥ間の異常を示すローレベルの信号を出力するので、
この間の出力信号を無効とする必要がある。さもない
と、ゲートＧ・エミッタＥ間が正常であるにもかかわら
ず、異常信号の出力により保護回路（図示せず）が作動
して装置を停止させてしまう等の不都合が生じる。
【００６５】異常信号無効化回路２７において、比較器
２７ａが、入力されたキャパシタ２７ｃの電圧と直流比
較電源２７ｄの電圧とを比較し、キャパシタ２７ｃの電
圧の方が低い間はハイレベルの信号を出力し、比較電圧
が反転し、キャパシタ２７ｃの電圧が直流比較電源２７
ｄの電圧よりも高くなるとローレベルの信号を出力す
る。即ち、入力端子Ｉｎから制御信号が入力された時刻
ｔ０から、抵抗２７ｂを介して充電されるキャパシタ２
７ｃの電圧が上昇し、直流比較電源２７ｄの電圧を超え
ると比較器２７ａの出力がハイレベルからローレベルへ
反転するが、この、ハイレベルからローレベルへ反転す
る時刻ｔ２を、比較器２６ａの出力がローレベルからハ
イレベルへ反転する時刻ｔ１よりも長く（ｔ２＞ｔ１）
設定しておき、比較器２６ａおよび比較器２７ａの出力
信号をＯＲ回路２７ｅに入力する。
【００６６】ＯＲ回路２７ｅは、比較器２６ａおよび比
較器２７ａの出力信号の入力により、ゲートＧ・エミッ
タＥ間が正常であれば、時刻ｔ０から時刻ｔ２の間は連
続してハイレベル信号を出力し、ゲートＧ・エミッタＥ
間が異常であれば、時刻ｔ２にてハイレベルからローレ
ベルに反転し、以後はローレベルの信号を出力する。Ｏ
Ｒ回路２７ｅの出力信号はＩＧＢＴ２ＵのゲートＧ・エ
ミッタＥ間の故障を示す故障検出信号ＦｏとしてＰＷＭ
制御回路（図示せず）へ出力されると共に、ＡＮＤ回路
２８に入力され、入力端子Ｉｎから入力された制御信号
が駆動回路１５へ出力されるのをロックし、駆動回路１
５からＩＧＢＴ２Ｕへ駆動電圧信号が出力されるのを停
止させる。
【００６７】このように構成されたＩＧＢＴの自己診断
回路は、ＩＧＢＴ２ＵのゲートＧ・エミッタＥ間の短絡
を検出するほか、駆動回路１５自身の故障により、その
出力信号である駆動電圧信号が出力されない場合や、直
流駆動電源１７Ｕの異常により、駆動回路１５への供給
電圧が低下した場合にも、これらの異常を前記ゲート電
圧の低下として検出し、故障検出信号Ｆｏを出力すると
共に、駆動回路１５の動作を停止させる。上記、ＩＧＢ
Ｔの自己診断回路は、インバータ装置の運転中において
常時動作するが、運転中だけでなく、主回路５への電源
投入前に動作させることにより前記ＩＧＢＴの劣化を検
出し、アーム短絡による他のＩＧＢＴへの破壊の拡大を
未然に確実に防止することができる。
【００６８】なお、図７に示した実施の形態６としての
ＩＧＢＴの自己診断回路において、異常信号無効化回路
２７は、抵抗２７ｂおよびキャパシタ２７ｃの直列回路
における時定数を利用して遅延時間を得るものであった
が、異常信号無効化回路２７は前記時定数を利用する方
式に限定されるものではなく、例えば、パルスカウンタ
による検出等の方式であってもよい。
【００６９】また、図７に示した実施の形態６として、
スイッチング半導体素子であるＩＧＢＴの故障の有無を
自己診断する自己診断回路を例示したが、この自己診断
回路による故障の自己診断の対象はＩＧＢＴに限定され
るものではなく、パワーＭＯＳＦＥＴ等であってもよ
く、同様な効果が得られる。
【００７０】図８は本発明の実施の形態７としてのスイ
ッチング半導体素子であるＩＧＢＴのサージ電圧に対す
る保護回路を示す図であり、図１乃至図７に示した実施
の形態１乃至実施の形態６としてのインバータ回路に組
込まれるものである。
【００７１】図８において、２９はＩＧＢＴ２Ｕの駆動
回路１５および駆動回路１５へ給電する直流駆動電源１
７Ｕに並列に挿入され、その負極側接続点である負極端
子ＶｓにＩＧＢＴ２ＵのエミッタＥが接続されているキ
ャパシタ、３０は駆動回路１５、直流駆動電源１７Ｕお
よびキャパシタ２９の正極側接続点である正極端子Ｖｂ
とＩＧＢＴ２ＵのゲートＧとの間に挿入されたダイオー
ドであり、そのアノードがゲートＧと接続されている。
３１はゲートＧと負極端子Ｖｓとの間に挿入されたダイ
オードであり、そのカソードがゲートＧと接続されてい
る。このＩＧＢＴのサージ電圧に対する保護回路は、主
回路５を構成する全てのＩＧＢＴにそれぞれ備えてい
る。その他の符号は図１乃至図６と同一、または相当部
につき説明を省略する。
【００７２】次に、図８に示したサージ電圧保護回路の
動作について説明する。ＩＧＢＴ２ＵのコレクタＣ・エ
ミッタＥ間に印加されるサージ電圧が、コレクタＣ・ゲ
ートＧ間およびゲートＧ・エミッタＥ間の寄生容量Ｃc
g、Ｃgeによって分圧され、ゲートＧ・エミッタＥ間に
比較的高電圧のサージが印加されるが、ゲートＧの電位
がエミッタＥの電位よりも高いサージ電圧が印加された
場合には、キャパシタ２９の容量を寄生容量Ｃgeよりも
充分大きく設定することにより、前記サージ電圧はダイ
オード３０、キャパシタ２９を介して逃す。また、ゲー
トＧの電位がエミッタＥの電位よりも低いマイナスサー
ジ電圧が印加された場合には、前記マイナスサージ電圧
はダイオード３１を介して逃す。この結果として、前記
サージ電圧の印加によるゲートＧ・エミッタＥ間の異常
な電圧上昇若しくはマイナス方向への異常な電圧降下を
抑制し、特に、前記マイナスサージ電圧が印加された場
合におけるゲートＧ・エミッタＥ間の逆電圧がダイオー
ド３１の順方向電圧降下分程度に低く抑えられるので、
ＩＧＢＴ２Ｕや駆動回路１５の破壊を確実に防止でき、
かつ、その回路構成に高価なツェナーダイオードを不要
とするので安価な保護回路が得られる。
【００７３】なお、図８に示した実施の形態７として、
スイッチング半導体素子であるＩＧＢＴのサージ電圧保
護回路を例示したが、このサージ電圧保護回路による保
護対象はＩＧＢＴに限定されるものではなく、パワーＭ
ＯＳＦＥＴ等であってもよく、同様な効果が得られる。
【００７４】図９は本発明の実施の形態８としてのスイ
ッチング半導体素子である電流センス端子付ＩＧＢＴの
サージ電圧に対する保護回路のブロック回路図であり、
図１乃至図８に示した実施の形態１乃至実施の形態７と
してのインバータ回路に組込まれるものである。
【００７５】図９において、２ＵはエミッタＥと並列に
電流センス端子ＳＥ（以下、電流センスＳＥと記す）を
有する電流センス端子付ＩＧＢＴ、３２は電流センスＳ
ＥとエミッタＥ間に挿入されたシャント抵抗、３３は比
較器３３ａと直流比較電圧源３３ｂとにより構成され、
シャント抵抗３２に並列に、電流センスＳＥとエミッタ
Ｅ間に挿入されたＩＧＢＴ２Ｕの過電流検出回路であ
り、比較器３３ａの一対の入力端子の一方がシャント抵
抗３２と電流センスＳＥとの接続点に接続され、他方の
入力端子にエミッタＥを基準電位とする直流比較電圧源
３３ｂが接続されている。３４、３５は直列接続された
ダイオードであり、ダイオード３４のカソードがゲート
Ｇと、ダイオード３５のアノードがエミッタＥと接続さ
れ、ダイオード３４とダイオード３５との接続点が電流
センスＳＥとシャント抵抗３２との接続点と接続されて
いる。この電流センス端子付ＩＧＢＴのサージ電圧に対
する保護回路は、主回路５を構成する全ての電流センス
端子付ＩＧＢＴにそれぞれ備えている。その他の符号は
図８と同一、または相当部につき説明を省略する。
【００７６】次に、図９に示したサージ電圧保護回路の
動作について説明する。ＩＧＢＴ２Ｕの電流センスＳＥ
にはコレクタＣ・エミッタＥを流れる負荷電流に比例し
た微小電流が分流するのでシャント抵抗３２の両端に
は、前記負荷電流に比例した電位差が生じる。比較器３
３ａは前記電位差に基づく電流センスＳＥとシャント抵
抗３２との接続点の電圧と直流比較電圧源３３ｂの電圧
とを比較して、通常は前者の電圧よりも後者の電圧を高
く設定されているが、これらの電圧の大きさが反転し、
前者の電圧、即ち、電流センスＳＥとシャント抵抗３２
との接続点の電圧の方が高くなった場合に、その出力端
子Ｏｕｔから前記負荷電流が過電流であることを示す検
出信号を出力する。
【００７７】一方、ＩＧＢＴ２ＵのコレクタＣ・エミッ
タＥ間に印加されるサージ電圧が、コレクタＣ・ゲート
Ｇ間の寄生容量Ｃcgと、ゲートＧ・エミッタＥ間の寄生
容量ＣgeおよびゲートＧ・電流センスＳＥ間の寄生容量
Ｃgsを加算した容量Ｃge＋Ｃgsとによって分圧され、ゲ
ートＧ・エミッタＥ間およびゲートＧ・電流センスＳＥ
間に比較的高電圧のサージが印加されるが、ゲートＧの
電位がエミッタＥや電流センスＳＥの電位よりも高いサ
ージ電圧が印加された場合には、キャパシタ２９の容量
を寄生容量Ｃcgよりも充分大きく設定することにより、
前記サージ電圧はダイオード３０、キャパシタ２９を介
して逃し、また、ゲートＧの電位がエミッタＥの電位よ
りも低いマイナスサージ電圧が印加された場合にも、前
記マイナスサージ電圧はダイオード３５およびダイオー
ド３４を介して逃す。
【００７８】この結果として、前記サージ電圧の印加に
よるゲートＧ・エミッタＥ間およびゲートＧ・電流セン
スＳＥ間の異常な電圧上昇若しくはマイナス方向への異
常な電圧降下を抑制し、特に、前記マイナスサージ電圧
が印加された場合におけるゲートＧ・エミッタＥ間の逆
電圧がダイオード３４、３５の順方向電圧降下分の加算
値程度に低く抑えられると共に、ゲートＧ・電流センス
ＳＥ間の逆電圧がダイオード３４の順方向電圧降下分程
度に低く抑えられ、かつ、比較器３３ａの入力端子が接
続されたシャント抵抗３２の端子間の逆電圧もダイオー
ド３５の順方向電圧降下分程度に低く抑えられるので、
ＩＧＢＴ２Ｕ、駆動回路１５や過電流検出回路３３等の
破壊を確実に防止でき、かつ、その回路構成に高価なツ
ェナーダイオードを不要とするので、安価な保護回路が
得られる。
【００７９】なお、図８に示した実施の形態７および図
９に示した実施の形態８の回路において、キャパシタ３
５は、図３乃至図６に示したキャパシタ２３と兼用でき
る。
【００８０】図１０は本発明の実施の形態９としてのイ
ンバータ装置における出力電流を検出する出力電流検出
装置のブロック回路図であり、図１乃至図９に示した本
発明の実施の形態１乃至実施の形態８としてのインバー
タ回路に組込まれるものである。
【００８１】図１０において、３６Ｕ、３６Ｖ、３６Ｗ
はそれぞれ主回路５のＵ相、Ｖ相、Ｗ相の出力線に挿入
され、出力電流を電圧に変換するシャント抵抗、３７
Ｕ、３７Ｖ、３７Ｗはそれぞれシャント抵抗３６Ｕ、３
６Ｖ、３６Ｗが出力する電圧信号を入力することによ
り、相対的にフローティングしている出力側へ、各相の
負荷電流の検出信号を出力する電流検出装置である。３
８はシャント抵抗３６Ｕが出力する電圧信号を入力して
増幅する増幅器、３９は比較器３９ａおよび三角波発振
回路３９ｂにて構成され、増幅器３８から出力されるア
ナログ信号をＰＷＭ変調したパルス信号に変換するパル
ス化回路、４０は、出力側の基準電位に対して入力側の
基準電位がフローティングしている前記入力側から前記
出力側に前記パルス信号を伝達すべく、入力されたパル
ス信号の基準電位のレベルをシフトして出力するレベル
シフト回路であり、図１に示したレベルシフト回路１９
とほぼ同様の回路構成（図示せず）を為すが、出力回路
側を接地し、入力回路側をフローティングさせて用いる
点において、レベルシフト回路１９と相違する。４１は
レベルシフト回路４０から入力されたＰＷＭ信号をアナ
ログ信号に復調するローパスフイルタ（ＬＰＦ）からな
る復調回路である。その他の符号は図１乃至図７と同
一、または相当部につき説明を省略する。
【００８２】次に、図１０に示した出力電流検出装置の
動作について説明する。負荷である三相誘導電動機８の
各相ごとの負荷電流をシャント抵抗３６Ｕ、３６Ｖ、３
６Ｗにより前記負荷電流に応じたアナログ電圧信号に変
換し、増幅器３８で増幅してパルス化回路３９に入力
し、パルス化回路３９よりＰＷＭ変調したパルス信号に
変換し、レベルシフト回路４０にて、出力側の基準電位
に対して入力側の基準電位がフローティングしている前
記入力側から前記出力側に前記パルス信号を伝達し、ロ
ーパスフイルタ（ＬＰＦ）からなる復調回路４１を通過
させることにより、高調波成分を除去して負荷電流の電
流値を示すアナログ信号として出力する。
【００８３】上記構成において、レベルシフト回路４０
を用いて検出信号を相対的にフローティングして出力側
へ伝達するが、レベルシフト回路４０ではアナログ信号
を伝達できないので、その前段にパルス化回路３９を設
けることにより、アナログ信号である検出値を、単位時
間のパルス数が最小になるように最適化したデジタル信
号、即ち、ＰＷＭ変調したパルス信号に変換することに
より信号を効率良く伝達可能とし、負荷電流の検出に非
接触型の電流検出素子（図示せず）の使用を必要とせ
ず、また、寿命の実用上の長さに問題があるフォトカプ
ラ（図示せず）の使用を不要とし、長寿命、高精度、高
信頼性であると共に、小型で低消費電力型の検出装置が
得られ、パッケージに内蔵可能とする。なお、従来の非
接触型電流検出素子してのホール素子、カレントトラン
スを用いた電流検出回路との比較のために、最終段にて
アナログ信号に復調する復調回路４１を示したが、ＰＷ
Ｍ制御装置としてのマイクロコンピュータ（図示せず）
へデジタル信号として取込む場合には、復調回路４１は
不要である。
【００８４】なお、図１から図１０に示した本発明の実
施の形態１乃至実施の形態９において、電力変換装置と
して誘導電動機等を駆動制御するインバータ装置を例示
したが、本発明の電力変換装置は、前記インバータ装置
に限定されるものではなく、ＤＣブラシレスモータやＳ
Ｒモータの駆動制御装置に適用しても同様な効果が得ら
れる。例えば、ＳＲモータ（図示せず）は、固定子各相
のコイルに順番に一方向の電流を流すもので、前記固定
子各相のコイルへの通電をオンオフすべくＩＧＢＴが用
いられ、例えば、４相モータの場合には４個の相切換用
ＩＧＢＴ（図示せず）と、該ＩＧＢＴのそれぞれに対応
する駆動制御回路（図示せず）が存在するので、これら
の駆動制御回路に本願発明を適用することにより、その
性能を長期間、安定に保持できる安価なＳＲモータ用の
電力変換装置が得られる。
【００８５】
【発明の効果】以上のように、本発明にかかる電力変換
装置は、例えば、産業用機器、エアコン、冷蔵庫等の家
電製品、自動車等の駆動制御装置に用いる誘導電動機、
ＤＣブラシレスモータやＳＲモータ等の可変速制御用の
パワーモジュールとして適している。 ［図面の簡単な説明］
【図１】 本発明の実施の形態１としてのインバータ装
置のブロック回路図である。
【図２】 図１に示したレベルシフト回路の詳細を示す
図である。
【図３】 本発明の実施の形態２としてのインバータ装
置のブロツク回路図である。
【図４】 本発明の実施の形態３としてのインバータ装
置のブロック回路図である。
【図５】 本発明の実施の形態４としてのインバータ装
置のブロック回路図である。
【図６】 本発明の実施の形態５としてのインバータ装
置のブロック回路図である。
【図７】 本発明の実施の形態６としてのスイッチング
半導体素子の自己診断回路を示す図である。
【図８】 本発明の実施の形態７としてのインバータ装
置のＩＧＢＴ保護回路を示す図である。
【図９】 本発明の実施の形態８としてのインバータ装
置の電流センス端子付ＩＧＢＴの保護回路を示す図であ
る。
【図１０】 本発明の実施の形態９としてのインバータ
装置の出力電流検出回路のブロック回路図である。
【図１１】 従来のインバータ装置のブロック回路図で
ある。
【符号の説明】
５ 主回路、 ６ 直流主電源、 ８ 三相誘導電動
機、 ９ 直流制御電源、 １５ 駆動回路、 １８
インダクタ、 １９ レベルシフト回路、 ２０ キャ
パシタ、 ２１ 抵抗。
フロントページの続き (72)発明者 ハリッド ハッサン フッセイン 福岡県福岡市西区今宿東一丁目１番１号 福菱セミコンエンジニアリング株式会 社内 (72)発明者 為谷 典孝 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平11−27931（ＪＰ，Ａ) 特開 平10−42575（ＪＰ，Ａ) 特開 平11−41922（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/5387

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 互いに直列接続され、少なくとも一方が
    スイッチング半導体素子である半導体素子列を複数列有
    し、該複数列の半導体素子列を並列にその両端を互いに
    接続し、その接続点間に直流主電源を接続すると共に、
    前記半導体素子列における半導体素子の直列接続点の各
    々に負荷を接続した主回路と、前記スイッチング半導体
    素子対応に設けられ、制御信号を入力する入力側の基準
    電位に対して出力側の基準電位を前記スイッチング半導
    体素子の基準電位の変動に追従可能にレベルシフトする
    第１レベルシフト回路と、前記第１レベルシフト回路か
    らの信号入力により前記スイッチング半導体素子へ駆動
    信号を出力する駆動回路と、前記第１レベルシフト回路
    の入力側に給電する直流制御電源とを備え、前記制御信
    号の入力により前記直流主電源から供給された電力を交
    流若しくはオンオフ流に変換して前記負荷に供給する電
    力変換装置において、 前記第１レベルシフト回路は、前記直流制御電源の負極
    に接続されて前記入力側の基準電位となる負側電極、前
    記制御信号が入力されるゲート、及び該ゲートに入力さ
    れた前記制御信号をその基準電位のレベルをシフトして
    前記駆動回路へ出力する正側電極を有するトランジスタ
    を備え、且つ、前記主回路における前記直流主電源の負
    極側との接続点と前記直流制御電源の負極との間に第１
    インダクタを挿入すると共に、前記直流制御電源の負極
    と前記第１レベルシフト回路の出力側の基準電位点との
    間に第１キャパシタを挿入したことを特徴とする電力変
    換装置。
  2. 【請求項２】 前記第１レベルシフト回路の出力側及び
    前記駆動回路に共通する正極側給電点と負極側給電点と
    の間に挿入された第２キャパシタと、前記直流制御電源
    の正極と前記正極側給電点との間に、カソードが前記第
    ２キャパシタと接続される向きに挿入された第１ダイオ
    ードとを更に備えることを特徴とする請求項１に記載の
    電力変換装置。
  3. 【請求項３】 前記第１ダイオードのアノードと前記直
    流制御電源との間に第２インダクタを前記第１ダイオー
    ドと直列回路を形成するように挿入すると共に、前記主
    回路における前記直流主電源の負極側との接続点と前記
    第１ダイオードのアノードとの間に第３キャパシタを挿
    入したことを特徴とする請求項２に記載の電力変換装
    置。
  4. 【請求項４】 前記スイッチング半導体素子が絶縁ゲー
    トタイプのトランジスタである一方、前記トランジスタ
    における正常時のゲート電圧よりも低く、異常時のゲー
    ト電圧よりも高い比較電圧を出力する比較電圧源、及び
    絶縁ゲートの電圧と前記比較電圧とを比較して、前記絶
    縁ゲートの電圧が前記比較電圧よりも低い場合に、異常
    信号を出力する比較器を含むゲート電圧検出回路を更に
    備えることを特徴とする請求項１に記載の電力変換装
    置。
  5. 【請求項５】 前記制御信号が前記駆動回路に入力され
    てから前記ゲート電圧検出回路が正常信号を出力するの
    に要する時間遅れ以上の所定時間が経過する間、前記ゲ
    ート電圧検出回路が出力する異常信号を無効化し、代り
    に正常信号を出力する異常信号無効化回路を更に備える
    ことを特徴とする請求項４に記載の電力変換装置。
  6. 【請求項６】 前記スイッチング半導体素子が絶縁ゲー
    トタイプのトランジスタである一方、該トランジスタの
    前記駆動回路に並列に挿入されると共に負極側が前記ト
    ランジスタの負側主電極に接続された第４キャパシタ
    と、前記駆動回路の正極側給電点と前記第４キャパシタ
    との接続点と絶縁ゲートとの間に、アノードが前記絶縁
    ゲートと接続される向きに挿入された第２ダイオード
    と、前記絶縁ゲートと前記負側主電極との間に、カソー
    ドが前記絶縁ゲートと接続される向きに挿入された第３
    ダイオードとを更に備えることを特徴とする請求項１に
    記載の電力変換装置。
  7. 【請求項７】 前記スイッチング半導体素子がエミッタ
    と並列に電流センス端子を有する電流センス端子付絶縁
    ゲート・バイポーラトランジスタである一方、前記電流
    センス端子と前記エミッタ間に挿入された第１シャント
    抵抗と、一対の入力端子の一方が前記第１シャント抵抗
    と前記電流センス端子との接続点に接続され、他方の入
    力端子に前記エミッタの電位を基準とする直流比較電圧
    源が接続され、前記第１シャント抵抗の電位差と前記直
    流比較電圧源の電圧とを比較して前記電流センス端子付
    絶縁ゲート・バイポーラトランジスタの過電流検出信号
    を出力する比較器と、前記電流センス端子付絶縁ゲート
    ・バイポーラトランジスタの駆動回路に並列にその正極
    側給電点と前記エミッタに接続された負極側給電点との
    間に挿入された第４キャパシタと、前記正極側給電点と
    絶縁ゲートとの間にアノードが前記絶縁ゲートと接続さ
    れる向きに挿入された第２ダイオードと、前記絶縁ゲー
    トと前記電流センス端子との間にカソードが前記絶縁ゲ
    ートと接続される向きに挿入された第４ダイオードと、
    前記電流センス端子と前記エミッタとの間に、カソード
    が前記第４ダイオードのアノードと接続される向きに挿
    入された第５ダイオードとを更に備えることを特徴とす
    る請求項１に記載の電力変換装置。
  8. 【請求項８】 前記主回路と前記負荷とを接続する出力
    線に挿入された第２シャント抵抗と、該第２シャント抵
    抗の電圧降下を増幅する増幅器と、該増幅器の出力信号
    を入力し、ＰＷＭ変調したパルス信号として出力するパ
    ルス化回路と、前記パルス信号を入力し、出力側の基準
    電位に対して入力側の基準電位が相対的にフローティン
    グする前記入力側から前記出力側に前記パルス信号を伝
    達すべく前記パルス信号の基準電位のレベルをシフトす
    る第２レベルシフト回路とを更に備え、該第２レベルシ
    フト回路の出力信号に基づき負荷電流を検出することを
    特徴とする請求項１に記載の電力変換装置。
JP2001506670A 1999-06-29 1999-06-29 電力変換装置 Expired - Lifetime JP3421020B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1999/003456 WO2001001555A1 (fr) 1999-06-29 1999-06-29 Convertisseur de courant

Publications (1)

Publication Number Publication Date
JP3421020B2 true JP3421020B2 (ja) 2003-06-30

Family

ID=14236083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001506670A Expired - Lifetime JP3421020B2 (ja) 1999-06-29 1999-06-29 電力変換装置

Country Status (5)

Country Link
US (1) US6351399B2 (ja)
EP (1) EP1143604B1 (ja)
JP (1) JP3421020B2 (ja)
DE (1) DE69937203T2 (ja)
WO (1) WO2001001555A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020048241A (ja) * 2018-09-14 2020-03-26 三菱電機株式会社 半導体装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002199745A (ja) * 2000-12-27 2002-07-12 Mitsubishi Electric Corp 電力用半導体装置、電力用アームおよびインバータ回路
EP1258980B1 (en) * 2001-05-17 2005-12-07 STMicroelectronics S.r.l. "Driving circuit and method for preventing voltage surges on supply lines while driving a dc motor"
JP2003125588A (ja) * 2001-10-12 2003-04-25 Mitsubishi Electric Corp 電力変換装置
DE10154479C2 (de) * 2001-11-08 2003-09-04 Sew Eurodrive Gmbh & Co Umrichter und Verfahren zur Generierung eines Überstromsignals
JP3674578B2 (ja) * 2001-11-29 2005-07-20 株式会社デンソー 三相インバータの電流検出装置
JP3919624B2 (ja) * 2002-07-24 2007-05-30 三菱電機株式会社 パワーデバイス駆動回路
JP3983622B2 (ja) * 2002-08-08 2007-09-26 三菱電機株式会社 パワーデバイス駆動回路
US20040227476A1 (en) * 2002-12-19 2004-11-18 International Rectifier Corp. Flexible inverter power module for motor drives
JP4682007B2 (ja) * 2004-11-10 2011-05-11 三菱電機株式会社 電力用半導体装置
JP2006238529A (ja) * 2005-02-22 2006-09-07 Calsonic Kansei Corp モータドライバｉｃのノイズ低減回路
JP4401401B2 (ja) 2007-06-04 2010-01-20 三菱電機株式会社 駆動装置およびそれを備えた交流電力供給装置
CA2710147C (en) * 2008-01-21 2016-03-15 Abb Technology Ag A voltage source converter and a method for control thereof
JP5211920B2 (ja) * 2008-07-31 2013-06-12 ダイキン工業株式会社 インバータ回路
JP4720941B1 (ja) * 2010-01-18 2011-07-13 ダイキン工業株式会社 電力変換装置
JP4735761B1 (ja) * 2010-01-19 2011-07-27 ダイキン工業株式会社 電力変換装置
JP4720942B1 (ja) * 2010-01-19 2011-07-13 ダイキン工業株式会社 電力変換装置
JP5440438B2 (ja) * 2010-08-04 2014-03-12 三菱電機株式会社 パワーモジュール
JP5314652B2 (ja) * 2010-09-27 2013-10-16 パナソニック株式会社 ブラシレスモータ駆動回路
DE102010062377A1 (de) * 2010-12-03 2012-06-06 Robert Bosch Gmbh Wechselrichteranordnung und Verfahren zum Detektieren eines Brückenkurzschlusses in einem Halbbrückenzweig eines Wechselrichters
JP5900125B2 (ja) * 2012-04-12 2016-04-06 富士電機株式会社 半導体基板中の寄生抵抗を利用するレベルシフト回路
US9302588B2 (en) 2012-06-29 2016-04-05 Ford Global Technologies, Llc Vehicle system for evaluating a voltage converter
JP6129677B2 (ja) * 2013-08-05 2017-05-17 日立オートモティブシステムズ株式会社 電動モータの駆動制御装置
WO2015061901A1 (en) * 2013-11-01 2015-05-07 Tm4 Inc. Power converter configured for limiting switching overvoltage
EP3073641A4 (en) 2013-11-20 2017-09-13 Rohm Co., Ltd. Switching device and electronic circuit
US9912225B2 (en) * 2015-10-30 2018-03-06 Faraday & Future Inc. Method and system for overcurrent protection for insulated-gate bipolar transistor (IGBT) modules
ES2646670B1 (es) * 2016-06-09 2018-10-10 Bsh Electrodomésticos España, S.A. Dispositivo de aparato doméstico y procedimiento con un dispositivo de aparato doméstico
US10254375B2 (en) * 2016-11-11 2019-04-09 Fluke Corporation Proving unit for voltage measurement systems
US10359494B2 (en) * 2016-11-11 2019-07-23 Fluke Corporation Proving unit for non-contact voltage measurement systems
JP6300964B1 (ja) * 2017-01-13 2018-03-28 三菱電機株式会社 電力変換装置
US10539643B2 (en) 2017-09-01 2020-01-21 Fluke Corporation Proving unit for use with electrical test tools
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
JP7279502B2 (ja) * 2019-05-14 2023-05-23 株式会社デンソー スイッチング回路とゲート駆動回路
JP2022077909A (ja) * 2020-11-12 2022-05-24 富士電機株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1300937B1 (en) * 1994-07-01 2010-06-09 Sharp Kabushiki Kaisha Air conditioning device
JPH08308253A (ja) * 1995-04-28 1996-11-22 Mitsubishi Electric Corp スイッチング半導体装置
JPH09219976A (ja) * 1996-02-15 1997-08-19 Mitsubishi Electric Corp 電力変換装置の駆動方法
JPH1094269A (ja) * 1996-09-11 1998-04-10 Toshiba Corp インバータ装置
SG66453A1 (en) * 1997-04-23 1999-07-20 Int Rectifier Corp Resistor in series with bootstrap diode for monolithic gate device
JPH10324664A (ja) 1997-05-23 1998-12-08 Nippon Shokubai Co Ltd 不飽和カルボン酸エステル類の製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020048241A (ja) * 2018-09-14 2020-03-26 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
EP1143604A1 (en) 2001-10-10
US20010028572A1 (en) 2001-10-11
DE69937203T2 (de) 2008-06-26
EP1143604B1 (en) 2007-09-26
DE69937203D1 (de) 2007-11-08
WO2001001555A1 (fr) 2001-01-04
EP1143604A4 (en) 2005-03-23
US6351399B2 (en) 2002-02-26

Similar Documents

Publication Publication Date Title
JP3421020B2 (ja) 電力変換装置
KR100735849B1 (ko) 전력용 반도체장치
US6215634B1 (en) Drive circuit for power device
JP5519398B2 (ja) 電力変換装置
CN104467370B (zh) 用于隔离的驱动器的软关闭的设备和方法
US7696650B2 (en) Driving circuit for switching elements
US20090085542A1 (en) Drive system for power semiconductor device
US7978453B2 (en) Low side driver with short to battery protection
US7352144B2 (en) Motor driving device having MOSFET, MOSFET, and motor having MOSFET
JP7002431B2 (ja) 半導体装置
US11521960B2 (en) Terminal protection circuit of semiconductor chip
JP2018061301A (ja) 半導体駆動装置ならびにそれを用いた電力変換装置
US6680630B1 (en) Driver circuit for power device
JP2001237381A (ja) 半導体装置
JP7494609B2 (ja) 半導体モジュール
US11606090B2 (en) Semiconductor device
JP4139893B2 (ja) インバータ装置および多相インバータ装置
CN112075001A (zh) 电动机接地保护
WO2023032024A1 (ja) 半導体駆動装置およびそれを備える電力変換装置
KR20190111550A (ko) 전력변환장치 및 이의 과전류 보호방법
WO2024209774A1 (ja) 電力変換装置、過電流検出回路、および、半導体モジュール
US20230155532A1 (en) Power Module with Protection Circuit
JP2020096431A (ja) 過電流検知装置
WO2007043291A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030401

R150 Certificate of patent or registration of utility model

Ref document number: 3421020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term