JP2002199745A - 電力用半導体装置、電力用アームおよびインバータ回路 - Google Patents
電力用半導体装置、電力用アームおよびインバータ回路Info
- Publication number
- JP2002199745A JP2002199745A JP2000397989A JP2000397989A JP2002199745A JP 2002199745 A JP2002199745 A JP 2002199745A JP 2000397989 A JP2000397989 A JP 2000397989A JP 2000397989 A JP2000397989 A JP 2000397989A JP 2002199745 A JP2002199745 A JP 2002199745A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power arm
- voltage
- power
- inverter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 高耐圧を確保しつつ、誤動作を生じさせにく
い電力用アームを含むインバータ回路を提供する。 【解決手段】 スイッチング素子と逆並列接続ダイオー
ドとからなる電力用アーム要素において、スイッチング
素子１ｂに逆並列接続される還流ダイオードを、ｎ個
（ｎ≧２）直列接続したものにし、それぞれのアノード
およびカソード間の耐圧をスイッチング素子１ｂの耐圧
の１／ｎにする。すなわち、還流ダイオード１つ分の耐
圧を１／ｎに減らしてｎ-ドリフト領域の厚みを少なく
し、還流電流が流れたときの過渡電圧特性を抑える。そ
して、耐圧が下がった分については、ｎ個の還流ダイオ
ードを直列接続することにより、スイッチング素子と同
程度の耐圧を確保する。
い電力用アームを含むインバータ回路を提供する。 【解決手段】 スイッチング素子と逆並列接続ダイオー
ドとからなる電力用アーム要素において、スイッチング
素子１ｂに逆並列接続される還流ダイオードを、ｎ個
（ｎ≧２）直列接続したものにし、それぞれのアノード
およびカソード間の耐圧をスイッチング素子１ｂの耐圧
の１／ｎにする。すなわち、還流ダイオード１つ分の耐
圧を１／ｎに減らしてｎ-ドリフト領域の厚みを少なく
し、還流電流が流れたときの過渡電圧特性を抑える。そ
して、耐圧が下がった分については、ｎ個の還流ダイオ
ードを直列接続することにより、スイッチング素子と同
程度の耐圧を確保する。
Description
【０００１】
【発明の属する技術分野】この発明は、直流電力や交流
電力を任意周波数の交流電力に変換するインバータ回
路、およびインバータ回路を構成する電力用アーム、お
よび電力用アームを構成する電力用アーム要素に関す
る。
電力を任意周波数の交流電力に変換するインバータ回
路、およびインバータ回路を構成する電力用アーム、お
よび電力用アームを構成する電力用アーム要素に関す
る。
【０００２】
【従来の技術】従来の電力用アームが採用されたインバ
ータ回路の例として三相インバータ回路を図８に示す。
図８において、符号Ｖ１は商用交流電源とダイオードブ
リッジ回路とで構成された直流電圧源やバッテリー等の
直流電圧発生回路を、符号ＨＢ１〜ＨＢ３は直流電圧発
生回路Ｖ１で発生した直流電圧Ｖｃｃから交流電圧を発
生させるための一相分の電力用アームを含むハーフブリ
ッジ回路を、それぞれ示している。
ータ回路の例として三相インバータ回路を図８に示す。
図８において、符号Ｖ１は商用交流電源とダイオードブ
リッジ回路とで構成された直流電圧源やバッテリー等の
直流電圧発生回路を、符号ＨＢ１〜ＨＢ３は直流電圧発
生回路Ｖ１で発生した直流電圧Ｖｃｃから交流電圧を発
生させるための一相分の電力用アームを含むハーフブリ
ッジ回路を、それぞれ示している。
【０００３】ハーフブリッジ回路ＨＢ１の電力用アーム
は、スイッチング素子１ａおよび還流ダイオード（Free
Wheeling Diode）２ａが逆並列接続されて構成される
電力用アーム要素と、スイッチング素子１ｂおよび還流
ダイオード２ｂで構成される他の電力用アーム要素とが
ノードＵにおいて直列接続されることにより構成され
る。なお、スイッチング素子１ａ，１ｂには、ＩＧＢＴ
（Insulated Gate Bipolar Transistor）やパワー用バ
イポーラトランジスタ、パワー用ＭＯＳＦＥＴ（Metal
Oxide Semiconductor Field Effect Transistor）等が
採用される。
は、スイッチング素子１ａおよび還流ダイオード（Free
Wheeling Diode）２ａが逆並列接続されて構成される
電力用アーム要素と、スイッチング素子１ｂおよび還流
ダイオード２ｂで構成される他の電力用アーム要素とが
ノードＵにおいて直列接続されることにより構成され
る。なお、スイッチング素子１ａ，１ｂには、ＩＧＢＴ
（Insulated Gate Bipolar Transistor）やパワー用バ
イポーラトランジスタ、パワー用ＭＯＳＦＥＴ（Metal
Oxide Semiconductor Field Effect Transistor）等が
採用される。
【０００４】具体的には、スイッチング素子１ａの電流
入力電極（Ｎチャネル形ＩＧＢＴの場合はコレクタ）が
還流ダイオード２ａのカソードに接続され、スイッチン
グ素子１ａの電流出力電極（Ｎチャネル形ＩＧＢＴの場
合はエミッタ）が還流ダイオード２ａのアノードに接続
される。また、スイッチング素子１ｂおよび還流ダイオ
ード２ｂも同様に構成される。そして、ノードＵにおい
てスイッチング素子１ａの電流出力電極がスイッチング
素子１ｂの電流入力電極に接続される。
入力電極（Ｎチャネル形ＩＧＢＴの場合はコレクタ）が
還流ダイオード２ａのカソードに接続され、スイッチン
グ素子１ａの電流出力電極（Ｎチャネル形ＩＧＢＴの場
合はエミッタ）が還流ダイオード２ａのアノードに接続
される。また、スイッチング素子１ｂおよび還流ダイオ
ード２ｂも同様に構成される。そして、ノードＵにおい
てスイッチング素子１ａの電流出力電極がスイッチング
素子１ｂの電流入力電極に接続される。
【０００５】そして、スイッチング素子１ａの電流入力
電極は、ノードＮ１において直流電圧発生回路Ｖ１の高
電位側端子に接続され、スイッチング素子１ｂの電流出
力電極は、ノードＮ２において直流電圧発生回路Ｖ１の
低電位側端子に接続される。
電極は、ノードＮ１において直流電圧発生回路Ｖ１の高
電位側端子に接続され、スイッチング素子１ｂの電流出
力電極は、ノードＮ２において直流電圧発生回路Ｖ１の
低電位側端子に接続される。
【０００６】ハーフブリッジ回路ＨＢ２，ＨＢ３につい
ても同様に、２つの電力用アーム要素がノードＶ，Ｗに
おいて直列接続され、各電力用アーム要素のスイッチン
グ素子がノードＮ１，Ｎ２において直流電圧発生回路Ｖ
１の高電位側端子および低電位側端子に接続される。な
お、図８では図の煩雑さを避けるために、ハーフブリッ
ジ回路ＨＢ２，ＨＢ３の備える電力用アーム要素を示し
てはいない。
ても同様に、２つの電力用アーム要素がノードＶ，Ｗに
おいて直列接続され、各電力用アーム要素のスイッチン
グ素子がノードＮ１，Ｎ２において直流電圧発生回路Ｖ
１の高電位側端子および低電位側端子に接続される。な
お、図８では図の煩雑さを避けるために、ハーフブリッ
ジ回路ＨＢ２，ＨＢ３の備える電力用アーム要素を示し
てはいない。
【０００７】また、ノードＵ，Ｖ，Ｗには、Ｙ字型やΔ
字型等に構成された、３つの接続端を含む三相負荷（図
示せず）が接続される。
字型等に構成された、３つの接続端を含む三相負荷（図
示せず）が接続される。
【０００８】ハーフブリッジ回路ＨＢ１のスイッチング
素子１ａ，１ｂの制御電極（ＩＧＢＴの場合はゲート）
には、ＰＷＭ（Pulse Width Modulation）信号等の制御
信号が制御回路たるＨＶＩＣ（High Voltage Integrate
d Circuit）３より与えられる。この制御信号が所定の
タイミングで与えられることにより、各スイッチング素
子１ａ，１ｂがオン・オフして任意の周波数の交流電圧
が発生し、その交流電圧がノードＵに接続された三相負
荷の端子に印加される。ハーフブリッジ回路ＨＢ２，Ｈ
Ｂ３においても同様に、スイッチング素子の制御電極に
ＨＶＩＣ３からの制御信号が与えられて、ノードＶ，Ｗ
に接続された三相負荷の端子に任意の周波数の交流電圧
が印加される。
素子１ａ，１ｂの制御電極（ＩＧＢＴの場合はゲート）
には、ＰＷＭ（Pulse Width Modulation）信号等の制御
信号が制御回路たるＨＶＩＣ（High Voltage Integrate
d Circuit）３より与えられる。この制御信号が所定の
タイミングで与えられることにより、各スイッチング素
子１ａ，１ｂがオン・オフして任意の周波数の交流電圧
が発生し、その交流電圧がノードＵに接続された三相負
荷の端子に印加される。ハーフブリッジ回路ＨＢ２，Ｈ
Ｂ３においても同様に、スイッチング素子の制御電極に
ＨＶＩＣ３からの制御信号が与えられて、ノードＶ，Ｗ
に接続された三相負荷の端子に任意の周波数の交流電圧
が印加される。
【０００９】なお、ＨＶＩＣ３には、ＨＶＩＣ３を動作
させるための電圧源Ｖ２や抵抗Ｒ１、キャパシタＣ１等
の周辺回路が接続されている。このＨＶＩＣ３および周
辺回路は、各ハーフブリッジ回路ＨＢ１〜ＨＢ３が個別
に備えるようにしてもよいし、あるいは、一組のＨＶＩ
Ｃ３および周辺回路で各ハーフブリッジ回路ＨＢ１〜Ｈ
Ｂ３を制御するようにしてもよい。図８では例として、
ＨＶＩＣ３およびキャパシタＣ１を各ハーフブリッジ回
路ＨＢ１〜ＨＢ３が個別に備え、電圧源Ｖ２および抵抗
Ｒ１は各ハーフブリッジ回路ＨＢ１〜ＨＢ３で共用する
ものとしている。
させるための電圧源Ｖ２や抵抗Ｒ１、キャパシタＣ１等
の周辺回路が接続されている。このＨＶＩＣ３および周
辺回路は、各ハーフブリッジ回路ＨＢ１〜ＨＢ３が個別
に備えるようにしてもよいし、あるいは、一組のＨＶＩ
Ｃ３および周辺回路で各ハーフブリッジ回路ＨＢ１〜Ｈ
Ｂ３を制御するようにしてもよい。図８では例として、
ＨＶＩＣ３およびキャパシタＣ１を各ハーフブリッジ回
路ＨＢ１〜ＨＢ３が個別に備え、電圧源Ｖ２および抵抗
Ｒ１は各ハーフブリッジ回路ＨＢ１〜ＨＢ３で共用する
ものとしている。
【００１０】また、ＨＶＩＣ３の接地電位端子はノード
Ｎ２に接続され、直流電圧発生回路Ｖ１の低電位側端子
より接地電位ＧＮＤが与えられている。
Ｎ２に接続され、直流電圧発生回路Ｖ１の低電位側端子
より接地電位ＧＮＤが与えられている。
【００１１】
【発明が解決しようとする課題】さて、図８に示した三
相インバータ回路の各ハーフブリッジ回路が有する問題
点を、ハーフブリッジ回路ＨＢ１を例に採り図９〜図１
１を用いて以下に説明する。
相インバータ回路の各ハーフブリッジ回路が有する問題
点を、ハーフブリッジ回路ＨＢ１を例に採り図９〜図１
１を用いて以下に説明する。
【００１２】まず、スイッチング素子１ａがオン状態、
スイッチング素子１ｂがオフ状態にある場合、図９に示
すように電流Ｉｃが、直流電圧発生回路Ｖ１の高電位側
端子から、スイッチング素子１ａおよび三相負荷ＬＤ
（図９では一つのインダクタとして示している）を介し
て低電位側端子へと流れる。
スイッチング素子１ｂがオフ状態にある場合、図９に示
すように電流Ｉｃが、直流電圧発生回路Ｖ１の高電位側
端子から、スイッチング素子１ａおよび三相負荷ＬＤ
（図９では一つのインダクタとして示している）を介し
て低電位側端子へと流れる。
【００１３】次に、スイッチング素子１ａがオフ状態、
スイッチング素子１ｂがオン状態に切り替わった場合、
電流Ｉｃの流れが停止する。ところが、三相負荷ＬＤは
それまで流れていた電流を流し続けようと作用すること
から、還流電流Ｉｒが還流ダイオード２ｂを介して三相
負荷ＬＤに一時的に流れる。
スイッチング素子１ｂがオン状態に切り替わった場合、
電流Ｉｃの流れが停止する。ところが、三相負荷ＬＤは
それまで流れていた電流を流し続けようと作用すること
から、還流電流Ｉｒが還流ダイオード２ｂを介して三相
負荷ＬＤに一時的に流れる。
【００１４】このときの、接地電位ＧＮＤからみたノー
ドＵにおける電位Ｖｓの時間変化を図１０に示す。スイ
ッチング素子１ａがオン状態、スイッチング素子１ｂが
オフ状態にあるときには、電位Ｖｓは直流電圧発生回路
Ｖ１の高電位側端子より与えられる電源電位Ｖｃｃにほ
ぼ等しい。ところが、スイッチング素子１ａがオフ状
態、スイッチング素子１ｂがオン状態に切り替わった時
間ｔ１以降は、次の切り替わりが訪れるまで電流Ｉｃの
流れが停止することから、電位Ｖｓは急激に電源電位Ｖ
ｃｃから降下する。
ドＵにおける電位Ｖｓの時間変化を図１０に示す。スイ
ッチング素子１ａがオン状態、スイッチング素子１ｂが
オフ状態にあるときには、電位Ｖｓは直流電圧発生回路
Ｖ１の高電位側端子より与えられる電源電位Ｖｃｃにほ
ぼ等しい。ところが、スイッチング素子１ａがオフ状
態、スイッチング素子１ｂがオン状態に切り替わった時
間ｔ１以降は、次の切り替わりが訪れるまで電流Ｉｃの
流れが停止することから、電位Ｖｓは急激に電源電位Ｖ
ｃｃから降下する。
【００１５】そして、電位Ｖｓは、大きなマイナスの電
位Ｖｔｒ２にまで過渡的に下がった後、接地電位ＧＮＤ
から還流ダイオード２ｂの閾値電圧に相当する分だけマ
イナス側に偏移した値の電位Ｖｓｔまで回復し、次の切
り替わりが訪れるまで定常状態を維持する。
位Ｖｔｒ２にまで過渡的に下がった後、接地電位ＧＮＤ
から還流ダイオード２ｂの閾値電圧に相当する分だけマ
イナス側に偏移した値の電位Ｖｓｔまで回復し、次の切
り替わりが訪れるまで定常状態を維持する。
【００１６】還流電流Ｉｒが過渡的に大きな値を採り、
この電位Ｖｔｒ２の絶対値がある値以上にまで大きくな
ると、ノードＵにおける電位Ｖｓが下がりすぎるため、
スイッチング素子１ａの制御電極−電流出力電極間の電
圧が大きくなり、スイッチング素子１ａが誤ってオンし
てしまうという問題があった。また、その影響によりＨ
ＶＩＣ３が誤動作してしまうという問題もあった。
この電位Ｖｔｒ２の絶対値がある値以上にまで大きくな
ると、ノードＵにおける電位Ｖｓが下がりすぎるため、
スイッチング素子１ａの制御電極−電流出力電極間の電
圧が大きくなり、スイッチング素子１ａが誤ってオンし
てしまうという問題があった。また、その影響によりＨ
ＶＩＣ３が誤動作してしまうという問題もあった。
【００１７】これらの問題を防ぐためには、還流ダイオ
ードの過渡電圧特性である電位Ｖｔｒ２の絶対値を低く
抑えるようにすればよい。ところが、従来の電力用アー
ム要素内の還流ダイオードの場合、スイッチング素子の
耐圧と同程度の耐圧を確保するために、ｎ-ドリフト領
域の厚みを大きくしていた。すなわち、図１１に示すよ
うに還流ダイオードは、カソード電極ＣＴ、ｎ型半導体
層Ｓ１ａ，Ｓ１ｂ、ｐ形半導体層Ｓ２、アノード電極Ａ
Ｎで構成されるが、ｎ型半導体層のうちｎ-ドリフト領
域Ｓ１ａの厚みＴＨを大きくとることにより、耐圧を確
保していた。
ードの過渡電圧特性である電位Ｖｔｒ２の絶対値を低く
抑えるようにすればよい。ところが、従来の電力用アー
ム要素内の還流ダイオードの場合、スイッチング素子の
耐圧と同程度の耐圧を確保するために、ｎ-ドリフト領
域の厚みを大きくしていた。すなわち、図１１に示すよ
うに還流ダイオードは、カソード電極ＣＴ、ｎ型半導体
層Ｓ１ａ，Ｓ１ｂ、ｐ形半導体層Ｓ２、アノード電極Ａ
Ｎで構成されるが、ｎ型半導体層のうちｎ-ドリフト領
域Ｓ１ａの厚みＴＨを大きくとることにより、耐圧を確
保していた。
【００１８】ｎ-ドリフト領域の厚みを大きくすると、
ｎ-ドリフト領域の厚みと還流ダイオードの過渡電圧特
性とは正の相関関係を有するため、還流電流が流れたと
きの電位Ｖｔｒ２の値も大きなマイナス値となりやすか
った。そのため、従来の電力用アーム要素を採用すると
インバータ回路が誤動作しやすかった。
ｎ-ドリフト領域の厚みと還流ダイオードの過渡電圧特
性とは正の相関関係を有するため、還流電流が流れたと
きの電位Ｖｔｒ２の値も大きなマイナス値となりやすか
った。そのため、従来の電力用アーム要素を採用すると
インバータ回路が誤動作しやすかった。
【００１９】そこで、この発明の課題は、高耐圧を確保
しつつ、誤動作を生じさせにくい電力用アームを含むイ
ンバータ回路を提供することにある。
しつつ、誤動作を生じさせにくい電力用アームを含むイ
ンバータ回路を提供することにある。
【００２０】
【課題を解決するための手段】請求項１に記載の発明
は、電流入力電極、電流出力電極および制御電極を有す
るスイッチング素子と、それぞれがカソードおよびアノ
ードを有する、直列接続されたｎ個（ｎ≧２）のダイオ
ードとを備え、前記ｎ個のダイオードのうち両端のダイ
オードの一方のカソードは前記スイッチング素子の前記
電流入力電極に接続され、他方のアノードは前記スイッ
チング素子の前記電流出力電極に接続され、前記ダイオ
ードのそれぞれのアノードおよびカソード間の耐圧は、
前記スイッチング素子の前記電流入力電極および電流出
力電極間の耐圧の１／ｎである電力用半導体装置であ
る。
は、電流入力電極、電流出力電極および制御電極を有す
るスイッチング素子と、それぞれがカソードおよびアノ
ードを有する、直列接続されたｎ個（ｎ≧２）のダイオ
ードとを備え、前記ｎ個のダイオードのうち両端のダイ
オードの一方のカソードは前記スイッチング素子の前記
電流入力電極に接続され、他方のアノードは前記スイッ
チング素子の前記電流出力電極に接続され、前記ダイオ
ードのそれぞれのアノードおよびカソード間の耐圧は、
前記スイッチング素子の前記電流入力電極および電流出
力電極間の耐圧の１／ｎである電力用半導体装置であ
る。
【００２１】請求項２に記載の発明は、請求項１に記載
の電力用半導体装置であって、前記ｎ個のダイオードの
それぞれのアノードおよびカソード間に一つずつ並列接
続されたｎ個の抵抗をさらに備え、前記ｎ個の抵抗はそ
れぞれ略等しい抵抗値を有する電力用半導体装置であ
る。
の電力用半導体装置であって、前記ｎ個のダイオードの
それぞれのアノードおよびカソード間に一つずつ並列接
続されたｎ個の抵抗をさらに備え、前記ｎ個の抵抗はそ
れぞれ略等しい抵抗値を有する電力用半導体装置であ
る。
【００２２】請求項３に記載の発明は、請求項１または
請求項２に記載の電力用半導体装置よりなる第１の電力
用アーム要素と、電流入力電極、電流出力電極および制
御電極を有するスイッチング素子、並びに、前記電流入
力電極に接続されたカソードおよび前記電流出力電極に
接続されたアノードを有するダイオードを含む第２の電
力用アーム要素とが直列接続されて構成された電力用ア
ームである。
請求項２に記載の電力用半導体装置よりなる第１の電力
用アーム要素と、電流入力電極、電流出力電極および制
御電極を有するスイッチング素子、並びに、前記電流入
力電極に接続されたカソードおよび前記電流出力電極に
接続されたアノードを有するダイオードを含む第２の電
力用アーム要素とが直列接続されて構成された電力用ア
ームである。
【００２３】請求項４に記載の発明は、請求項１または
請求項２に記載の電力用半導体装置よりなる第１および
第２の電力用アーム要素が直列接続されて構成された電
力用アームである。
請求項２に記載の電力用半導体装置よりなる第１および
第２の電力用アーム要素が直列接続されて構成された電
力用アームである。
【００２４】請求項５に記載の発明は、複数の請求項３
または請求項４に記載の電力用アームと、前記電力用ア
ームの各スイッチング素子を制御する制御信号を出力す
る制御回路とを備え、前記複数の電力用アームは並列接
続されたインバータ回路である。
または請求項４に記載の電力用アームと、前記電力用ア
ームの各スイッチング素子を制御する制御信号を出力す
る制御回路とを備え、前記複数の電力用アームは並列接
続されたインバータ回路である。
【００２５】請求項６に記載の発明は、請求項３または
請求項４に記載の電力用アームと、前記電力用アームの
各スイッチング素子を制御する制御信号を出力する制御
回路とを備えるインバータ回路である。
請求項４に記載の電力用アームと、前記電力用アームの
各スイッチング素子を制御する制御信号を出力する制御
回路とを備えるインバータ回路である。
【００２６】
【発明の実施の形態】＜実施の形態１＞本実施の形態
は、電力用アーム要素においてスイッチング素子に逆並
列接続されるダイオードを、ｎ個（ｎ≧２）直列接続し
たものにし、それぞれのアノードおよびカソード間の耐
圧をスイッチング素子の耐圧の１／ｎにすることで、高
耐圧を確保しつつ、誤動作を生じさせにくいインバータ
回路を実現したものである。
は、電力用アーム要素においてスイッチング素子に逆並
列接続されるダイオードを、ｎ個（ｎ≧２）直列接続し
たものにし、それぞれのアノードおよびカソード間の耐
圧をスイッチング素子の耐圧の１／ｎにすることで、高
耐圧を確保しつつ、誤動作を生じさせにくいインバータ
回路を実現したものである。
【００２７】本実施の形態にかかるインバータ回路を、
三相インバータ回路を例にとり図１に示す。図１におい
て、符号Ｖ１は商用交流電源とダイオードブリッジ回路
とで構成された直流電圧源やバッテリー等の直流電圧発
生回路を、符号ＨＢ１〜ＨＢ３は直流電圧発生回路Ｖ１
で発生した直流電圧Ｖｃｃから交流電圧を発生させるた
めの一相分のハーフブリッジ回路を、それぞれ示してい
る。
三相インバータ回路を例にとり図１に示す。図１におい
て、符号Ｖ１は商用交流電源とダイオードブリッジ回路
とで構成された直流電圧源やバッテリー等の直流電圧発
生回路を、符号ＨＢ１〜ＨＢ３は直流電圧発生回路Ｖ１
で発生した直流電圧Ｖｃｃから交流電圧を発生させるた
めの一相分のハーフブリッジ回路を、それぞれ示してい
る。
【００２８】ハーフブリッジ回路ＨＢ１の電力用アーム
は、スイッチング素子１ａおよび還流ダイオード２ａが
逆並列接続されて構成される電力用アーム要素と、スイ
ッチング素子１ｂおよびｎ個直列接続された還流ダイオ
ード２ｂ１〜２ｂｎで構成される他の電力用アーム要素
とがノードＵにおいて直列接続されることにより構成さ
れる。なお、スイッチング素子１ａ，１ｂには、ＩＧＢ
Ｔやパワー用バイポーラトランジスタ、パワー用ＭＯＳ
ＦＥＴ等が採用される。
は、スイッチング素子１ａおよび還流ダイオード２ａが
逆並列接続されて構成される電力用アーム要素と、スイ
ッチング素子１ｂおよびｎ個直列接続された還流ダイオ
ード２ｂ１〜２ｂｎで構成される他の電力用アーム要素
とがノードＵにおいて直列接続されることにより構成さ
れる。なお、スイッチング素子１ａ，１ｂには、ＩＧＢ
Ｔやパワー用バイポーラトランジスタ、パワー用ＭＯＳ
ＦＥＴ等が採用される。
【００２９】具体的には、スイッチング素子１ａの電流
入力電極（Ｎチャネル形ＩＧＢＴの場合はコレクタ）が
還流ダイオード２ａのカソードに接続され、スイッチン
グ素子１ａの電流出力電極（Ｎチャネル形ＩＧＢＴの場
合はエミッタ）が還流ダイオード２ａのアノードに接続
される。
入力電極（Ｎチャネル形ＩＧＢＴの場合はコレクタ）が
還流ダイオード２ａのカソードに接続され、スイッチン
グ素子１ａの電流出力電極（Ｎチャネル形ＩＧＢＴの場
合はエミッタ）が還流ダイオード２ａのアノードに接続
される。
【００３０】また、還流ダイオード２ｂ１〜２ｂｎのう
ち両端の一方の還流ダイオード２ｂ１のカソードはスイ
ッチング素子１ｂの電流入力電極に接続され、他方の還
流ダイオード２ｂｎのアノードはスイッチング素子１ｂ
の電流出力電極に接続される。そして、ノードＵにおい
てスイッチング素子１ａの電流出力電極がスイッチング
素子１ｂの電流入力電極に接続される。
ち両端の一方の還流ダイオード２ｂ１のカソードはスイ
ッチング素子１ｂの電流入力電極に接続され、他方の還
流ダイオード２ｂｎのアノードはスイッチング素子１ｂ
の電流出力電極に接続される。そして、ノードＵにおい
てスイッチング素子１ａの電流出力電極がスイッチング
素子１ｂの電流入力電極に接続される。
【００３１】そして、スイッチング素子１ａの電流入力
電極は、ノードＮ１において直流電圧発生回路Ｖ１の高
電位側端子に接続され、スイッチング素子１ｂの電流出
力電極は、ノードＮ２において直流電圧発生回路Ｖ１の
低電位側端子に接続される。
電極は、ノードＮ１において直流電圧発生回路Ｖ１の高
電位側端子に接続され、スイッチング素子１ｂの電流出
力電極は、ノードＮ２において直流電圧発生回路Ｖ１の
低電位側端子に接続される。
【００３２】ハーフブリッジ回路ＨＢ２，ＨＢ３につい
てもハーフブリッジ回路ＨＢ１と同様に、２つの電力用
アーム要素がノードＶ，Ｗにおいて直列接続され、各電
力用アーム要素のスイッチング素子がノードＮ１，Ｎ２
において直流電圧発生回路Ｖ１の高電位側端子および低
電位側端子に接続される。なお、図１でも図の煩雑さを
避けるために、ハーフブリッジ回路ＨＢ２，ＨＢ３の備
える電力用アーム要素を示してはいない。
てもハーフブリッジ回路ＨＢ１と同様に、２つの電力用
アーム要素がノードＶ，Ｗにおいて直列接続され、各電
力用アーム要素のスイッチング素子がノードＮ１，Ｎ２
において直流電圧発生回路Ｖ１の高電位側端子および低
電位側端子に接続される。なお、図１でも図の煩雑さを
避けるために、ハーフブリッジ回路ＨＢ２，ＨＢ３の備
える電力用アーム要素を示してはいない。
【００３３】また、ノードＵ，Ｖ，Ｗには、Ｙ字型やΔ
字型等に構成された、３つの接続端を含む三相負荷（図
示せず）が接続される。
字型等に構成された、３つの接続端を含む三相負荷（図
示せず）が接続される。
【００３４】ハーフブリッジ回路ＨＢ１のスイッチング
素子１ａ，１ｂの制御電極（ＩＧＢＴの場合はゲート）
には、ＰＷＭ信号等の制御信号が制御回路たるＨＶＩＣ
３より与えられる。この制御信号が所定のタイミングで
与えられることにより、各スイッチング素子１ａ，１ｂ
がオン・オフして任意の周波数の交流電圧が発生し、そ
の交流電圧がノードＵに接続された三相負荷の端子に印
加される。ハーフブリッジ回路ＨＢ２，ＨＢ３において
も同様に、スイッチング素子の制御電極にＨＶＩＣ３か
らの制御信号が与えられて、ノードＶ，Ｗに接続された
三相負荷の端子に任意の周波数の交流電圧が印加され
る。
素子１ａ，１ｂの制御電極（ＩＧＢＴの場合はゲート）
には、ＰＷＭ信号等の制御信号が制御回路たるＨＶＩＣ
３より与えられる。この制御信号が所定のタイミングで
与えられることにより、各スイッチング素子１ａ，１ｂ
がオン・オフして任意の周波数の交流電圧が発生し、そ
の交流電圧がノードＵに接続された三相負荷の端子に印
加される。ハーフブリッジ回路ＨＢ２，ＨＢ３において
も同様に、スイッチング素子の制御電極にＨＶＩＣ３か
らの制御信号が与えられて、ノードＶ，Ｗに接続された
三相負荷の端子に任意の周波数の交流電圧が印加され
る。
【００３５】なお、ＨＶＩＣ３には、ＨＶＩＣ３を動作
させるための電圧源Ｖ２や抵抗Ｒ１、キャパシタＣ１等
の周辺回路が接続されている。このＨＶＩＣ３および周
辺回路は、各ハーフブリッジ回路ＨＢ１〜ＨＢ３が個別
に備えるようにしてもよいし、あるいは、一組のＨＶＩ
Ｃ３および周辺回路で各ハーフブリッジ回路ＨＢ１〜Ｈ
Ｂ３を制御するようにしてもよい。図１でも例として、
ＨＶＩＣ３およびキャパシタＣ１を各ハーフブリッジ回
路ＨＢ１〜ＨＢ３が個別に備え、電圧源Ｖ２および抵抗
Ｒ１は各ハーフブリッジ回路ＨＢ１〜ＨＢ３で共用する
ものとしている。
させるための電圧源Ｖ２や抵抗Ｒ１、キャパシタＣ１等
の周辺回路が接続されている。このＨＶＩＣ３および周
辺回路は、各ハーフブリッジ回路ＨＢ１〜ＨＢ３が個別
に備えるようにしてもよいし、あるいは、一組のＨＶＩ
Ｃ３および周辺回路で各ハーフブリッジ回路ＨＢ１〜Ｈ
Ｂ３を制御するようにしてもよい。図１でも例として、
ＨＶＩＣ３およびキャパシタＣ１を各ハーフブリッジ回
路ＨＢ１〜ＨＢ３が個別に備え、電圧源Ｖ２および抵抗
Ｒ１は各ハーフブリッジ回路ＨＢ１〜ＨＢ３で共用する
ものとしている。
【００３６】また、ＨＶＩＣ３の接地電位端子はノード
Ｎ２に接続され、直流電圧発生回路Ｖ１の低電位側端子
より接地電位ＧＮＤが与えられている。
Ｎ２に接続され、直流電圧発生回路Ｖ１の低電位側端子
より接地電位ＧＮＤが与えられている。
【００３７】さて、本実施の形態にかかるインバータ回
路においては、一方の電力用アーム要素において、還流
ダイオードをｎ個直列接続し、還流ダイオードのそれぞ
れの耐圧を、スイッチング素子１ｂの耐圧の１／ｎとす
る。
路においては、一方の電力用アーム要素において、還流
ダイオードをｎ個直列接続し、還流ダイオードのそれぞ
れの耐圧を、スイッチング素子１ｂの耐圧の１／ｎとす
る。
【００３８】還流ダイオードの１つあたりの耐圧を下げ
るのは、以下の理由からである。従来の電力用アーム要
素においては、還流ダイオードの耐圧を確保するために
図１１に示すようにｎ-ドリフト領域ｎ１ａの厚みＴＨ
を大きくせざるを得なかった。しかしその場合、還流電
流が流れたときの過渡電圧特性も同時に大きくなってし
まうため、インバータ回路が誤動作しやすかった。
るのは、以下の理由からである。従来の電力用アーム要
素においては、還流ダイオードの耐圧を確保するために
図１１に示すようにｎ-ドリフト領域ｎ１ａの厚みＴＨ
を大きくせざるを得なかった。しかしその場合、還流電
流が流れたときの過渡電圧特性も同時に大きくなってし
まうため、インバータ回路が誤動作しやすかった。
【００３９】そこで本願では、還流ダイオード１つ分の
耐圧を１／ｎに減らしてｎ-ドリフト領域ｎ１ａの厚み
ＴＨを少なくし、還流電流が流れたときの過渡電圧特性
を抑える。そして、耐圧が下がった分については、ｎ個
の還流ダイオードを直列接続することにより、スイッチ
ング素子と同程度の耐圧を確保するのである。
耐圧を１／ｎに減らしてｎ-ドリフト領域ｎ１ａの厚み
ＴＨを少なくし、還流電流が流れたときの過渡電圧特性
を抑える。そして、耐圧が下がった分については、ｎ個
の還流ダイオードを直列接続することにより、スイッチ
ング素子と同程度の耐圧を確保するのである。
【００４０】なお、ｎ個の還流ダイオードは、基板上の
配線やアルミニウムワイヤ等により直列接続されるが、
その配線等における抵抗成分や容量成分等により電圧の
変化に多少の遅れが生じる。そのため、過渡電圧特性の
オーバーシュートが軽減される。このことを説明するの
が図２である。図２は、図１０と同様の、本実施の形態
にかかるインバータ回路における、接地電位ＧＮＤから
みたノードＵの電位Ｖｓの時間変化を示す図である。図
２から分かるように、電位Ｖｓのオーバーシュート時の
電位Ｖｔｒ１は、従来の場合の電位Ｖｔｒ２よりも緩和
されている。
配線やアルミニウムワイヤ等により直列接続されるが、
その配線等における抵抗成分や容量成分等により電圧の
変化に多少の遅れが生じる。そのため、過渡電圧特性の
オーバーシュートが軽減される。このことを説明するの
が図２である。図２は、図１０と同様の、本実施の形態
にかかるインバータ回路における、接地電位ＧＮＤから
みたノードＵの電位Ｖｓの時間変化を示す図である。図
２から分かるように、電位Ｖｓのオーバーシュート時の
電位Ｖｔｒ１は、従来の場合の電位Ｖｔｒ２よりも緩和
されている。
【００４１】よって、上記のように電力用アーム要素を
構成すれば、スイッチング素子の耐圧と同程度の耐圧の
ダイオードを一つ、スイッチング素子に逆並列接続して
構成される従来の電力用アーム要素に比べ、ダイオード
に還流電流が流れたときの過渡電圧特性を低く抑えるこ
とができる。
構成すれば、スイッチング素子の耐圧と同程度の耐圧の
ダイオードを一つ、スイッチング素子に逆並列接続して
構成される従来の電力用アーム要素に比べ、ダイオード
に還流電流が流れたときの過渡電圧特性を低く抑えるこ
とができる。
【００４２】また、上記のような電力用アーム要素で構
成される電力用アームをインバータ回路に採用すること
で、還流ダイオードに還流電流が流れたときの過渡電圧
特性を低く抑えることができるので、電力用アーム要素
が直列接続された箇所（例えば図１におけるノードＵ）
の電位の変動が少ない。よって、高耐圧を確保しつつ、
誤動作を生じさせにくいインバータ回路が得られる。
成される電力用アームをインバータ回路に採用すること
で、還流ダイオードに還流電流が流れたときの過渡電圧
特性を低く抑えることができるので、電力用アーム要素
が直列接続された箇所（例えば図１におけるノードＵ）
の電位の変動が少ない。よって、高耐圧を確保しつつ、
誤動作を生じさせにくいインバータ回路が得られる。
【００４３】＜実施の形態２＞本実施の形態は実施の形
態１にかかるインバータ回路の変形例である。すなわ
ち、略等しい抵抗値を有する抵抗を電力用アーム要素の
各還流ダイオードにそれぞれ並列に設けることで、各還
流ダイオードのアノードおよびカソード間に発生する電
圧値を均分にすることが可能なインバータ回路を実現す
るものである。
態１にかかるインバータ回路の変形例である。すなわ
ち、略等しい抵抗値を有する抵抗を電力用アーム要素の
各還流ダイオードにそれぞれ並列に設けることで、各還
流ダイオードのアノードおよびカソード間に発生する電
圧値を均分にすることが可能なインバータ回路を実現す
るものである。
【００４４】図３に本実施の形態に係るインバータ回路
を示す。図３に示すように、本実施の形態においては、
電力用アーム要素の各還流ダイオード２ｂ１〜２ｂｎの
それぞれのアノードおよびカソード間に一つずつ、ｎ個
の抵抗４ｂ１〜４ｂｎが並列接続されている。そして、
これらの抵抗４ｂ１〜４ｂｎは、それぞれ略等しい抵抗
値を有している。
を示す。図３に示すように、本実施の形態においては、
電力用アーム要素の各還流ダイオード２ｂ１〜２ｂｎの
それぞれのアノードおよびカソード間に一つずつ、ｎ個
の抵抗４ｂ１〜４ｂｎが並列接続されている。そして、
これらの抵抗４ｂ１〜４ｂｎは、それぞれ略等しい抵抗
値を有している。
【００４５】このようにすれば、略等しい抵抗値の抵抗
がｎ個の還流ダイオードのそれぞれに並列接続されるの
で、電力用アーム要素において各還流ダイオードのアノ
ードおよびカソード間に発生する電圧値が均分になる。
よって、各還流ダイオードの過渡電圧特性を均一にそろ
えることができる。
がｎ個の還流ダイオードのそれぞれに並列接続されるの
で、電力用アーム要素において各還流ダイオードのアノ
ードおよびカソード間に発生する電圧値が均分になる。
よって、各還流ダイオードの過渡電圧特性を均一にそろ
えることができる。
【００４６】なお、その他の構成は、実施の形態１にか
かるインバータ回路と同様のため、説明を省略する。
かるインバータ回路と同様のため、説明を省略する。
【００４７】＜実施の形態３＞本実施の形態は実施の形
態１にかかるインバータ回路の変形例である。すなわ
ち、実施の形態１においては電力用アーム中の一方の電
力用アーム要素においてのみ、還流ダイオードの数を複
数にしていたが、本実施の形態においては、電力用アー
ム中の両方の電力用アーム要素において還流ダイオード
の数を複数にするものである。両方の電力用アーム要素
において還流ダイオードの数を複数個設けることによ
り、高耐圧を確保しつつ、より誤動作を生じさせにくい
インバータ回路を実現できる。
態１にかかるインバータ回路の変形例である。すなわ
ち、実施の形態１においては電力用アーム中の一方の電
力用アーム要素においてのみ、還流ダイオードの数を複
数にしていたが、本実施の形態においては、電力用アー
ム中の両方の電力用アーム要素において還流ダイオード
の数を複数にするものである。両方の電力用アーム要素
において還流ダイオードの数を複数個設けることによ
り、高耐圧を確保しつつ、より誤動作を生じさせにくい
インバータ回路を実現できる。
【００４８】図４に本実施の形態に係るインバータ回路
を示す。図４に示すように、本実施の形態においては、
スイッチング素子１ｂ側の電力用アーム要素のみなら
ず、スイッチング素子１ａ側の電力用アーム要素におい
ても還流ダイオードをｍ個（ｍ≧２）設けている。
を示す。図４に示すように、本実施の形態においては、
スイッチング素子１ｂ側の電力用アーム要素のみなら
ず、スイッチング素子１ａ側の電力用アーム要素におい
ても還流ダイオードをｍ個（ｍ≧２）設けている。
【００４９】すなわち、ハーフブリッジ回路ＨＢ１は、
スイッチング素子１ａおよびｍ個直列接続された還流ダ
イオード２ａ１〜２ａｍで構成される電力用アーム要素
と、スイッチング素子１ｂおよびｎ個直列接続された還
流ダイオード２ｂ１〜２ｂｎで構成される他の電力用ア
ーム要素とがノードＵにおいて直列接続されることによ
り構成される。なお、スイッチング素子１ａ，１ｂに
は、ＩＧＢＴやパワー用バイポーラトランジスタ、パワ
ー用ＭＯＳＦＥＴ等が採用される。
スイッチング素子１ａおよびｍ個直列接続された還流ダ
イオード２ａ１〜２ａｍで構成される電力用アーム要素
と、スイッチング素子１ｂおよびｎ個直列接続された還
流ダイオード２ｂ１〜２ｂｎで構成される他の電力用ア
ーム要素とがノードＵにおいて直列接続されることによ
り構成される。なお、スイッチング素子１ａ，１ｂに
は、ＩＧＢＴやパワー用バイポーラトランジスタ、パワ
ー用ＭＯＳＦＥＴ等が採用される。
【００５０】具体的には、還流ダイオード２ａ１〜２ａ
ｍのうち両端の一方の還流ダイオード２ａ１のカソード
はスイッチング素子１ａの電流入力電極に接続され、他
方の還流ダイオード２ａｍのアノードはスイッチング素
子１ａの電流出力電極に接続される。そして、ノードＵ
においてスイッチング素子１ａの電流出力電極がスイッ
チング素子１ｂの電流入力電極に接続される。
ｍのうち両端の一方の還流ダイオード２ａ１のカソード
はスイッチング素子１ａの電流入力電極に接続され、他
方の還流ダイオード２ａｍのアノードはスイッチング素
子１ａの電流出力電極に接続される。そして、ノードＵ
においてスイッチング素子１ａの電流出力電極がスイッ
チング素子１ｂの電流入力電極に接続される。
【００５１】また、還流ダイオード２ｂ１〜２ｂｎのう
ち両端の一方の還流ダイオード２ｂ１のカソードはスイ
ッチング素子１ｂの電流入力電極に接続され、他方の還
流ダイオード２ｂｎのアノードはスイッチング素子１ｂ
の電流出力電極に接続される。そして、ノードＵにおい
てスイッチング素子１ａの電流出力電極がスイッチング
素子１ｂの電流入力電極に接続される。
ち両端の一方の還流ダイオード２ｂ１のカソードはスイ
ッチング素子１ｂの電流入力電極に接続され、他方の還
流ダイオード２ｂｎのアノードはスイッチング素子１ｂ
の電流出力電極に接続される。そして、ノードＵにおい
てスイッチング素子１ａの電流出力電極がスイッチング
素子１ｂの電流入力電極に接続される。
【００５２】このようにハーフブリッジ回路ＨＢ１の電
力用アーム内のいずれの電力用アーム要素においても還
流ダイオードを複数設ければ、還流ダイオードに還流電
流が流れたときの過渡電圧特性を低く抑えることができ
るので、２つの電力用アーム要素が直列接続された箇所
の電位の変動が実施の形態１にかかるインバータ回路に
比べより少ない。よって、高耐圧を確保しつつ、誤動作
を生じさせにくいインバータ回路が得られる。
力用アーム内のいずれの電力用アーム要素においても還
流ダイオードを複数設ければ、還流ダイオードに還流電
流が流れたときの過渡電圧特性を低く抑えることができ
るので、２つの電力用アーム要素が直列接続された箇所
の電位の変動が実施の形態１にかかるインバータ回路に
比べより少ない。よって、高耐圧を確保しつつ、誤動作
を生じさせにくいインバータ回路が得られる。
【００５３】その他の構成は実施の形態１に係るインバ
ータ回路と同様のため、説明を省略する。
ータ回路と同様のため、説明を省略する。
【００５４】＜実施の形態４＞本実施の形態は実施の形
態３にかかるインバータ回路の変形例である。すなわ
ち、略等しい抵抗値を有する抵抗を電力用アーム要素の
各還流ダイオードにそれぞれ並列に設けることで、各還
流ダイオードのアノードおよびカソード間に発生する電
圧値を均分にすることが可能なインバータ回路を実現す
るものである。
態３にかかるインバータ回路の変形例である。すなわ
ち、略等しい抵抗値を有する抵抗を電力用アーム要素の
各還流ダイオードにそれぞれ並列に設けることで、各還
流ダイオードのアノードおよびカソード間に発生する電
圧値を均分にすることが可能なインバータ回路を実現す
るものである。
【００５５】図５に本実施の形態に係るインバータ回路
を示す。図５に示すように、本実施の形態においては、
電力用アーム要素の各還流ダイオード２ａ１〜２ａｍ，
２ｂ１〜２ｂｎのそれぞれのアノードおよびカソード間
に一つずつ、ｍ個の抵抗４ａ１〜４ａｍおよびｎ個の抵
抗４ｂ１〜４ｂｎが並列接続されている。そして、これ
らの抵抗４ａ１〜４ａｍ，４ｂ１〜４ｂｎは、それぞれ
略等しい抵抗値を有している。
を示す。図５に示すように、本実施の形態においては、
電力用アーム要素の各還流ダイオード２ａ１〜２ａｍ，
２ｂ１〜２ｂｎのそれぞれのアノードおよびカソード間
に一つずつ、ｍ個の抵抗４ａ１〜４ａｍおよびｎ個の抵
抗４ｂ１〜４ｂｎが並列接続されている。そして、これ
らの抵抗４ａ１〜４ａｍ，４ｂ１〜４ｂｎは、それぞれ
略等しい抵抗値を有している。
【００５６】このようにすれば、略等しい抵抗値の抵抗
がｍ個およびｎ個の還流ダイオードのそれぞれに並列接
続されるので、電力用アーム要素において各還流ダイオ
ードのアノードおよびカソード間に発生する電圧値が均
分になる。よって、各還流ダイオードの過渡電圧特性を
均一にそろえることができる。
がｍ個およびｎ個の還流ダイオードのそれぞれに並列接
続されるので、電力用アーム要素において各還流ダイオ
ードのアノードおよびカソード間に発生する電圧値が均
分になる。よって、各還流ダイオードの過渡電圧特性を
均一にそろえることができる。
【００５７】なお、その他の構成は、実施の形態３にか
かるインバータ回路と同様のため、説明を省略する。
かるインバータ回路と同様のため、説明を省略する。
【００５８】＜実施の形態５＞本実施の形態は実施の形
態１にかかるインバータ回路の変形例である。すなわ
ち、実施の形態１においては三相インバータ回路を例に
とったが、本実施の形態においては、実施の形態１に示
した電力用アームを単相ハーフブリッジ回路に適用す
る。
態１にかかるインバータ回路の変形例である。すなわ
ち、実施の形態１においては三相インバータ回路を例に
とったが、本実施の形態においては、実施の形態１に示
した電力用アームを単相ハーフブリッジ回路に適用す
る。
【００５９】図６は、本実施の形態にかかるインバータ
回路を示す図である。本実施の形態にかかるインバータ
回路は、実施の形態１にかかるインバータ回路と同様、
抵抗Ｒ１、電圧源Ｖ２、ハーフブリッジ回路ＨＢ１を備
えている。
回路を示す図である。本実施の形態にかかるインバータ
回路は、実施の形態１にかかるインバータ回路と同様、
抵抗Ｒ１、電圧源Ｖ２、ハーフブリッジ回路ＨＢ１を備
えている。
【００６０】また、本実施の形態においては、直流電圧
発生回路Ｖ１に代わって、直流電圧発生回路Ｖ１と同
様、直流電圧Ｖｃｃを発生する直流電圧発生回路Ｖ１ａ
およびＶ１ｂを備えている。そして、直流電圧発生回路
Ｖ１ａの低電位側端子と直流電圧発生回路Ｖ１ｂの高電
位側端子とがノードＮ３において接続され、直流電圧発
生回路Ｖ１ａの高電位側端子とスイッチング素子１ａの
電流入力電極とがノードＮ１において接続され、直流電
圧発生回路Ｖ１ｂの低電位側端子とスイッチング素子１
ｂの電流出力電極とがノードＮ２において接続される。
発生回路Ｖ１に代わって、直流電圧発生回路Ｖ１と同
様、直流電圧Ｖｃｃを発生する直流電圧発生回路Ｖ１ａ
およびＶ１ｂを備えている。そして、直流電圧発生回路
Ｖ１ａの低電位側端子と直流電圧発生回路Ｖ１ｂの高電
位側端子とがノードＮ３において接続され、直流電圧発
生回路Ｖ１ａの高電位側端子とスイッチング素子１ａの
電流入力電極とがノードＮ１において接続され、直流電
圧発生回路Ｖ１ｂの低電位側端子とスイッチング素子１
ｂの電流出力電極とがノードＮ２において接続される。
【００６１】そして、ハーフブリッジ回路ＨＢ１のノー
ドＵとノードＮ３との間に負荷ＬＤａが接続される。
ドＵとノードＮ３との間に負荷ＬＤａが接続される。
【００６２】このように１つ分の耐圧を１／ｎに減ら
し、ｎ個直列接続した還流ダイオードを有する電力用ア
ーム要素を単相ハーフブリッジ回路に採用することで
も、高耐圧を確保しつつ、誤動作を生じさせにくいイン
バータ回路が得られる。
し、ｎ個直列接続した還流ダイオードを有する電力用ア
ーム要素を単相ハーフブリッジ回路に採用することで
も、高耐圧を確保しつつ、誤動作を生じさせにくいイン
バータ回路が得られる。
【００６３】なお、もちろんこのハーフブリッジ回路Ｈ
Ｂ１に代わって、実施の形態２〜４に示した各ハーフブ
リッジ回路を用いてもよい。
Ｂ１に代わって、実施の形態２〜４に示した各ハーフブ
リッジ回路を用いてもよい。
【００６４】＜実施の形態６＞本実施の形態は実施の形
態１にかかるインバータ回路の変形例である。すなわ
ち、実施の形態１においては三相インバータ回路を例に
とったが、本実施の形態においては、実施の形態１に示
した電力用アームを単相フルブリッジ回路に適用する。
態１にかかるインバータ回路の変形例である。すなわ
ち、実施の形態１においては三相インバータ回路を例に
とったが、本実施の形態においては、実施の形態１に示
した電力用アームを単相フルブリッジ回路に適用する。
【００６５】図７は、本実施の形態にかかるインバータ
回路を示す図である。本実施の形態にかかるインバータ
回路は、実施の形態１にかかるインバータ回路と同様、
抵抗Ｒ１、電圧源Ｖ２、直流電圧発生回路Ｖ１、ハーフ
ブリッジ回路ＨＢ１，ＨＢ２を備えている。
回路を示す図である。本実施の形態にかかるインバータ
回路は、実施の形態１にかかるインバータ回路と同様、
抵抗Ｒ１、電圧源Ｖ２、直流電圧発生回路Ｖ１、ハーフ
ブリッジ回路ＨＢ１，ＨＢ２を備えている。
【００６６】そして、直流電圧発生回路Ｖ１の高電位側
端子とハーフブリッジ回路ＨＢ１，ＨＢ２のスイッチン
グ素子１ａの電流入力電極とがノードＮ１において接続
され、直流電圧発生回路Ｖ１の低電位側端子とハーフブ
リッジ回路ＨＢ１，ＨＢ２のスイッチング素子１ｂの電
流出力電極とがノードＮ２において接続される。
端子とハーフブリッジ回路ＨＢ１，ＨＢ２のスイッチン
グ素子１ａの電流入力電極とがノードＮ１において接続
され、直流電圧発生回路Ｖ１の低電位側端子とハーフブ
リッジ回路ＨＢ１，ＨＢ２のスイッチング素子１ｂの電
流出力電極とがノードＮ２において接続される。
【００６７】そして、ハーフブリッジ回路ＨＢ１のノー
ドＵとハーフブリッジ回路ＨＢ２のノードＶとの間に負
荷ＬＤａが接続される。
ドＵとハーフブリッジ回路ＨＢ２のノードＶとの間に負
荷ＬＤａが接続される。
【００６８】なお、図７においては、ハーフブリッジ回
路ＨＢ２内のＨＶＩＣ３およびキャパシタＣ１について
は図示を省略している。
路ＨＢ２内のＨＶＩＣ３およびキャパシタＣ１について
は図示を省略している。
【００６９】このように１つ分の耐圧を１／ｎに減ら
し、ｎ個直列接続した還流ダイオードを有する電力用ア
ーム要素を単相フルブリッジ回路に採用することでも、
高耐圧を確保しつつ、誤動作を生じさせにくいインバー
タ回路が得られる。
し、ｎ個直列接続した還流ダイオードを有する電力用ア
ーム要素を単相フルブリッジ回路に採用することでも、
高耐圧を確保しつつ、誤動作を生じさせにくいインバー
タ回路が得られる。
【００７０】なお、もちろんこのハーフブリッジ回路Ｈ
Ｂ１，ＨＢ２に代わって、実施の形態２〜４に示した各
ハーフブリッジ回路を用いてもよい。
Ｂ１，ＨＢ２に代わって、実施の形態２〜４に示した各
ハーフブリッジ回路を用いてもよい。
【００７１】
【発明の効果】請求項１に記載の発明によれば、スイッ
チング素子の耐圧と同程度の耐圧のダイオードを一つ、
スイッチング素子に逆並列接続して構成される従来の電
力用半導体装置に比べ、ダイオードに還流電流が流れた
ときの過渡電圧特性を低く抑えることができる。
チング素子の耐圧と同程度の耐圧のダイオードを一つ、
スイッチング素子に逆並列接続して構成される従来の電
力用半導体装置に比べ、ダイオードに還流電流が流れた
ときの過渡電圧特性を低く抑えることができる。
【００７２】請求項２に記載の発明によれば、略等しい
抵抗値の抵抗がｎ個のダイオードのそれぞれに並列接続
されるので、各ダイオードのアノードおよびカソード間
に発生する電圧値が均分になる。よって、各ダイオード
の過渡電圧特性を均一にそろえることができる。
抵抗値の抵抗がｎ個のダイオードのそれぞれに並列接続
されるので、各ダイオードのアノードおよびカソード間
に発生する電圧値が均分になる。よって、各ダイオード
の過渡電圧特性を均一にそろえることができる。
【００７３】請求項３に記載の発明によれば、第１の電
力用アーム要素のダイオードに還流電流が流れたときの
過渡電圧特性を低く抑えることができるので、第１およ
び第２の電力用アーム要素が直列接続された箇所の電位
の変動が少ない。
力用アーム要素のダイオードに還流電流が流れたときの
過渡電圧特性を低く抑えることができるので、第１およ
び第２の電力用アーム要素が直列接続された箇所の電位
の変動が少ない。
【００７４】請求項４に記載の発明によれば、第１およ
び第２の電力用アーム要素のダイオードに還流電流が流
れたときの過渡電圧特性を低く抑えることができるの
で、第１および第２の電力用アーム要素が直列接続され
た箇所の電位の変動が請求項３にかかる電力用アームに
比べより少ない。
び第２の電力用アーム要素のダイオードに還流電流が流
れたときの過渡電圧特性を低く抑えることができるの
で、第１および第２の電力用アーム要素が直列接続され
た箇所の電位の変動が請求項３にかかる電力用アームに
比べより少ない。
【００７５】請求項５に記載の発明によれば、第１およ
び第２の電力用アーム要素が直列接続された箇所の電位
の変動が少ないので、高耐圧を確保しつつ、誤動作を生
じさせにくいインバータ回路が得られる。
び第２の電力用アーム要素が直列接続された箇所の電位
の変動が少ないので、高耐圧を確保しつつ、誤動作を生
じさせにくいインバータ回路が得られる。
【００７６】請求項６に記載の発明によれば、第１およ
び第２の電力用アーム要素が直列接続された箇所の電位
の変動が少ないので、高耐圧を確保しつつ、誤動作を生
じさせにくいインバータ回路が得られる。
び第２の電力用アーム要素が直列接続された箇所の電位
の変動が少ないので、高耐圧を確保しつつ、誤動作を生
じさせにくいインバータ回路が得られる。
【図１】 実施の形態１に係るインバータ回路を示す図
である。
である。
【図２】 実施の形態１に係るインバータ回路におい
て、接地電位ＧＮＤからみたノードＵにおける電位Ｖｓ
の時間変化を示す図である。
て、接地電位ＧＮＤからみたノードＵにおける電位Ｖｓ
の時間変化を示す図である。
【図３】 実施の形態２に係るインバータ回路を示す図
である。
である。
【図４】 実施の形態３に係るインバータ回路を示す図
である。
である。
【図５】 実施の形態４に係るインバータ回路を示す図
である。
である。
【図６】 実施の形態５に係るインバータ回路を示す図
である。
である。
【図７】 実施の形態６に係るインバータ回路を示す図
である。
である。
【図８】 従来のインバータ回路を示す図である。
【図９】 従来のインバータ回路において、電流が三相
負荷に流れる様子を示す図である。
負荷に流れる様子を示す図である。
【図１０】 従来のインバータ回路において、接地電位
ＧＮＤからみたノードＵにおける電位Ｖｓの時間変化を
示す図である。
ＧＮＤからみたノードＵにおける電位Ｖｓの時間変化を
示す図である。
【図１１】 従来の電力用アーム要素内の還流ダイオー
ドの構造を示す断面図である。
ドの構造を示す断面図である。
１ａ，１ｂ スイッチング素子、２ａ１〜２ａｍ，２ｂ
１〜２ｂｎ 還流ダイオード、３ ＨＶＩＣ、４ａ１〜
４ａｍ，４ｂ１〜４ｂｎ 抵抗、ＨＢ１〜ＨＢ３ ハー
フブリッジ回路、Ｖ１，Ｖ１ａ，Ｖ１ｂ 直流電圧発生
回路、ＬＤ，ＬＤａ 負荷。
１〜２ｂｎ 還流ダイオード、３ ＨＶＩＣ、４ａ１〜
４ａｍ，４ｂ１〜４ｂｎ 抵抗、ＨＢ１〜ＨＢ３ ハー
フブリッジ回路、Ｖ１，Ｖ１ａ，Ｖ１ｂ 直流電圧発生
回路、ＬＤ，ＬＤａ 負荷。
Claims (6)
- 【請求項１】 電流入力電極、電流出力電極および制御
電極を有するスイッチング素子と、 それぞれがカソードおよびアノードを有する、直列接続
されたｎ個（ｎ≧２）のダイオードとを備え、 前記ｎ個のダイオードのうち両端のダイオードの一方の
カソードは前記スイッチング素子の前記電流入力電極に
接続され、他方のアノードは前記スイッチング素子の前
記電流出力電極に接続され、 前記ダイオードのそれぞれのアノードおよびカソード間
の耐圧は、前記スイッチング素子の前記電流入力電極お
よび電流出力電極間の耐圧の１／ｎである電力用半導体
装置。 - 【請求項２】 請求項１に記載の電力用半導体装置であ
って、 前記ｎ個のダイオードのそれぞれのアノードおよびカソ
ード間に一つずつ並列接続されたｎ個の抵抗をさらに備
え、 前記ｎ個の抵抗はそれぞれ略等しい抵抗値を有する電力
用半導体装置。 - 【請求項３】 請求項１または請求項２に記載の電力用
半導体装置よりなる第１の電力用アーム要素と、 電流入力電極、電流出力電極および制御電極を有するス
イッチング素子、並びに、前記電流入力電極に接続され
たカソードおよび前記電流出力電極に接続されたアノー
ドを有するダイオードを含む第２の電力用アーム要素と
が直列接続されて構成された電力用アーム。 - 【請求項４】 請求項１または請求項２に記載の電力用
半導体装置よりなる第１および第２の電力用アーム要素
が直列接続されて構成された電力用アーム。 - 【請求項５】 複数の請求項３または請求項４に記載の
電力用アームと、 前記電力用アームの各スイッチング素子を制御する制御
信号を出力する制御回路とを備え、 前記複数の電力用アームは並列接続されたインバータ回
路。 - 【請求項６】 請求項３または請求項４に記載の電力用
アームと、 前記電力用アームの各スイッチング素子を制御する制御
信号を出力する制御回路とを備えるインバータ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397989A JP2002199745A (ja) | 2000-12-27 | 2000-12-27 | 電力用半導体装置、電力用アームおよびインバータ回路 |
| US09/880,919 US6643155B2 (en) | 2000-12-27 | 2001-06-15 | Power semiconductor device, power arm and inverter circuit |
| DE10139100A DE10139100A1 (de) | 2000-12-27 | 2001-08-16 | Leistungshalbleiterbauelement, Leistungszweig und Wechselrichterschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397989A JP2002199745A (ja) | 2000-12-27 | 2000-12-27 | 電力用半導体装置、電力用アームおよびインバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002199745A true JP2002199745A (ja) | 2002-07-12 |
Family
ID=18863044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000397989A Pending JP2002199745A (ja) | 2000-12-27 | 2000-12-27 | 電力用半導体装置、電力用アームおよびインバータ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6643155B2 (ja) |
| JP (1) | JP2002199745A (ja) |
| DE (1) | DE10139100A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011111175A1 (ja) * | 2010-03-09 | 2011-09-15 | 三菱電機株式会社 | パワー半導体モジュール、電力変換装置および鉄道車両 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PL199319B1 (pl) * | 2002-08-30 | 2008-09-30 | Abb Spo & Lstrok Ka Z Ogranicz | Pasywny wskaźnik obecności napięcia |
| DE102015211339A1 (de) * | 2015-06-19 | 2016-12-22 | Siemens Aktiengesellschaft | Gleichstromleistungsschalter |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4317165A (en) * | 1980-06-17 | 1982-02-23 | Vanner, Inc. | Inverter having improved efficiency and regulation |
| JP2708977B2 (ja) | 1990-09-28 | 1998-02-04 | 三洋電機株式会社 | 混成集積回路装置 |
| SG66453A1 (en) | 1997-04-23 | 1999-07-20 | Int Rectifier Corp | Resistor in series with bootstrap diode for monolithic gate device |
| EP1143604B1 (en) * | 1999-06-29 | 2007-09-26 | Mitsubishi Denki Kabushiki Kaisha | Power conversion device |
-
2000
- 2000-12-27 JP JP2000397989A patent/JP2002199745A/ja active Pending
-
2001
- 2001-06-15 US US09/880,919 patent/US6643155B2/en not_active Expired - Fee Related
- 2001-08-16 DE DE10139100A patent/DE10139100A1/de not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011111175A1 (ja) * | 2010-03-09 | 2011-09-15 | 三菱電機株式会社 | パワー半導体モジュール、電力変換装置および鉄道車両 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6643155B2 (en) | 2003-11-04 |
| US20020079519A1 (en) | 2002-06-27 |
| DE10139100A1 (de) | 2002-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8848405B2 (en) | Highly efficient half-bridge DC-AC converter | |
| JP2898272B2 (ja) | 抵抗をブートストラップ・ダイオードに直列結合したモノリシック・ゲート・ドライバ・デバイス | |
| CN107851661B (zh) | 功率转换器的物理拓扑结构 | |
| WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
| JP6136011B2 (ja) | 半導体装置、および電力変換装置 | |
| JP2007508792A (ja) | 多数のスイッチング電圧レベルをスイッチングするためのコンバータ回路 | |
| WO2019154138A1 (zh) | 一种用于逆变器或整流器的电桥电路 | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| JP6934823B2 (ja) | ３レベルｉタイプインバータおよび半導体モジュール | |
| JP2013179821A (ja) | 電力変換装置 | |
| WO2016207969A1 (ja) | 充電共用インバータ | |
| JP5619673B2 (ja) | スイッチング回路及び半導体モジュール | |
| US11394288B2 (en) | Negative voltage generation circuit and power conversion device using same | |
| CN113179038A (zh) | 半导体装置 | |
| JP3383571B2 (ja) | 半導体素子の駆動回路およびそれを用いた電力変換装置 | |
| JP2020061429A (ja) | 半導体装置 | |
| JP2002199745A (ja) | 電力用半導体装置、電力用アームおよびインバータ回路 | |
| JP2017118807A (ja) | 電力変換システム、パワーモジュールおよび半導体装置 | |
| JPH10210736A (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| US6822503B2 (en) | Method and apparatus for switching insulated gate field effect transistors | |
| US10461662B1 (en) | AC/DC converter | |
| JP2004320873A (ja) | Ｍｏｓ型ｆｅｔを用いた逆流阻止回路 | |
| JP4893007B2 (ja) | 交流スイッチ | |
| JP6638477B2 (ja) | 半導体装置 | |
| JPH10248243A (ja) | 電力変換回路 |