JP7279502B2 - スイッチング回路とゲート駆動回路 - Google Patents

Description

本明細書に開示の技術は、スイッチング回路とゲート駆動回路に関する。

特許文献１には、メインスイッチング素子と、メインスイッチング素子に対して並列に接続されたセンススイッチング素子を備えるスイッチング回路が開示されている。メインスイッチング素子のゲートとセンススイッチング素子のゲートは共通化されている。このため、センススイッチング素子はメインスイッチング素子と略同時にオン－オフする。メインスイッチング素子とセンススイッチング素子が同時にオンしたときに、センススイッチング素子に流れる電流がメインスイッチング素子に流れる電流よりも小さくなるようにメインスイッチング素子とセンススイッチング素子が構成されている。センススイッチング素子には、センス抵抗が直列に接続されている。センス抵抗に生じる電圧から、センススイッチング素子に流れる電流が検出される。センススイッチング素子に流れる電流を検出することで、メインスイッチング素子に流れる電流を予測することができる。このため、センススイッチング素子に流れる電流に基づいて、メインスイッチング素子に過電流が流れているか否かを判定することができる。

特開２０１８－１０７８８０号公報

メインスイッチング素子の使用中に、メインスイッチング素子が繰り返し発熱する。その結果、メインスイッチング素子が熱によって劣化する。本明細書では、第１の発明として、メインスイッチング素子の劣化を検出する技術を提案する。

本明細書が開示する第１の発明は、スイッチング回路であって、第１配線と、第２配線と、前記第１配線と前記第２配線の間に接続されたメインスイッチング素子と、前記メインスイッチング素子と共通の半導体基板に設けられているとともに前記第１配線と前記第２配線の間に前記メインスイッチング素子に対して並列に接続されたセンススイッチング素子と、メイン電流検出器と、センス電流検出器と、制御装置を有している。前記メインスイッチング素子と前記センススイッチング素子が同時にオンしたときに、前記センススイッチング素子に流れる電流が前記メインスイッチング素子に流れる電流よりも小さくなるように前記メインスイッチング素子と前記センススイッチング素子が構成されている。前記メイン電流検出器が、前記第１配線または前記第２配線に流れる電流であるメイン電流を検出する。前記センス電流検出器が、前記センススイッチング素子に流れる電流であるセンス電流を検出する。前記制御装置が、前記メイン電流と前記センス電流の比が予め定められた範囲内の値であるか否かを判定する。

このスイッチング回路では、メインスイッチング素子とセンススイッチング素子が同時にオンすると、第１配線と第２配線の間に電流が流れる。この場合、メインスイッチング素子に流れる電流とセンススイッチング素子に流れる電流を合わせた電流が、第１配線及び第２配線に流れる電流と等しくなる。センススイッチング素子に流れる電流がメインスイッチング素子に流れる電流よりも小さいので、第１配線及び第２配線に流れる電流はメインスイッチング素子に流れる電流と略等しい。このスイッチング回路では、メイン電流検出器が、第１配線または第２配線に流れるメイン電流（すなわち、メインスイッチング素子に流れる電流と略等しい電流）を検出する。また、センス電流検出器が、センススイッチング素子に流れるセンス電流を検出する。また、制御装置が、メイン電流とセンス電流の比が予め定められた範囲内の値であるか否かを判定する。熱によって半導体基板に歪が生じると、メインスイッチング素子の特性とセンススイッチング素子の特性が変化する。すると、メインスイッチング素子に流れる電流とセンススイッチング素子に流れるセンス電流の比が変化する。したがって、制御装置がメイン電流とセンス電流の比が予め定められた範囲内の値であるか否かを判定することで、メインスイッチング素子の劣化を検出することができる。

また、本明細書では、第２の発明として、スイッチング素子のゲートの電位を好適に制御する技術を提案する。

一般に、スイッチング素子のゲートの電位は、ゲート閾値よりも高いゲートオン電位と前記ゲート閾値よりも低いゲートオフ電位の間で制御される。ゲートにゲートオン電位が印加されるとスイッチング素子がオンし、ゲートにゲートオフ電位が印加されるとスイッチング素子がオフする。また、スイッチング素子のゲートにノイズが印加され、誤ってスイッチング素子がオンする場合がある。このように意図せずスイッチング素子がオンする現象は、誤点弧と呼ばれる。誤点弧を防止するために、ゲートオフ電位として負電位（負極（ソース、エミッタ等）の電位よりも低い電位）を印加することができる。しかしながら、ゲートオフ電位として負電位を用いると、スイッチング素子がターンオフするときに高いサージ電圧が発生し易い。本明細書では、第２の発明として、スイッチング素子の誤点弧を防止しながら、ターンオフ時のサージ電圧を抑制する技術を提案する。

本明細書が開示する第２の発明は、ゲート駆動回路であって、スイッチング素子のゲートの電位を、ゲート閾値よりも高いゲートオン電位と前記ゲート閾値よりも低いゲートオフ電位の間で変化させる。このゲート駆動回路は、前記スイッチング素子の温度が基準温度以上のときに前記ゲートオフ電位として負電位である第１電位を前記ゲートに印加し、前記スイッチング素子の温度が基準温度未満のときに前記ゲートオフ電位として前記第１電位よりも高い第２電位を前記ゲートに印加する。

スイッチング素子のゲート閾値は、スイッチング素子の温度が高いほど低くなる。このため、スイッチング素子の誤点弧は、スイッチング素子の温度が高いほど生じ易い。上記のゲート駆動回路では、スイッチング素子の温度が基準温度以上（すなわち、高温）のときにゲートオフ電位として負電位である第１電位をゲートに印加する。このため、誤点弧が生じやすい高温時でも、スイッチング素子の誤点弧が防止される。また、上記のゲート駆動回路では、スイッチング素子の温度が基準温度未満（すなわち、低温）のときにゲートオフ電位として第１電位よりも高い第２電位をゲートに印加する。低温時には誤点弧が生じ難いので、ゲートオフ電位として第１電位よりも高い第２電位を用いても、誤点弧が防止される。また、第１電位よりも高い第２電位をゲートに印加すると、ターンオフ時に生じるサージ電圧を抑制することができる。以上に説明したように、このゲート駆動回路によれば、スイッチング素子の誤点弧を防止しながら、ターンオフ時のサージ電圧を抑制することができる。

インバータ回路１０の回路図。 半導体モジュール２０ｄとゲート駆動回路３０ｄの回路図。 処理回路３０が実行する処理を示すフローチャート。 図２の変形例を示す回路図。 図３と代替可能な処理を示すフローチャート。 電圧ＶＳの値を処理回路３０へ送る回路の変形例を示す回路図。 電圧ＶＳの値を処理回路３０へ送る回路の変形例を示す回路図。 インバータ回路１００の回路図。 スイッチング素子１２５ａ、１２５ｄの直列回路を示す回路図。 ターンオフ時のサージ電圧Ｖｓｒｇを示すグラフ。 低温時のゲート電圧Ｖｇｓ２の制御方法を示すグラフ。 高温時のゲート電圧Ｖｇｓ２の制御方法を示すグラフ。 低温でのターンオフ時のゲート電圧Ｖｇｓ２の変化を示すグラフ。 高温でのターンオフ時のゲート電圧Ｖｇｓ２の変化を示すグラフ。

（実施例１）
図１に示すインバータ回路１０は、直流電源１６が供給する直流電力を三相交流電力に変換し、三相交流電力をモータ１８に供給する。インバータ回路１０は、高電位配線１２と、低電位配線１４と、３つの出力配線５０ａ～５０ｃを有している。直流電源１６の正極は高電位配線１２に接続されている。直流電源１６の負極は低電位配線１４に接続されている。出力配線５０ａ～５０ｃは、モータ１８に接続されている。

インバータ回路１０は、６個の半導体モジュール２０ａ～２０ｆを有している。半導体モジュール２０ａ～２０ｆに対して、ゲート制御回路３０ａ～３０ｆが接続されている。各ゲート制御回路３０は、各半導体モジュール２０が内蔵するスイッチング素子をオン－オフさせる。半導体モジュール２０ａは、高電位配線１２と出力配線５０ａの間に接続されている。半導体モジュール２０ａがオンすると、高電位配線１２から出力配線５０ａへ電流が流れる。半導体モジュール２０ｂは、高電位配線１２と出力配線５０ｂの間に接続されている。半導体モジュール２０ｂがオンすると、高電位配線１２から出力配線５０ｂへ電流が流れる。半導体モジュール２０ｃは、高電位配線１２と出力配線５０ｃの間に接続されている。半導体モジュール２０ｃがオンすると、高電位配線１２から出力配線５０ｃへ電流が流れる。半導体モジュール２０ｄは、出力配線５０ａと低電位配線１４の間に接続されている。半導体モジュール２０ｄがオンすると、出力配線５０ａから低電位配線１４へ電流が流れる。半導体モジュール２０ｅは、出力配線５０ｂと低電位配線１４の間に接続されている。半導体モジュール２０ｅがオンすると、出力配線５０ｂから低電位配線１４へ電流が流れる。半導体モジュール２０ｆは、出力配線５０ｃと低電位配線１４の間に接続されている。半導体モジュール２０ｆがオンすると、出力配線５０ｃから低電位配線１４へ電流が流れる。各半導体モジュール２０ａ～２０ｆがスイッチングすることで、直流電力が三相交流電力に変換される。

インバータ回路１０は、処理回路４０を有している。処理回路４０は、ゲート制御回路３０ａ～３０ｆのそれぞれに接続されている。処理回路４０は、ゲート制御回路３０ａ～３０ｆのそれぞれを制御する。処理回路４０は、ゲート制御回路３０ａ～３０ｆを介して半導体モジュール２０ａ～２０ｆの動作を制御する。半導体モジュール２０ａ～２０ｆが適宜スイッチングすることで、高電位配線１２と低電位配線１４の間に供給されている直流電力が三相交流電圧に変換され、変換された三相交流電圧が出力配線５０ａ～５０ｃを介してモータ１８に供給される。

出力配線５０ａには、電流センサ５２ａが設置されている。電流センサ５２ａは、出力配線５０ａに流れる電流を検出する。出力配線５０ｂには、電流センサ５２ｂが設置されている。電流センサ５２ｂは、出力配線５０ｂに流れる電流を検出する。出力配線５０ｃには、電流センサ５２ｃが設置されている。電流センサ５２ｃは、出力配線５０ｃに流れる電流を検出する。電流センサ５２ａ～５２ｃの検出値は、処理回路４０に入力される。

次に、半導体モジュール２０とゲート制御回路３０の詳細について説明する。なお、半導体モジュール２０ａ～２０ｆ及びゲート制御回路３０ａ～３０ｆは共通の構成を有しているので、以下では、半導体モジュール２０ｄとゲート制御回路３０ｄについて説明する。

図２に示すように、半導体モジュール２０ｄは、還流ダイオード２２、メインスイッチング素子２３、還流ダイオード２４、センススイッチング素子２５、及び、温度センスダイオード２６を有している。還流ダイオード２２、メインスイッチング素子２３、還流ダイオード２４、センススイッチング素子２５、及び、温度センスダイオード２６は、共通の半導体基板に設けられている。したがって、半導体モジュール２０ｄの動作中に、還流ダイオード２２、メインスイッチング素子２３、還流ダイオード２４、センススイッチング素子２５、及び、温度センスダイオード２６は、略同じ温度となる。

メインスイッチング素子２３は、絶縁ゲート型のスイッチング素子であり、本実施例ではＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。メインスイッチング素子２３のドレインは、出力配線５０ａに接続されている。メインスイッチング素子２３のソースは、低電位配線１４に接続されている。メインスイッチング素子２３に対して並列に、還流ダイオード２２が接続されている。還流ダイオード２２のアノードはメインスイッチング素子２３のソースに接続されている。還流ダイオード２２のカソードはメインスイッチング素子２３のドレインに接続されている。

センススイッチング素子２５は、絶縁ゲート型のスイッチング素子であり、本実施例ではＭＯＳＦＥＴである。センススイッチング素子２５のドレインは、出力配線５０ａに接続されている。センススイッチング素子２５のソースは、後述する電流センス抵抗３６を介して低電位配線１４に接続されている。すなわち、センススイッチング素子２５は、出力配線５０ａと低電位配線１４の間にメインスイッチング素子２３に対して並列に接続されている。センススイッチング素子２５のゲートは、メインスイッチング素子２３のゲートに接続されている。したがって、センススイッチング素子２５のゲートは、メインスイッチング素子２３のゲートと同電位である。このため、センススイッチング素子２５は、メインスイッチング素子２３と同時にオンし、同時にオフする。センススイッチング素子２５は、メインスイッチング素子２３よりもはるかに小型（小面積）である。センススイッチング素子２５に対して並列に、還流ダイオード２４が接続されている。還流ダイオード２４のアノードはセンススイッチング素子２５のソースに接続されている。還流ダイオード２４のカソードはセンススイッチング素子２５のドレインに接続されている。

センススイッチング素子２５とメインスイッチング素子２３がオンすると、図２に示すように、出力配線５０ａから半導体モジュール２０ｄに電流ＩＭ１（以下、メイン電流ＩＭ１という）が流れる。メイン電流ＩＭ１は、半導体モジュール２０ｄを介して低電位配線１４へ流れる。メイン電流ＩＭ１は、半導体モジュール２０ｄ内で、メインスイッチング素子２３とセンススイッチング素子２５に分岐して流れる。上述したように、センススイッチング素子２５は、メインスイッチング素子２３よりもはるかに小型である。このため、センススイッチング素子２５に流れる電流ＩＳ（以下、センス電流ＩＳという）は、メインスイッチング素子２３に流れる電流ＩＭ２よりもはるかに小さい。このため、電流ＩＭ２はメイン電流ＩＭ１と略等しい。通常時は、メイン電流ＩＭ１（≒電流ＩＭ２）とセンス電流ＩＳの比ＩＭ１／ＩＳは、略一定となる。より詳細には、通常時は、比ＩＭ１／ＩＳは、半導体モジュール２０ｄの温度によって若干変動するものの、それほど大きく変動しない。但し、半導体モジュール２０ｄを構成する半導体基板に歪が生じると、比ＩＭ１／ＩＳが大きく変動する。

温度センスダイオード２６は、半導体モジュール２０ｄの温度を検出するために設けられている。半導体モジュール２０ｄの温度に応じて、温度センスダイオード２６の順方向電圧降下が変化する。したがって、温度センスダイオード２６の順方向電圧降下を検出することで、半導体モジュール２０ｄの温度を検出することができる。

ゲート制御回路３０ｄは、半導体モジュール２０ｄに接続されている。また、ゲート制御回路３０ｄは、絶縁素子３９ａ～３９ｃを介して処理回路４０に接続されている。絶縁素子３９ａ～３９ｃは、例えばフォトカプラ等のような、ゲート制御回路３０ｄと処理回路４０の間を絶縁した状態で信号の送受信を行うことが可能な素子である。ゲート制御回路３０ｄは、ゲート駆動回路３２、温度モニタ回路３４、電流センス抵抗３６、及び、ＡＤ変換器３８を有している。

ゲート駆動回路３２は、メインスイッチング素子２３のゲート及びセンススイッチング素子２５のゲートに接続されている。ゲート駆動回路３２は、メインスイッチング素子２３のゲート及びセンススイッチング素子２５のゲートの電位を制御することで、メインスイッチング素子２３及びセンススイッチング素子２５をスイッチングさせる。また、ゲート駆動回路３２は、絶縁素子３９ａを介して処理回路４０に接続されている。ゲート駆動回路３２には、処理回路４０からＰＷＭ信号が送信される。ＰＷＭ信号は、メインスイッチング素子２３及びセンススイッチング素子２５のスイッチングタイミングを指示する信号である。ゲート駆動回路３２は、ＰＷＭ信号に応じて、メインスイッチング素子２３及びセンススイッチング素子２５をスイッチングさせる。

上述したように、電流センス抵抗３６は、センススイッチング素子２５のソースと低電位配線１４の間に接続されている。センススイッチング素子２５がオンすると、センス電流ＩＳが電流センス抵抗３６に流れる。このため、電流センス抵抗３６の両端の間に、センス電流ＩＳに比例する電圧ＶＳが生じる。ＡＤ変換器３８は、センススイッチング素子２５の両端に接続されている。また、ＡＤ変換器３８は、絶縁素子３９ｃを介して処理回路４０に接続されている。ＡＤ変換器３８は、電流センス抵抗３６の両端間の電圧ＶＳをデジタル値に変換し、電圧ＶＳのデジタル値を処理回路４０に送信する。上述したように、電圧ＶＳはセンス電流ＩＳに比例する。したがって、ＡＤ変換器３８は、センス電流ＩＳのデジタル値を処理回路４０に送信しているに等しい。

温度モニタ回路３４は、温度センスダイオード２６に接続されている。温度モニタ回路３４は、温度センスダイオード２６に直流電流を流すとともに、温度センスダイオード２６のアノード－カソード間の電圧（すなわち、順方向電圧降下）を検出する。上述したように、温度センスダイオード２６の順方向電圧降下は、半導体モジュール２０ｄの温度によって変化する。温度モニタ回路３４は、検出した順電圧降下に基づいて、半導体モジュール２０ｄの温度Ｔａを特定する。温度モニタ回路３４は、絶縁素子３９ｂを介して処理回路４０に接続されている。温度モニタ回路３４は、検出した温度Ｔａを絶縁素子３９ｂを介して処理回路４０に送信する。

上述したように、処理回路４０は、ＰＷＭ信号をゲート駆動回路３２に送信することで、メインスイッチング素子２３とセンススイッチング素子２５を制御する。また、処理回路４０は、メモリを内蔵している。メモリには、メイン電流ＩＭ１とセンス電流ＩＳの比ＩＭ１／ＩＳの初期値（出荷時の値）が記憶されている。なお、上述したように、比ＩＭ１／ＩＳは、半導体モジュール２０ｄの温度Ｔａに応じて若干変化する。したがって、メモリには、比ＩＭ１／ＩＳの初期値の温度特性が記憶されている。例えば、温度毎に比ＩＭ１／ＩＳの初期値が記憶されていてもよいし、比ＩＭ１／ＩＳと温度Ｔａとの相関を示す関数やグラフが記憶されていてもよい。上述したように、処理回路４０には、半導体モジュール２０ｄの温度Ｔａと電圧ＶＳ（センス電流ＩＳの大きさを示す値）が送信される。また、処理回路４０は、電流センサ５２ａに接続されている。電流センサ５２ａは、出力配線５０ａに流れるメイン電流ＩＭ１の値を処理回路４０に送信する。処理回路４０は、比ＩＭ１／ＩＳの初期値の温度特性、温度Ｔａ、センス電流ＩＳ、及び、メイン電流ＩＭ１に基づいて、半導体モジュール２０ｄが劣化したか否かを判定する。処理回路４０は、図３に示す処理によって、半導体モジュール２０ｄが劣化したか否かを判定する。

図３のステップＳ２において、処理回路４０は、メインスイッチング素子２３のゲート電圧がハイレベルか否か（すなわち、メインスイッチング素子２３とセンススイッチング素子２５がオンしているか否か）を判定する。なお、図２の回路では、処理回路４０は、ＰＷＭ信号に基づいて、ゲート電圧がハイレベルか否か（すなわち、ＰＷＭ信号がゲート電圧をハイレベルにすることを指示しているか否か）を判定する。また、変形例では、図４に示すように、ゲート電圧を検出するゲート電圧モニタ回路３３を設け、ゲート電圧モニタ回路３３から絶縁素子３９ｄを介して処理回路４０にゲート電圧の検出値を送信するようにしてもよい。処理回路４０は、ゲート電圧がローレベルである間（すなわち、メインスイッチング素子２３とセンススイッチング素子２５がオフしている間）は、ステップＳ２の判定を繰り返し実施する。処理回路４０は、ステップＳ２でゲート電圧がハイレベルだと判定すると、ステップＳ４を実行する。したがって、ステップＳ４以降の処理は、メインスイッチング素子２３とセンススイッチング素子２５がオンしている状態で実行される。

ステップＳ４において、処理回路４０は、メイン電流ＩＭ１、センス電流ＩＳ、及び、温度Ｔａを取得する。より詳細には、処理回路４０は、電流センサ５２ａからメイン電流ＩＭ１を読み取る。また、処理回路４０は、ＡＤ変換器３８からセンス電流ＩＳを読み取る。また、処理回路４０は、温度モニタ回路３４から温度Ｔａを読み取る。以下では、ステップＳ４で読み取ったメイン電流ＩＭ１、センス電流ＩＳ、及び、温度Ｔａを、メイン電流ＩＭ１、センス電流ＩＳ、及び、温度Ｔａの現在値という場合がある。

ステップＳ６において、処理回路４０は、メイン電流ＩＭ１及びセンス電流ＩＳの現在値から、比ＩＭ１／ＩＳを算出する。以下では、ステップＳ６で算出した比ＩＭ１／ＩＳを、比ＩＭ１／ＩＳの現在値という場合がある。

ステップＳ８において、処理回路４０は、温度Ｔａに対応する比ＩＭ１／ＩＳの初期値を特定する。上述したように、処理回路４０のメモリは、比ＩＭ１／ＩＳの初期値の温度特性を記憶している。処理回路４０は、ステップＳ４で読み取った温度Ｔａ（温度Ｔａの現在値）とメモリに記憶されている比ＩＭ１／ＩＳの初期値の温度特性に基づいて、その温度Ｔａのときの比ＩＭ１／ＩＳの初期値を算出する。

ステップＳ１０において、処理回路４０は、ステップＳ６で算出した比ＩＭ１／ＩＳの現在値と、ステップＳ８で算出した比ＩＭ１／ＩＳの初期値とを比較する。これによって、処理回路４０は、比ＩＭ１／ＩＳの現在値が比ＩＭ１／ＩＳの初期値に対して正常範囲内にあるか否かを判定する。例えば、比ＩＭ１／ＩＳの初期値に対して一定の割合の範囲内（例えば、プラスマイナス１０％の範囲内）を正常範囲としてもよいし、比ＩＭ１／ＩＳの初期値に対して一定の値の範囲内（例えば、初期値と現在値の差の絶対値が所定値以内となる範囲内）を正常範囲としてもよい。上述したように、半導体基板が劣化すると、比ＩＭ１／ＩＳが初期値に対して変動する。したがって、比ＩＭ１／ＩＳの現在値が比ＩＭ１／ＩＳの初期値に対して予め定められた範囲内にあるか否かを判定することで、メインスイッチング素子２３が劣化したか否かを判定することができる。

ステップＳ１０で比ＩＭ１／ＩＳの現在値が正常範囲内であると判定した場合には、処理回路４０は、図３の処理を最初から繰り返す。ステップＳ１０で比ＩＭ１／ＩＳの現在値が正常範囲内にないと判定した場合には、処理回路４０は、ステップＳ１２で劣化アラームを出力（例えば、警告灯を点灯）する。さらに、処理回路４０は、メインスイッチング素子２３に流れる電流ＩＭ２が一定値以下となるように、モータ１８に供給する出力電流を制限する。これにより、劣化したメインスイッチング素子２３に流れる電流ＩＭ２が抑制され、メインスイッチング素子２３のそれ以上の劣化が抑制される。

なお、図３の処理に代えて、図５の処理を実行してもよい。図５の処理では、図３のステップＳ６～Ｓ１０の代わりに、ステップＳ８ａ、Ｓ１０ａを実行する。ステップＳ８ａでは、処理回路４０は、メモリに記憶されている比ＩＭ１／ＩＳの初期値の温度特性と、温度Ｔａの現在値と、メイン電流ＩＭ１の現在値に基づいて、その温度Ｔａとそのメイン電流ＩＭ１に対応するセンス電流ＩＳの初期値を算出する。その後、処理回路４０は、ステップＳ１０ａにおいて、センス電流ＩＳの現在値が、ステップＳ８ａで特定したセンス電流ＩＳの初期値に対して、正常範囲内にあるか否かを判定する。図５のステップＳ８ａ～Ｓ１０ａの処理は、図３のステップＳ６～Ｓ１０の処理と実質的に等しい。したがって、図５の処理でも、メインスイッチング素子２３が劣化したか否かを判定することができる。

また、処理回路４０は、劣化の有無の判定だけでなく、劣化の度合いを判定してもよい。そして、劣化の度合いが高いほど、メインスイッチング素子２３に流れる電流ＩＭ２を少なくするように制御を行ってもよい。

また、図２では、ＡＤ変換器３８が電圧ＶＳ（すなわち、センス電流ＩＳ）の値を、その数値を示す信号として処理回路４０へ送信した。しかしながら、ゲート制御回路３０ｄが、電圧ＶＳの大きさに応じてデューティ比が変化する信号を処理回路４０へ送信してもよい。この場合、電圧ＶＳを検出する回路が、図６に示す構成を備えていてもよい。図６では、電圧ＶＳが増幅器３８ａによって増幅される。増幅器３８ａの出力電圧Ｖｏｕｔ１は、コンパレータ３８ｂの非反転入力端子に入力される。コンパレータ３８ｂの反転入力端子には三角波生成器３８ｃから一定振幅かつ一定周波数の三角波が入力される。増幅器３８ａの出力電圧Ｖｏｕｔ１は、三角波の振幅範囲内で変化する。コンパレータ３８ｂは、出力電圧Ｖｏｕｔ１が三角波よりも高いときはハイレベルを出力し、出力電圧Ｖｏｕｔ１が三角波以下であるときはローレベルを出力する。したがって、コンパレータ３８ｂの出力電圧Ｖｏｕｔ２は、電圧ＶＳに応じてデューティ比が変化するパルス信号となる。処理回路４０は、パルス信号から電圧ＶＳを検出することができる。また、図７に示すように、ＡＤ変換器３８と絶縁素子３９ｃの間にデューティ変換器３８ｄを設け、デューティ変換器３８ｄからデューティ比が変化する信号を処理回路４０に送信してもよい。

（実施例２）
図８に示すインバータ回路１００は、直流電源１１６が供給する直流電力を三相交流電力に変換し、三相交流電力をモータ１１８に供給する。インバータ回路１００は、高電位配線１１２と、低電位配線１１４と、３つの出力配線１５０ａ～１５０ｃを有している。直流電源１１６の正極は高電位配線１１２に接続されている。直流電源１１６の負極は低電位配線１１４に接続されている。出力配線１５０ａ～１５０ｃは、モータ１１８に接続されている。

インバータ回路１００は、６個のスイッチング素子１２５ａ～１２５ｆと６個のゲート制御回路１３０ａ～１３０ｆを有している。スイッチング素子１２５ａ～１２５ｆは、それぞれ、絶縁ゲート型のスイッチング素子であり、本実施例ではＭＯＳＦＥＴである。スイッチング素子１２５ａのドレインは高電位配線１１２に接続されている。スイッチング素子１２５ａのソースは出力配線１５０ａに接続されている。スイッチング素子１２５ａのゲートはゲート制御回路１３０ａに接続されている。ゲート制御回路１３０ａは、スイッチング素子１２５ａのゲートの電位を制御する。スイッチング素子１２５ａがオンすると、高電位配線１１２から出力配線１５０ａへ電流が流れる。スイッチング素子１２５ｂのドレインは高電位配線１１２に接続されている。スイッチング素子１２５ｂのソースは出力配線１５０ｂに接続されている。スイッチング素子１２５ｂのゲートはゲート制御回路１３０ｂに接続されている。ゲート制御回路１３０ｂは、スイッチング素子１２５ｂのゲートの電位を制御する。スイッチング素子１２５ｂがオンすると、高電位配線１１２から出力配線１５０ｂへ電流が流れる。スイッチング素子１２５ｃのドレインは高電位配線１１２に接続されている。スイッチング素子１２５ｃのソースは出力配線１５０ｃに接続されている。スイッチング素子１２５ｃのゲートはゲート制御回路１３０ｃに接続されている。ゲート制御回路１３０ｃは、スイッチング素子１２５ｃのゲートの電位を制御する。スイッチング素子１２５ｃがオンすると、高電位配線１１２から出力配線１５０ｃへ電流が流れる。スイッチング素子１２５ｄのドレインは出力配線１５０ａに接続されている。スイッチング素子１２５ｄのソースは低電位配線１１４に接続されている。スイッチング素子１２５ｄのゲートはゲート制御回路１３０ｄに接続されている。ゲート制御回路１３０ｄは、スイッチング素子１２５ｄのゲートの電位を制御する。スイッチング素子１２５ｄがオンすると、出力配線１５０ａから低電位配線１１４へ電流が流れる。スイッチング素子１２５ｅのドレインは出力配線１５０ｂに接続されている。スイッチング素子１２５ｅのソースは低電位配線１１４に接続されている。スイッチング素子１２５ｅのゲートはゲート制御回路１３０ｅに接続されている。ゲート制御回路１３０ｅは、スイッチング素子１２５ｅのゲートの電位を制御する。スイッチング素子１２５ｅがオンすると、出力配線１５０ｂから低電位配線１１４へ電流が流れる。スイッチング素子１２５ｆのドレインは出力配線１５０ｃに接続されている。スイッチング素子１２５ｆのソースは低電位配線１１４に接続されている。スイッチング素子１２５ｆのゲートはゲート制御回路１３０ｆに接続されている。ゲート制御回路１３０ｆは、スイッチング素子１２５ｆのゲートの電位を制御する。スイッチング素子１２５ｆがオンすると、出力配線１５０ｃから低電位配線１１４へ電流が流れる。また、スイッチング素子１２５ａ～１２５ｆのそれぞれに対して、ダイオード１２４ａ～１２４ｆが並列に接続されている。ダイオード１２４ａ～１２４ｆのアノードは、対応するスイッチング素子のソースに接続されている。ダイオード１２４ａ～１２４ｆのカソードは、対応するスイッチング素子のドレインに接続されている。各スイッチング素子１２５ａ～１２５ｆがスイッチングすることで、直流電力が三相交流電力に変換される。

次に、スイッチング素子１２５ａ～１２５ｆのゲートに印加されるサージ電圧について説明する。なお、以下では、スイッチング素子１２５ａとスイッチング素子１２５ｄの直列回路の動作を例として説明するが、スイッチング素子１２５ｂとスイッチング素子１２５ｅの直列回路、及び、スイッチング素子１２５ｃとスイッチング素子１２５ｆの直列回路も同様に動作する。

図９は、スイッチング素子１２５ａとスイッチング素子１２５ｄの直列回路を示している。図９に示すように、スイッチング素子１２５ａのドレイン－ゲート間には帰還容量Ｃｇｄ１（寄生容量）が存在し、スイッチング素子１２５ｄのドレイン－ゲート間には帰還容量Ｃｇｄ２（寄生容量）が存在する。帰還容量Ｃｇｄ１、Ｃｇｄ２を介した容量結合によって、スイッチング素子１２５ａ、１２５ｄのゲートにサージ電圧が印加される場合がある。以下に、スイッチング素子１２５ｄのゲートにサージ電圧が印加される場合について、図１０を用いて説明する。

図１０は、スイッチング素子１２５ａのドレイン電圧Ｖｄｓ１（ドレイン－ソース間電圧）、スイッチング素子１２５ｄのドレイン電圧Ｖｄｓ２（ドレイン－ソース間電圧）、及び、スイッチング素子１２５ｄのゲート電圧Ｖｇｓ２（ゲート－ソース間電圧）を示している。図１０の初期状態では、スイッチング素子１２５ａ、１２５ｄの両方がオフしているとともに、ダイオード１２４ｄがオンしている。このため、スイッチング素子１２５ｄのドレイン電圧Ｖｄｓ２が略０Ｖとなっている。この状態では、出力配線１５０ａが低電位配線１１４と略同電位となるので、スイッチング素子１２５ａに高電圧が印加される。このため、スイッチング素子１２５ａのドレイン電圧Ｖｄｓ１が高電圧となっている。図１０に示す全期間に亘って、ゲート制御回路１３０ｄは、スイッチング素子１２５ｄのゲート電圧Ｖｇｓ２をローレベルＶｏｆｆ（ゲート閾値よりも低い電圧）に維持しようとする。なお、図１０では、ローレベルＶｏｆｆが０Ｖである場合を例示している。図１０のタイミングｔａにおいて、スイッチング素子１２５ａがオンする。すると、スイッチング素子１２５ａのドレイン電圧Ｖｄｓ１が略０Ｖまで低下する。すると、出力配線１５０ａの電位が高電位配線１１２と略同電位まで上昇するので、ダイオード１２４ｄがオフし、スイッチング素子１２５ｄのドレイン電圧Ｖｄｓ２が急激に上昇する。ドレイン電圧Ｖｄｓ２が急激に上昇すると、帰還容量Ｃｇｄ２を介した容量結合によって、スイッチング素子１２５ｄのゲート電圧Ｖｇｓ２が瞬間的に上昇し、スイッチング素子１２５ｄのゲートにサージ電圧Ｖｓｒｇが印加される。サージ電圧Ｖｓｒｇによってスイッチング素子１２５ｄが誤オン（誤点弧）すると、高電位配線１１２と低電位配線１１４が短絡し、問題となる。図１０では、上アームのスイッチング素子１２５ａがターンオンするときに下アームのスイッチング素子１２５ｄのゲートにサージ電圧Ｖｓｒｇが印加される場合について説明した。しかしながら、下アームのスイッチング素子１２５ｄがターンオンするときには上アームのスイッチング素子１２５ａのゲートにサージ電圧が印加される。実施例２のインバータ回路１００は、各スイッチング素子の温度に応じてゲート電圧のローレベルＶｏｆｆを変更することで、誤点弧を防止しながら、高いサージ電圧の発生を抑制する。なお、以下では、スイッチング素子１２５ｄのゲート電圧Ｖｇｓ２の制御について説明するが、他のスイッチング素子のゲート電圧も同様に制御される。

図１１、１２は、スイッチング素子１２５ｄのゲート電圧Ｖｇｓ２を示している。図１１はスイッチング素子１２５ｄが低温の時（予め定められた基準温度未満のとき）のゲート電圧Ｖｇｓ２を示しており、図１２はスイッチング素子１２５ｄが高温の時（上記基準温度以上のとき）のゲート電圧Ｖｇｓ２を示している。また、図１１、１２の電圧Ｖｔｈは、スイッチング素子１２５ｄのゲート閾値を示している。ゲート閾値Ｖｔｈは、スイッチング素子１２５ｄの温度が高いほど低くなる。したがって、図１２では図１１よりもゲート閾値Ｖｔｈが低い。ゲート制御回路１３０ｄは、図示しない温度検出素子（スイッチング素子１２５ｄを備える半導体チップに内蔵されている温度検出素子）からスイッチング素子１２５ｄの温度を読み取り、その温度に応じて図１１の制御と図１２の制御のいずれかを実行する。

図１１、１２に示すように、ゲート制御回路１３０ｄは、ゲート電圧Ｖｇｓ２を、ハイレベルＶｏｎとローレベルＶｏｆｆ（Ｖｏｆｆ１またはＶｏｆｆ２）の間で変化させる。ハイレベルＶｏｎはゲート閾値Ｖｔｈよりも高い電圧であり、ローレベルＶｏｆｆはゲート閾値Ｖｔｈよりも低い電圧である。ゲート電圧Ｖｇｓ２がハイレベルＶｏｎである間はスイッチング素子１２５ｄがオンしており、ゲート電圧Ｖｇｓ２がローレベルＶｏｆｆである間はスイッチング素子１２５ｄがオフしている。図１２に示すように、高温時には、ゲート制御回路１３０ｄは、ローレベルＶｏｆｆとして負電圧Ｖｏｆｆ２を用いる。すなわち、高温時には、ゲート制御回路１３０ｄは、ゲート電圧Ｖｇｓ２をハイレベルＶｏｎと負電圧Ｖｏｆｆ２（＜０Ｖ）の間で変化させる。図１１に示すように、低温時には、ゲート制御回路１３０ｄは、ローレベルＶｏｆｆとして、負電圧Ｖｏｆｆ２よりも高い電圧Ｖｏｆｆ１を用いる。すなわち、低温時には、ゲート制御回路１３０ｄは、ゲート電圧Ｖｇｓ２をハイレベルＶｏｎと電圧Ｖｏｆｆ１の間で変化させる。本実施例では、電圧Ｖｏｆｆ１は０Ｖである。但し、電圧Ｖｏｆｆ１は、負電圧Ｖｏｆｆ２よりも高い電圧（但し、ゲート閾値Ｖｔｈよりも低い電圧）であれば、負電圧であっても、正電圧であってもよい。

上記のとおり、低温時はゲート閾値Ｖｔｈが高い。したがって、図１１に示すように、電圧Ｖｏｆｆ１にサージ電圧Ｖｓｒｇが重畳されても、ゲート電圧Ｖｇｓ２がゲート閾値Ｖｔｈに達しない。このため、スイッチング素子１２５ｄの誤点弧が防止される。高温時はゲート閾値Ｖｔｈが低い。しかしながら、低温時には、ローレベルＶｏｆｆとして負電圧Ｖｏｆｆ２が印加される。このため、図１２に示すように、負電圧Ｖｏｆｆ２にサージ電圧Ｖｓｒｇが重畳されても、ゲート電圧Ｖｇｓ２がゲート閾値Ｖｔｈに達しない。このため、スイッチング素子１２５ｄの誤点弧が防止される。以上に説明したように、高温時と低温時のいずれでも、スイッチング素子１２５ｄの誤点弧を防止することができる。

次に、スイッチング素子１２５ｄのターンオフ時に発生するサージの大きさについて説明する。図１３、１４は、スイッチング素子１２５ｄがターンオフするときのゲート電圧Ｖｇｓ２の変化を示している。図１３は低温時（Ｖｏｆｆ＝Ｖｏｆｆ１）を示しており、図１４は高温時（Ｖｏｆｆ＝Ｖｏｆｆ２）を示している。図１４に示すように、ローレベルＶｏｆｆとして負電圧Ｖｏｆｆ２を用いる場合（すなわち、高温時）には、ゲート電圧Ｖｇｓ２が減少を開始するタイミングｔ１におけるゲート電圧Ｖｇｓ２の減少速度が速い。しかしながら、高温時にはゲート閾値Ｖｔｈが低いので、ゲート電圧Ｖｇｓ２がゲート閾値Ｖｔｈまで低下したタイミングｔ２におけるゲート電圧Ｖｇｓ２の減少速度は遅い。このため、高温時にはそれほど高いサージ電圧が生じない。図１３に示すように、ローレベルＶｏｆｆとして電圧Ｖｏｆｆ１を用いる場合（すなわち、低温時）には、タイミングｔ１におけるゲート電圧Ｖｇｓ２の減少速度が遅い。このため、低温時にはゲート閾値Ｖｔｈが高いものの、タイミングｔ２におけるゲート電圧Ｖｇｓ２の減少速度は遅い。このため、低温時にもそれほど高いサージ電圧が生じない。以上に説明したように、ゲート閾値Ｖｔｈが高い低温時には、ローレベルＶｏｆｆとして負電圧Ｖｏｆｆ２よりも高い電圧Ｖｏｆｆ１を用いることで、ターンオフ時に発生するサージ電圧を抑制することができる。なお、ターンオン時のサージ電圧については、ローレベルＶｏｆｆとして負電圧Ｖｏｆｆ２を用いる場合と電圧Ｖｏｆｆ１を用いる場合とで、差はほとんど生じない。

以上に説明したように、本実施例のインバータ回路１００によれば、高温時と低温時のいずれでも、誤点弧を防止しながらターンオフ時のサージ電圧を抑制することができる。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０ ：インバータ回路
１２ ：高電位配線
１４ ：低電位配線
１６ ：直流電源
１８ ：モータ
２０ ：半導体モジュール
２２ ：還流ダイオード
２３ ：メインスイッチング素子
２４ ：還流ダイオード
２５ ：センススイッチング素子
２６ ：温度センスダイオード
３０ ：ゲート制御回路
３３ ：ゲート電圧モニタ回路
３４ ：温度モニタ回路
３６ ：電流センス抵抗
３８ ：ＡＤ変換器
３９ ：絶縁素子
４０ ：処理回路
５０ ：出力配線
５２ ：電流センサ
１００ ：インバータ回路
１１２ ：高電位配線
１１４ ：低電位配線
１１６ ：直流電源
１１８ ：モータ
１２４ ：ダイオード
１２５ ：スイッチング素子
１３０ ：ゲート制御回路
１５０ ：出力配線

Claims (2)

1. スイッチング回路であって、
   第１配線と、
   第２配線と、
   前記第１配線と前記第２配線の間に接続されたメインスイッチング素子と、
   前記メインスイッチング素子と共通の半導体基板に設けられており、前記第１配線と前記第２配線の間に前記メインスイッチング素子に対して並列に接続されたセンススイッチング素子と、
   メイン電流検出器と、
   センス電流検出器と、
   制御装置、
   を有しており、
   前記メインスイッチング素子と前記センススイッチング素子が同時にオンしたときに、前記センススイッチング素子に流れる電流が前記メインスイッチング素子に流れる電流よりも小さくなるように前記メインスイッチング素子と前記センススイッチング素子が構成されており、
   前記メイン電流検出器が、前記第１配線または前記第２配線に流れる電流であるメイン電流を検出し、
   前記センス電流検出器が、前記センススイッチング素子に流れる電流であるセンス電流を検出し、
   前記制御装置が、前記メイン電流と前記センス電流の比が予め定められた範囲内の値であるか否かを判定する、
   スイッチング回路。
2. 請求項１に記載のスイッチング回路を有するインバータ回路であり、
   前記メイン電流が、前記インバータ回路の出力配線に流れる電流である、
   インバータ回路。

Images