JP6880596B2 - スイッチング装置 - Google Patents

Description

本発明は、スイッチング装置に関するものである。

Ｈブリッジ回路を構成するＭＯＳＦＥＴ３Ｈ、３Ｌの駆動回路として、ＮチャネルＭＯＳＥＴのソースとゲートとの間に磁気結合構造を設けるものが知られている（特許文献１）。磁気結合構造は、ＰＮＰトランジスタのコレクタとＮチャネルＭＯＳＦＥＴ３Ｌのゲートとの間を接続する駆動側配線と、ＮチャネルＭＯＳＦＥＴ３Ｌのソース配線とを同相で磁気結合させた構成である。そして、ＮチャネルＭＯＳＦＥＴ３Ｈがターンオンした際に、オフ状態に維持されるＮチャネルＭＯＳＦＥＴ３Ｌの寄生ダイオードに短絡電流が瞬間的に流れると、ＮチャネルＭＯＳＦＥＴのソースに発生する電圧変動に基づいてゲートに誘導される電圧変動が打ち消される。

特開２０１１−１８８５４０号公報

しかしながら、上記駆動回路は、ＮチャネルＭＯＳＦＥＴ３Ｌのゲートに接続される駆動側配線とＮチャネルＭＯＳＦＥＴ３Ｌのソース配線との間で、トランス構造にしなければならないため、構成が複雑化するという問題があった。

本発明が解決しようとする課題は、複雑な構成とすることなく、スイッチング素子の誤ターンオンを防止するスイッチング装置を提供することである。

本発明は、スイッチング素子を有した半導体スイッチと駆動回路を備え、スイッチング素子の高電位側端子と低電位側端子との間に整流機構を設け、スイッチング素子の制御端子と駆動回路に含まれる第１電極との間を第１配線で接続し、スイッチング素子の高電位側端子と低電位側端子のいずれか一方の端子と駆動回路に含まれる第２電極との間を第２配線で接続し、整流機構の順方向電流の導通方向において、第１配線より整流機構のアノード側に第２配線を配置することによって上記課題を解決する。

本発明によれば、複雑な構成とすることなく、スイッチング素子の誤ターンオンを防止できるという効果を奏する。

図１Ａは、本発明の実施形態に係るスイッチング装置の平面図である。 図１Ｂは、本発明の実施形態に係るスイッチング装置の正面図である。 図２は、上下アーム回路及び駆動回路を示すブロック図である。 図３は、本発明の実施形態に係るスイッチング装置の正面図である。 図４Ａは、本発明の他の実施形態に係るスイッチング装置の平面図である。 図４Ｂは、本発明の他の実施形態に係るスイッチング装置の正面図である。 図５Ａは、本発明の他の実施形態に係るスイッチング装置の平面図である。 図５Ｂは、図５ＡのVI−VI線に沿う断面図である。 図６Ａは、本発明の他の実施形態に係るスイッチング装置の平面図である。 図６Ｂは、本発明の他の実施形態に係るスイッチング装置の正面図である。 図７Ａは、本発明の他の実施形態に係るスイッチング装置の平面図である。 図７Ｂは、本発明の他の実施形態に係るスイッチング装置の正面図である。 図８Ａは、本発明の他の実施形態に係るスイッチング装置の平面図である。 図８Ｂは、本発明の他の実施形態に係るスイッチング装置の正面図である。 図９Ａは、本発明の他の実施形態に係るスイッチング装置の平面図である。 図９Ｂは、本発明の他の実施形態に係るスイッチング装置の正面図である。 図１０Ａは、本発明の他の実施形態に係るスイッチング装置の平面図である。 図１０Ｂは、本発明の他の実施形態に係るスイッチング装置の正面図である。 図１１は、本発明の他の実施形態に係るスイッチング装置の平面図である。

以下、本発明の実施形態を図面に基づいて説明する。

《第１実施形態》
本実施形態に係るスイッチング装置は、インバータ回路等の電力変換回路に用いられる。電力変換回路は、バッテリ等の電源からの電力を変換し、変換された電力をモータ等の負荷に出力する。電力変換回路は、例えば、電気自動車又はハイブリッド車両等の車両の駆動システムの一部として用いられる。なお、本実施形態に係るスイッチング装置は、電力変換回路に限らず他の回路に用いられてもよく、他の装置の一部でもよい。また電力変換回路は、車両の駆動システムに限らず、他のシステムの一部として用いられてもよい。以下の説明では、本実施形態に係るスイッチング装置を、三相のブリッジ回路のうち１相分の上下アーム回路に適用した例を、実施形態として説明する。

図１Ａは本実施形態に係るスイッチング装置の平面図であり、図１Ｂは本実施形態に係るスイッチング装置の正面図である。なお、図１Ａ、図１Ｂは、上下アーム回路のうち一方のアーム回路に相当する。図１Ａ及び図１Ｂに示すように、スイッチング装置は、半導体スイッチ１０、基板２０、駆動回路３０、基板４０、及び配線５１、５２を備えている。

半導体スイッチ１０は、駆動回路３０から送信されるスイッチング信号に基づき、オン、オフを切り替える。半導体スイッチ１０は、ＭＯＳＦＥＴ又はＩＧＢＴ等の半導体スイッチ（トランジスタ）である。半導体スイッチ１０には、Ｓｉ−ＭＯＳＦＥＴ、又は、ＳｉＣ、ＧａＮ等を含んだ半導体素子が用いられる。本実施形態では、半導体スイッチ１０にはＭＯＳＦＥＴが用いられる。

ＭＯＳＦＥＴは、ドレイン−ソース間の主電流経路に整流機構（ダイオード機能）を有している。ＭＯＳＦＥＴの内部構造は、寄生ダイオードを含んだ構造になっている。なお、ＩＧＢＴが半導体スイッチ１０に含まれるスイッチング素子として用いられる場合には、還流ダイオードをＩＧＢＴのコレクタ−エミッタ間に接続すればよい。

半導体スイッチ１０は、スイッチング素子の構造になっており、ドレインパッドＤ、ゲートパッドＧ、及びソースパッドＳを有している。ドレインパッドＤは高電位側端子（ドレイン電極）に相当し、ソースパッドＳは低電位側端子（ソース電極）に相当し、ゲートパッドＧは制御端子（ゲート電極）に相当する。

基板２０は、板状の回路基板である。基板２０の表面には、ソースパッドＳ及びゲートパッドＧが実装されている。基板２０の裏面には、ドレインパッドＤが実装されている。基板２０の表面上で、ゲートパッドＧは、ソースパッドＳと比べて、駆動回路３０に近づくように、配置されている。また、ソースパッドＳは、基板２０を挟んでドレインパッドＤの上部（ｚ軸の正側）に配置されている。すなわち、ソースパッドＳは、基板２０を介してドレインパッドＤと対向する位置に配置されている。ゲートパッドＧは、基板２０を挟んでドレインパッドＤの上部（ｙ軸の正側）に配置されている。

駆動回路３０は、半導体スイッチ１０を駆動させるための回路である。駆動回路３０は、ゲート用ランド３１及びソース用ランド３２を備えている。ゲート用ランド３１及びソース用ランド３２は駆動回路３０の出力端子に相当する。ゲート用ランド３１は配線５１を介してゲートパッドＧに接続されている。ソース用ランド３２は配線５２を介してソースパッドＳに接続されている。なお、駆動回路３０は、ゲート用ランド３１及びソース用ランド３２以外に、トランジスタ等を有している。

基板４０は、板状の回路基板である。基板４０の表面には、ゲート用ランド３１及びソース用ランド３２が実装されている。基板４０の表面上で、ゲート用ランド３１は、ソース用ランド３２と比べて、半導体スイッチ１０のゲートパッドＧに近づくように配置されている。基板２０と基板４０は、互いの底面（裏面）が同一平面上になるように、並んでいる。また基板２０と基板４０は、所定の空間を空けつつ、隣り合っている。

配線５１は、ゲートパッドＧとゲート用ランド３１との間を接続する。配線５２は、ソースパッドＳとソース用ランド３２との間を接続する。基板２０の表面の法線方向（ｚ軸方向）で、基板２０の裏面から表面に向かう方向（ｚ軸正方向）の長さを高さとした場合に、配線５２の高さは配線５１の高さよりも高い。すなわち、配線５２の最上点（最も高さの高い点）は、配線５１の最上点よりも高い。配線５１は、最上点を頂点として、ゲートパッドＧとゲート用ランド３１のそれぞれに向かったアーチ状に形成されている。配線５２は、最上点を頂点として、ソースパッドＳとソース用ランド３２のそれぞれに向かったアーチ状に形成されている。また、ｙ軸方向（基板２０の表面に沿う方向）からみたときに、配線５１は、配線５２の内側になるように配置されている。さらに、配線５１と配線５２で囲われる空間の法線方向（ｙ軸方向の直線）と、ソースパッドＳとドレインパッドＤの対向する方向（ｚ軸方向）が、ねじれの関係になっている。

なお、後述するように、半導体スイッチ１０の寄生ダイオードに流れる還流電流は、ソースパッドＳからドレインパッドＤに流れる。図１Ｂに示す構造では、還流電流は、ｚ軸の負方向に向かって流れる。ｚ軸の正方向をアノード側として、ｚ軸の負方向をカソード側とした場合に、配線５２はアノード側に配置され、配線５１はカソード側に配置されている。すなわち、配線５２は、寄生ダイオードの順方向電流の導通方向（ｚ軸の負方向）において、配線５１よりも、寄生ダイオードのアノード側に配置されている。

ゲートパッドＧとソースパッドＳとの間は、寄生容量Ｃｇｓが形成されている。寄生容量Ｃｇｓは、半導体スイッチ１０のゲート−ソース間の寄生容量である。ゲート用ランド３１とソース用ランド３２との間は電気的に接続されている。ゲートパッドＧから配線５１、駆動回路３０、及び配線５２を通り、ソースパッドＳまでの電流経路が形成されている。この電流経路は、配線５１、駆動回路３０及び配線５２により形成される閉ループに対応している。すなわち、ｙ軸方向からみたときに、ｘｚ平面（基板２０の表面に対して垂直な面）において、閉ループが形成されるように、配線５２及び配線５１が配置されている。

次に、本実施形態に係るスイッチング装置を適用した上下アーム回路の回路動作について、図２を用いて説明する。図２は、上下アーム回路及び駆動回路を示すブロック図である。

上下アーム回路は、複数の半導体スイッチ１０を直列に接続する。上アーム側の半導体スイッチ１０のソースと下アーム側のスイッチング素子のドレインが接続されている。上アーム側の半導体スイッチ１０のソースと下アーム側のスイッチング素子のドレインとの接続点（中性点）は、モータ等の誘導性負荷に接続されている。上アーム側のスイッチング素子のドレインはＰ側の電源ライン（図示しない）に接続されており、下アーム側のスイッチング素子のソースは、Ｎ側の電源ライン（図示しない）に接続されている。

上アーム側の半導体スイッチ１０及び下アーム側の半導体スイッチ１０がそれぞれオフ状態で、還流電流が、それぞれの半導体スイッチ１０の寄生ダイオードに流れている。この状態から、下アーム側のスイッチング素子がオフ状態からオン状態に切り換わる。下側アーム側スイッチング素子のターンオンのタイミングで、上アーム側のドレインソース電圧（Ｖｄｓ）が上昇する。半導体スイッチ１０は、ゲート−ソース間に寄生容量Ｃｇｓを有し、ゲート−ドレイン間に寄生容量Ｃｇｄを有する。上アーム側のドレインソース電圧（Ｖｄｓ）が上昇した場合には、寄生容量Ｃｇｓと寄生容量Ｃｇｄとの合成容量により、上アーム側の半導体スイッチ１０のゲート電圧が上昇する。そのため、ゲート電圧が高くなった場合には、上アーム側のスイッチング素子が誤ってオン状態になる可能性がある（誤ターンオン）。

本実施形態では、このような誤ターンオンを防ぐために、半導体スイッチ１０のランド、駆動回路３０のパッド、及び配線５１、５２の各レイアウトを、図１Ａ、図１Ｂに示すようなレイアウトにしている。以下、本実施形態に係るスイッチング装置により、誤ターンオンを防止するための作用を、図３を用いて説明する。図３は、スイッチング装置の正面図である。図３は、図１Ｂに対して、還流電流の向きと磁界の向きを図示している。

上アーム側の半導体スイッチ１０と下アーム側半導体スイッチ１０がオフ状態の場合には、還流電流が、ソースパッドＳからドレインパッドＤの向き（図３の矢印Ｒの向き）に流れている。還流電流が流れると、還流電流を中心としたうず状の磁場が発生する。配線５１、駆動回路３０、及び配線５２で形成される閉ループは、還流電流により発生する磁場の空間内（磁気回路内に）に配置されている。そのため、閉ループ内には、磁束が貫通する。磁束の向きはｙ軸の正方向である

下アーム側の半導体スイッチ１０がターンオンになると、中性点からの電流が、下アーム側の半導体スイッチ１０の主電流経路に流れるため、上アーム側の半導体スイッチ１０還流電流は減少する。還流電流の減少に伴い、閉ループ内を貫く磁束も減少する。

磁束の減少に伴い、閉ループ内には、誘起電圧が発生する。誘起電圧は、ソース側を正と、ゲート側を負とする。そのためゲートに対して負の誘起電圧が発生する。これにより、上アーム側の半導体スイッチ１０において、ゲート電圧の上昇が抑制される。その結果として、上アーム側の半導体スイッチ１０の誤ターンオンを防止できる。

上記のように本実施形態は、半導体スイッチ１０のゲートパッドＧとゲート用ランド３１との間を配線５１で接続し、半導体スイッチ１０のソースパッドＳとソース用ランド３２との間を配線５２で接続する。また、寄生ダイオードの順方向電流の導通方向（ｚ軸の負方向）において、配線５１より、寄生ダイオードのアノード側に配線５２を配置している。寄生ダイオードを流れる還流電流の変化により磁界が発生すると、磁束は、配線５１、５２及び駆動回路３０によって形成される閉ループを貫き、負の誘導電圧が、半導体スイッチ１０のゲートパッドＧに発生する。これにより、半導体スイッチ１０のゲート電圧の上昇を抑制し、半導体スイッチ１０の誤ターンオンを防止できる。

また本実施形態は、基板２０の表面にソースパッドＳとゲートパッドＧを実装し、基板２０の裏面にドレインパッドＤを実装する。そして、基板２０の表面を基準としてｙ軸正方向への長さを高さとした場合に、配線５２の高さは配線５１の高さより高い。これにより、還流電流の変化によって発生する磁束が、配線５１、５２及び駆動回路３０で形成される閉ループ内を貫くため、半導体スイッチ１０のゲート電圧の上昇を抑制し、半導体スイッチ１０の誤ターンオンを防止できる。

なお、本実施形態では、基板２０の表面にドレインパッドＤを実装し、基板２０の裏面にソースパッドＳを実装してもよい。このとき、ソースパッドＳは、基板２０を介してドレインパッドＤと対向する位置に設けられる。また、配線５２は、ドレインパッドＤとドレイン用ランドとの間を接続する。配線５２は、寄生ダイオードの順方向電流の導通方向（ｚ軸の正方向）において、配線５１よりも、寄生ダイオードのアノード側に配置されている。言い換えると、基板２０の表面の法線方向（ｚ軸方向）で、基板２０の裏面から表面に向かう方向（ｚ軸正方向）の長さを高さとした場合に、配線５１の高さは配線５２の高さよりも高い。配線５１の最上点（最も高さの高い点）は、配線５２の最上点よりも高い。

《第２実施形態》
図４Ａは本発明の他の実施形態に係るスイッチング装置の平面図であり、図４Ｂは本発明の他の実施形態に係るスイッチング装置の正面図である。本実施形態では上述した第１実施形態に対して、ゲート用ランド３１とソース用ランド３２のレイアウトが異なる。これ以外の構成は上述した第１実施形態と同じであり、その記載を援用する。

配線５１及び配線５２は、ｙ軸に沿って平行になるように配置されている。ゲート用ランド３１及びソース用ランド３２は、短辺と長辺を有した矩形状にそれぞれ形成されている。ゲート用ランド３１の長手方向が配線５１の延在方向（ｘ軸方向）と平行になるように、ゲート用ランド３１は基板４０の表面上に配置されている。ソース用ランド３２の長手方向が配線５２の延在方向（ｘ軸方向）と平行になるように、ソース用ランド３２は基板４０の表面上に配置されている。ｚ軸方向からみときに、配線５１と配線５２はｙ軸方向に並んで配置されており、ゲート用ランド３１とソース用ランド３２は、配線５１と配線５２に対応しつつ、ｙ軸方向に並んで配置されている。これにより、ｚ軸方向からみたときに、配線５１、５２及び駆動回路３０により形成される閉ループは、ｘｙ平面上に沿った閉空間となる

還流電流の順方向電流の導通方向は、ソースパッドＳとドレインパッドＤの配置に加えて、半導体スイッチ１０の内部構造によって変わる。還流電流の導通方向がｘ方向の成分又はｙ方向の成分を含んでいる場合には、還流電流の変化によって発生する磁界は、ｚ軸方向にも発生する。

図４Ａに示すように、本実施形態では、配線５１、５２及び駆動回路３０により形成される閉ループは、ｘｙ平面上に沿った閉空間となっている。ｚ軸方向で発生する磁界が閉ループを貫くことで、誘起電圧が閉ループ内で発生し負の誘起電圧が、ゲートで発生する。これにより、ゲート電圧の上昇が抑制される。その結果として、上アーム側の半導体スイッチ１０の誤ターンオンを防止できる。

《第３実施形態》
図５Ａは本発明の他の実施形態に係るスイッチング装置の平面図であり、図５Ｂは、図５ＡのVI−VI線に沿う断面図である。本実施形態では上述した第１実施形態に対して、ゲート用ランド３１の形状が異なる。これ以外の構成は上述した第１実施形態と同じであり、第１実施形態及び第２実施形態の記載を適宜、援用する。

ゲート用ランド３１は、基板４０の表面から裏面に向かって埋め込まれた構造になっている。ゲート用ランド３１は、基板４０の表面から露出する天面部３１аと、基板４０の裏面に沿う底面部３１ｂと、天面部３１аと底面部３１ｂとの間を接合する接合部３１ｃとを有している。天面部３１а、底面部３１ｂ及び接合部３１ｃは、銅など導電材料で形成されており、一体化されている。

天面部３１аは、基板４０の表面上に沿うように形成されている。底面部３１ｂは、基板４０の内部で、基板４０に裏面に沿うように形成されている。底面部３１ｂは、基板４０を介して、天面部３１а及びソース用ランド３２を臨むように形成されている。すなわち、底面部３１ｂは、基板４０を介して天面部３１аと対向する位置に配置され、基板４０を介してソース用ランド３２と対向する位置に配置されている。

ソースパッドＳとドレインパッドＤとの間で、還流電流が変化すると、磁束が発生する。基板２０に対する高さで磁束の強さを比較した場合に、磁界の強さは、基板２０と同一の高さで最も高くなる。本実施形態では、基板２０と基板４０は、それぞれの表面に沿う方向（ｘ軸方向）に隣接している。ｚ軸方向の位置は、基板２０と基板４０で同じになる。また、ゲート用ランド３１の底面部３１ｂとソース用ランド３２は基板４０を介して対向している。そのため、配線５１、５２及び駆動回路３０によって形成される閉ループは、底面部３１ｂとソース用ランド３２との対向部分を含む。すなわち、還流電流により磁束が発生した場合に、閉ループは、ｚ軸方向で基板２０と同じ高さの磁束分布を含むことになるため、閉ループ内の磁束が強まる。これにより、閉ループ内で発生する誘起電圧が大きくなり、上アーム側の半導体スイッチ１０において、ゲート電圧の上昇を抑制できる。

上記のように、本実施形態では、基板４０を介してソース用ランド３２と対向する位置にゲート用ランド３１を配置し、基板２０、４０の表面に沿う方向に隣接するように基板２０と基板４０を配置する。これにより、還流電流の導通時に、閉ループ内で発生する誘起電圧を高めて、ゲート電圧の上昇を抑制できる。その結果として、半導体スイッチ１０の誤ターンオンを防止できる。

《第４実施形態》
図６Ａは本発明の他の実施形態に係るスイッチング装置の平面図であり、図６Ｂは本発明の他の実施形態に係るスイッチング装置の正面図である。本実施形態では上述した第１実施形態に対して、駆動回路３０の構造と基板４１、４２の構成が異なる。これ以外の構成は上述した第１実施形態と同じであり、第１〜第３実施形態の記載を適宜、援用する。

基板４１及び基板４２は、片面基板である。基板４１は、表面にゲート用ランド３１を実装する。基板４２は、表面にソース用ランド３２を実装する。基板４２は、基板４１の上部に積層されている。基板４１と基板４２との間には、ゲート用ランド３１が配置されている。ソース用ランド３２は、基板４２を介してゲート用ランド３１と対向している。すなわち、基板４２は、ゲート用ランド３１とソース用ランド３２との間に配置されている。

基板２０と基板４１は、それぞれの表面に沿う方向（ｘ軸方向）に、所定の間隔を空けた状態で隣接している。

ドレインパッドＤには、ドレイン電極６０が接続されている。ドレイン電極６０は、隣接して配置された基板２０と基板４１との底面に沿うように設けられている。

本実施形態では、ソース用ランド３２をゲート用ランド３１の上部に配置することで、閉ループをｚ軸方向に広げている。そのため、還流電流により磁束が発生した場合に、閉ループ内を通る磁束量を多くすることができる。これにより、閉ループ内で発生する誘起電圧が大きくなり、上アーム側の半導体スイッチ１０において、ゲート電圧の上昇を抑制できる。

上記のように、本実施形態では、基板４２の表面にソース用ランド３２を実装し、基板４１の表面と基板４２の裏面との間にゲート用ランド３１を配置し、基板２０、４１の表面に沿う方向に隣接するように基板２０と基板４１を配置する。これにより、還流電流の導通時に、閉ループ内で発生する誘起電圧を高めて、ゲート電圧の上昇を抑制できる。その結果として、半導体スイッチ１０の誤ターンオンを防止できる。またコストを抑制できる。

《第５実施形態》
図７Ａは本発明の他の実施形態に係るスイッチング装置の平面図であり、図７Ｂは本発明の他の実施形態に係るスイッチング装置の正面図である。本実施形態では上述した第１実施形態に対して、配線５２а、５２ｂの構成が異なる。これ以外の構成は上述した第１実施形態と同じであり、第１〜第４実施形態の記載を適宜、援用する。

ソースパッドＳとソース用ランド３２との間は、複数の配線５２а、５２ｂで接続されている。また、ｚ軸方向からみたときに、配線５１は配線５２аと配線５２ｂとの間に配置されている。すなわち、ソース用の配線である配線５２аと配線５２ｂが、ゲート用の配線である配線５１を挟んでいる。

半導体スイッチ１０のゲート−ソース間の容量は、配線５１と配線５２аとの間の容量と、配線５１と配線５２ｂとの間の容量を結合した容量となる。そのため、ゲート−ソース間の容量は、容量結合により増加し、ゲート配線のインダクタンスが低下する。これにより、半導体スイッチ１０のスイッチング速度を高めることができる。

《第６実施形態》
図８Ａは本発明の他の実施形態に係るスイッチング装置の平面図であり、図８Ｂは本発明の他の実施形態に係るスイッチング装置の正面図である。本実施形態では上述した第１実施形態に対して、配線５１а、５１ｂの構成が異なる。これ以外の構成は上述した第１実施形態と同じであり、第１〜第４実施形態の記載を適宜、援用する。

ゲートパッドＧとゲート用ランド３１との間は、複数の配線５１а、５１ｂで接続されている。また、ｚ軸方向からみたときに、配線５２は配線５１аと配線５１ｂとの間に配置されている。すなわち、ゲート用の配線である配線５１аと配線５１ｂが、ソース用の配線である配線５２を挟んでいる。これにより、ゲート用の配線とソース用の配線とを合計した合計配線長を短くし、配線抵抗を抑制できる。その結果として、半導体スイッチ１０のスイッチング速度を高めることができる。

《第７実施形態》
図９Ａは本発明の他の実施形態に係るスイッチング装置の平面図であり、図９Ｂは本発明の他の実施形態に係るスイッチング装置の正面図である。本実施形態では上述した第１実施形態に対して、配線５２а、５２ｂの構成、駆動回路３０の構成と、バッファ回路９０を有する点が異なる。これ以外の構成は上述した第１実施形態と同じであり、第１〜第６実施形態の記載を適宜、援用する。

駆動回路３０は、ゲート用ランド３１と、ソース用ランド３２а、３２ｂを有している。ゲート用ランド３１及びソース用ランド３２а、３２ｂは基板４０の表面に実装されている。ゲート用ランド３１及びソース用ランド３２а、３２ｂは短辺と長辺を有した矩形状にそれぞれ形成されている。ゲート用ランド３１の長手方向が配線５１の延在方向（ｘ軸方向）と平行になるように、ゲート用ランド３１は基板４０の表面上に配置されている。また、ソース用ランド３２а、３２ｂの長手方向が配線５２の延在方向（ｘ軸方向）と平行になるように、ソース用ランド３２а、３２ｂは基板４０の表面上に配置されている。

ｚ軸方向からみときに、配線５１、配線５２а、及び配線５２ｂはｙ軸方向に並んで配置されている。ゲート用ランド３１は配線５１と対応し、ソース用ランド３２аは配線５２аと対応し、ソース用ランド３２ｂは配線５２ｂと対応しつつ、それぞれのランドは、ｙ軸方向に並んで配置されている。また、ゲート用ランド３１は、基板４０の表面上で、ソース用ランド３２аとソース用ランド３２ｂとの間に配置されている。

バッファ回路９０は、スイッチング素子９１、９２及びベース用ランド９３を有している。スイッチング素子９１、９２は、ＩＧＢＴ等の半導体素子である。スイッチング素子９１とスイッチング素子９２はプッシュプル回路を構成し、ゲート用ランド３１とソース用ランド３２а、３２ｂに接続されている。また、スイッチング素子９１のベースとスイッチング素子９２のベースは、ベース用ランドに接続されている。これにより、ゲート用の配線とソース用の配線とを合計した合計配線長を短くし、配線抵抗を抑制できる。その結果として、半導体スイッチ１０のスイッチング速度を高めることができる。

《第８実施形態》
図１０Ａは本発明の他の実施形態に係るスイッチング装置の平面図であり、図１０Ｂは本発明の他の実施形態に係るスイッチング装置の正面図である。本実施形態では上述した第１実施形態に対して、半導体スイッチ１０の構成、駆動回路３０の構成が異なる。これ以外の構成は上述した第１実施形態と同じであり、第１〜第７実施形態の記載を適宜、援用する。

基板２０は、ゲートパッドＧ、ソースパッドＳ、及びドレインパッドＤを表面に実装している。基板２０の裏面には、半導体スイッチ１０のパッドは実装されていない。ゲートパッドＧ、ソースパッドＳ、及びドレインパッドＤは矩形状に形成されている。ゲートパッドＧの長手方向、ソースパッドＳの長手方向、及びドレインパッドＤの長手方向が、ｘ軸方向になるように、ゲートパッドＧ、ソースパッドＳ、及びドレインパッドＤは基板２０の表面上に、平行に並んで配置されている。ゲートパッドＧは、基板２０の表面上で、ソースパッドＳとドレインパッドＤとの間に挟まれている。

基板４０は、ゲート用ランド３１とソース用ランド３２を表面に実装している。ゲート用ランド３１、ソース用ランド３２は矩形状に形成されている。ゲート用ランド３１の長手方向及びソース用ランド３２の長手方向が、ｘ軸方向になるように、ゲート用ランド３１及びソース用ランド３２は基板２０の表面上に、平行に並んで配置されている。ｚ軸方向から見たときに、ゲートパッドＧ、配線５１、及びゲート用ランド３１は直線上に並んでおり、ソースパッドＳ、配線５２、及びソース用ランド３２は直線上に並んでいる。

ゲートパッドＧから配線５１、駆動回路３０、及び配線５２を通り、ソースパッドＳまで電流経路が形成されている。この電流経路は、配線５１、駆動回路３０及び配線５２により形成される閉ループに対応している。すなわち、ｚ軸方向からみたときに、ｘｔ平面（基板２０の表面に対して平行面）において、閉ループが形成されるように、配線５２及び配線５１が配置されている。

半導体スイッチ１０の寄生ダイオードの順方向電流は、ソースパッドＳからドレインパッドＤに向かって流れる。すなわち、寄生ダイオードの順方向がｙ軸負方向になるように、半導体スイッチ１０の内部構造が構成されている。そして、ｙ軸の正側がアノード側となり、ｙ軸の負側をカソード側となるため、配線５２はアノード側に配置され、配線５１はカソード側に配置されている。すなわち、配線５２は、寄生ダイオードの順方向電流の導通方向（ｙ軸の負方向）において、配線５１よりも、寄生ダイオードのアノード側に配置されている。

本実施形態に係るスイッチング装置により、誤ターンオンを防止するための作用を、図１１を用いて説明する。図１１は、スイッチング装置の平面図である。図１１は、図１０Ａに対して、還流電流の向きと磁界の向きを図示している。なお、図１１に示す半導体スイッチ１０は、上アーム側のスイッチング素子とする。

還流電流がｙ軸負方向に流れると、還流電流を中心としたうず状の磁場が発生する。配線５１、駆動回路３０、及び配線５２で形成される閉ループは、還流電流により発生する磁場の空間内（磁気回路内に）に配置されている。そのため、閉ループ内には、磁束が貫通する。磁束の向きはｚ軸の正方向である。

下アーム側の半導体スイッチ１０がターンオンになり、還流電流が減少すると、閉ループ内を貫く磁束も減少する。磁束の減少に伴い、閉ループ内には、誘起電圧が発生する。誘起電圧は、ソース側を正と、ゲート側を負とする。そのためゲートに対して負の誘起電圧が発生する。これにより、上アーム側の半導体スイッチ１０において、ゲート電圧の上昇が抑制される。その結果として、上アーム側の半導体スイッチ１０の誤ターンオンを防止できる。

上記のように、本実施形態では、半導体スイッチ１０のゲートパッドＧとゲート用ランド３１との間を配線５１で接続し、半導体スイッチ１０のソースパッドＳとソース用ランド３２との間を配線５２で接続する。また、寄生ダイオードの順方向電流の導通方向（ｙ軸の負方向）において、配線５１より寄生ダイオードのアノード側に配線５２を配置している。寄生ダイオードを流れる還流電流の変化により磁界が発生すると、磁束は、配線５１、５２及び駆動回路３０によって形成される閉ループを貫き、負の誘導電圧が、半導体スイッチ１０のゲートパッドＧに発生する。これにより、半導体スイッチ１０のゲート電圧の上昇を抑制し、半導体スイッチ１０の誤ターンオンを防止できる。

また本実施形態では、基板２０の表面にソースパッドＳ、ゲートパッドＧ及びドレインパッドＤを実装する。配線５１、５２及び駆動回路３０によって閉ループを形成し、閉ループで囲まれる面と、基板２０の表面が平行になるように配置されている。これにより、還流電流の変化によって発生する磁束が、配線５１、５２及び駆動回路３０で形成される閉ループ内を貫くため、半導体スイッチ１０のゲート電圧の上昇を抑制し、半導体スイッチ１０の誤ターンオンを防止できる。

１０…スイッチング素子
２０…基板
２１…ソース用ランド
３０…駆動回路
３１…ゲート用ランド
３２…ソース用ランド
４０、４１、４２…基板
５１、５２…配線
６０…ドレイン電極
９０…バッファ回路
９３…ベース用ランド

Claims (4)

1. 制御端子、高電位側端子、及び低電位側端子を含むスイッチング素子を有する半導体スイッチと、
   第１電極及び第２電極を有し、かつ、前記スイッチング素子のオン及びオフを切り替える駆動回路と、
   前記制御端子と前記第１電極とを接続する第１配線と、
   前記低電位側端子と前記第２電極とを接続する第２配線と、
   前記低電位側端子及び前記制御端子を表面に実装し、前記高電位側端子を裏面に実装する第１基板と、
   前記第１電極及び前記第２電極を実装する第２基板とを備え、
   前記半導体スイッチは、直列接続された上アーム側の半導体スイッチ及び下アーム側の半導体スイッチのいずれか一方であり、
   前記半導体スイッチは、前記高電位側端子と前記低電位側端子との間に整流機構を有し、
   前記第１電極と前記第２電極は、前記第２基板を介して電気的に接続され、
   前記第２配線は、前記整流機構の順方向電流の導通方向において、前記第１配線より前記整流機構のアノード側に配置され、
   前記第１配線及び前記第２配線は、前記整流機構の順方向電流が変化したことに伴い、前記制御端子と前記低電位側端子の間に誘起電圧が発生するように、配置されている
   スイッチング装置。
2. 制御端子、高電位側端子、及び低電位側端子を含むスイッチング素子を有する半導体スイッチと、
   第１電極及び第２電極を有し、かつ、前記スイッチング素子を駆動させる駆動回路と、
   前記制御端子と前記第１電極とを接続する第１配線と、
   前記高電位側端子及び前記低電位側端子のいずれか一方の端子と前記第２電極とを接続する第２配線と、
   前記低電位側端子及び前記制御端子を表面に実装し、前記高電位側端子を裏面に実装する第１基板と、
   前記第２電極を表面に実装する第２基板とを備え、
   前記半導体スイッチは、前記高電位側端子と前記低電位側端子との間に整流機構を有し、
   前記第２配線は、前記整流機構の順方向電流の導通方向において、前記第１配線より前記整流機構のアノード側に配置され、
   前記第２配線は、前記低電位側端子と前記第２電極とを接続し、
   前記第１基板の表面に対して法線方向であり、かつ、前記第１基板の裏面から前記第１基板の表面に向かう方向の長さを高さとした場合に、前記第２配線の高さは前記第１配線の高さよりも高く、
   前記第１電極は、前記第２基板を介して前記第２電極と対向する位置に配置され、
   前記第１基板と前記第２基板は、それぞれの表面に沿う方向に隣接して配置されている
   スイッチング装置。
3. 制御端子、高電位側端子、及び低電位側端子を含むスイッチング素子を有する半導体スイッチと、
   第１電極及び第２電極を有し、かつ、前記スイッチング素子を駆動させる駆動回路と、
   前記制御端子と前記第１電極とを接続する第１配線と、
   前記低電位側端子と前記第２電極とを接続する第２配線と、
   前記低電位側端子及び前記制御端子を表面に実装し、前記高電位側端子を裏面に実装する第１基板と、
   複数の第２基板とを備え、
   前記半導体スイッチは、前記高電位側端子と前記低電位側端子との間に整流機構を有し、
   前記第２配線は、前記整流機構の順方向電流の導通方向において、前記第１配線より前記整流機構のアノード側に配置され、
   前記第１基板の表面に対して法線方向であり、かつ、前記第１基板の裏面から前記第１基板の表面に向かう方向の長さを高さとした場合に、前記第２配線の高さは前記第１配線の高さよりも高く、
   前記第２電極は、前記複数の第２基板のうち一の第２基板の表面に実装され、
   前記第１電極は、前記一の第２基板の裏面と、前記複数の第２基板のうち他の第２基板の表面との間に配置され、
   前記第１基板と前記他の第２基板は、それぞれの表面に沿う方向に隣接して配置されているスイッチング装置。
4. 前記整流機構は、前記スイッチング素子内の寄生ダイオードにより形成される
   請求項１〜３のいずれか一項に記載のスイッチング装置。

Images