WO2016140008A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2016140008A1
WO2016140008A1 PCT/JP2016/053236 JP2016053236W WO2016140008A1 WO 2016140008 A1 WO2016140008 A1 WO 2016140008A1 JP 2016053236 W JP2016053236 W JP 2016053236W WO 2016140008 A1 WO2016140008 A1 WO 2016140008A1
Authority
WO
WIPO (PCT)
Prior art keywords
current path
current
devices
connection conductor
terminal
Prior art date
Application number
PCT/JP2016/053236
Other languages
English (en)
French (fr)
Inventor
秀夫 網
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to DE112016000092.8T priority Critical patent/DE112016000092T5/de
Priority to CN201680002449.9A priority patent/CN106605300B/zh
Priority to JP2017503381A priority patent/JP6319509B2/ja
Publication of WO2016140008A1 publication Critical patent/WO2016140008A1/ja
Priority to US15/446,012 priority patent/US10121773B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Definitions

  • the present invention relates to a semiconductor device.
  • Patent Document 1 JP-A-9-172139
  • Patent Document 2 JP-A-2002-353407
  • connection conductor includes the first device of the first area and the second device of the second area, and the connection conductor electrically connecting the first device and the second device.
  • the present invention provides a semiconductor device in which mutually opposite current paths included in the connection conductor are at least partially adjacent to each other.
  • the semiconductor device may comprise one or more first devices of the first region.
  • the semiconductor device may comprise one or more second devices of the second region.
  • the semiconductor device may include a connection conductor electrically connecting the first device and the second device. In the connection conductor, the current paths reverse to each other included in the connection conductor may be adjacent at least in part.
  • the connection conductor may conduct current from the first device to the second device.
  • the connecting conductor may carry current at least in part in a direction from the second device to the first device.
  • the connection conductor may conduct current from the second device to the first device.
  • the connection conductor may carry current at least in part in a direction from the first device to the second device.
  • connection conductor may have a first current path facing away from the second device on the first device side.
  • the connecting conductor may have a second current path that turns from the first current path back towards the second device.
  • the connection conductor may have a third current path facing away from the first device on the second device side.
  • the connecting conductor may have a fourth current path that turns back from the third current path and approaches the first device.
  • the connection conductor may have a parallel plate structure formed by current paths adjacent to each other.
  • the semiconductor device may include a plurality of first devices in the first region.
  • the connection conductor may connect the plurality of first devices in parallel, respectively.
  • semiconductor device may include a plurality of second devices in the second region.
  • the connection conductor may connect the plurality of second devices in parallel, respectively.
  • the connection conductor may include a main conductor portion including a first current path, a second current path, a third current path, and a fourth current path.
  • the connection conductor may comprise a plurality of first connections connecting between the first current path and each of the plurality of first devices.
  • the connection conductor may comprise a plurality of second connections connecting between the third current path and each of the plurality of second devices.
  • the semiconductor device may include a plurality of first devices in the first region.
  • the semiconductor device may include a plurality of second devices in the second region.
  • the plurality of first devices and the plurality of second devices may be arranged in a direction from the first area to the second area.
  • connection conductor may further include a terminal portion connected to the outside and exchanging current with the outside.
  • the semiconductor device may further comprise a substrate.
  • the substrate may be provided with a first region and a second region.
  • the substrate may be an insulating substrate.
  • the first and second devices may be insulated gate bipolar transistors or power MOSFETs. Note that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a subcombination of these feature groups can also be an invention.
  • composition of semiconductor device 10 concerning this embodiment is shown.
  • An example of a top view of semiconductor device 10 concerning this embodiment is shown.
  • An example of the circuit mounted in the semiconductor device 10 which concerns on this embodiment is shown.
  • substrate 100 which concerns on this embodiment is shown.
  • 1 shows an example of a semiconductor device 10 according to the present embodiment.
  • 7 shows a first operation example of the three-level circuit configured by the semiconductor device 10 according to the present embodiment.
  • FIG. 7 shows a second operation example of the three-level circuit shown in FIG.
  • FIG. 7 shows a third operation example of the three-level circuit shown in FIG.
  • FIG. 7 shows a fourth operation example of the three-level circuit shown in FIG.
  • the 5th operation example of the 3 level circuit shown in FIG. 6 is shown.
  • the 6th operation example of the 3 level circuit shown in FIG. 6 is shown.
  • FIG. 1 shows a configuration example of a semiconductor device 10 according to the present embodiment.
  • the semiconductor device 10 exchanges current between a plurality of devices mounted on the semiconductor device 10, the semiconductor device 10 applies the current so as to reduce the influence of the inductance and the induction magnetic field. This reduces the influence of the current externally or internally. That is, the surge voltage generated due to the change of the current due to the switching of the device is reduced.
  • the semiconductor device 10 includes a first device 110, a second device 120, and a connection conductor 130.
  • the semiconductor device 10 also includes a substrate 100.
  • the substrate 100 mounts a device and a circuit board or the like connecting the device.
  • the substrate 100 is preferably a single-sided mounting substrate on which a device or the like is mounted on one surface.
  • the substrate 100 is preferably an insulating substrate such as a DCB (Direct Copper Bonding) substrate or an AMB (Active Metal Blazed) substrate.
  • DCB Direct Copper Bonding
  • AMB Active Metal Blazed
  • One or more first devices 110 are mounted in the first area 102.
  • a plurality of first devices 110 may be mounted in the first area 102.
  • the first devices 110 are arranged along the direction from the first area 102 to the second area 104, for example.
  • One or more second devices 120 are mounted in the second area 104.
  • a plurality of second devices 120 may be mounted in the second area 104.
  • the second devices 120 are arranged along the direction from the first area 102 to the second area 104, as an example.
  • FIG. 1 shows an example in which three first devices 110 and three second devices 120 are arranged in the X-axis direction.
  • the first device 110 and the second device 120 are, for example, power semiconductor elements used for control of power devices and the like, and are devices for power control such as diodes, transistors, thyristors, triacs and the like.
  • the first device and the second device are, as an example, reverse blocking insulated gate bipolar transistors (RB-IGBTs). Further, the first device 110 and the second device 120 may be a circuit in which a plurality of these power control devices are connected.
  • connection conductor 130 electrically connects the first device 110 and the second device 120.
  • the connection conductor 130 causes current to flow from the first device 110 to the second device 120 or from the second device 120 to the first device 110 depending on the voltage difference between the first device 110 and the second device 120.
  • connection conductor 130 includes a plurality of current paths, and the mutually opposite current paths included in the connection conductor 130 are adjacent to each other at least in part.
  • the connection conductor 130 is desirably made of a metal having a high electrical conductivity such as copper or aluminum, and desirably formed integrally.
  • the connection conductor 130 includes a first current path 132, a second current path 134, a third current path 136, a fourth current path 138, a first connection portion 142, a second connection portion 144, and a terminal portion 146. And.
  • the first current path 132 extends away from the second device 120 on the first device 110 side. That is, the first current path 132 extends in the direction away from the second region 104 (for example, the ⁇ X axis direction) on the first region 102 side.
  • the first current path 132 is connected to the second current path 134.
  • the second current path 134 is folded back from the first current path 132 and extends toward the second device 120 on the first region 102 side. That is, the second current path 134 is folded back from the first current path 132 to be adjacent to the first current path 132, and extends from the first area 102 to the second area 104 (for example, in the + X axis direction).
  • the third current path 136 extends away from the first device 110 on the second device 120 side. That is, the third current path 136 extends in the direction away from the first region 102 (for example, the + X axis direction) on the second region 104 side.
  • the third current path 136 is connected to the fourth current path 138.
  • the fourth current path 138 is folded back from the third current path 136 and extends toward the first device 110 on the second region 104 side. That is, the fourth current path 138 is folded back from the third current path 136 to be adjacent to the third current path 136, and extends from the second area 104 to the first area 102 (for example, in the -X axis direction) , And the second current path 134. That is, viewed from the second current path 134 side, the fourth current path 138 extends in the direction away from the first region 102 following the second current path 134. Furthermore, the third current path 136 is folded back from the fourth current path 138 to be adjacent to the fourth current path 138 and to approach the first region 102.
  • the first current path 132 is not electrically connected directly to the third current path 136, but is connected to the third current path 136 via the second current path 134 and the fourth current path 138.
  • the main conductor portion is constituted by a plurality of continuous current paths from the first current path 132 to the second current path 134, the fourth current path 138, and the third current path 136.
  • the semiconductor device 10 current flows between the first device 110 and the second device 120 using the main conductor portion.
  • the main conductor portion and the first device 110 are connected by the first connection portion 142, and the main conductor portion and the second device 120 are connected by the second connection portion 144.
  • the first connection portion 142 connects between the first current path 132 and the first device 110.
  • a plurality of first connection portions 142 are provided on the connection conductor 130.
  • the first current path 132 and the plurality of first devices 110 are connected by the plurality of first connection portions 142, respectively.
  • the first connection portion 142 is connected to a circuit board or the like formed on one surface of the substrate 100 with copper or the like, and is electrically connected to the first device 110 through the circuit board or the like.
  • the connection conductor 130 is electrically connected to the plurality of first devices 110 by the first connection portion 142, and branches or merges the flowing current.
  • the terminal portion 146 is connected to the outside and exchanges current with the outside.
  • the terminal portion 146 functions as an input terminal and / or an output terminal when a current (voltage) is exchanged between the outside of the semiconductor device 10 and the first device 110 and / or the second device 120.
  • connection conductor 130 causes a current to flow from the first device 110 to the second device 120 or from the second device 120 to the first device 110 via the turnaround of the current path. For example, if the voltage of the first device 110 is high compared to the second device 120, the connection conductor 130 will conduct current from the first device 110 to the second device 120. At this time, the connection conductor 130 causes a current to flow in the direction from the second device 120 to the first device 110 in at least a part of the connection conductor 130. In the present embodiment, the connection conductor 130 causes a current to flow in the direction ( ⁇ X direction) from the second device 120 to the first device 110 in the first current path 132.
  • the second current path 134 is connected to the fourth current path 138, and the fourth current path 138 is a direction in which the current from the second current path 134 is separated from the first device 110 on the second region 104 side (+ X axis direction Flow towards).
  • the fourth current path 138 is connected to the third current path 136, and the third current path 136 turns the current from the fourth current path 138 back to flow in a direction (-X axis direction) closer to the first device 110. .
  • the third current path 136 and the fourth current path 138 are adjacent to each other, and at least a part thereof has a parallel plate structure. That is, since currents in opposite directions flow in the parallel plate, the inductance and induction magnetic field generated due to the currents flowing in the third current path 136 and the fourth current path 138 are opposite to each other. It will cancel each other. Therefore, by the third current path 136 and the fourth current path 138 being adjacent to each other, the inductance and the induced magnetic field generated due to the current flowing in the third current path 136 and the fourth current path 138 can be reduced. .
  • the plurality of second connection parts 144 respectively divide the current flowing in the third current path 136 and supply the branched current to the second device 120. That is, the third current path 136 flows the current supplied from the plurality of first devices 110 aligned in the X-axis direction in the direction (+ X-axis direction) toward the first device 110 on the second region 104 side. , And branches into a plurality of second devices 120 aligned in the X-axis direction.
  • connection conductor 130 can flow current from the plurality of first devices 110 to the plurality of second devices 120 while reducing the generation of the inductance and the induction magnetic field.
  • the connection conductor 130 reduces the generation of the inductance and the induced magnetic field by turning back the current flowing to itself and by causing the current paths opposite to each other to be adjacent to each other.
  • the connecting conductor 130 can reduce the generation of the inductance and the induced magnetic field without the need for other connecting conductors, current paths and the like. Therefore, even when the connection conductor 130 provides a current path for supplying current from one device to another, the influence of the inductance and the induced magnetic field on the external or internal device can be reduced.
  • connection conductor 130 since the connection conductor 130 according to the present embodiment reduces the influence on the external or internal device, the connection conductor 130 can be wired without considering the balance with other current paths. Therefore, the connection conductor 130 can increase the degree of freedom in wiring design for high power transmission / reception, control circuits, and the like.
  • the connection conductor 130 since the connection conductor 130 reduces the influence on the internal devices, the devices (eg, the first device 110, the second device 120, etc.) can be disposed close to the connection conductor 130. Therefore, the mounting area of the semiconductor device 10 can be reduced.
  • FIG. 3 shows an example of a circuit mounted on the semiconductor device 10 according to the present embodiment.
  • FIG. 3 illustrates an example of a semiconductor device that switches the supply of a plurality of predetermined types of power.
  • the semiconductor device connects the first device 110 and the second device 120 in antiparallel between the terminal M and the terminal U.
  • the semiconductor device also connects the third device 210 and the fourth device 220 in series between the terminal P and the terminal N.
  • the semiconductor device connects the fifth device 212 and the sixth device 222 in series between the terminal P and the terminal N.
  • the collector terminal of the first device 110 is connected to the terminal M, and the emitter terminal is connected to the terminal U. That is, the first device 110 functions as a switching device that switches whether or not current flows from the terminal M to the terminal U in accordance with a control signal supplied to the base terminal.
  • the collector terminal of the second device 120 is connected to the terminal U, and the emitter terminal is connected to the terminal M. That is, the second device 120 functions as a switching device that switches whether or not current flows from the terminal U to the terminal M according to the control signal supplied to the base terminal.
  • the collector terminal of the third device 210 is connected to the terminal P, and the emitter terminal is connected to the terminal U. That is, the third device 210 functions as a switching device that switches whether or not current flows from the terminal P to the terminal U in accordance with a control signal supplied to the base terminal.
  • the collector terminal of the fourth device 220 is connected to the terminal U, and the emitter terminal is connected to the terminal N. That is, the fourth device 220 functions as a switching device that switches whether current flows from the terminal U to the terminal N according to the control signal supplied to the base terminal.
  • the fifth device 212 is a diode in which one anode terminal is connected to the terminal U, the other cathode terminal is connected to the terminal P, and current flows from the terminal U to the terminal P in one direction. That is, the fifth device 212 is connected in antiparallel with the third device 210 between the terminal P and the terminal U.
  • the sixth device 222 is a diode in which one anode terminal is connected to the terminal N, the other cathode terminal is connected to the terminal U, and current flows from the terminal N to the terminal U in one direction. That is, the sixth device 222 is connected in antiparallel to the fourth device 220 between the terminal U and the terminal N.
  • FIG. 4 shows an example of a substrate 100 according to the present embodiment.
  • the connection conductor 130 is connected to the substrate 100 to form the semiconductor device 10. That is, the substrate 100 shown in FIG. 4 shows a state before the connection conductor 130 is mounted. Further, the substrate 100 shown in FIG. 4 shows a state in which devices, circuit boards and the like have already been formed.
  • a circuit board corresponding to the terminal P, the terminal N, the terminal M, and the terminal U is formed on the substrate 100.
  • a plurality of terminals indicated by the same reference numerals are electrically connected by wire bonding or the like.
  • the first device 110 is provided in the first region 102, and is connected to the terminal M and the terminal U, respectively.
  • the second device 120 is provided in the second region 104, and is connected to the terminal M and the terminal U, respectively.
  • the third device 210 and the fifth device 212 are provided in the first region 102, and are connected to the terminal P and the terminal U, respectively.
  • the fourth device 220 and the sixth device 222 are provided in the second region 104 and connected to the terminal U and the terminal N, respectively.
  • FIG. 4 shows an example in which three devices are mounted on the substrate 100.
  • the terminals M, N, P, and U may be connected to a circuit board or the like provided on the substrate 100.
  • each electrode of the first device 110, the second device 120, the third device 210, and the fourth device 220 may be connected to a circuit board or the like provided on the substrate 100.
  • FIG. 5 shows an example of the semiconductor device 10 according to the present embodiment.
  • FIG. 5 shows a state in which the connection conductor 130 according to the present embodiment is mounted on the substrate 100 shown in FIG. Further, FIG. 5 further mounts the connection conductor 230, the connection conductor 240, and the connection conductor 250.
  • the first connection portion 142 of the connection conductor 130 is connected to the terminal U of the first region 102, and the second connection portion 144 is connected to the terminal U of the second region 104.
  • the terminal portion 146 functioning as the U terminal of the semiconductor device 10 is connected to an external load, as an example.
  • the emitter terminal of the first device 110 is connected to the collector terminal of the second device 120 via the connection conductor 130.
  • the emitter terminal of the first device 110 and the collector terminal of the second device 120 are connected to an external load via the terminal portion 146.
  • the connection conductor 230 has a third connection portion 232 and a fourth connection portion 234.
  • the third connection portion 232 is connected to the terminal M of the first region 102
  • the fourth connection portion 234 is connected to the terminal M of the second region 104.
  • the connection conductor 230 further includes, as an example, a terminal portion functioning as an M terminal of the semiconductor device 10, and the terminal portion is connected to an external power supply.
  • the collector terminal of the first device 110 is connected to the emitter terminal of the second device 120 via the connection conductor 230.
  • the collector terminal of the first device 110 and the emitter terminal of the second device 120 are connected to an external power supply.
  • the connection conductor 240 has a fifth connection portion 242.
  • the fifth connection portion 242 is connected to the terminal P of the first region 102.
  • the connection conductor 240 further includes a terminal portion functioning as a P terminal of the semiconductor device 10 as an example, and the terminal portion is connected to an external power supply. Thereby, the collector terminals of the plurality of third devices 210 and the cathode terminals of the fifth device 212 are connected to the external power supply via the connection conductor 240.
  • the connection conductor 250 has a sixth connection 252.
  • the sixth connection portion 252 is connected to the terminal N of the second region 104.
  • the connection conductor 250 further includes a terminal portion functioning as an N terminal of the semiconductor device 10 as an example, and the terminal portion is connected to an external power supply or a reference potential.
  • the emitter terminals of the plurality of fourth devices 220 and the anode terminals of the sixth device 222 are connected to an external power supply or reference potential via the connection conductor 250.
  • a current is input from the outside via the connection conductor 240 (that is, from the terminal P) and a current is output to the outside via the connection conductor 230 (that is, from the terminal M) There is.
  • the connecting conductor 230 has a parallel plate structure with the connecting conductor 240 in the first region 102, the currents flowing through the connecting conductor 230 and the connecting conductor 240 become current paths in mutually opposite directions. Therefore, in the semiconductor device 10, the generation of the inductance and the induction magnetic field can be reduced.
  • a current is input from the outside via the connection conductor 230 (that is, from the terminal M), and a current is output to the outside via the connection conductor 250 (that is, from the terminal N).
  • connection conductor 230 has a parallel plate structure with the connection conductor 250 in the second region 104, the current flowing in the connection conductor 230 and the current flowing in the connection conductor 250 are mutually opposite current paths. Therefore, in the semiconductor device 10, the generation of the inductance and the induction magnetic field can be reduced.
  • the semiconductor device 10 is provided adjacent to one another so that the two current paths have a parallel plate structure.
  • the semiconductor device 10 when there is no corresponding current path through which current flows in the opposite direction, and there is one independent current path, the one current path has a plurality of continuous current paths, and the currents in the opposite directions are mutually opposite.
  • the paths are provided to be adjacent to one another at least in part.
  • a power control circuit which reduces the inductance and the induction magnetic field can be configured.
  • a more complex power control circuit can be configured.
  • a power control circuit that outputs a plurality of signal levels can be configured.
  • FIG. 6 shows a first operation example of the three-level circuit configured by the semiconductor device 10 according to the present embodiment.
  • FIG. 6 shows an example of a power control circuit in which the semiconductor device 10 shown in FIG. 5 has two phases.
  • members included in the first phase semiconductor device 10 are indicated by small letters a (for example, the first device 110a, the second device 120a, etc.), and members included in the second phase semiconductor device 10 are illustrated in small letters.
  • Indicated by b for example, the first device 110 b, the second device 120 b, etc.).
  • the terminals Ma and Mb, the terminals Na and Nb, and the terminals Pa and Pb are electrically connected to one another.
  • the power supply E1 is connected between the terminal Ma and the terminal Pa. That is, the power supply E1 is connected between the terminal Mb and the terminal Pb.
  • a power supply E2 is connected between the terminal Ma and the terminal Na. That is, the power supply E2 is connected between the terminal Mb and the terminal Nb.
  • the power sources E1 and E2 may be substantially the same power source.
  • a load L is connected between the terminal Ua and the terminal Ub.
  • the power control circuit shown in FIG. 6 outputs a plurality of signal levels to the load L.
  • FIG. 6 shows an example in which the first device 110a and the second device 120b are turned on, and all the other switching devices are turned off.
  • the power supplies E1 and E2 do not form a closed circuit with the load L, the voltage level supplied to the load L by the power control circuit is 0 [V].
  • FIG. 7 shows a second operation example of the three-level circuit shown in FIG.
  • FIG. 7 shows an example in which the second device 120b and the third device 210a are turned on and all the other switching devices are turned off.
  • the power control circuit can supply the load L with a predetermined constant voltage level.
  • a predetermined constant voltage level is + V [V].
  • FIG. 8 shows a third operation example of the three-level circuit shown in FIG. FIG. 8 shows an example in which the third device 210a and the fourth device 220b are turned on and all the other switching devices are turned off.
  • the power control circuit can supply the load L with a predetermined constant voltage level.
  • a predetermined constant voltage level is +2 V [V].
  • the power control circuit shown in FIG. 6 can supply the load L with three positive signal levels such as 0 [V], + V [V], and +2 V [V].
  • FIG. 9 shows a fourth operation example of the three-level circuit shown in FIG.
  • FIG. 9 shows an example in which the first device 110 b and the second device 120 a are turned on and all the other switching devices are turned off.
  • the voltage level supplied to the load L by the power control circuit is 0 [V].
  • FIG. 10 shows a fifth operation example of the three-level circuit shown in FIG.
  • FIG. 10 shows an example in which the third device 210b and the fourth device 220a are turned on and all the other switching devices are turned off.
  • the power supplies E1 and E2 form a closed circuit with the load L
  • the power control circuit can supply the load L with a predetermined constant voltage level.
  • the predetermined constant voltage level is ⁇ 2 V [FIG. V].
  • FIG. 11 shows a sixth operation example of the three-level circuit shown in FIG.
  • FIG. 11 shows an example in which the first device 110b and the fourth device 220a are turned on, and all the other switching devices are turned off.
  • the power control circuit can supply the load L with a predetermined constant voltage level.
  • the connection between the power supply E2 and the load L is reverse to the connection between the power supply E1 and the load L shown in FIG. 7, so the predetermined constant voltage level is -V [V].
  • the power control circuit shown in FIG. 6 can supply the load L with three negative signal levels such as 0 [V], -V [V], and -2 V [V].
  • the semiconductor device 10 can configure a power control circuit that outputs a plurality of signal levels.
  • a terminal or the like of the semiconductor device 10 is short-circuited and, for example, an excessive current flows between the first device 110 and the second device 120 in the same semiconductor device 10, the inductance and the induced magnetic field are reduced. It is possible to prevent destruction of the device.
  • the inductance and the induced magnetic field can be reduced, and destruction of the element can be prevented.
  • an excessive current flows between the terminal N and the terminal M in the same semiconductor device 10
  • the inductance and the induced magnetic field can be reduced, and destruction of the element can be prevented.
  • Reference Signs List 10 semiconductor device 100 substrate, 102 first region, 104 second region, 110 first device, 120 second device, 130 connection conductor, 132 first current path, 134 second current path, 136 third current path, 138 Fourth current path, 142 first connection portion, 144 second connection portion, 146 terminal portion, 210 third device, 212 fifth device, 220 fourth device, 222 sixth device, 230 connection conductor, 232 third connection portion , 234 fourth connection, 240 connection conductor, 242 fifth connection, 250 connection conductor, 252 sixth connection

Abstract

　インダクタンスおよび誘導磁場の影響を低減させて、一のデバイスから他のデバイスへと大電流を流す半導体装置。第１領域の第１デバイスおよび第２領域の第２デバイスと、第１デバイスおよび第２デバイスを電気的に接続する接続導体と、を備え、接続導体は、当該接続導体に含まれる互いに逆向きの電流経路同士が少なくとも一部において隣接する半導体装置を提供する。接続導体は、第１デバイスから第２デバイスへと電流を流し、少なくとも一部において第２デバイスから第１デバイスへと向かう方向に電流を流す。

Description

半導体装置
　本発明は、半導体装置に関する。
　従来、大電力を取り扱う半導体装置であるパワー半導体モジュールは、例えば、一の方向に電流を流す配線電極と、当該一の方向とは逆向きに電流を流す他の配線電極とを平行に近接させて、互いの配線電極に発生するインダクタンスおよび誘導磁場をキャンセルさせていた（例えば、特許文献１および２参照）。
　特許文献１　特開平９－１７２１３９号公報
　特許文献２　特開２００２－３５３４０７号公報
　しかしながら、パワー半導体モジュールが有する回路構造によっては、キャンセルさせるように配置できる電流経路がない場合が生じていた。例えば、単に一のデバイスから他のデバイスに電流を供給するだけの電流経路しかない場合、逆向きに略同一の電流を流す電流経路が無いので、外部または内部のデバイスにインダクタンスおよび誘導磁場の影響を生じさせてしまうことがあった。
　本発明の第１の態様においては、第１領域の第１デバイスおよび第２領域の第２デバイスと、第１デバイスおよび第２デバイスを電気的に接続する接続導体と、を備え、接続導体は、当該接続導体に含まれる互いに逆向きの電流経路同士が少なくとも一部において隣接する半導体装置を提供する。
（一般的開示）
（項目１）
　半導体装置は、第１領域の１以上の第１デバイスを備えてよい。
　半導体装置は、第２領域の１以上の第２デバイスを備えてよい。
　半導体装置は、第１デバイスおよび第２デバイスを電気的に接続する接続導体を備え手よい。
　接続導体は、当該接続導体に含まれる互いに逆向きの電流経路同士が少なくとも一部において隣接してよい。
（項目２）
　接続導体は、第１デバイスから第２デバイスへと電流を流してよい。
　接続導体は、少なくとも一部において第２デバイスから第１デバイスへと向かう方向に電流を流してよい。
（項目３）
　接続導体は、第２デバイスから第１デバイスへと電流を流してよい。
　接続導体は、少なくとも一部において第１デバイスから第２デバイスへと向かう方向に電流を流してよい。
（項目４）
　接続導体は、第１デバイス側において第２デバイスから離れる方向に向く第１電流経路を有してよい。
　接続導体は、第１電流経路から折り返して第２デバイスへと近づく方向に向く第２電流経路を有してよい。
（項目５）
　接続導体は、第２デバイス側において第１デバイスから離れる方向に向く第３電流経路を有してよい。
　接続導体は、第３電流経路から折り返して第１デバイスへと近づく方向に向く第４電流経路を有してよい。
（項目６）
　接続導体は、互いに隣接する電流経路同士で平行平板構造が形成されてよい。
（項目７）
　半導体装置は、第１領域に複数の第１デバイスを備えてよい。
　接続導体は、複数の第１デバイスをそれぞれ並列に接続してよい。
（項目８）
　半導体装置は、第２領域に複数の第２デバイスを備えてよい。
　接続導体は、複数の第２デバイスをそれぞれ並列に接続してよい。
（項目９）
　接続導体は、第１電流経路と、第２電流経路と、第３電流経路と、第４電流経路と、を含むメイン導体部を備えてよい。
　接続導体は、第１電流経路と複数の第１デバイスのそれぞれとの間を接続する複数の第１接続部を備えてよい。
　接続導体は、第３電流経路と複数の第２デバイスのそれぞれとの間を接続する複数の第２接続部を備えてよい。
（項目１０）
　半導体装置は、第１領域に複数の第１デバイスを備えてよい。
　半導体装置は、第２領域に複数の第２デバイスを備えてよい。
　複数の第１デバイスおよび複数の第２デバイスは、第１領域から第２領域に向かう方向に配列されてよい。
（項目１１）
　接続導体は、外部と接続され、外部と電流を授受する端子部を更に有してよい。
（項目１２）
　半導体装置は、基板をさらに備えてよい。
　半導体装置は、基板に第１領域および第２領域が設けられてよい。
（項目１３）
　基板は絶縁基板でよい。
（項目１４）
　第１デバイスおよび第２デバイスは、絶縁ゲートバイポーラトランジスタまたはパワーＭＯＳＦＥＴでよい。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る半導体装置１０の構成例を示す。 本実施形態に係る半導体装置１０の上面図の一例を示す。 本実施形態に係る半導体装置１０に搭載する回路の一例を示す。 本実施形態に係る基板１００の一例を示す。 本実施形態に係る半導体装置１０の一例を示す。 本実施形態に係る半導体装置１０で構成される３レベル回路の第１の動作例を示す。 図６に示す３レベル回路の第２の動作例を示す。 図６に示す３レベル回路の第３の動作例を示す。 図６に示す３レベル回路の第４の動作例を示す。 図６に示す３レベル回路の第５の動作例を示す。 図６に示す３レベル回路の第６の動作例を示す。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本実施形態に係る半導体装置１０の構成例を示す。半導体装置１０は、当該半導体装置１０に搭載された複数のデバイス間で電流を授受する場合に、インダクタンスおよび誘導磁場の影響を低減させるように当該電流を流す。これにより、外部または内部への当該電流による影響を低減させる。すなわち、デバイスのスイッチングによる当該電流の変化によって発生するサージ電圧を低減させる。半導体装置１０は、第１デバイス１１０と、第２デバイス１２０と、接続導体１３０とを備える。また、半導体装置１０は、基板１００も備える。
　基板１００は、デバイスおよび当該デバイスを接続する回路板等を搭載する。基板１００は、一方の面にデバイス等を搭載する片面実装型基板が好ましい。基板１００は、ＤＣＢ（Ｄｉｒｅｃｔ　Ｃｏｐｐｅｒ　Ｂｏｎｄｉｎｇ）基板やＡＭＢ（Ａｃｔｉｖｅ　Ｍｅｔａｌ　Ｂｌａｚｅｄ）基板などの絶縁基板であることが望ましい。ここでは、本実施形態の基板１００が、第１領域１０２と、当該第１領域１０２に隣接する第２領域１０４を有する例を説明する。図１において、第１領域１０２および第２領域１０４は、基板１００の一方の面においてＸ軸方向に並ぶ領域として示す。
　１以上の第１デバイス１１０は、第１領域１０２に搭載される。第１デバイス１１０は、第１領域１０２に複数搭載されてよい。また、第１デバイス１１０は、一例として、第１領域１０２から第２領域１０４に向かう方向に沿って配列される。
　１以上の第２デバイス１２０は、第２領域１０４に搭載される。第２デバイス１２０は、第２領域１０４に複数搭載されてよい。また、第２デバイス１２０は、一例として、第１領域１０２から第２領域１０４に向かう方向に沿って配列される。図１は、３つの第１デバイス１１０および３つの第２デバイス１２０がＸ軸方向に配列される例を示す。
　第１デバイス１１０および第２デバイス１２０は、例えば、電力機器の制御等に用いられる電力用半導体素子であり、ダイオード、トランジスタ、サイリスタ、トライアック等の電力制御用デバイスである。第１デバイスおよび第２デバイスは、一例として、逆阻止絶縁ゲートバイポーラトランジスタ（ＲＢ－ＩＧＢＴ）である。また、第１デバイス１１０および第２デバイス１２０は、これらの電力制御用デバイスを複数接続した回路であってもよい。
　接続導体１３０は、第１デバイス１１０および第２デバイス１２０を電気的に接続する。接続導体１３０は、第１デバイス１１０および第２デバイス１２０の間の電圧差に応じて、第１デバイス１１０から第２デバイス１２０へ、または第２デバイス１２０から第１デバイス１１０へと電流を流す。
　接続導体１３０は、複数の電流経路を含み、当該接続導体１３０に含まれる互いに逆向きの電流経路同士が少なくとも一部において隣接する。接続導体１３０は、銅やアルミニウムなどの電気伝導率の高い金属で構成されることが望ましく、また、一体に形成されることが望ましい。接続導体１３０は、第１電流経路１３２と、第２電流経路１３４と、第３電流経路１３６と、第４電流経路１３８と、第１接続部１４２と、第２接続部１４４と、端子部１４６とを有する。
　第１電流経路１３２は、第１デバイス１１０側において第２デバイス１２０から離れる方向に向いて延伸する。即ち、第１電流経路１３２は、第１領域１０２側において第２領域１０４から離れる方向（例えば、－Ｘ軸方向）に向かって延伸する。第１電流経路１３２は、第２電流経路１３４と接続する。
　第２電流経路１３４は、第１領域１０２側において、第１電流経路１３２から折り返して第２デバイス１２０へと近づく方向に向いて延伸する。即ち、第２電流経路１３４は、第１電流経路１３２から折り返して当該第１電流経路１３２と隣接し、第１領域１０２から第２領域１０４へと（例えば、＋Ｘ軸方向に）延伸する。
　第３電流経路１３６は、第２デバイス１２０側において第１デバイス１１０から離れる方向に向いて延伸する。即ち、第３電流経路１３６は、第２領域１０４側において第１領域１０２から離れる方向（例えば、＋Ｘ軸方向）に向かって延伸する。第３電流経路１３６は、第４電流経路１３８と接続する。
　第４電流経路１３８は、第２領域１０４側において、第３電流経路１３６から折り返して第１デバイス１１０へと近づく方向に向いて延伸する。即ち、第４電流経路１３８は、第３電流経路１３６から折り返して当該第３電流経路１３６と隣接し、第２領域１０４から第１領域１０２へと（例えば、－Ｘ軸方向に）延伸して、第２電流経路１３４と接続する。即ち、第２電流経路１３４側から見ると、第４電流経路１３８は、第２電流経路１３４に続いて第１領域１０２から離れる方向に向かって延伸する。さらに、第３電流経路１３６は、第４電流経路１３８から折り返して当該第４電流経路１３８と隣接し、第１領域１０２へと近づく。
　即ち、第１電流経路１３２は、第３電流経路１３６に電気的に直接接続されずに、第２電流経路１３４および第４電流経路１３８を経由して第３電流経路１３６に接続される。このように、接続導体１３０は、第１電流経路１３２から、第２電流経路１３４、第４電流経路１３８、第３電流経路１３６までの連続する複数の電流経路によってメイン導体部が構成される。そして、半導体装置１０では、当該メイン導体部を用いて、第１デバイス１１０および第２デバイス１２０の間で電流を流す。メイン導体部と第１デバイス１１０の間は、第１接続部１４２によって接続され、メイン導体部と第２デバイス１２０の間は、第２接続部１４４によって接続される。
　第１接続部１４２は、第１電流経路１３２と第１デバイス１１０の間を接続する。第１デバイス１１０が基板１００に複数搭載される場合、第１接続部１４２は、接続導体１３０に複数設けられる。そして、第１電流経路１３２と複数の第１デバイス１１０との間が、複数の第１接続部１４２によりそれぞれ接続される。第１接続部１４２は、一例として、基板１００の一方の面に銅などで形成された回路板等に接続され、当該回路板等を介して第１デバイス１１０に電気的に接続される。第１領域１０２に複数の第１デバイス１１０が設けられる場合、接続導体１３０は、第１接続部１４２により、複数の第１デバイス１１０とそれぞれ電気的に接続され、流れる電流を分岐または合流させる。
　第２接続部１４４は、第３電流経路１３６と第２デバイス１２０の間を接続する。第２デバイス１２０が基板１００に複数搭載される場合、第２接続部１４４は、接続導体１３０に複数設けられる。そして、第３電流経路１３６と複数の第２デバイス１２０との間が、複数の第２接続部１４４によりそれぞれ接続される。第２接続部１４４は、一例として、基板１００の一方の面に形成された回路板等に接続され、当該回路板等を介して第２デバイス１２０に電気的に接続される。第２領域１０４に複数の第２デバイス１２０が設けられる場合、接続導体１３０は、第２接続部１４４により、複数の第２デバイス１２０とそれぞれ電気的に接続され、流れる電流を分岐または合流させる。
　端子部１４６は、外部と接続され、外部と電流を授受する。端子部１４６は、半導体装置１０の外部と、第１デバイス１１０および／または第２デバイス１２０との間で電流（電圧）を授受する場合において、入力端子および／または出力端子として機能する。
　以上の接続導体１３０は、電流経路の折り返しを介して、第１デバイス１１０から第２デバイス１２０へ、または第２デバイス１２０から第１デバイス１１０へと電流を流す。例えば、第２デバイス１２０と比較して第１デバイス１１０の電圧が高い場合、接続導体１３０は、第１デバイス１１０から第２デバイス１２０へと電流を流す。この際、接続導体１３０は、当該接続導体１３０の少なくとも一部において第２デバイス１２０から第１デバイス１１０へと向かう方向に電流を流す。本実施の形態においては、接続導体１３０は、第１電流経路１３２において、第２デバイス１２０から第１デバイス１１０へと向かう方向（－Ｘ方向）に電流を流す。
　また、第１デバイス１１０と比較して第２デバイス１２０の電圧が高い場合、接続導体１３０は、第２デバイス１２０から第１デバイス１１０へと電流を流す。この際、接続導体１３０は、少なくとも一部において第１デバイス１１０から第２デバイス１２０へと向かう方向に電流を流す。本実施の形態においては、接続導体１３０は、第３電流経路１３６において、第１デバイス１１０から第２デバイス１２０へと向かう方向（＋Ｘ方向）に電流を流す。接続導体１３０は、互いに隣接する電流経路同士で平行平板構造を形成し、当該電流経路に発生するインダクタンスおよび誘導磁場を低減させる。接続導体１３０がインダクタンスおよび誘導磁場を低減させる動作について、図２を用いて説明する。
　図２は、本実施形態に係る半導体装置１０の上面図の一例を示す。図２は、図１で説明した半導体装置１０の接続導体１３０が、第１デバイス１１０から第２デバイス１２０へと電流を流す例を示す。即ち、図２において、複数の第１デバイス１１０は、複数の第２デバイス１２０と比較して電位が高く、第２デバイス１２０へと電流を供給する例を説明する。
　複数の第１接続部１４２は、複数の第１デバイス１１０からそれぞれ供給される電流を第１電流経路１３２へとそれぞれ伝達して合流させる。第１電流経路１３２は、Ｘ軸方向に並ぶ複数の第１デバイス１１０からそれぞれ供給される電流を、第２デバイス１２０から離れる方向（－Ｘ軸方向）へと合流させつつ流す。そして、第１電流経路１３２は第２電流経路１３４に接続され、第２電流経路１３４は、第１電流経路１３２からの電流を折り返して第２デバイス１２０に近づく方向（＋Ｘ軸方向）に流す。
　ここで、第１電流経路１３２および第２電流経路１３４は隣接し、少なくとも一部において平行平板構造となる。即ち、平行平板において、互いに逆向きの電流が流れることになるので、第１電流経路１３２および第２電流経路１３４に流れる電流に起因してそれぞれ生じるインダクタンスおよび誘導磁場は、互いに逆向きとなって打ち消し合うことになる。したがって、第１電流経路１３２および第２電流経路１３４が隣接することにより、当該第１電流経路１３２および第２電流経路１３４に流れる電流に起因して発生するインダクタンスおよび誘導磁場を低減させることができる。
　そして、第２電流経路１３４は第４電流経路１３８に接続され、第４電流経路１３８は、第２電流経路１３４からの電流を第２領域１０４側において第１デバイス１１０から離れる方向（＋Ｘ軸方向）に向かって流す。そして、第４電流経路１３８は第３電流経路１３６に接続され、第３電流経路１３６は、第４電流経路１３８からの電流を折り返して第１デバイス１１０に近づく方向（－Ｘ軸方向）に流す。
　ここで、第３電流経路１３６および第４電流経路１３８は隣接し、少なくとも一部において平行平板構造となる。即ち、平行平板において、互いに逆向きの電流が流れることになるので、第３電流経路１３６および第４電流経路１３８に流れる電流に起因してそれぞれ生じるインダクタンスおよび誘導磁場は、互いに逆向きとなって打ち消し合うことになる。したがって、第３電流経路１３６および第４電流経路１３８が隣接することにより、当該第３電流経路１３６および第４電流経路１３８に流れる電流に起因して発生するインダクタンスおよび誘導磁場を低減させることができる。
　そして、複数の第２接続部１４４は、第３電流経路１３６に流れる電流をそれぞれ分岐して第２デバイス１２０にそれぞれ供給する。即ち、第３電流経路１３６は、Ｘ軸方向に並ぶ複数の第１デバイス１１０からそれぞれ供給される電流を、第２領域１０４側において第１デバイス１１０に向く方向（＋Ｘ軸方向）へと流しつつ、Ｘ軸方向に並ぶ複数の第２デバイス１２０へと分岐する。
　これによって、本実施形態に係る接続導体１３０は、インダクタンスおよび誘導磁場の発生を低減させつつ、複数の第１デバイス１１０から複数の第２デバイス１２０へと電流を流すことができる。このように、接続導体１３０は、自らに流れる電流を折り返し、互いに逆向きの電流経路同士を隣接させることでインダクタンスおよび誘導磁場の発生を低減させる。したがって、接続導体１３０は、他の接続導体、電流経路等を必要とせずに、インダクタンスおよび誘導磁場の発生を低減させることができる。そのため、接続導体１３０は、一のデバイスから他のデバイスに電流を供給する電流経路を設ける場合であっても、外部または内部のデバイスに与えるインダクタンスおよび誘導磁場の影響を低減させることができる。
　このように、本実施形態に係る接続導体１３０は、外部または内部のデバイスに与える影響を低減させるので、他の電流経路との兼ね合いを考慮することなしに配線できる。そのため、接続導体１３０により、大電力送受信、制御回路等の配線設計の自由度を高めることができる。また、接続導体１３０は、内部のデバイスに与える影響を低減させるので、当該接続導体１３０に近接してデバイス（例えば、第１デバイス１１０、第２デバイス１２０）等を配置することができる。そのため、半導体装置１０の実装面積を小さくすることができる。
　図３は、本実施形態に係る半導体装置１０に搭載する回路の一例を示す。図３は、予め定められた複数種類の電力の供給を切り換える半導体装置の一例を示す。半導体装置は、端子Ｍおよび端子Ｕの間に、第１デバイス１１０および第２デバイス１２０を逆並列に接続する。また、半導体装置は、端子Ｐおよび端子Ｎの間に、第３デバイス２１０および第４デバイス２２０を直列に接続する。更に、半導体装置は、端子Ｐおよび端子Ｎの間に、第５デバイス２１２および第６デバイス２２２を直列に接続する。
　第１デバイス１１０のコレクタ端子は端子Ｍと接続され、エミッタ端子は端子Ｕに接続される。即ち、第１デバイス１１０は、ベース端子に供給される制御信号に応じて、端子Ｍから端子Ｕに電流を流すか否かを切り換えるスイッチングデバイスとして機能する。また、第２デバイス１２０のコレクタ端子は端子Ｕと接続され、エミッタ端子は端子Ｍに接続される。即ち、第２デバイス１２０は、ベース端子に供給される制御信号に応じて、端子Ｕから端子Ｍに電流を流すか否かを切り換えるスイッチングデバイスとして機能する。
　第３デバイス２１０のコレクタ端子は端子Ｐと接続され、エミッタ端子は端子Ｕに接続される。即ち、第３デバイス２１０は、ベース端子に供給される制御信号に応じて、端子Ｐから端子Ｕに電流を流すか否かを切り換えるスイッチングデバイスとして機能する。第４デバイス２２０のコレクタ端子は端子Ｕと接続され、エミッタ端子は端子Ｎに接続される。即ち、第４デバイス２２０は、ベース端子に供給される制御信号に応じて、端子Ｕから端子Ｎに電流を流すか否かを切り換えるスイッチングデバイスとして機能する。
　第５デバイス２１２は、一方のアノード端子が端子Ｕに接続され、他方のカソード端子が端子Ｐに接続され、端子Ｕから端子Ｐへと一方向に電流を流すダイオードである。即ち、第５デバイス２１２は、端子Ｐおよび端子Ｕの間において、第３デバイス２１０と逆並列に接続される。第６デバイス２２２は、一方のアノード端子が端子Ｎに接続され、他方のカソード端子が端子Ｕに接続され、端子Ｎから端子Ｕへと一方向に電流を流すダイオードである。即ち、第６デバイス２２２は、端子Ｕおよび端子Ｎの間において、第４デバイス２２０と逆並列に接続される。
　以上の半導体装置を、図１および図２で説明した半導体装置１０として構成する例を図４および図５を用いて説明する。図４は、本実施形態に係る基板１００の一例を示す。基板１００は、接続導体１３０が接続され、半導体装置１０となる。即ち、図４に示す基板１００は、接続導体１３０が搭載される前の状態を示す。また、図４に示す基板１００は、デバイス、および回路板等が既に形成された状態を示す。
　基板１００には、例えば、端子Ｐ、端子Ｎ、端子Ｍ、および端子Ｕに対応する回路板が形成される。なお、同一の符号で示す複数の端子は、ワイヤボンディング等でそれぞれ電気的に接続される。
　第１デバイス１１０は、第１領域１０２に設けられ、端子Ｍおよび端子Ｕとにそれぞれ接続される。第２デバイス１２０は、第２領域１０４に設けられ、端子Ｍおよび端子Ｕとにそれぞれ接続される。また、第３デバイス２１０および第５デバイス２１２は、第１領域１０２に設けられ、端子Ｐおよび端子Ｕとにそれぞれ接続される。また、第４デバイス２２０および第６デバイス２２２は、第２領域１０４に設けられ、端子Ｕおよび端子Ｎとにそれぞれ接続される。図４は、各デバイスがそれぞれ３個ずつ基板１００に搭載される例を示す。
　なお、端子Ｍ、端子Ｎ、端子Ｐ、および端子Ｕは、基板１００に設けられた回路板等に接続されてよい。同様に、第１デバイス１１０、第２デバイス１２０、第３デバイス２１０、および第４デバイス２２０の各電極は、基板１００に設けられた回路板等に接続されてよい。
　図５は、本実施形態に係る半導体装置１０の一例を示す。図５は、図４に示す基板１００に、本実施形態に係る接続導体１３０が搭載された状態を示す。また、図５は、接続導体２３０、接続導体２４０、および接続導体２５０をさらに搭載する。
　接続導体１３０の第１接続部１４２は、第１領域１０２の端子Ｕに接続され、第２接続部１４４は、第２領域１０４の端子Ｕに接続される。また、半導体装置１０のＵ端子として機能する端子部１４６は、一例として、外部の負荷と接続される。これにより、第１デバイス１１０のエミッタ端子は、接続導体１３０を経由して第２デバイス１２０のコレクタ端子と接続される。また、第１デバイス１１０のエミッタ端子および第２デバイス１２０のコレクタ端子は、端子部１４６を経由して外部の負荷と接続される。
　接続導体２３０は、第３接続部２３２および第４接続部２３４を有する。第３接続部２３２は、第１領域１０２の端子Ｍに接続され、第４接続部２３４は、第２領域１０４の端子Ｍに接続される。また、接続導体２３０は、一例として、半導体装置１０のＭ端子として機能する端子部を更に有し、当該端子部は外部の電源と接続される。これにより、第１デバイス１１０のコレクタ端子は、接続導体２３０を経由して第２デバイス１２０のエミッタ端子と接続される。また、第１デバイス１１０のコレクタ端子および第２デバイス１２０のエミッタ端子は、外部の電源と接続される。
　接続導体２４０は、第５接続部２４２を有する。第５接続部２４２は、第１領域１０２の端子Ｐに接続する。また、接続導体２４０は、一例として、半導体装置１０のＰ端子として機能する端子部を更に有し、当該端子部は外部の電源と接続される。これにより、複数の第３デバイス２１０のコレクタ端子および第５デバイス２１２のカソード端子は、接続導体２４０を経由して外部の電源と接続される。
　接続導体２５０は、第６接続部２５２を有する。第６接続部２５２は、第２領域１０４の端子Ｎに接続する。また、接続導体２５０は、一例として、半導体装置１０のＮ端子として機能する端子部を更に有し、当該端子部は外部の電源または基準電位と接続される。これにより、複数の第４デバイス２２０のエミッタ端子および第６デバイス２２２のアノード端子は、接続導体２５０を介して外部の電源または基準電位と接続される。
　以上のように接続された半導体装置１０は、図１および図２で説明したように、第１デバイス１１０から第２デバイス１２０に電流が流れる場合、接続導体１３０により、インダクタンスおよび誘導磁場の発生を低減させつつ、複数の第１デバイス１１０から複数の第２デバイス１２０へと電流を流すことができる。
　半導体装置１０においては、外部から接続導体２４０を経由して（即ち、端子Ｐから）電流が入力され、接続導体２３０を経由して（即ち、端子Ｍから）外部へと電流が出力される場合がある。この場合、接続導体２３０は、第１領域１０２において、接続導体２４０と平行平板構造であることから、接続導体２３０および接続導体２４０をそれぞれ流れる電流は、互いに逆向きの電流経路同士となる。このため、半導体装置１０において、インダクタンスおよび誘導磁場の発生を低減させることができる。
　また、半導体装置１０においては、外部から接続導体２３０を経由して（即ち、端子Ｍから）電流が入力され、接続導体２５０を経由して（即ち、端子Ｎから）外部へと電流が出力される場合もある。この場合、接続導体２３０は、第２領域１０４において、接続導体２５０と平行平板構造であることから、接続導体２３０および接続導体２５０をそれぞれ流れる電流は、互いに逆向きの電流経路同士となる。このため、半導体装置１０において、インダクタンスおよび誘導磁場の発生を低減させることができる。
　以上のように、半導体装置１０は、互いに逆向きに電流が流れる相異なる独立した２つの電流経路がある場合、当該２つの電流経路が平行平板構造となるように隣接して設けられる。また、半導体装置１０は、逆向きに電流が流れる対応する電流経路がなく１つの独立した電流経路がある場合、当該１つの電流経路が複数の連続する電流経路を有し、互いに逆向きの電流経路同士が少なくとも一部において隣接するように設けられる。これにより、半導体装置１０は、電力制御によって流れる電流に応じて発生するパワー半導体モジュール全体のインダクタンスおよび誘導磁場を低減させることができる。すなわち、半導体モジュールに発生するサージ電圧を低減させることができる。
　また、図５に示す半導体装置１０を１または複数組み合わせることで、インダクタンスおよび誘導磁場を低減させる電力制御回路を構成することができる。特に、２以上の半導体装置１０を組み合わせることで、より複雑な電力制御回路を構成することができる。例えば、２つの半導体装置１０を組み合わせることで、複数の信号レベルを出力する電力制御回路を構成できる。
　図６は、本実施形態に係る半導体装置１０で構成される３レベル回路の第１の動作例を示す。図６は、図５に示す半導体装置１０を２相にした電力制御回路の一例を示す。図６において、第１相の半導体装置１０が備える部材を、小文字のａで示し（例えば、第１デバイス１１０ａ、第２デバイス１２０ａ等）、第２相の半導体装置１０が備える部材を、小文字のｂで示す（例えば、第１デバイス１１０ｂ、第２デバイス１２０ｂ等）。
　端子Ｍａと端子Ｍｂ、端子Ｎａと端子Ｎｂ、および端子Ｐａと端子Ｐｂは、電気的にそれぞれ接続される。端子Ｍａおよび端子Ｐａの間に、電源Ｅ１が接続される。即ち、端子Ｍｂおよび端子Ｐｂの間に、電源Ｅ１が接続されることになる。また、端子Ｍａおよび端子Ｎａの間に、電源Ｅ２が接続される。即ち、端子Ｍｂおよび端子Ｎｂの間に、電源Ｅ２が接続されることになる。電源Ｅ１およびＥ２は、略同一の電源でよい。また、端子Ｕａおよび端子Ｕｂの間に、負荷Ｌが接続される。図６に示す電力制御回路は、負荷Ｌに複数の信号レベルを出力する。
　図６は、第１デバイス１１０ａおよび第２デバイス１２０ｂをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ１およびＥ２は、負荷Ｌと閉回路にならないので、電力制御回路が負荷Ｌに供給する電圧レベルは０［Ｖ］となる。
　図７は、図６に示す３レベル回路の第２の動作例を示す。図７は、第２デバイス１２０ｂおよび第３デバイス２１０ａをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ１が負荷Ｌと閉回路になるので、電力制御回路は負荷Ｌに予め定められた一定の電圧レベルを供給することができる。ここで、予め定められた一定の電圧レベルを＋Ｖ［Ｖ］とする。
　図８は、図６に示す３レベル回路の第３の動作例を示す。図８は、第３デバイス２１０ａおよび第４デバイス２２０ｂをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ１およびＥ２が負荷Ｌと閉回路になるので、電力制御回路は負荷Ｌに予め定められた一定の電圧レベルを供給することができる。ここで、一例として、電源Ｅ１およびＥ２が略同一の電圧を供給すると、予め定められた一定の電圧レベルは＋２Ｖ［Ｖ］となる。以上のように、図６に示す電力制御回路は、負荷Ｌに０［Ｖ］、＋Ｖ［Ｖ］、および＋２Ｖ［Ｖ］といった３つの正の信号レベルを供給することができる。
　図９は、図６に示す３レベル回路の第４の動作例を示す。図９は、第１デバイス１１０ｂおよび第２デバイス１２０ａをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ１およびＥ２は、負荷Ｌと閉回路にならないので、電力制御回路が負荷Ｌに供給する電圧レベルは０［Ｖ］となる。
　図１０は、図６に示す３レベル回路の第５の動作例を示す。図１０は、第３デバイス２１０ｂおよび第４デバイス２２０ａをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ１およびＥ２が負荷Ｌと閉回路となり、電力制御回路は負荷Ｌに予め定められた一定の電圧レベルを供給することができる。図１０において、電源Ｅ１およびＥ２と負荷Ｌとの接続は、図８に示す電源Ｅ１およびＥ２と負荷Ｌとの接続とは逆向きになるので、予め定められた一定の電圧レベルは－２Ｖ［Ｖ］となる。
　図１１は、図６に示す３レベル回路の第６の動作例を示す。図１１は、第１デバイス１１０ｂおよび第４デバイス２２０ａをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ２が負荷Ｌと閉回路になるので、電力制御回路は負荷Ｌに予め定められた一定の電圧レベルを供給することができる。図１１において、電源Ｅ２と負荷Ｌとの接続は、図７に示す電源Ｅ１と負荷Ｌとの接続とは逆向きになるので、予め定められた一定の電圧レベルは－Ｖ［Ｖ］となる。以上のように、図６に示す電力制御回路は、負荷Ｌに０［Ｖ］、－Ｖ［Ｖ］、および－２Ｖ［Ｖ］といった３つの負の信号レベルを供給することができる。
　以上のように、本実施形態に係る半導体装置１０は、複数の信号レベルを出力する電力制御回路を構成することができる。また、半導体装置１０の端子等が短絡して、例えば、同一の半導体装置１０における第１デバイス１１０および第２デバイス１２０の間で過大な電流が流れた場合に、インダクタンスおよび誘導磁場を低減させることができ、素子の破壊等を防止することができる。また、同一の半導体装置１０における端子Ｐおよび端子Ｍの間で過大な電流が流れた場合に、インダクタンスおよび誘導磁場を低減させることができ、素子の破壊等を防止することができる。同様に、同一の半導体装置１０における端子Ｎおよび端子Ｍの間で過大な電流が流れた場合に、インダクタンスおよび誘導磁場を低減させることができ、素子の破壊等を防止することができる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０　半導体装置、１００　基板、１０２　第１領域、１０４　第２領域、１１０　第１デバイス、１２０　第２デバイス、１３０　接続導体、１３２　第１電流経路、１３４　第２電流経路、１３６　第３電流経路、１３８　第４電流経路、１４２　第１接続部、１４４　第２接続部、１４６　端子部、２１０　第３デバイス、２１２　第５デバイス、２２０　第４デバイス、２２２　第６デバイス、２３０　接続導体、２３２　第３接続部、２３４　第４接続部、２４０　接続導体、２４２　第５接続部、２５０　接続導体、２５２　第６接続部

Claims (14)

  1. 　第１領域の１以上の第１デバイスと、
    　第２領域の１以上の第２デバイスと、
    　前記第１デバイスおよび前記第２デバイスを電気的に接続する接続導体と、
    　を備え、
    　前記接続導体は、当該接続導体に含まれる互いに逆向きの電流経路同士が少なくとも一部において隣接する
    　半導体装置。
  2. 　前記接続導体は、前記第１デバイスから前記第２デバイスへと電流を流し、少なくとも一部において前記第２デバイスから前記第１デバイスへと向かう方向に電流を流す請求項１に記載の半導体装置。
  3. 　前記接続導体は、前記第２デバイスから前記第１デバイスへと電流を流し、少なくとも一部において前記第１デバイスから前記第２デバイスへと向かう方向に電流を流す請求項１に記載の半導体装置。
  4. 　前記接続導体は、前記第１デバイス側において前記第２デバイスから離れる方向に向く第１電流経路と、前記第１電流経路から折り返して前記第２デバイスへと近づく方向に向く第２電流経路と、を有する請求項１から３のいずれか一項に記載の半導体装置。
  5. 　前記接続導体は、前記第２デバイス側において前記第１デバイスから離れる方向に向く第３電流経路と、前記第３電流経路から折り返して前記第１デバイスへと近づく方向に向く第４電流経路と、を有する請求項４に記載の半導体装置。
  6. 　前記接続導体は、互いに隣接する前記電流経路同士で平行平板構造が形成される請求項１から５のいずれか一項に記載の半導体装置。
  7. 　前記第１領域に複数の前記第１デバイスを備え、
    　前記接続導体は、複数の前記第１デバイスをそれぞれ並列に接続する
    　請求項１から６のいずれか一項に記載の半導体装置。
  8. 　前記第２領域に複数の前記第２デバイスを備え、
    　前記接続導体は、複数の前記第２デバイスをそれぞれ並列に接続する
    　請求項１から７のいずれか一項に記載の半導体装置。
  9. 　前記接続導体は、
    　前記第１電流経路と、前記第２電流経路と、前記第３電流経路と、前記第４電流経路と、を含むメイン導体部と、
    　前記第１電流経路と複数の前記第１デバイスのそれぞれとの間を接続する複数の第１接続部と、
    　前記第３電流経路と複数の前記第２デバイスのそれぞれとの間を接続する複数の第２接続部と、
    　を備える
    　請求項５に記載の半導体装置。
  10. 　前記第１領域に複数の前記第１デバイスを備え、
    　前記第２領域に複数の前記第２デバイスを備え、
    　複数の前記第１デバイスおよび複数の前記第２デバイスは、前記第１領域から前記第２領域に向かう方向に配列される
    　請求項１から９のいずれか一項に記載の半導体装置。
  11. 　前記接続導体は、外部と接続され、外部と電流を授受する端子部を更に有する請求項１から１０のいずれか一項に記載の半導体装置。
  12. 　基板をさらに備え、
    　前記基板に前記第１領域および前記第２領域が設けられている請求項１から１１のいずれか一項に記載の半導体装置。
  13. 　前記基板は絶縁基板である請求項１２に記載の半導体装置。
  14. 　前記第１デバイスおよび前記第２デバイスは、絶縁ゲートバイポーラトランジスタまたはパワーＭＯＳＦＥＴである請求項１から１３のいずれか一項に記載の半導体装置。
PCT/JP2016/053236 2015-03-05 2016-02-03 半導体装置 WO2016140008A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112016000092.8T DE112016000092T5 (de) 2015-03-05 2016-02-03 Halbleitervorrichtung
CN201680002449.9A CN106605300B (zh) 2015-03-05 2016-02-03 半导体装置
JP2017503381A JP6319509B2 (ja) 2015-03-05 2016-02-03 半導体装置
US15/446,012 US10121773B2 (en) 2015-03-05 2017-03-01 Semiconductor apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-043316 2015-03-05
JP2015043316 2015-03-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/446,012 Continuation US10121773B2 (en) 2015-03-05 2017-03-01 Semiconductor apparatus

Publications (1)

Publication Number Publication Date
WO2016140008A1 true WO2016140008A1 (ja) 2016-09-09

Family

ID=56848805

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/053236 WO2016140008A1 (ja) 2015-03-05 2016-02-03 半導体装置

Country Status (5)

Country Link
US (1) US10121773B2 (ja)
JP (1) JP6319509B2 (ja)
CN (1) CN106605300B (ja)
DE (1) DE112016000092T5 (ja)
WO (1) WO2016140008A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018177732A1 (en) * 2017-03-27 2018-10-04 Danfoss Silicon Power Gmbh 3-level power module
WO2022025041A1 (ja) * 2020-07-28 2022-02-03 ローム株式会社 半導体装置
DE102021131508A1 (de) 2021-01-14 2022-07-14 Fuji Electric Co., Ltd. Dämpfungsvorrichtung und stromrichter
WO2022158258A1 (ja) * 2021-01-22 2022-07-28 住友電気工業株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3748835A1 (en) * 2019-06-06 2020-12-09 Infineon Technologies AG Power semiconductor module arrangement
CN112367760B (zh) * 2020-10-29 2022-06-10 科华恒盛股份有限公司 过流结构、电容模块和变流装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
JP2002353407A (ja) * 2001-05-30 2002-12-06 Fuji Electric Co Ltd 半導体素子の並列接続用導体
JP2007266608A (ja) * 2006-03-29 2007-10-11 Infineon Technologies Ag 半導体モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3480771B2 (ja) 1995-12-20 2003-12-22 三菱電機株式会社 半導体装置
JP4603956B2 (ja) * 2005-08-26 2010-12-22 日立オートモティブシステムズ株式会社 電力変換装置
JP4564937B2 (ja) * 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 電気回路装置及び電気回路モジュール並びに電力変換装置
CN201478300U (zh) * 2009-07-30 2010-05-19 比亚迪股份有限公司 功率模块电极结构以及功率模块
JP6076865B2 (ja) * 2013-09-02 2017-02-08 ルネサスエレクトロニクス株式会社 電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
JP2002353407A (ja) * 2001-05-30 2002-12-06 Fuji Electric Co Ltd 半導体素子の並列接続用導体
JP2007266608A (ja) * 2006-03-29 2007-10-11 Infineon Technologies Ag 半導体モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018177732A1 (en) * 2017-03-27 2018-10-04 Danfoss Silicon Power Gmbh 3-level power module
WO2022025041A1 (ja) * 2020-07-28 2022-02-03 ローム株式会社 半導体装置
DE102021131508A1 (de) 2021-01-14 2022-07-14 Fuji Electric Co., Ltd. Dämpfungsvorrichtung und stromrichter
US11632038B2 (en) 2021-01-14 2023-04-18 Fuji Electric Co., Ltd. Snubber apparatus and power conversion apparatus
WO2022158258A1 (ja) * 2021-01-22 2022-07-28 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
CN106605300B (zh) 2019-05-03
JP6319509B2 (ja) 2018-05-09
JPWO2016140008A1 (ja) 2017-06-08
US10121773B2 (en) 2018-11-06
CN106605300A (zh) 2017-04-26
DE112016000092T5 (de) 2017-04-20
US20170179095A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
WO2016140008A1 (ja) 半導体装置
US10153708B2 (en) Three-level power converter
JP6400201B2 (ja) パワー半導体モジュール
WO2015121899A1 (ja) 電力用半導体モジュール
JP5867472B2 (ja) 電力変換装置
US10256640B2 (en) Semiconductor device
US10600716B2 (en) Power converter
US6021060A (en) Power converter device
JPWO2015053142A1 (ja) ドライバ基板および電力変換装置
US20130039103A1 (en) Power-converting apparatus having improved electro-thermal characteristics
US10608546B2 (en) Power converter
JP3793700B2 (ja) 電力変換装置
US10340816B2 (en) Semiconductor device and multiphase semiconductor device
US9041460B2 (en) Packaged power transistors and power packages
US11239766B2 (en) Flying capacitor circuit, circuit module and power conversion apparatus
JP6362959B2 (ja) 電力変換回路、その製造方法、および、パワーコンディショナ
US10014795B2 (en) Power converter
JP2016144333A (ja) 相ユニット及びこれを用いた３レベル電力変換装置
JPWO2019016929A1 (ja) 電力変換装置
EP4297087A1 (en) Power electronic module with parallely connected power electronic devices
US11469681B2 (en) Power supply device
US20230402922A1 (en) Power converter
US20230307332A1 (en) Power Semiconductor Module and Method for Producing a Power Semiconductor Module
JP2018157618A (ja) 並列接続コネクタ付ゲート駆動基板
JP6352556B1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16758703

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017503381

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112016000092

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16758703

Country of ref document: EP

Kind code of ref document: A1