JPWO2016140008A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2016140008A1
JPWO2016140008A1 JP2017503381A JP2017503381A JPWO2016140008A1 JP WO2016140008 A1 JPWO2016140008 A1 JP WO2016140008A1 JP 2017503381 A JP2017503381 A JP 2017503381A JP 2017503381 A JP2017503381 A JP 2017503381A JP WO2016140008 A1 JPWO2016140008 A1 JP WO2016140008A1
Authority
JP
Japan
Prior art keywords
current path
current
connection conductor
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017503381A
Other languages
English (en)
Other versions
JP6319509B2 (ja
Inventor
秀夫 網
秀夫 網
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016140008A1 publication Critical patent/JPWO2016140008A1/ja
Application granted granted Critical
Publication of JP6319509B2 publication Critical patent/JP6319509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

インダクタンスおよび誘導磁場の影響を低減させて、一のデバイスから他のデバイスへと大電流を流す半導体装置。第１領域の第１デバイスおよび第２領域の第２デバイスと、第１デバイスおよび第２デバイスを電気的に接続する接続導体と、を備え、接続導体は、当該接続導体に含まれる互いに逆向きの電流経路同士が少なくとも一部において隣接する半導体装置を提供する。接続導体は、第１デバイスから第２デバイスへと電流を流し、少なくとも一部において第２デバイスから第１デバイスへと向かう方向に電流を流す。

Description

本発明は、半導体装置に関する。
従来、大電力を取り扱う半導体装置であるパワー半導体モジュールは、例えば、一の方向に電流を流す配線電極と、当該一の方向とは逆向きに電流を流す他の配線電極とを平行に近接させて、互いの配線電極に発生するインダクタンスおよび誘導磁場をキャンセルさせていた（例えば、特許文献１および２参照）。
特許文献１ 特開平９−１７２１３９号公報
特許文献２ 特開２００２−３５３４０７号公報
しかしながら、パワー半導体モジュールが有する回路構造によっては、キャンセルさせるように配置できる電流経路がない場合が生じていた。例えば、単に一のデバイスから他のデバイスに電流を供給するだけの電流経路しかない場合、逆向きに略同一の電流を流す電流経路が無いので、外部または内部のデバイスにインダクタンスおよび誘導磁場の影響を生じさせてしまうことがあった。
本発明の第１の態様においては、第１領域の第１デバイスおよび第２領域の第２デバイスと、第１デバイスおよび第２デバイスを電気的に接続する接続導体と、を備え、接続導体は、当該接続導体に含まれる互いに逆向きの電流経路同士が少なくとも一部において隣接する半導体装置を提供する。
（一般的開示）
（項目１）
半導体装置は、第１領域の１以上の第１デバイスを備えてよい。
半導体装置は、第２領域の１以上の第２デバイスを備えてよい。
半導体装置は、第１デバイスおよび第２デバイスを電気的に接続する接続導体を備え手よい。
接続導体は、当該接続導体に含まれる互いに逆向きの電流経路同士が少なくとも一部において隣接してよい。
（項目２）
接続導体は、第１デバイスから第２デバイスへと電流を流してよい。
接続導体は、少なくとも一部において第２デバイスから第１デバイスへと向かう方向に電流を流してよい。
（項目３）
接続導体は、第２デバイスから第１デバイスへと電流を流してよい。
接続導体は、少なくとも一部において第１デバイスから第２デバイスへと向かう方向に電流を流してよい。
（項目４）
接続導体は、第１デバイス側において第２デバイスから離れる方向に向く第１電流経路を有してよい。
接続導体は、第１電流経路から折り返して第２デバイスへと近づく方向に向く第２電流経路を有してよい。
（項目５）
接続導体は、第２デバイス側において第１デバイスから離れる方向に向く第３電流経路を有してよい。
接続導体は、第３電流経路から折り返して第１デバイスへと近づく方向に向く第４電流経路を有してよい。
（項目６）
接続導体は、互いに隣接する電流経路同士で平行平板構造が形成されてよい。
（項目７）
半導体装置は、第１領域に複数の第１デバイスを備えてよい。
接続導体は、複数の第１デバイスをそれぞれ並列に接続してよい。
（項目８）
半導体装置は、第２領域に複数の第２デバイスを備えてよい。
接続導体は、複数の第２デバイスをそれぞれ並列に接続してよい。
（項目９）
接続導体は、第１電流経路と、第２電流経路と、第３電流経路と、第４電流経路と、を含むメイン導体部を備えてよい。
接続導体は、第１電流経路と複数の第１デバイスのそれぞれとの間を接続する複数の第１接続部を備えてよい。
接続導体は、第３電流経路と複数の第２デバイスのそれぞれとの間を接続する複数の第２接続部を備えてよい。
（項目１０）
半導体装置は、第１領域に複数の第１デバイスを備えてよい。
半導体装置は、第２領域に複数の第２デバイスを備えてよい。
複数の第１デバイスおよび複数の第２デバイスは、第１領域から第２領域に向かう方向に配列されてよい。
（項目１１）
接続導体は、外部と接続され、外部と電流を授受する端子部を更に有してよい。
（項目１２）
半導体装置は、基板をさらに備えてよい。
半導体装置は、基板に第１領域および第２領域が設けられてよい。
（項目１３）
基板は絶縁基板でよい。
（項目１４）
第１デバイスおよび第２デバイスは、絶縁ゲートバイポーラトランジスタまたはパワーＭＯＳＦＥＴでよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る半導体装置１０の構成例を示す。 本実施形態に係る半導体装置１０の上面図の一例を示す。 本実施形態に係る半導体装置１０に搭載する回路の一例を示す。 本実施形態に係る基板１００の一例を示す。 本実施形態に係る半導体装置１０の一例を示す。 本実施形態に係る半導体装置１０で構成される３レベル回路の第１の動作例を示す。 図６に示す３レベル回路の第２の動作例を示す。 図６に示す３レベル回路の第３の動作例を示す。 図６に示す３レベル回路の第４の動作例を示す。 図６に示す３レベル回路の第５の動作例を示す。 図６に示す３レベル回路の第６の動作例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態に係る半導体装置１０の構成例を示す。半導体装置１０は、当該半導体装置１０に搭載された複数のデバイス間で電流を授受する場合に、インダクタンスおよび誘導磁場の影響を低減させるように当該電流を流す。これにより、外部または内部への当該電流による影響を低減させる。すなわち、デバイスのスイッチングによる当該電流の変化によって発生するサージ電圧を低減させる。半導体装置１０は、第１デバイス１１０と、第２デバイス１２０と、接続導体１３０とを備える。また、半導体装置１０は、基板１００も備える。
基板１００は、デバイスおよび当該デバイスを接続する回路板等を搭載する。基板１００は、一方の面にデバイス等を搭載する片面実装型基板が好ましい。基板１００は、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板やＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｌａｚｅｄ）基板などの絶縁基板であることが望ましい。ここでは、本実施形態の基板１００が、第１領域１０２と、当該第１領域１０２に隣接する第２領域１０４を有する例を説明する。図１において、第１領域１０２および第２領域１０４は、基板１００の一方の面においてＸ軸方向に並ぶ領域として示す。
１以上の第１デバイス１１０は、第１領域１０２に搭載される。第１デバイス１１０は、第１領域１０２に複数搭載されてよい。また、第１デバイス１１０は、一例として、第１領域１０２から第２領域１０４に向かう方向に沿って配列される。
１以上の第２デバイス１２０は、第２領域１０４に搭載される。第２デバイス１２０は、第２領域１０４に複数搭載されてよい。また、第２デバイス１２０は、一例として、第１領域１０２から第２領域１０４に向かう方向に沿って配列される。図１は、３つの第１デバイス１１０および３つの第２デバイス１２０がＸ軸方向に配列される例を示す。
第１デバイス１１０および第２デバイス１２０は、例えば、電力機器の制御等に用いられる電力用半導体素子であり、ダイオード、トランジスタ、サイリスタ、トライアック等の電力制御用デバイスである。第１デバイスおよび第２デバイスは、一例として、逆阻止絶縁ゲートバイポーラトランジスタ（ＲＢ−ＩＧＢＴ）である。また、第１デバイス１１０および第２デバイス１２０は、これらの電力制御用デバイスを複数接続した回路であってもよい。
接続導体１３０は、第１デバイス１１０および第２デバイス１２０を電気的に接続する。接続導体１３０は、第１デバイス１１０および第２デバイス１２０の間の電圧差に応じて、第１デバイス１１０から第２デバイス１２０へ、または第２デバイス１２０から第１デバイス１１０へと電流を流す。
接続導体１３０は、複数の電流経路を含み、当該接続導体１３０に含まれる互いに逆向きの電流経路同士が少なくとも一部において隣接する。接続導体１３０は、銅やアルミニウムなどの電気伝導率の高い金属で構成されることが望ましく、また、一体に形成されることが望ましい。接続導体１３０は、第１電流経路１３２と、第２電流経路１３４と、第３電流経路１３６と、第４電流経路１３８と、第１接続部１４２と、第２接続部１４４と、端子部１４６とを有する。
第１電流経路１３２は、第１デバイス１１０側において第２デバイス１２０から離れる方向に向いて延伸する。即ち、第１電流経路１３２は、第１領域１０２側において第２領域１０４から離れる方向（例えば、−Ｘ軸方向）に向かって延伸する。第１電流経路１３２は、第２電流経路１３４と接続する。
第２電流経路１３４は、第１領域１０２側において、第１電流経路１３２から折り返して第２デバイス１２０へと近づく方向に向いて延伸する。即ち、第２電流経路１３４は、第１電流経路１３２から折り返して当該第１電流経路１３２と隣接し、第１領域１０２から第２領域１０４へと（例えば、＋Ｘ軸方向に）延伸する。
第３電流経路１３６は、第２デバイス１２０側において第１デバイス１１０から離れる方向に向いて延伸する。即ち、第３電流経路１３６は、第２領域１０４側において第１領域１０２から離れる方向（例えば、＋Ｘ軸方向）に向かって延伸する。第３電流経路１３６は、第４電流経路１３８と接続する。
第４電流経路１３８は、第２領域１０４側において、第３電流経路１３６から折り返して第１デバイス１１０へと近づく方向に向いて延伸する。即ち、第４電流経路１３８は、第３電流経路１３６から折り返して当該第３電流経路１３６と隣接し、第２領域１０４から第１領域１０２へと（例えば、−Ｘ軸方向に）延伸して、第２電流経路１３４と接続する。即ち、第２電流経路１３４側から見ると、第４電流経路１３８は、第２電流経路１３４に続いて第１領域１０２から離れる方向に向かって延伸する。さらに、第３電流経路１３６は、第４電流経路１３８から折り返して当該第４電流経路１３８と隣接し、第１領域１０２へと近づく。
即ち、第１電流経路１３２は、第３電流経路１３６に電気的に直接接続されずに、第２電流経路１３４および第４電流経路１３８を経由して第３電流経路１３６に接続される。このように、接続導体１３０は、第１電流経路１３２から、第２電流経路１３４、第４電流経路１３８、第３電流経路１３６までの連続する複数の電流経路によってメイン導体部が構成される。そして、半導体装置１０では、当該メイン導体部を用いて、第１デバイス１１０および第２デバイス１２０の間で電流を流す。メイン導体部と第１デバイス１１０の間は、第１接続部１４２によって接続され、メイン導体部と第２デバイス１２０の間は、第２接続部１４４によって接続される。
第１接続部１４２は、第１電流経路１３２と第１デバイス１１０の間を接続する。第１デバイス１１０が基板１００に複数搭載される場合、第１接続部１４２は、接続導体１３０に複数設けられる。そして、第１電流経路１３２と複数の第１デバイス１１０との間が、複数の第１接続部１４２によりそれぞれ接続される。第１接続部１４２は、一例として、基板１００の一方の面に銅などで形成された回路板等に接続され、当該回路板等を介して第１デバイス１１０に電気的に接続される。第１領域１０２に複数の第１デバイス１１０が設けられる場合、接続導体１３０は、第１接続部１４２により、複数の第１デバイス１１０とそれぞれ電気的に接続され、流れる電流を分岐または合流させる。
第２接続部１４４は、第３電流経路１３６と第２デバイス１２０の間を接続する。第２デバイス１２０が基板１００に複数搭載される場合、第２接続部１４４は、接続導体１３０に複数設けられる。そして、第３電流経路１３６と複数の第２デバイス１２０との間が、複数の第２接続部１４４によりそれぞれ接続される。第２接続部１４４は、一例として、基板１００の一方の面に形成された回路板等に接続され、当該回路板等を介して第２デバイス１２０に電気的に接続される。第２領域１０４に複数の第２デバイス１２０が設けられる場合、接続導体１３０は、第２接続部１４４により、複数の第２デバイス１２０とそれぞれ電気的に接続され、流れる電流を分岐または合流させる。
端子部１４６は、外部と接続され、外部と電流を授受する。端子部１４６は、半導体装置１０の外部と、第１デバイス１１０および／または第２デバイス１２０との間で電流（電圧）を授受する場合において、入力端子および／または出力端子として機能する。
以上の接続導体１３０は、電流経路の折り返しを介して、第１デバイス１１０から第２デバイス１２０へ、または第２デバイス１２０から第１デバイス１１０へと電流を流す。例えば、第２デバイス１２０と比較して第１デバイス１１０の電圧が高い場合、接続導体１３０は、第１デバイス１１０から第２デバイス１２０へと電流を流す。この際、接続導体１３０は、当該接続導体１３０の少なくとも一部において第２デバイス１２０から第１デバイス１１０へと向かう方向に電流を流す。本実施の形態においては、接続導体１３０は、第１電流経路１３２において、第２デバイス１２０から第１デバイス１１０へと向かう方向（−Ｘ方向）に電流を流す。
また、第１デバイス１１０と比較して第２デバイス１２０の電圧が高い場合、接続導体１３０は、第２デバイス１２０から第１デバイス１１０へと電流を流す。この際、接続導体１３０は、少なくとも一部において第１デバイス１１０から第２デバイス１２０へと向かう方向に電流を流す。本実施の形態においては、接続導体１３０は、第３電流経路１３６において、第１デバイス１１０から第２デバイス１２０へと向かう方向（＋Ｘ方向）に電流を流す。接続導体１３０は、互いに隣接する電流経路同士で平行平板構造を形成し、当該電流経路に発生するインダクタンスおよび誘導磁場を低減させる。接続導体１３０がインダクタンスおよび誘導磁場を低減させる動作について、図２を用いて説明する。
図２は、本実施形態に係る半導体装置１０の上面図の一例を示す。図２は、図１で説明した半導体装置１０の接続導体１３０が、第１デバイス１１０から第２デバイス１２０へと電流を流す例を示す。即ち、図２において、複数の第１デバイス１１０は、複数の第２デバイス１２０と比較して電位が高く、第２デバイス１２０へと電流を供給する例を説明する。
複数の第１接続部１４２は、複数の第１デバイス１１０からそれぞれ供給される電流を第１電流経路１３２へとそれぞれ伝達して合流させる。第１電流経路１３２は、Ｘ軸方向に並ぶ複数の第１デバイス１１０からそれぞれ供給される電流を、第２デバイス１２０から離れる方向（−Ｘ軸方向）へと合流させつつ流す。そして、第１電流経路１３２は第２電流経路１３４に接続され、第２電流経路１３４は、第１電流経路１３２からの電流を折り返して第２デバイス１２０に近づく方向（＋Ｘ軸方向）に流す。
ここで、第１電流経路１３２および第２電流経路１３４は隣接し、少なくとも一部において平行平板構造となる。即ち、平行平板において、互いに逆向きの電流が流れることになるので、第１電流経路１３２および第２電流経路１３４に流れる電流に起因してそれぞれ生じるインダクタンスおよび誘導磁場は、互いに逆向きとなって打ち消し合うことになる。したがって、第１電流経路１３２および第２電流経路１３４が隣接することにより、当該第１電流経路１３２および第２電流経路１３４に流れる電流に起因して発生するインダクタンスおよび誘導磁場を低減させることができる。
そして、第２電流経路１３４は第４電流経路１３８に接続され、第４電流経路１３８は、第２電流経路１３４からの電流を第２領域１０４側において第１デバイス１１０から離れる方向（＋Ｘ軸方向）に向かって流す。そして、第４電流経路１３８は第３電流経路１３６に接続され、第３電流経路１３６は、第４電流経路１３８からの電流を折り返して第１デバイス１１０に近づく方向（−Ｘ軸方向）に流す。
ここで、第３電流経路１３６および第４電流経路１３８は隣接し、少なくとも一部において平行平板構造となる。即ち、平行平板において、互いに逆向きの電流が流れることになるので、第３電流経路１３６および第４電流経路１３８に流れる電流に起因してそれぞれ生じるインダクタンスおよび誘導磁場は、互いに逆向きとなって打ち消し合うことになる。したがって、第３電流経路１３６および第４電流経路１３８が隣接することにより、当該第３電流経路１３６および第４電流経路１３８に流れる電流に起因して発生するインダクタンスおよび誘導磁場を低減させることができる。
そして、複数の第２接続部１４４は、第３電流経路１３６に流れる電流をそれぞれ分岐して第２デバイス１２０にそれぞれ供給する。即ち、第３電流経路１３６は、Ｘ軸方向に並ぶ複数の第１デバイス１１０からそれぞれ供給される電流を、第２領域１０４側において第１デバイス１１０に向く方向（＋Ｘ軸方向）へと流しつつ、Ｘ軸方向に並ぶ複数の第２デバイス１２０へと分岐する。
これによって、本実施形態に係る接続導体１３０は、インダクタンスおよび誘導磁場の発生を低減させつつ、複数の第１デバイス１１０から複数の第２デバイス１２０へと電流を流すことができる。このように、接続導体１３０は、自らに流れる電流を折り返し、互いに逆向きの電流経路同士を隣接させることでインダクタンスおよび誘導磁場の発生を低減させる。したがって、接続導体１３０は、他の接続導体、電流経路等を必要とせずに、インダクタンスおよび誘導磁場の発生を低減させることができる。そのため、接続導体１３０は、一のデバイスから他のデバイスに電流を供給する電流経路を設ける場合であっても、外部または内部のデバイスに与えるインダクタンスおよび誘導磁場の影響を低減させることができる。
このように、本実施形態に係る接続導体１３０は、外部または内部のデバイスに与える影響を低減させるので、他の電流経路との兼ね合いを考慮することなしに配線できる。そのため、接続導体１３０により、大電力送受信、制御回路等の配線設計の自由度を高めることができる。また、接続導体１３０は、内部のデバイスに与える影響を低減させるので、当該接続導体１３０に近接してデバイス（例えば、第１デバイス１１０、第２デバイス１２０）等を配置することができる。そのため、半導体装置１０の実装面積を小さくすることができる。
図３は、本実施形態に係る半導体装置１０に搭載する回路の一例を示す。図３は、予め定められた複数種類の電力の供給を切り換える半導体装置の一例を示す。半導体装置は、端子Ｍおよび端子Ｕの間に、第１デバイス１１０および第２デバイス１２０を逆並列に接続する。また、半導体装置は、端子Ｐおよび端子Ｎの間に、第３デバイス２１０および第４デバイス２２０を直列に接続する。更に、半導体装置は、端子Ｐおよび端子Ｎの間に、第５デバイス２１２および第６デバイス２２２を直列に接続する。
第１デバイス１１０のコレクタ端子は端子Ｍと接続され、エミッタ端子は端子Ｕに接続される。即ち、第１デバイス１１０は、ベース端子に供給される制御信号に応じて、端子Ｍから端子Ｕに電流を流すか否かを切り換えるスイッチングデバイスとして機能する。また、第２デバイス１２０のコレクタ端子は端子Ｕと接続され、エミッタ端子は端子Ｍに接続される。即ち、第２デバイス１２０は、ベース端子に供給される制御信号に応じて、端子Ｕから端子Ｍに電流を流すか否かを切り換えるスイッチングデバイスとして機能する。
第３デバイス２１０のコレクタ端子は端子Ｐと接続され、エミッタ端子は端子Ｕに接続される。即ち、第３デバイス２１０は、ベース端子に供給される制御信号に応じて、端子Ｐから端子Ｕに電流を流すか否かを切り換えるスイッチングデバイスとして機能する。第４デバイス２２０のコレクタ端子は端子Ｕと接続され、エミッタ端子は端子Ｎに接続される。即ち、第４デバイス２２０は、ベース端子に供給される制御信号に応じて、端子Ｕから端子Ｎに電流を流すか否かを切り換えるスイッチングデバイスとして機能する。
第５デバイス２１２は、一方のアノード端子が端子Ｕに接続され、他方のカソード端子が端子Ｐに接続され、端子Ｕから端子Ｐへと一方向に電流を流すダイオードである。即ち、第５デバイス２１２は、端子Ｐおよび端子Ｕの間において、第３デバイス２１０と逆並列に接続される。第６デバイス２２２は、一方のアノード端子が端子Ｎに接続され、他方のカソード端子が端子Ｕに接続され、端子Ｎから端子Ｕへと一方向に電流を流すダイオードである。即ち、第６デバイス２２２は、端子Ｕおよび端子Ｎの間において、第４デバイス２２０と逆並列に接続される。
以上の半導体装置を、図１および図２で説明した半導体装置１０として構成する例を図４および図５を用いて説明する。図４は、本実施形態に係る基板１００の一例を示す。基板１００は、接続導体１３０が接続され、半導体装置１０となる。即ち、図４に示す基板１００は、接続導体１３０が搭載される前の状態を示す。また、図４に示す基板１００は、デバイス、および回路板等が既に形成された状態を示す。
基板１００には、例えば、端子Ｐ、端子Ｎ、端子Ｍ、および端子Ｕに対応する回路板が形成される。なお、同一の符号で示す複数の端子は、ワイヤボンディング等でそれぞれ電気的に接続される。
第１デバイス１１０は、第１領域１０２に設けられ、端子Ｍおよび端子Ｕとにそれぞれ接続される。第２デバイス１２０は、第２領域１０４に設けられ、端子Ｍおよび端子Ｕとにそれぞれ接続される。また、第３デバイス２１０および第５デバイス２１２は、第１領域１０２に設けられ、端子Ｐおよび端子Ｕとにそれぞれ接続される。また、第４デバイス２２０および第６デバイス２２２は、第２領域１０４に設けられ、端子Ｕおよび端子Ｎとにそれぞれ接続される。図４は、各デバイスがそれぞれ３個ずつ基板１００に搭載される例を示す。
なお、端子Ｍ、端子Ｎ、端子Ｐ、および端子Ｕは、基板１００に設けられた回路板等に接続されてよい。同様に、第１デバイス１１０、第２デバイス１２０、第３デバイス２１０、および第４デバイス２２０の各電極は、基板１００に設けられた回路板等に接続されてよい。
図５は、本実施形態に係る半導体装置１０の一例を示す。図５は、図４に示す基板１００に、本実施形態に係る接続導体１３０が搭載された状態を示す。また、図５は、接続導体２３０、接続導体２４０、および接続導体２５０をさらに搭載する。
接続導体１３０の第１接続部１４２は、第１領域１０２の端子Ｕに接続され、第２接続部１４４は、第２領域１０４の端子Ｕに接続される。また、半導体装置１０のＵ端子として機能する端子部１４６は、一例として、外部の負荷と接続される。これにより、第１デバイス１１０のエミッタ端子は、接続導体１３０を経由して第２デバイス１２０のコレクタ端子と接続される。また、第１デバイス１１０のエミッタ端子および第２デバイス１２０のコレクタ端子は、端子部１４６を経由して外部の負荷と接続される。
接続導体２３０は、第３接続部２３２および第４接続部２３４を有する。第３接続部２３２は、第１領域１０２の端子Ｍに接続され、第４接続部２３４は、第２領域１０４の端子Ｍに接続される。また、接続導体２３０は、一例として、半導体装置１０のＭ端子として機能する端子部を更に有し、当該端子部は外部の電源と接続される。これにより、第１デバイス１１０のコレクタ端子は、接続導体２３０を経由して第２デバイス１２０のエミッタ端子と接続される。また、第１デバイス１１０のコレクタ端子および第２デバイス１２０のエミッタ端子は、外部の電源と接続される。
接続導体２４０は、第５接続部２４２を有する。第５接続部２４２は、第１領域１０２の端子Ｐに接続する。また、接続導体２４０は、一例として、半導体装置１０のＰ端子として機能する端子部を更に有し、当該端子部は外部の電源と接続される。これにより、複数の第３デバイス２１０のコレクタ端子および第５デバイス２１２のカソード端子は、接続導体２４０を経由して外部の電源と接続される。
接続導体２５０は、第６接続部２５２を有する。第６接続部２５２は、第２領域１０４の端子Ｎに接続する。また、接続導体２５０は、一例として、半導体装置１０のＮ端子として機能する端子部を更に有し、当該端子部は外部の電源または基準電位と接続される。これにより、複数の第４デバイス２２０のエミッタ端子および第６デバイス２２２のアノード端子は、接続導体２５０を介して外部の電源または基準電位と接続される。
以上のように接続された半導体装置１０は、図１および図２で説明したように、第１デバイス１１０から第２デバイス１２０に電流が流れる場合、接続導体１３０により、インダクタンスおよび誘導磁場の発生を低減させつつ、複数の第１デバイス１１０から複数の第２デバイス１２０へと電流を流すことができる。
半導体装置１０においては、外部から接続導体２４０を経由して（即ち、端子Ｐから）電流が入力され、接続導体２３０を経由して（即ち、端子Ｍから）外部へと電流が出力される場合がある。この場合、接続導体２３０は、第１領域１０２において、接続導体２４０と平行平板構造であることから、接続導体２３０および接続導体２４０をそれぞれ流れる電流は、互いに逆向きの電流経路同士となる。このため、半導体装置１０において、インダクタンスおよび誘導磁場の発生を低減させることができる。
また、半導体装置１０においては、外部から接続導体２３０を経由して（即ち、端子Ｍから）電流が入力され、接続導体２５０を経由して（即ち、端子Ｎから）外部へと電流が出力される場合もある。この場合、接続導体２３０は、第２領域１０４において、接続導体２５０と平行平板構造であることから、接続導体２３０および接続導体２５０をそれぞれ流れる電流は、互いに逆向きの電流経路同士となる。このため、半導体装置１０において、インダクタンスおよび誘導磁場の発生を低減させることができる。
以上のように、半導体装置１０は、互いに逆向きに電流が流れる相異なる独立した２つの電流経路がある場合、当該２つの電流経路が平行平板構造となるように隣接して設けられる。また、半導体装置１０は、逆向きに電流が流れる対応する電流経路がなく１つの独立した電流経路がある場合、当該１つの電流経路が複数の連続する電流経路を有し、互いに逆向きの電流経路同士が少なくとも一部において隣接するように設けられる。これにより、半導体装置１０は、電力制御によって流れる電流に応じて発生するパワー半導体モジュール全体のインダクタンスおよび誘導磁場を低減させることができる。すなわち、半導体モジュールに発生するサージ電圧を低減させることができる。
また、図５に示す半導体装置１０を１または複数組み合わせることで、インダクタンスおよび誘導磁場を低減させる電力制御回路を構成することができる。特に、２以上の半導体装置１０を組み合わせることで、より複雑な電力制御回路を構成することができる。例えば、２つの半導体装置１０を組み合わせることで、複数の信号レベルを出力する電力制御回路を構成できる。
図６は、本実施形態に係る半導体装置１０で構成される３レベル回路の第１の動作例を示す。図６は、図５に示す半導体装置１０を２相にした電力制御回路の一例を示す。図６において、第１相の半導体装置１０が備える部材を、小文字のａで示し（例えば、第１デバイス１１０ａ、第２デバイス１２０ａ等）、第２相の半導体装置１０が備える部材を、小文字のｂで示す（例えば、第１デバイス１１０ｂ、第２デバイス１２０ｂ等）。
端子Ｍａと端子Ｍｂ、端子Ｎａと端子Ｎｂ、および端子Ｐａと端子Ｐｂは、電気的にそれぞれ接続される。端子Ｍａおよび端子Ｐａの間に、電源Ｅ１が接続される。即ち、端子Ｍｂおよび端子Ｐｂの間に、電源Ｅ１が接続されることになる。また、端子Ｍａおよび端子Ｎａの間に、電源Ｅ２が接続される。即ち、端子Ｍｂおよび端子Ｎｂの間に、電源Ｅ２が接続されることになる。電源Ｅ１およびＥ２は、略同一の電源でよい。また、端子Ｕａおよび端子Ｕｂの間に、負荷Ｌが接続される。図６に示す電力制御回路は、負荷Ｌに複数の信号レベルを出力する。
図６は、第１デバイス１１０ａおよび第２デバイス１２０ｂをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ１およびＥ２は、負荷Ｌと閉回路にならないので、電力制御回路が負荷Ｌに供給する電圧レベルは０［Ｖ］となる。
図７は、図６に示す３レベル回路の第２の動作例を示す。図７は、第２デバイス１２０ｂおよび第３デバイス２１０ａをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ１が負荷Ｌと閉回路になるので、電力制御回路は負荷Ｌに予め定められた一定の電圧レベルを供給することができる。ここで、予め定められた一定の電圧レベルを＋Ｖ［Ｖ］とする。
図８は、図６に示す３レベル回路の第３の動作例を示す。図８は、第３デバイス２１０ａおよび第４デバイス２２０ｂをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ１およびＥ２が負荷Ｌと閉回路になるので、電力制御回路は負荷Ｌに予め定められた一定の電圧レベルを供給することができる。ここで、一例として、電源Ｅ１およびＥ２が略同一の電圧を供給すると、予め定められた一定の電圧レベルは＋２Ｖ［Ｖ］となる。以上のように、図６に示す電力制御回路は、負荷Ｌに０［Ｖ］、＋Ｖ［Ｖ］、および＋２Ｖ［Ｖ］といった３つの正の信号レベルを供給することができる。
図９は、図６に示す３レベル回路の第４の動作例を示す。図９は、第１デバイス１１０ｂおよび第２デバイス１２０ａをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ１およびＥ２は、負荷Ｌと閉回路にならないので、電力制御回路が負荷Ｌに供給する電圧レベルは０［Ｖ］となる。
図１０は、図６に示す３レベル回路の第５の動作例を示す。図１０は、第３デバイス２１０ｂおよび第４デバイス２２０ａをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ１およびＥ２が負荷Ｌと閉回路となり、電力制御回路は負荷Ｌに予め定められた一定の電圧レベルを供給することができる。図１０において、電源Ｅ１およびＥ２と負荷Ｌとの接続は、図８に示す電源Ｅ１およびＥ２と負荷Ｌとの接続とは逆向きになるので、予め定められた一定の電圧レベルは−２Ｖ［Ｖ］となる。
図１１は、図６に示す３レベル回路の第６の動作例を示す。図１１は、第１デバイス１１０ｂおよび第４デバイス２２０ａをオンにし、それ以外のスイッチングデバイスをすべてオフにした例を示す。この場合、電源Ｅ２が負荷Ｌと閉回路になるので、電力制御回路は負荷Ｌに予め定められた一定の電圧レベルを供給することができる。図１１において、電源Ｅ２と負荷Ｌとの接続は、図７に示す電源Ｅ１と負荷Ｌとの接続とは逆向きになるので、予め定められた一定の電圧レベルは−Ｖ［Ｖ］となる。以上のように、図６に示す電力制御回路は、負荷Ｌに０［Ｖ］、−Ｖ［Ｖ］、および−２Ｖ［Ｖ］といった３つの負の信号レベルを供給することができる。
以上のように、本実施形態に係る半導体装置１０は、複数の信号レベルを出力する電力制御回路を構成することができる。また、半導体装置１０の端子等が短絡して、例えば、同一の半導体装置１０における第１デバイス１１０および第２デバイス１２０の間で過大な電流が流れた場合に、インダクタンスおよび誘導磁場を低減させることができ、素子の破壊等を防止することができる。また、同一の半導体装置１０における端子Ｐおよび端子Ｍの間で過大な電流が流れた場合に、インダクタンスおよび誘導磁場を低減させることができ、素子の破壊等を防止することができる。同様に、同一の半導体装置１０における端子Ｎおよび端子Ｍの間で過大な電流が流れた場合に、インダクタンスおよび誘導磁場を低減させることができ、素子の破壊等を防止することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 半導体装置、１００ 基板、１０２ 第１領域、１０４ 第２領域、１１０ 第１デバイス、１２０ 第２デバイス、１３０ 接続導体、１３２ 第１電流経路、１３４ 第２電流経路、１３６ 第３電流経路、１３８ 第４電流経路、１４２ 第１接続部、１４４ 第２接続部、１４６ 端子部、２１０ 第３デバイス、２１２ 第５デバイス、２２０ 第４デバイス、２２２ 第６デバイス、２３０ 接続導体、２３２ 第３接続部、２３４ 第４接続部、２４０ 接続導体、２４２ 第５接続部、２５０ 接続導体、２５２ 第６接続部

Claims (14)

  1. 第１領域の１以上の第１デバイスと、
    第２領域の１以上の第２デバイスと、
    前記第１デバイスおよび前記第２デバイスを電気的に接続する接続導体と、
    を備え、
    前記接続導体は、当該接続導体に含まれる互いに逆向きの電流経路同士が少なくとも一部において隣接する
    半導体装置。
  2. 前記接続導体は、前記第１デバイスから前記第２デバイスへと電流を流し、少なくとも一部において前記第２デバイスから前記第１デバイスへと向かう方向に電流を流す請求項１に記載の半導体装置。
  3. 前記接続導体は、前記第２デバイスから前記第１デバイスへと電流を流し、少なくとも一部において前記第１デバイスから前記第２デバイスへと向かう方向に電流を流す請求項１に記載の半導体装置。
  4. 前記接続導体は、前記第１デバイス側において前記第２デバイスから離れる方向に向く第１電流経路と、前記第１電流経路から折り返して前記第２デバイスへと近づく方向に向く第２電流経路と、を有する請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記接続導体は、前記第２デバイス側において前記第１デバイスから離れる方向に向く第３電流経路と、前記第３電流経路から折り返して前記第１デバイスへと近づく方向に向く第４電流経路と、を有する請求項４に記載の半導体装置。
  6. 前記接続導体は、互いに隣接する前記電流経路同士で平行平板構造が形成される請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１領域に複数の前記第１デバイスを備え、
    前記接続導体は、複数の前記第１デバイスをそれぞれ並列に接続する
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第２領域に複数の前記第２デバイスを備え、
    前記接続導体は、複数の前記第２デバイスをそれぞれ並列に接続する
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記接続導体は、
    前記第１電流経路と、前記第２電流経路と、前記第３電流経路と、前記第４電流経路と、を含むメイン導体部と、
    前記第１電流経路と複数の前記第１デバイスのそれぞれとの間を接続する複数の第１接続部と、
    前記第３電流経路と複数の前記第２デバイスのそれぞれとの間を接続する複数の第２接続部と、
    を備える
    請求項５に記載の半導体装置。
  10. 前記第１領域に複数の前記第１デバイスを備え、
    前記第２領域に複数の前記第２デバイスを備え、
    複数の前記第１デバイスおよび複数の前記第２デバイスは、前記第１領域から前記第２領域に向かう方向に配列される
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記接続導体は、外部と接続され、外部と電流を授受する端子部を更に有する請求項１から１０のいずれか一項に記載の半導体装置。
  12. 基板をさらに備え、
    前記基板に前記第１領域および前記第２領域が設けられている請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記基板は絶縁基板である請求項１２に記載の半導体装置。
  14. 前記第１デバイスおよび前記第２デバイスは、絶縁ゲートバイポーラトランジスタまたはパワーＭＯＳＦＥＴである請求項１から１３のいずれか一項に記載の半導体装置。
JP2017503381A 2015-03-05 2016-02-03 半導体装置 Active JP6319509B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015043316 2015-03-05
JP2015043316 2015-03-05
PCT/JP2016/053236 WO2016140008A1 (ja) 2015-03-05 2016-02-03 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016140008A1 true JPWO2016140008A1 (ja) 2017-06-08
JP6319509B2 JP6319509B2 (ja) 2018-05-09

Family

ID=56848805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017503381A Active JP6319509B2 (ja) 2015-03-05 2016-02-03 半導体装置

Country Status (5)

Country Link
US (1) US10121773B2 (ja)
JP (1) JP6319509B2 (ja)
CN (1) CN106605300B (ja)
DE (1) DE112016000092T5 (ja)
WO (1) WO2016140008A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106515B4 (de) * 2017-03-27 2024-02-22 Danfoss Silicon Power Gmbh 3-Pegel-Leistungsmodul
EP3748835A1 (en) 2019-06-06 2020-12-09 Infineon Technologies AG Power semiconductor module arrangement
CN116075933A (zh) * 2020-07-28 2023-05-05 罗姆股份有限公司 半导体装置
CN112367760B (zh) * 2020-10-29 2022-06-10 科华恒盛股份有限公司 过流结构、电容模块和变流装置
JP2022108967A (ja) 2021-01-14 2022-07-27 富士電機株式会社 スナバ装置および電力変換装置
JPWO2022158258A1 (ja) * 2021-01-22 2022-07-28

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
JP2002353407A (ja) * 2001-05-30 2002-12-06 Fuji Electric Co Ltd 半導体素子の並列接続用導体
JP2007266608A (ja) * 2006-03-29 2007-10-11 Infineon Technologies Ag 半導体モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3480771B2 (ja) 1995-12-20 2003-12-22 三菱電機株式会社 半導体装置
JP4603956B2 (ja) * 2005-08-26 2010-12-22 日立オートモティブシステムズ株式会社 電力変換装置
JP4564937B2 (ja) * 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 電気回路装置及び電気回路モジュール並びに電力変換装置
CN201478300U (zh) * 2009-07-30 2010-05-19 比亚迪股份有限公司 功率模块电极结构以及功率模块
JP6076865B2 (ja) * 2013-09-02 2017-02-08 ルネサスエレクトロニクス株式会社 電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
JP2002353407A (ja) * 2001-05-30 2002-12-06 Fuji Electric Co Ltd 半導体素子の並列接続用導体
JP2007266608A (ja) * 2006-03-29 2007-10-11 Infineon Technologies Ag 半導体モジュール

Also Published As

Publication number Publication date
JP6319509B2 (ja) 2018-05-09
US20170179095A1 (en) 2017-06-22
WO2016140008A1 (ja) 2016-09-09
CN106605300A (zh) 2017-04-26
CN106605300B (zh) 2019-05-03
DE112016000092T5 (de) 2017-04-20
US10121773B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
JP6319509B2 (ja) 半導体装置
JP6400201B2 (ja) パワー半導体モジュール
US10002858B2 (en) Power transistor module
US10256640B2 (en) Semiconductor device
US10276386B2 (en) Signal relay board for power semiconductor modules
US10608546B2 (en) Power converter
US20210366886A1 (en) Semiconductor device
JPWO2015053142A1 (ja) ドライバ基板および電力変換装置
US10340816B2 (en) Semiconductor device and multiphase semiconductor device
US9041460B2 (en) Packaged power transistors and power packages
US10014795B2 (en) Power converter
WO2021033600A1 (ja) 制御モジュールおよび半導体装置
JP6720601B2 (ja) 電力変換装置
US11239766B2 (en) Flying capacitor circuit, circuit module and power conversion apparatus
US10574223B1 (en) Paralleled power semiconductors with chokes in gate path
US20160248337A1 (en) Power Conversion Apparatus
JP6170640B1 (ja) 並列接続コネクタ付ゲート駆動基板
WO2023002739A1 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
JPWO2019016929A1 (ja) 電力変換装置
US20230402922A1 (en) Power converter
US11804837B1 (en) Switch circuit and power module
US20230307332A1 (en) Power Semiconductor Module and Method for Producing a Power Semiconductor Module
JP6352556B1 (ja) 半導体装置
EP4297087A1 (en) Power electronic module with parallely connected power electronic devices
JP6880596B2 (ja) スイッチング装置

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20170224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6319509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250