JP2022108967A - スナバ装置および電力変換装置 - Google Patents
スナバ装置および電力変換装置 Download PDFInfo
- Publication number
- JP2022108967A JP2022108967A JP2021004218A JP2021004218A JP2022108967A JP 2022108967 A JP2022108967 A JP 2022108967A JP 2021004218 A JP2021004218 A JP 2021004218A JP 2021004218 A JP2021004218 A JP 2021004218A JP 2022108967 A JP2022108967 A JP 2022108967A
- Authority
- JP
- Japan
- Prior art keywords
- negative
- positive
- capacitor
- terminal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 115
- 239000004020 conductor Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 12
- 238000007599 discharging Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 description 16
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
- H02M1/346—Passive non-dissipative snubbers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】サージ電圧をいっそう低減する。【解決手段】 正側端子および負側端子の間に直列に順に接続される正側コンデンサ、第１ダイオード、および負側コンデンサをそれぞれ有し、正側端子側から負側端子側へと電流を流す並列なＮ個（但しＮは１以上の整数）の充電パスと、負側端子またはＮ個の充電パスのうち第ｋの充電パス（但しｋは０≦ｋ＜Ｎの整数）における負側コンデンサと、Ｎ個の充電パスのうち第ｋ＋１の充電パスにおける正側コンデンサまたは正側端子との間に接続される第２ダイオードをそれぞれ有し、負側コンデンサおよび正側コンデンサの少なくとも一方を介して負側端子側から正側端子側へと電流を流す並列なＮ＋１個の放電パスと、を備え、少なくとも１つの充電パスは、折り返されて互いに隣接する複数の区間を有する、スナバ装置が提供される。【選択図】図５
Description
本発明は、スナバ装置および電力変換装置に関する。
従来、サージ電圧による素子破壊を防止しつつスイッチング損失を低減するための種々の技術が提案されている（例えば、特許文献１～３参照）。
特許文献１ 特開２０１６－１４４３４０号公報
特許文献２ 国際公開第２０１２／１１１３９７号
特許文献３ 国際公開第２０１６／１４０００８号
特許文献１ 特開２０１６－１４４３４０号公報
特許文献２ 国際公開第２０１２／１１１３９７号
特許文献３ 国際公開第２０１６／１４０００８号
近年、サージ電圧をいっそう低減することが望まれている。
上記課題を解決するために、本発明の第１の態様においては、スナバ装置が提供される。スナバ装置は、正側端子および負側端子の間に直列に順に接続される正側コンデンサ、第１ダイオード、および負側コンデンサをそれぞれ有し、正側端子側から負側端子側へと電流を流す並列なＮ個（但しＮは１以上の整数）の充電パスを備えてよい。スナバ装置は、負側端子またはＮ個の充電パスのうち第ｋの充電パス（但しｋは０≦ｋ＜Ｎの整数）における負側コンデンサと、Ｎ個の充電パスのうち第ｋ＋１の充電パスにおける正側コンデンサまたは正側端子との間に接続される第２ダイオードをそれぞれ有し、負側コンデンサおよび正側コンデンサの少なくとも一方を介して負側端子側から正側端子側へと電流を流す並列なＮ＋１個の放電パスを備えてよい。少なくとも１つの充電パスは、折り返されて互いに隣接する複数の区間を有してよい。
複数の区間のうち少なくとも２つの区間は、基板の一方の面に設けられてよい。
少なくとも２つの区間は、一方の面の同一層に設けられてよい。
少なくとも２つの区間は、一方の面の別々の層に設けられてよい。
複数の区間のうち２以上の区間は、基板を挟んで設けられてよい。
充電パスは、導体パターンを含んで形成されてよい。複数の区間の中心線同士の間隔は、導体パターンの幅の４倍以下であってよい。
本発明の第２の態様においては、電力変換装置が提供される。電力変換装置は、第１の態様のスナバ装置を備えてよい。電力変換装置は、正側端子および負側端子に接続されたスイッチ回路を備えてよい。
スイッチ回路の正側端子と、スナバ装置の正側端子との間の配線の一部と、スイッチ回路の負側端子と、スナバ装置の負側端子との間の配線の一部とが互いに隣接してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
［１．電力変換装置の回路構成］
図１は、本実施形態に係る電力変換装置１の回路図である。電力変換装置１は、直流電力を多相交流電力に変換する回路の１相分である。電力変換装置１は、電源コンデンサ１０の各電極と電源出力端子１９との接続を切り替えることで変換した電圧を電源出力端子１９から出力する。なお、出力される交流電流の帰路は他の相の電源出力端子１９であってよい。電源出力端子１９には誘導負荷（図示せず）が接続されてよい。電力変換装置１は、電源コンデンサ１０と、スイッチ回路３と、スナバ回路２とを備える。なお、電力変換装置１はスイッチ回路３によって直流電力を単相交流電力に変換してもよい。この場合に電力変換装置１は、直列接続された２つの電源コンデンサ１０を備え、電源出力端子１９から出力される交流電流の帰路を電源コンデンサ１０の中点としてよい。
図１は、本実施形態に係る電力変換装置１の回路図である。電力変換装置１は、直流電力を多相交流電力に変換する回路の１相分である。電力変換装置１は、電源コンデンサ１０の各電極と電源出力端子１９との接続を切り替えることで変換した電圧を電源出力端子１９から出力する。なお、出力される交流電流の帰路は他の相の電源出力端子１９であってよい。電源出力端子１９には誘導負荷（図示せず）が接続されてよい。電力変換装置１は、電源コンデンサ１０と、スイッチ回路３と、スナバ回路２とを備える。なお、電力変換装置１はスイッチ回路３によって直流電力を単相交流電力に変換してもよい。この場合に電力変換装置１は、直列接続された２つの電源コンデンサ１０を備え、電源出力端子１９から出力される交流電流の帰路を電源コンデンサ１０の中点としてよい。
電源コンデンサ１０は、直流電源として機能する。電源コンデンサ１０の一方の端子には正側配線１０１が接続され、他方の端子には負側配線１０２が接続される。なお、図１では１つの電源コンデンサ１０が図示されているが、直列または並列に接続された複数の電源コンデンサ１０が電力変換装置１に具備されてもよい。
スイッチ回路３は、正側配線１０１および負側配線１０２の間に接続される。これにより、スイッチ回路３は、後述のスナバ回路２における正側端子２０１および負側端子２０２の間に接続される。本実施形態に係るスイッチ回路３は、ＤＣ／ＡＣインバータであってよく、電力変換装置１における上アームおよび下アームとしてのスイッチング素子１１，１２と、環流ダイオード１３，１４とを有する。
スイッチング素子１１，１２は、負側配線１０２および正側配線１０１の間に直列に順次接続されている。スイッチング素子１１，１２は、それぞれ正側配線１０１の側にドレイン端子が接続され、負側配線１０２の側にソース端子が接続される。スイッチング素子１１，１２のゲート端子には、図示しないゲート駆動回路が接続され、スイッチング素子１１，１２のオン／オフを制御する。例えば、スイッチング素子１１，１２は、両方がオフとなるデッドタイムを挟んで択一的に接続状態となるよう制御されてよい。スイッチング素子１１，１２はＰＷＭ方式で制御されてよい。スイッチング素子１１およびスイッチング素子１２の中点には電源出力端子１９が接続される。
スイッチング素子１１，１２は、シリコンを基材としたシリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどを含む半導体素子である。なお、スイッチング素子１１，１２はＭＯＳＦＥＴでもよいし、ＩＧＢＴやバイポーラトランジスタなど、他構造の半導体素子でもよい。
環流ダイオード１３，１４は、正側配線１０１の側がカソードとなるようスイッチング素子１１，１２に逆並列に接続される。環流ダイオード１３，１４は、ショットキーバリアダイオードでもよい。環流ダイオード１３，１４は、シリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。
スイッチング素子１１，１２および環流ダイオード１３，１４の少なくとも２つは、半導体モジュール５としてモジュール化されてよい。本実施形態では一例として、スイッチング素子１１，１２および環流ダイオード１３，１４が半導体モジュール５としてモジュール化されている。この場合には、正側のスイッチング素子１１のドレイン端子が半導体モジュール５の正側端子５１であってよく、負側のスイッチング素子１２のソース端子が半導体モジュール５の負側端子５２であってよい。
［１．１．スナバ回路２］
スナバ回路２は、スイッチング素子１１，１２が電流を遮断した場合に生じるサージ電圧を吸収して電力変換装置１の各素子を保護する。スナバ回路２は、正側端子２０１および負側端子２０２を介して正側配線１０１および負側配線１０２の間に接続されてよい。本実施形態では一例として、スナバ回路２は、半導体モジュール５の正側端子５１，負側端子５２に装着されるスナバ装置７として実装されてよい。なお、スナバ回路２と、電源コンデンサ１０との間の配線（一例として正側配線１０１や負側配線１０２を含む配線）には、その配線長に応じて配線インダクタンス１０１１が存在し得る。また、スナバ回路２と、スイッチング素子１１，１２との間の配線（一例として正側配線１０１や負側配線１０２を含む配線）には、その配線長に応じて配線インダクタンス１０１２が存在し得る。配線インダクタンス１０１２には、スナバ回路２の内部インダクタンスがさらに含まれてもよい。
スナバ回路２は、スイッチング素子１１，１２が電流を遮断した場合に生じるサージ電圧を吸収して電力変換装置１の各素子を保護する。スナバ回路２は、正側端子２０１および負側端子２０２を介して正側配線１０１および負側配線１０２の間に接続されてよい。本実施形態では一例として、スナバ回路２は、半導体モジュール５の正側端子５１，負側端子５２に装着されるスナバ装置７として実装されてよい。なお、スナバ回路２と、電源コンデンサ１０との間の配線（一例として正側配線１０１や負側配線１０２を含む配線）には、その配線長に応じて配線インダクタンス１０１１が存在し得る。また、スナバ回路２と、スイッチング素子１１，１２との間の配線（一例として正側配線１０１や負側配線１０２を含む配線）には、その配線長に応じて配線インダクタンス１０１２が存在し得る。配線インダクタンス１０１２には、スナバ回路２の内部インダクタンスがさらに含まれてもよい。
スナバ回路２は、並列なＮ個の充電パス２１と、並列なＮ＋１個の放電パス２２とを有する。なお、個数Ｎは１以上の整数であり、本実施形態では一例として３である。また、本実施形態では一例として、３つの充電パス２１を図の左側から順に第１の充電パス２１（１），第２の充電パス２１（２），第３の充電パス２１（３）として説明する。また、４つの放電パス２２を図の左側から順に第１の放電パス２２（１），第２の放電パス２２（２），第３の放電パス２２（３），第４の放電パス２２（４）として説明する。
各充電パス２１は、正側端子２０１および負側端子２０２の間に直列に順に接続される正側コンデンサ２１１、第１ダイオード２１２、および負側コンデンサ２１３を有する。正側コンデンサ２１１および負側コンデンサ２１３は、それぞれスナバコンデンサとして機能するものであり、スイッチング素子１１，１２の駆動時に生じる瞬時的なサージ電圧（一例として１０ｎｓより大きく１０μｓ未満の期間で素子に印加されるサージ電圧）を吸収してよい。例えば正側コンデンサ２１１および負側コンデンサ２１３は、１００ｋＨｚより大きく１００ＭＨｚ未満の振動を抑えてよい。正側コンデンサ２１１および負側コンデンサ２１３は、一例としてフィルムコンデンサまたは積層セラミックコンデンサであってよい。
第１ダイオード２１２は、正側端子２０１の側にアノードを向け、負側端子２０２の側にカソードを向けて配設される。これにより、各充電パス２１は正側端子２０１側から負側端子２０２側へと電流を流す。
各放電パス２２は、第２ダイオード２２１を有する。第２ダイオード２２１は、負側端子２０２またはＮ個の充電パス２１のうち第ｋの充電パス２１（但しｋは０≦ｋ≦Ｎの整数）における負側コンデンサ２１３と、Ｎ個の充電パス２１のうち第ｋ＋１の充電パス２１における正側コンデンサ２１１または正側端子２０１と、の間に接続される。例えば、第１の放電パス２２（１）の第２ダイオード２２１は、負側端子２０２と、第１の充電パス２１（１）の正側コンデンサ２１１との間に接続される。第２の放電パス２２（２）の第２ダイオード２２１は、第１の充電パス２１（１）の負側コンデンサ２１３と、第２の充電パス２１（２）の正側コンデンサ２１１との間に接続される。第３の放電パス２２（３）の第２ダイオード２２１は、第２の充電パス２１（２）の負側コンデンサ２１３と、第３の充電パス２１（３）の正側コンデンサ２１１との間に接続される。第４の放電パス２２（４）の第２ダイオード２２１は、第３の充電パス２１（３）の負側コンデンサ２１３と、正側端子２０１との間に接続される。第２ダイオード２２１は、第ｋの充電パス２１（ｋ）または負側端子２０２の側にアソードを向け、第ｋ＋１の充電パス２１（ｋ＋１）または正側端子２０１の側にカソードを向けて配設される。これにより、各放電パス２２は、負側コンデンサ２１３および正側コンデンサ２１１の少なくとも一方を介して負側端子２０２側から正側端子２０１側へと電流を流す。
なお、各充電パス２１の配線インダクタンスは、各放電パス２２の配線インダクタンスよりも小さくてよい。例えば、各充電パス２１の配線長は、各放電パス２２の配線長よりも短くてよい。より具体的には、正側端子２０１および負側端子２０２を結ぶ各充電パス２１の配線長は、正側端子２０１および負側端子２０２を結ぶ各放電パス２２の配線長よりも短くてよい。
［１．２．スナバ回路２の動作］
まず、スイッチング素子１１がオン、スイッチング素子１２がオフの状態から、スイッチング素子１１がターンオフされる場合の動作について説明する。スイッチング素子１１がオン、スイッチング素子１２がオフの状態では、出力電流は、電源コンデンサ１０、正側配線１０１、スイッチング素子１１、および、電源出力端子１９の経路で流れる。このとき、配線インダクタンス１０１２には出力電流が流れてエネルギーが蓄積される。
まず、スイッチング素子１１がオン、スイッチング素子１２がオフの状態から、スイッチング素子１１がターンオフされる場合の動作について説明する。スイッチング素子１１がオン、スイッチング素子１２がオフの状態では、出力電流は、電源コンデンサ１０、正側配線１０１、スイッチング素子１１、および、電源出力端子１９の経路で流れる。このとき、配線インダクタンス１０１２には出力電流が流れてエネルギーが蓄積される。
図２は、この状態からスイッチング素子１１がターンオフされた場合の電流の流れを示す。なお、図中の破線の矢印は電流の流れを示し、実線の矢印は電源コンデンサ１０や正側コンデンサ２１１、負側コンデンサ２１３などの電圧、配線インダクタンス１０１２などによって発生する電圧を示す。
スイッチング素子１１がターンオフされると、出力電流は転流して、電源コンデンサ１０および正側配線１０１から各充電パス２１の正側コンデンサ２１１、第１ダイオード２１２および負側コンデンサ２１３に流れ、環流ダイオード１４を介して電源出力端子１９から出力される。これにより、配線インダクタンス１０１２の電流エネルギーは、充電パス２１の正側コンデンサ２１１および負側コンデンサ２１３の充電により吸収される。そして、出力電流は最終的に、電源コンデンサ１０、負側配線１０２、環流ダイオード１４、および、電源出力端子１９の経路に全て転流する。これにより、スイッチング素子１１のターンオフ動作に伴う転流が完了する。
図３は、スイッチング素子１１のターンオフ動作が完了した状態から、あらためてスイッチング素子１１がターンオンされた場合の電流の流れを示す。
あらためてスイッチング素子１１がターンオンされると、電源コンデンサ１０、負側配線１０２、環流ダイオード１４、および、電源出力端子１９の経路に流れていた出力電流は、電源コンデンサ１０、負側配線１０２、各放電パス２２の第２ダイオード２２１、スイッチング素子１１、および、電源出力端子１９の経路に転流し、このとき第２ダイオード２２１のアノード側／カソード側の正側コンデンサ２１１および／または負側コンデンサ２１３に蓄えられていたターンオフ動作時のエネルギーが放出される。そして、出力電流は最終的に電源コンデンサ１０、正側配線１０１、スイッチング素子１１、および、電源出力端子１９の経路に全て転流する。これにより、スイッチング素子１１のターンオン動作に伴う転流が完了する。
ここで、スイッチング素子１１のターンオフ及びターンオンの動作時における正側コンデンサ２１１および負側コンデンサ２１３の電圧について説明する。ターンオフ動作時における各充電パス２１の正側コンデンサ２１１および負側コンデンサ２１３の電圧の関係は、以下の式（１）で表される。但し、式中、Ｅは電源コンデンサ１０の電圧、Ｖｄｃ－ｏｆｆはターンオフ動作時の正側配線１０１および負側端子２０２の間の端子間電圧である。また、Ｖｐ（１）～Ｖｐ（３）は第１の充電パス２１（１）～第３の充電パス２１（３）における正側コンデンサ２１１の電圧である。また、ＶＮ（１）～ＶＮ（３）は第１の充電パス２１（１）～第３の充電パス２１（３）における負側コンデンサ２１３の電圧である。
Ｅ≦（Ｖｐ（１）＋ＶＮ（１））
＝（Ｖｐ（２）＋ＶＮ（２））
＝（Ｖｐ（３）＋ＶＮ（３））
＝Ｖｄｃ－ｏｆｆ …（１）
＝（Ｖｐ（２）＋ＶＮ（２））
＝（Ｖｐ（３）＋ＶＮ（３））
＝Ｖｄｃ－ｏｆｆ …（１）
また、ターンオン動作時における各充電パス２１の正側コンデンサ２１１および負側コンデンサ２１３の電圧の関係は、以下の式（２）で表される。但し、式中、Ｖｄｃ－ｏＮはターンオン動作時の正側配線１０１および負側端子２０２の間の端子間電圧である。
Ｅ≧Ｖｐ（１）
＝（ＶＮ（１）＋Ｖｐ（２））
＝（ＶＮ（２）＋Ｖｐ（３））
＝ＶＮ（３）
＝Ｖｄｃ－ｏＮ …（２）
＝（ＶＮ（１）＋Ｖｐ（２））
＝（ＶＮ（２）＋Ｖｐ（３））
＝ＶＮ（３）
＝Ｖｄｃ－ｏＮ …（２）
式（１）及び式（２）により、各正側コンデンサ２１１および各負側コンデンサ２１３の電圧の関係は以下の式（３）で表される（図２、図３に図示した電圧も参照）。但し、式中、Ｖｄｃは定常時の正側端子５１および負側端子５２の間の端子間電圧である。
Ｅ＝Ｖｄｃ≒Ｖｐ（１）
＝ＶＮ（３）
＝１．５×Ｖｐ（２）
＝１．５×ＶＮ（２）
＝３×ＶＮ（１）
＝３×Ｖｐ（３） …（３）
＝ＶＮ（３）
＝１．５×Ｖｐ（２）
＝１．５×ＶＮ（２）
＝３×ＶＮ（１）
＝３×Ｖｐ（３） …（３）
式（３）より、コンデンサ電流が遮断される場合の各充電パス２１における充電電圧（図３では一例として４Ｅ／３）は、放電パス２２のそれぞれにおける放電電圧（図３では一例としてＥ）よりも高いことがわかる。なお、出力電流が逆向きの場合でのスイッチング素子１２のターンオンおよびターンオフ動作においても、回路の対称性より同様の効果が得られるため、詳細な説明は省略する。
以上のスナバ回路２によれば、正側コンデンサ２１１および負側コンデンサ２１３を有するＮ個の並列な充電パス２１が具備される。従って、半導体モジュール５によって電流が遮断されると、配線インダクタンス１０１２に蓄積されたエネルギーは各充電パス２１を通って正側コンデンサ２１１および負側コンデンサ２１３を正側配線１０１および負側端子２０２の間の電圧よりも高い電圧に充電する。これにより、サージ電圧による素子破壊が防止される。
また、スナバ回路２には、負側コンデンサ２１３および正側コンデンサ２１１の少なくとも一方を介して負側端子２０２側から正側端子２０１側へと電流を流すＮ＋１個の放電パス２２が具備される。従って、半導体モジュール５によって電流が流されると、正側コンデンサ２１１や負側コンデンサ２１３に蓄積されたエネルギーが放電され、各放電パス２２の放電電圧は正側端子２０１および負側端子２０２の間の電圧まで低下する。
ここで、電流が遮断される場合のＮ個の充電パス２１のそれぞれにおける充電電圧は、放電パス２２のそれぞれにおける放電電圧よりも高いため、電流が遮断されて充電パス２１を充電したエネルギーは、放電パス２２によって放電されても充電パス２１をさらに充電することができない。従って、電流が遮断される場合に正側コンデンサ２１１および負側コンデンサ２１３を充電したエネルギーは、配線インダクタンス１０１１と正側コンデンサ２１１や負側コンデンサ２１３との共振動作により充放電されて回路損失として消費されることなく正側コンデンサ２１１および負側コンデンサ２１３に蓄えられて回生される。これにより、共振動作による回路損失が低減される。
そして、このように電流遮断時のサージ電圧による素子破壊を防止するとともに、回路損失を低減することができるため、半導体モジュール５の正側端子５１および負側端子５２に接続される配線のインダクタンスの許容量を大きくすることができる。つまり、正側配線１０１および負側配線１０２の配線長の自由度を高めることができる。
なお、上述のようにスナバ回路２では、電流が遮断される場合の各充電パス２１における充電電圧は４Ｅ／３（Ｖ）である。従って、正側配線１０１および負側配線１０２の間に瞬時的に発生するサージ電圧のうち、配線インダクタンス１０１２に起因して発生する分の電圧ΔＶ１は４Ｅ／３（Ｖ）をベースとして、４Ｅ／３（Ｖ）に上乗せされた形態で発生する。
これに対し、正側配線１０１および負側配線１０２の間に単一のスナバコンデンサが接続される場合には、当該スナバコンデンサの充電電圧はＥ（Ｖ）となるため、サージ電圧のうち配線インダクタンス１０１２により発生する電圧ΔＶ１はＥ（Ｖ）に上乗せされた形態で発生する。
よって、スナバ回路２では、配線インダクタンス１０１２に起因して正側配線１０１および負側配線１０２の間に瞬時的に発生する全体のサージ電圧、つまり電圧ΔＶ１とベース分の電圧との合計電圧は、正側配線１０１および負側配線１０２の間に単一のスナバコンデンサを接続する場合と比較して大きくなってしまう。
［１．３．動作波形］
図４は、スイッチング素子１１がターンオフされて非導通となる場合に当該スイッチング素子１１にかかる電圧を示す。図中、縦軸は電圧であり、横軸は時間である。また、図中、左側のグラフは、正側配線１０１および負側配線１０２の間に単一のスナバコンデンサを接続した場合の動作波形である。図中、右側のグラフは、正側配線１０１および負側配線１０２の間に、スナバ回路２を接続した場合の動作波形である。
図４は、スイッチング素子１１がターンオフされて非導通となる場合に当該スイッチング素子１１にかかる電圧を示す。図中、縦軸は電圧であり、横軸は時間である。また、図中、左側のグラフは、正側配線１０１および負側配線１０２の間に単一のスナバコンデンサを接続した場合の動作波形である。図中、右側のグラフは、正側配線１０１および負側配線１０２の間に、スナバ回路２を接続した場合の動作波形である。
図中、左側のグラフに示すように、単一のスナバコンデンサを接続した場合には、配線インダクタンス１０１２に起因する電圧ΔＶ１は電源コンデンサ１０の電圧Ｅ（Ｖ）に上乗せされた形態で発生し、配線インダクタンス１０１１に起因する電圧ΔＶ２のエネルギーは配線インダクタンス１０１１とスナバコンデンサとの共振によって失われる。
また、図中、右側のグラフに示すように、スナバ回路２を接続した場合には、配線インダクタンス１０１１とスナバコンデンサとの共振が生じないため、電圧ΔＶ２のエネルギーは失われずに回生される。但し、電圧ΔＶ１（スイッチング素子１１または１２のターンオフ動作中にスナバ回路２への転流によって配線インダクタンス１０１２により発生するサージ電圧のピーク値）は充電パス２１の電圧４Ｅ／３（Ｖ）に上乗せされた形態で発生してしまう。但し、本実施形態に係るスナバ装置７では、このようなサージ電圧ΔＶ１が低減されるように充電パス２１が形成されている。
［１．４．充電パス２１の配置］
図５は、充電パス２１を示す。なお、図中の点線の矢印は、スイッチング素子１１がターンオフされた場合に充電パス２１に流れる電流を示す。また、この図では、正側コンデンサ２１１、負側コンデンサ２１３および第１ダイオード２１２を、プリント配線基板に表面実装された素子として図示している。また、この図では、充電パス２１は導体パターン２１０を含んで形成されており、一例として、素子以外の配線部分を導体パターン２１０としているが、銅などの金属による導線を含んでもよい。また、この図では、正側配線１０１および負側配線１０２を図示していないが、正側配線１０１および負側配線１０２は、図の上下方向に沿って延在し、左右方向に離間して設けられてもよいし、図の左右方向に沿って延在し、上下方向に離間して設けられてもよい。
図５は、充電パス２１を示す。なお、図中の点線の矢印は、スイッチング素子１１がターンオフされた場合に充電パス２１に流れる電流を示す。また、この図では、正側コンデンサ２１１、負側コンデンサ２１３および第１ダイオード２１２を、プリント配線基板に表面実装された素子として図示している。また、この図では、充電パス２１は導体パターン２１０を含んで形成されており、一例として、素子以外の配線部分を導体パターン２１０としているが、銅などの金属による導線を含んでもよい。また、この図では、正側配線１０１および負側配線１０２を図示していないが、正側配線１０１および負側配線１０２は、図の上下方向に沿って延在し、左右方向に離間して設けられてもよいし、図の左右方向に沿って延在し、上下方向に離間して設けられてもよい。
スナバ回路２に具備される複数の充電パス２１のうち、少なくとも１つの充電パス２１は、折り返されて互いに隣接する複数の区間（隣接区間２１５とも称する）を有してよい。隣接するとは、電流の流れる方向とは異なる方向（一例として電流の流れる方向の直交方向）に隣接することであってよい。隣接区間２１５どうしは、互いに逆走してよく、逆向きに電流を流してよい。これにより、隣接区間２１５は、互いに差動的に作用して磁界を打ち消し合ってよい。
複数の隣接区間２１５は、正側端子２０１および第１ダイオード２１２の間に含まれる区間と、正側コンデンサ２１１および負側コンデンサ２１３の間に含まれる区間と、第１ダイオード２１２および負側端子２０２の間に含まれる区間と、正側端子２０１および正側コンデンサ２１１の間に含まれる区間と、正側コンデンサ２１１および第１ダイオード２１２の間に含まれる区間と、第１ダイオード２１２および負側コンデンサ２１３の間に含まれる区間と、負側コンデンサ２１３および負側端子２０２の間に含まれる区間とのうち、２以上の区間を有してよい。各隣接区間２１５は直線状であってもよいし、屈曲した形状であってもよい。
本図では一例として、充電パス２１が３つの隣接区間２１５を有している。これらの隣接区間２１５は、正側端子２０１および第１ダイオード２１２の間に含まれる区間と、正側コンデンサ２１１および負側コンデンサ２１３の間に含まれる区間と、第１ダイオード２１２および負側端子２０２の間に含まれる区間となっている。
ここで、一の充電パス２１に含まれる複数の隣接区間２１５のうちの少なくとも２つは、スナバ回路２が形成される基板の一方の面に設けられてよい。この場合、当該少なくとも２つの隣接区間２１５は、一方の面の同一層（一例として最表層）に設けられてもよいし、一方の面の別々の層に設けられてもよい。隣接区間２１５が基板の一方の面の別々の層に設けられる場合には、各層は絶縁層を挟んで積層され、導電ビアによって電気的に接続されてよい。
以上のような充電パス２１を有するスナバ装置７によれば、折り返されて互いに隣接する複数の隣接区間２１５が充電パス２１に含まれるので、これらの隣接区間２１５が互いに差動的に作用して磁界を打ち消し合い、充電パス２１のインダクタンス、ひいてはスナバ回路２の内部インダクタンスや配線インダクタンス１０１２が小さくなる。従って、スイッチ回路３がターンオフする場合のサージ電圧を低減することができる。
また、少なくとも２つの隣接区間２１５が基板の一方の面に設けられるので、容易に隣接区間２１５を形成することができる。
また、少なくとも２つの隣接区間２１５が一方の面の同一層に設けられる場合には、隣接区間２１５を同一層に形成して充電パス２１を形成することができるため、充電パス２１を容易に形成することができる。
また、少なくとも２つの隣接区間２１５が一方の面の別々の層に設けられる場合には、確実に隣接区間２１５どうしを作動的に作用させて磁界を打ち消し合わせ、充電パス２１のインダクタンスを小さくすることができる。
［１．５．スナバ回路２の全体の配置］
図６は、スナバ回路２の全体の配置を示す。
図６は、スナバ回路２の全体の配置を示す。
スナバ回路２の各充電パス２１は、折り返されて互いに隣接する複数の隣接区間２１５を有してよい。例えば、本図では符号の図示を省略するが、３つの充電パス２１（１）～２１（３）は、それぞれ図５と同様に３つの隣接区間２１５を有してよい。
スナバ回路２の各放電パス２２は、充電パス２１を迂回して任意に配置されてよい。本実施形態では一例として、放電パス２２は、充電パス２１の導体パターン２１０とは別の層の導体パターン２２０を含んで形成されてよい。放電パス２２の中途部には、インダクタンスを大きくするためにコイルが設けられてもよい。なお、導体パターン２１０と、導体パターン２２０との電気的な接続部分には、図示しない導電ビアが設けられてよい。また、図中の各線種の矢印は、スイッチング素子１１がターンオンされた場合に流れる電流を示す。
図７は、図６の電流の流れを回路図上で示す。この図に示すように、点線の矢印は第１の放電パス２２（１）に流れる電流を示し、実線の矢印は第２の放電パス２２（２）に流れる電流を示し、二点鎖線の矢印は第３の放電パス２２（３）に流れる電流を示し、破線の矢印は第４の放電パス２２（４）に流れる電流を示す。
なお、図６に示されるように、スイッチ回路３の正側端子５１と、スナバ装置７の正側端子２０１との間の正側配線１０１の一部と、スイッチ回路３の負側端子５２と、スナバ装置７の負側端子２０２との間の負側配線１０２の一部とは互いに隣接してよい。例えば、正側配線１０１の一部と、負側配線１０２の一部とは、基板の一方の面の同一層に設けられて隣接してもよいし、別々の層に設けられて隣接してもよい。一例として、正側配線１０１の一部と、負側配線１０２の一部とは、基板の別々の層に面状に形成されて隣接してよい。互いに隣接する正側配線１０１の一部と、負側配線１０２の一部とは、互いに差動的に作用して磁界を打ち消し合ってよい。これにより、スナバ回路２と、スイッチング素子１１，１２との間の配線インダクタンス１０１２がいっそう小さくなるため、スイッチ回路３がターンオフする場合のサージ電圧をいっそう低減することができる。
［１．６．隣接区間２１５どうしの間隔］
図８は、導体のインダクタンスと、導体間距離との関係を示す。図中、横軸は導体を折り返して隣接させた場合の導体間距離（Ｄ）と、導体半径（ａ）との比を示す。導体間距離は、導体の中心間の距離であってよい。また、縦軸は、導体のインダクタンス（Ｌ）と、基準インダクタンス（Ｌ０）との比を示す。基準インダクタンス（Ｌ０）は、導体間距離が十分に大きい場合のインダクタンスであってよく、本図では一例としてＤ／ａ＝２０の場合のインダクタンスとなっている（図中、丸型のプロット参照）。ここでは、導体半径とは、導体パターンの幅の半分の長さであってよい。
図８は、導体のインダクタンスと、導体間距離との関係を示す。図中、横軸は導体を折り返して隣接させた場合の導体間距離（Ｄ）と、導体半径（ａ）との比を示す。導体間距離は、導体の中心間の距離であってよい。また、縦軸は、導体のインダクタンス（Ｌ）と、基準インダクタンス（Ｌ０）との比を示す。基準インダクタンス（Ｌ０）は、導体間距離が十分に大きい場合のインダクタンスであってよく、本図では一例としてＤ／ａ＝２０の場合のインダクタンスとなっている（図中、丸型のプロット参照）。ここでは、導体半径とは、導体パターンの幅の半分の長さであってよい。
この図に示されるように、導体間距離が小さくなると、導体のインダクタンスは小さくなり、Ｄ／ａが４になる（つまり導体間距離（Ｄ）が導体半径（ａ）の４倍になる）とインダクタンスの減少割合は概ね５０％になる（図中、三角のプロット参照）。従って、本実施形態では一例として、隣接区間２１５の中心線どうしの間隔（Ｄ）は、導体パターンの幅（ａ）の４倍以下であってよい。
［２．変形例］
図９は、充電パス２１の配置の変形例を示す。図中、１点鎖線より上側は基板の表面を示し、下側は基板の裏面を示す。
図９は、充電パス２１の配置の変形例を示す。図中、１点鎖線より上側は基板の表面を示し、下側は基板の裏面を示す。
この図に示すように、充電パス２１に含まれる複数の隣接区間２１５のうち２以上の隣接区間２１５は、基板を挟んで設けられてよい。これにより、確実に隣接区間２１５どうしを作動的に作用させて磁界を打ち消し合わせ、充電パス２１のインダクタンスを小さくすることができる。例えば、図中では、丸記号が付された２つの隣接区間２１５どうし、つまり正側端子２０１および第１ダイオード２１２の間に含まれる区間と、負側コンデンサ２１３および負側端子２０２の間に含まれる区間との２つの区間どうしが作動的に作用してインダクタンスを低減し、三角記号が付された２つの隣接区間２１５どうし、つまり正側コンデンサ２１１および負側コンデンサ２１３の間に含まれる区間と、第１ダイオード２１２および負側端子２０２の間に含まれる区間との２つの区間どうしが作動的に作用してインダクタンスを低減する。
図１０は、充電パス２１の配置の他の変形例を示す。充電パス２１は、偶数の隣接区間２１５を有してよい。これにより、充電パス２１のインダクタンスを効率よく低減することができる。例えば、図中では、充電パス２１には、正側端子２０１および第１ダイオード２１２の間に含まれる区間と、正側コンデンサ２１１および負側コンデンサ２１３の間に含まれる区間と、第１ダイオード２１２および負側コンデンサ２１３の間に含まれる区間と、第１ダイオード２１２および負側端子２０２の間に含まれる区間との４つの隣接区間２１５が含まれている。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１ 電力変換装置
２ スナバ回路
３ スイッチ回路
４ 電圧
５ 半導体モジュール
７ スナバ装置
１０ 電源コンデンサ
１１ スイッチング素子
１２ スイッチング素子
１３ 環流ダイオード
１４ 環流ダイオード
１９ 電源出力端子
２１ 充電パス
２２ 放電パス
５１ 正側端子
５２ 負側端子
１０１ 正側配線
１０２ 負側配線
２０１ 正側端子
２０２ 負側端子
２１０ 導体パターン
２１１ 正側コンデンサ
２１２ 第１ダイオード
２１３ 負側コンデンサ
２１５ 隣接区間
２２０ 導体パターン
２２１ 第２ダイオード
１０１１ 配線インダクタンス
１０１２ 配線インダクタンス
２ スナバ回路
３ スイッチ回路
４ 電圧
５ 半導体モジュール
７ スナバ装置
１０ 電源コンデンサ
１１ スイッチング素子
１２ スイッチング素子
１３ 環流ダイオード
１４ 環流ダイオード
１９ 電源出力端子
２１ 充電パス
２２ 放電パス
５１ 正側端子
５２ 負側端子
１０１ 正側配線
１０２ 負側配線
２０１ 正側端子
２０２ 負側端子
２１０ 導体パターン
２１１ 正側コンデンサ
２１２ 第１ダイオード
２１３ 負側コンデンサ
２１５ 隣接区間
２２０ 導体パターン
２２１ 第２ダイオード
１０１１ 配線インダクタンス
１０１２ 配線インダクタンス
Claims (8)
- 正側端子および負側端子の間に直列に順に接続される正側コンデンサ、第１ダイオード、および負側コンデンサをそれぞれ有し、前記正側端子側から前記負側端子側へと電流を流す並列なＮ個（但しＮは１以上の整数）の充電パスと、
前記負側端子または前記Ｎ個の充電パスのうち第ｋの充電パス（但しｋは０≦ｋ＜Ｎの整数）における前記負側コンデンサと、前記Ｎ個の充電パスのうち第ｋ＋１の充電パスにおける前記正側コンデンサまたは前記正側端子との間に接続される第２ダイオードをそれぞれ有し、前記負側コンデンサおよび前記正側コンデンサの少なくとも一方を介して前記負側端子側から前記正側端子側へと電流を流す並列なＮ＋１個の放電パスと、
を備え、
少なくとも１つの前記充電パスは、折り返されて互いに隣接する複数の区間を有する、スナバ装置。 - 前記複数の区間のうち少なくとも２つの区間は、基板の一方の面に設けられる、請求項１に記載のスナバ装置。
- 前記少なくとも２つの区間は、前記一方の面の同一層に設けられる、請求項２に記載のスナバ装置。
- 前記少なくとも２つの区間は、前記一方の面の別々の層に設けられる、請求項２に記載のスナバ装置。
- 前記複数の区間のうち２以上の区間は、基板を挟んで設けられる、請求項１から４の何れか一項に記載のスナバ装置。
- 前記充電パスは、導体パターンを含んで形成され、
前記複数の区間の中心線同士の間隔は、前記導体パターンの幅の４倍以下である、請求項１から５の何れか一項に記載のスナバ装置。 - 請求項１から６のいずれか一項に記載のスナバ装置と、
前記正側端子および前記負側端子に接続されたスイッチ回路と、
を備える電力変換装置。 - 前記スイッチ回路の正側端子と、前記スナバ装置の正側端子との間の配線の一部と、
前記スイッチ回路の負側端子と、前記スナバ装置の負側端子との間の配線の一部とが互いに隣接する、請求項７に記載の電力変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021004218A JP2022108967A (ja) | 2021-01-14 | 2021-01-14 | スナバ装置および電力変換装置 |
| CN202111397440.1A CN114765414A (zh) | 2021-01-14 | 2021-11-23 | 缓冲装置及功率转换装置 |
| US17/456,575 US11632038B2 (en) | 2021-01-14 | 2021-11-25 | Snubber apparatus and power conversion apparatus |
| DE102021131508.5A DE102021131508A1 (de) | 2021-01-14 | 2021-12-01 | Dämpfungsvorrichtung und stromrichter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021004218A JP2022108967A (ja) | 2021-01-14 | 2021-01-14 | スナバ装置および電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022108967A true JP2022108967A (ja) | 2022-07-27 |
Family
ID=82116287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021004218A Pending JP2022108967A (ja) | 2021-01-14 | 2021-01-14 | スナバ装置および電力変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11632038B2 (ja) |
| JP (1) | JP2022108967A (ja) |
| CN (1) | CN114765414A (ja) |
| DE (1) | DE102021131508A1 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2658427B2 (ja) * | 1989-01-17 | 1997-09-30 | 富士電機株式会社 | 電力変換用半導体素子のスナバ回路とそのモジュール装置 |
| JP5561380B2 (ja) | 2011-02-17 | 2014-07-30 | 富士電機株式会社 | 半導体装置の内部配線構造 |
| WO2016103324A1 (ja) * | 2014-12-22 | 2016-06-30 | 三菱電機株式会社 | 電力変換装置および電力用半導体モジュール |
| JP2016144340A (ja) | 2015-02-03 | 2016-08-08 | 株式会社サムスン日本研究所 | スナバ回路 |
| JP6319509B2 (ja) | 2015-03-05 | 2018-05-09 | 富士電機株式会社 | 半導体装置 |
-
2021
- 2021-01-14 JP JP2021004218A patent/JP2022108967A/ja active Pending
- 2021-11-23 CN CN202111397440.1A patent/CN114765414A/zh active Pending
- 2021-11-25 US US17/456,575 patent/US11632038B2/en active Active
- 2021-12-01 DE DE102021131508.5A patent/DE102021131508A1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE102021131508A1 (de) | 2022-07-14 |
| US11632038B2 (en) | 2023-04-18 |
| CN114765414A (zh) | 2022-07-19 |
| US20220224221A1 (en) | 2022-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10749520B2 (en) | Power circuit and power module using MISFET having control circuit disposed between gate and source | |
| JP2017536078A (ja) | 能動スナバ | |
| JP5444142B2 (ja) | 電力変換器、及びこれを用いたモータ駆動装置 | |
| JP2004214452A (ja) | 電力用半導体モジュールおよび外部電極との結線方法 | |
| JP2010252568A (ja) | 半導体素子の駆動回路 | |
| US10554150B2 (en) | Three-level inverter | |
| US11451135B2 (en) | Multilevel port under-voltage protection circuit with flying capacitor | |
| JP2018520625A (ja) | 電力コンバータの物理的トポロジー | |
| US11218070B2 (en) | Snubber module, snubber apparatus and power conversion apparatus | |
| JP2011004243A (ja) | スイッチ回路 | |
| JPH07312878A (ja) | ３レベルインバータのスナバ回路 | |
| JP2022108967A (ja) | スナバ装置および電力変換装置 | |
| JP7276006B2 (ja) | スナバ回路および電力変換装置 | |
| US11165333B2 (en) | Snubber device and power conversion apparatus | |
| JP2020005411A (ja) | 電力変換装置 | |
| JP7456095B2 (ja) | 電力変換装置 | |
| JP2003033044A (ja) | スナバ回路 | |
| JP5171580B2 (ja) | インバータ装置 | |
| JP7222270B2 (ja) | 半導体装置およびスナバ装置 | |
| JP6915672B2 (ja) | スナバモジュール、スナバ装置および電力変換装置 | |
| US11750109B2 (en) | Power conversion device | |
| JP2018174654A (ja) | マルチレベルインバータの導体接続構造 | |
| JP2017162884A (ja) | 半導体装置 | |
| JP2505080B2 (ja) | 電力変換装置 | |
| JP2015156795A (ja) | 半導体スイッチ回路および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231214 |