JP7456095B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP7456095B2
JP7456095B2 JP2019104647A JP2019104647A JP7456095B2 JP 7456095 B2 JP7456095 B2 JP 7456095B2 JP 2019104647 A JP2019104647 A JP 2019104647A JP 2019104647 A JP2019104647 A JP 2019104647A JP 7456095 B2 JP7456095 B2 JP 7456095B2
Authority
JP
Japan
Prior art keywords
diode
terminal
positive
negative
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019104647A
Other languages
English (en)
Other versions
JP2020198734A (ja
Inventor
隆二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019104647A priority Critical patent/JP7456095B2/ja
Publication of JP2020198734A publication Critical patent/JP2020198734A/ja
Application granted granted Critical
Publication of JP7456095B2 publication Critical patent/JP7456095B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電力変換装置に関する。
従来、電力変換装置の技術分野ではサージ電圧や電力損失の低減を目的とした種々の技術が提案されている(例えば特許文献1,2参照)。
特許文献1 特開2016-144340号公報
特許文献2 国際公開第2016/199497号
近年、電力変換の効率をより高めたいという要望がある。
上記課題を解決するために、本発明の第1の態様においては、電力変換装置が提供される。電力変換装置は、正側端子および負側端子の間に電気的に直列に接続された複数の環流ダイオードを有するスイッチ回路を備えてよい。電力変換装置は、スイッチ回路に接続されるスナバ回路を備えてよい。スナバ回路は、正側端子および負側端子の間に直列に順に接続される正側コンデンサ、第1ダイオード、および負側コンデンサをそれぞれ有し、正側端子側から負側端子側へと電流を流す並列なn個(但しnは1以上の整数)の充電パスを有してよい。スナバ回路は、負側端子またはn個の充電パスのうち第Nの充電パス(但しNは0≦N≦nの整数)における負側コンデンサと、n個の充電パスのうち第N+1の充電パスにおける正側コンデンサまたは正側端子と、の間に接続される第2ダイオードをそれぞれ有し、負側コンデンサおよび正側コンデンサの少なくとも一方を介して負側端子側から正側端子側へと電流を流す並列なn+1個の放電パスを有してよい。複数の環流ダイオードは、一般整流ダイオードを含んでよい。
スイッチ回路は、複数の環流ダイオードのうち1以上のダイオードに逆並列に接続された1以上のスイッチング素子を有してよい。
1以上のダイオードは、少なくとも1つが一般整流ダイオードであってよい。
複数の環流ダイオードは、1以上のスイッチング素子に直列接続される少なくとも1つのダイオードを有してよい。当該少なくとも1つのダイオードは、一般整流ダイオードであってよい。
スイッチング素子はMOSFETであってよい。上述の1以上のダイオードはMOSFETの寄生ダイオードであってよい。
複数の環流ダイオードはそれぞれ、一般整流ダイオードであってよい。
一般整流ダイオードは、逆回復時間が200ns以上であってよい。
一般整流ダイオードは、第1ダイオードおよび第2ダイオードよりも逆回復時間が長くてよい。
一般整流ダイオードは、ハードリカバリダイオードであってよい。
正側端子に接続された正側電源線、および、負側端子に接続された負側電源線は、配線の電流変化率を100A/μsよりも小さくする配線インダクタンスを有してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る電力変換装置1を示す。 スイッチング素子11がターンオフされた場合の電流の流れを示す。 スイッチング素子11がターンオンされた場合の電流の流れを示す。 逆回復電流とサージ電圧との関係を示す。 逆回復電流とサージ電圧との関係を示す。 変形例に係る電力変換装置1Aを示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
[1.電力変換装置1の回路構成]
図1は、本実施形態に係る電力変換装置1を示す。本実施形態では一例として電力変換装置1はインバータであり、直流電力を多相(本実施形態では一例として3相)交流電力に変換する。電力変換装置1は、コンデンサ10の各電極と電源出力端子19との接続を切り替えることで変換した電圧を電源出力端子19から出力する。なお、出力される交流電流の帰路は他の相の電源出力端子19であってよい。電源出力端子19には誘導負荷(図示せず)が接続されてよい。電力変換装置1は、コンデンサ10と、1または複数(本実施形態では一例として相ごとに1つずつの計3つ)のスイッチ回路3と、スナバ回路2とを備える。なお、電力変換装置1は直流電力を単相交流電力に変換してもよい。この場合に電力変換装置1は、スイッチ回路3を1つのみ備え、直列接続された2つのコンデンサ10を備えてよく、電源出力端子19から出力される交流電流の帰路をコンデンサ10の中点としてよい。
コンデンサ10は、直流電源として機能する。コンデンサ10の正極には正側電源線101が接続され、負極には負側電源線102が接続される。正側電源線101および負側電源線102には、その配線長に応じて配線インダクタンス1011が存在しうる。一例として、正側電源線101、および、負側電源線102には、当該配線の電流変化率を100A/μsよりも小さくする配線インダクタンスが存在してよい。なお、図1では1つのコンデンサ10が図示されているが、直列または並列に接続された複数のコンデンサ10が電力変換装置1に具備されてもよい。コンデンサ10は、正側電源線101および負側電源線102の間の電圧を平滑化する平滑コンデンサでもよい。この場合には、正側電源線101および負側電源線102の間には、図示しない電源がさらに接続されてもよい。
[1.1.スイッチ回路3]
各スイッチ回路3は、正側端子51および負側端子52の間にスイッチング素子11、12および環流ダイオード13,14を有する。正側端子51および負側端子52は、正側および負側の電源端子であってよい。
スイッチング素子11,12は、スイッチング素子11を正側、スイッチング素子12を負側として正側端子51および負側端子52の間に電気的に直列に接続されている。スイッチング素子11,12は、電力変換装置1における上アームおよび下アームを構成してよい。
スイッチング素子11,12は、環流ダイオード13,14に逆並列に接続される。スイッチング素子11,12は、それぞれ正側端子51の側、つまり正側電源線101の側にドレイン端子が接続され、負側端子52の側、つまり負側電源線102の側にソース端子が接続されてよい。スイッチング素子11,12のゲート端子には、図示しないゲート駆動回路が接続され、スイッチング素子11,12のオン/オフを制御する。例えば、スイッチング素子11,12は、両方がオフとなるデッドタイムを挟んで択一的に接続状態となるよう制御されてよい。スイッチング素子11,12はPWM方式で制御されてよい。スイッチング素子11,12のスイッチング周波数は、1kHzから100kHzの何れかであってよく、一例として50kHzであってよい。スイッチング素子11およびスイッチング素子12の中点には電源出力端子19が接続される。
スイッチング素子11,12は、シリコンを基材としたシリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばSiC、GaN、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、AlN、AlGaN、または、ZnOなどを含む半導体素子である。なお、スイッチング素子11,12はMOSFETでもよいし、IGBTやバイポーラトランジスタなど、他構造の半導体素子でもよい。
環流ダイオード13,14は、正側端子51および負側端子52の間に電気的に直列に接続されている。環流ダイオード13,14は、逆並列ダイオードの一例でよく、正側電源線101の側がカソードとなるようスイッチング素子11,12に逆並列に接続されてよい。環流ダイオード13,14は、一般整流ダイオードを含む。2つの環流ダイオード13,14は、少なくとも1つが一般整流ダイオードであり、本実施形態では一例として、それぞれが一般整流ダイオードである。スイッチング素子11,12がMOSFETである場合には、環流ダイオード13,14はMOSFETの寄生ダイオード(ボディダイオード)でもよい。
ここで、一般整流ダイオードは、ファストリカバリダイオード(一例として逆回復時間が200ns未満のダイオード)とは異なるダイオード(低速ダイオードとも称する)であってよい。低速ダイオードは、逆回復時間が200ns以上のダイオードであってよく、逆回復時間が500ns以上のダイオードであってもよい。低速ダイオードは、低速ダイオードは、耐圧が3.3kVよりも高くてよい。低速ダイオードは、ハードリカバリダイオードであってよい。ハードリカバリダイオードとは、ソフト性指標値S=Δ2/Δ1が1.3より小さいダイオードであってよい。式中のΔ1は逆回復時間の開始タイミングから逆電流のピークタイミングまでの時間であってよく、式中のΔ2は当該ピークタイミングから逆回復時間の終了タイミングまでの時間であってよい。環流ダイオード13,14は、シリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。なお、環流ダイオード13,14の一方が低速ダイオードではない場合には、当該ダイオードはファストリカバリダイオードであってよく、一例としてショットキーバリアダイオードであってよい。
各スイッチ回路3は、半導体モジュール5としてモジュール化されてよい。この場合には、正側のスイッチング素子11のドレイン端子が半導体モジュール5の正側端子51であってよく、負側のスイッチング素子12のソース端子が半導体モジュール5の負側端子52であってよい。
[1.2.スナバ回路2]
スナバ回路2は、スイッチ回路3に接続される。スナバ回路2は、スイッチング素子11,12が電流を遮断した場合に生じるサージ電圧を吸収して電力変換装置1の各素子を保護してよい。スナバ回路2は、半導体モジュール5の正側端子51,負側端子52に装着されるスナバ装置7として実装されてよい。
スナバ回路2は、並列なn個の充電パス21と、並列なn+1個の放電パス22とを有する。なお、個数nは1以上の整数であり、本実施形態では一例として3である。また、本実施形態では一例として、3つの充電パス21を図の左側から順に第1の充電パス21(1),第2の充電パス21(2),第3の充電パス21(3)として説明する。また、4つの放電パス22を図の左側から順に第1の放電パス22(1),第2の放電パス22(2),第3の放電パス22(3),第4の放電パス22(4)として説明する。
各充電パス21は、正側端子51および負側端子52の間に直列に順に接続される正側コンデンサ211、充電パス用ダイオード212、および負側コンデンサ213を有する。正側コンデンサ211および負側コンデンサ213は、それぞれスナバコンデンサとして機能するものであり、スイッチング素子11,12の駆動時に生じる瞬時的なサージ電圧(一例として10nsより大きく10μs未満の期間で素子に印加されるサージ電圧)を吸収してよい。例えば正側コンデンサ211および負側コンデンサ213は、100kHzより大きく100MHz未満の振動を抑えてよい。正側コンデンサ211および負側コンデンサ213は、一例としてフィルムコンデンサまたは積層セラミックコンデンサであってよい。
充電パス用ダイオード212は、第1ダイオードの一例であり、正側端子51の側にアノードを向け、負側端子52の側にカソードを向けて配設される。これにより、各充電パス21は正側端子51側から負側端子52側へと電流を流す。
各放電パス22は、放電パス用ダイオード221を有する。放電パス用ダイオード221は、第2ダイオードの一例であり、負側端子52またはn個の充電パス21のうち第Nの充電パス21(但しNは0≦N≦nの整数)における負側コンデンサ213と、n個の充電パス21のうち第N+1の充電パス21における正側コンデンサ211または正側端子51と、の間に接続される。例えば、第1の放電パス22(1)の放電パス用ダイオード221は、負側端子52と、第1の充電パス21(1)の正側コンデンサ211との間に接続される。第2の放電パス22(2)の放電パス用ダイオード221は、第1の充電パス21(1)の負側コンデンサ213と、第2の充電パス21(2)の正側コンデンサ211との間に接続される。第3の放電パス22(3)の放電パス用ダイオード221は、第2の充電パス21(2)の負側コンデンサ213と、第3の充電パス21(3)の正側コンデンサ211との間に接続される。第4の放電パス22(4)の放電パス用ダイオード221は、第3の充電パス21(3)の負側コンデンサ213と、正側端子51との間に接続される。放電パス用ダイオード221は、第Nの充電パス21(N)または負側端子52の側にアソードを向け、第N+1の充電パス21(N+1)または正側端子51の側にカソードを向けて配設される。これにより、各放電パス22は、負側コンデンサ213および正側コンデンサ211の少なくとも一方を介して負側端子52側から正側端子51側へと電流を流す。
なお、充電パス用ダイオード212および放電パス用ダイオード221は、スイッチ回路3の低速ダイオード(本実施形態では一例として環流ダイオード13,14)よりも逆回復時間が短くてよい。例えば、充電パス用ダイオード212および放電パス用ダイオード221はそれぞれファストリカバリダイオードであってよく、一例としてショットバリアキーダイオードであってよい。
[1.3.スナバ回路2の動作]
続いて、スナバ回路2の動作について説明する。なお、本実施形態では、説明の簡略化のため、1つのスイッチング素子11が駆動される場合について説明する。
まず、スイッチング素子11がオン、スイッチング素子12がオフの状態から、スイッチング素子11がターンオフされる場合の動作について説明する。スイッチング素子11がオン、スイッチング素子12がオフの状態では、出力電流は、コンデンサ10、正側電源線101、スイッチング素子11、および、電源出力端子19の経路で流れる。このとき、配線インダクタンス1011には出力電流が流れてエネルギーが蓄積される。
図2は、この状態からスイッチング素子11がターンオフされた場合の電流の流れを示す。なお、図中の破線の矢印は電流の流れを示し、実線の矢印はコンデンサ10、正側コンデンサ211および負側コンデンサ213の電圧を示す。
スイッチング素子11がターンオフされると、出力電流は転流して、コンデンサ10および正側電源線101から各充電パス21の正側コンデンサ211、充電パス用ダイオード212および負側コンデンサ213に流れ、環流ダイオード14を介して電源出力端子19から出力される。これにより、配線インダクタンス1011の電流エネルギーは、充電パス21の正側コンデンサ211および負側コンデンサ213の充電により吸収される。そして、出力電流は最終的に、コンデンサ10、負側電源線102、環流ダイオード14、および、電源出力端子19の経路に全て転流する。これにより、スイッチング素子11のターンオフ動作に伴う転流が完了する。
図3は、スイッチング素子11のターンオフ動作が完了した状態から、あらためてスイッチング素子11がターンオンされた場合の電流の流れを示す。
あらためてスイッチング素子11がターンオンされると、コンデンサ10、負側電源線102、環流ダイオード14、および、電源出力端子19の経路に流れていた出力電流は、コンデンサ10、負側電源線102、各放電パス22の放電パス用ダイオード221、スイッチング素子11、および、電源出力端子19の経路に転流し、このとき放電パス用ダイオード221のアノード側/カソード側の正側コンデンサ211および/または負側コンデンサ213に蓄えられていたターンオフ動作時のエネルギーが放出される。そして、出力電流は最終的にコンデンサ10、正側電源線101、スイッチング素子11、および、電源出力端子19の経路に全て転流する。これにより、スイッチング素子11のターンオン動作に伴う転流が完了する。
なお、スイッチング素子11がターンオンされた場合に、環流ダイオード14では順方向に流れていた電流が遮断されるために逆回復が生じ、逆回復時間の間に逆電流(図中の白抜き矢印参照)が流れる。
ここで、スイッチング素子11のターンオフ及びターンオンの動作時における正側コンデンサ211および負側コンデンサ213の電圧について説明する。ターンオフ動作時における各充電パス21の正側コンデンサ211および負側コンデンサ213の電圧の関係は、以下の式(1)で表される。但し、式中、Eはコンデンサ10の電圧、Vdc-offはターンオフ動作時の正側端子51および負側端子52の間の端子間電圧である。また、Vp(1)~Vp(3)は第1の充電パス21(1)~第3の充電パス21(3)における正側コンデンサ211の電圧である。また、Vn(1)~Vn(3)は第1の充電パス21(1)~第3の充電パス21(3)における負側コンデンサ213の電圧である。
E≦(V(1)+V(1))
=(V(2)+V(2))
=(V(3)+V(3))
=Vdc-off …(1)
また、ターンオン動作時における各充電パス21の正側コンデンサ211および負側コンデンサ213の電圧の関係は、以下の式(2)で表される。但し、式中、Vdc-onはターンオン動作時の正側端子51および負側端子52の間の端子間電圧である。
E≧V(1)
=(V(1)+V(2))
=(V(2)+V(3))
=V(3)
=Vdc-on …(2)
式(1)及び式(2)により、各正側コンデンサ211および各負側コンデンサ213の電圧の関係は以下の式(3)で表される(図2、図3に図示した電圧も参照)。但し、式中、Vdcは定常時の正側端子51および負側端子52の間の端子間電圧である。
E=Vdc≒V(1)
=V(3)
=1.5×V(2)
=1.5×V(2)
=3×V(1)
=3×V(3) …(3)
式(3)より、コンデンサ電流が遮断される場合の各充電パス21における充電電圧(図3では一例として4E/3)は、放電パス22のそれぞれにおける放電電圧(図3では一例としてE)よりも高いことがわかる。なお、出力電流が逆向きの場合でのスイッチング素子12のターンオンおよびターンオフ動作においても、回路の対称性より同様の効果が得られるため、詳細な説明は省略する。
以上のスナバ回路2によれば、正側コンデンサ211および負側コンデンサ213を有するn個の並列な充電パス21が具備される。従って、半導体モジュール5によって電流が遮断されると、配線インダクタンス1011に蓄積されたエネルギーは各充電パス21を通って正側コンデンサ211および負側コンデンサ213を正側端子51および負側端子52の間の電圧よりも高い電圧に充電する。これにより、サージ電圧による素子破壊が防止される。
また、スナバ回路2には、負側コンデンサ213および正側コンデンサ211の少なくとも一方を介して負側端子52側から正側端子51側へと電流を流すn+1個の放電パス22が具備される。従って、半導体モジュール5によって電流が流されると、正側コンデンサ211や負側コンデンサ213に蓄積されたエネルギーが放電され、各放電パス22の放電電圧は正側端子51および負側端子52の間の電圧まで低下する。
ここで、電流が遮断される場合のn個の充電パス21のそれぞれにおける充電電圧は、放電パス22のそれぞれにおける放電電圧よりも高いため、電流が遮断されて充電パス21を充電したエネルギーは、放電パス22によって放電されても充電パス21をさらに充電することができない。従って、電流が遮断される場合に正側コンデンサ211および負側コンデンサ213を充電したエネルギーは、配線インダクタンス1011と正側コンデンサ211や負側コンデンサ213との共振動作により充放電されて回路損失として消費されることなく正側コンデンサ211および負側コンデンサ213に蓄えられて回生される。これにより、共振動作による回路損失が低減される。
そして、このように電流遮断時のサージ電圧による素子破壊を防止するとともに、回路損失を低減することができるため、正側端子51および負側端子52に接続される配線のインダクタンスの許容量を大きくすることができる。つまり、正側電源線101および負側電源線102の配線長の自由度を高めることができる。
また、以上の電力変換装置1によれば、環流ダイオード13,14の少なくとも一方が低速ダイオードであるので、ファストリカバリダイオードのみを環流ダイオード13,14に用いる場合と比較して、環流ダイオード13,14での順電圧降下による損失(いわゆる導通損)を低減することができる。また、上述のようなスナバ回路2を備えることでサージ電圧を低減しつつ配線インダクタンスを大きくすることができるため、正側電源線101および負側電源線102の電流変化率を小さくすることができる。従って、環流ダイオード13,14の少なくとも一方として低速ダイオードを用いても、逆回復電流を低減し、逆回復損失の増加を抑えることができる。以上から、逆回復損失の増加を抑えつつ環流ダイオード13,14での順電圧降下による損失を低減することができるため、電力変換の効率を高めることができる。また、ファストリカバリダイオードのみを環流ダイオード13,14に用いる場合と比較して、環流ダイオード13,14の材料費を抑え、電力変換装置1を低廉化することができる。
また、環流ダイオード13,14はそれぞれ低速ダイオードであるので、一方のみを低速ダイオードとする場合と比較して材料費を抑え、電力変換装置1をいっそう低廉化することができる。
また、環流ダイオード13,14はMOSFETの寄生ダイオードであるので、MOSFETとその寄生ダイオードとを電力変換装置1のスイッチング素子11,12および環流ダイオード13,14として用いることができる。また、MOSFETに対して寄生ダイオードとは別個に逆並列ダイオードを接続する場合と比較して、電力変換装置1を低廉化することができる。
また、環流ダイオード13,14は逆回復時間が500ns以上であるので、500ns未満のダイオードと用いる場合と比較して環流ダイオード13,14の材料費を抑え、電力変換装置1を低廉化することができる。
また、環流ダイオード13,14は充電パス用ダイオード212および放電パス用ダイオード221よりも逆回復時間が長いので、充電パス用ダイオード212および放電パス用ダイオード221以下の逆回復時間を有するダイオードを環流ダイオード13,14に用いる場合と比較して、環流ダイオード13,14の材料費を抑え、電力変換装置1を低廉化することができる。
また、環流ダイオード13,14は耐圧が3.3kVよりも高いので、電流変化率の耐量が低い。このような場合であっても、上述のようなスナバ回路2を備えることで、配線インダクタンスを大きくして電流変化率を小さくすることができるため、急激な電流変化により素子を破壊することなく電力変換を行うことができる。
また、環流ダイオード13,14はハードリカバリダイオードであるので、ソフトリカバリダイオードである場合と比較して、逆回復損失を低減することができる。一方、ハードリカバリダイオードを用いる場合には逆回復時にサージ電圧が大きくなる虞があるものの、上述のようなスナバ回路2を備えることで、配線インダクタンスを大きくして逆回復時のサージ電圧を小さくすることができるため、サージ電圧により素子を破壊することなく電力変換を行うことができる。
また、正側電源線101および負側電源線102は当該電線の電流変化率を100A/μsよりも小さくする配線インダクタンスを有するので、電流変化率を確実に小さくすることができる。
なお、環流ダイオード14に流れる逆電流は放電パス22から供給され得る。従って、放電パス22の配線インダクタンスは充電パス21の配線インダクタンスよりも大きいことが好ましい。一例として、正側コンデンサ211および負側コンデンサ213の間の配線の配線は、電流変化率を100A/μsよりも小さくする配線インダクタンスを有してよい。これにより、逆電流を低減して逆回復損失を低減することができる。
[3.動作波形]
図4は、逆回復電流とサージ電圧との関係を示す。本図と、後述の図5とでは、図中の横軸は時間を示し、縦軸は電流または電圧を示す。また、破線のグラフは環流ダイオード14に流れる電流を示し、実線のグラフは、スイッチング素子12の素子電圧を示す。なお、スイッチング素子11がターンオンすることで、環流ダイオード14に流れている電流が減少し始め、逆回復現象に向かって遷移していく。スイッチング素子12の素子電圧は最終的にコンデンサ10の電圧値に落ち着くが、一時的にコンデンサ10の電圧値よりも高くなる。本実施形態では、このような、コンデンサ10の電圧値よりも高くなる上昇分の電圧をサージ電圧と称する。
図中、最も細い破線,実線のグラフは、電力変換装置1がスナバ回路2を有さずに配線インダクタンスが小さく、かつ、環流ダイオード14がファストリカバリダイオード(高速ダイオード)である場合の電流,電圧を示す。図中、2番目に細い破線,実線のグラフは、電力変換装置1がスナバ装置7を有さずに配線インダクタンスが小さく、かつ、環流ダイオード14が低速ダイオードである場合の電流,電圧を示す。図中、最も太い破線,実線のグラフは、電力変換装置1がスナバ装置7を有して配線インダクタンスが大きく、かつ、環流ダイオード14が低速ダイオードである場合の電流,電圧を示す。なお、配線インダクタンスが小さいとは、正側電源線101および負側電源線102の電流変化率が100A/μsよりも小さいことであってよい。配線インダクタンスが大きいとは、正側電源線101および負側電源線102の電流変化率が100A/μsよりも大きいことであってよい。
この図から分かるように、単純に環流ダイオード14を高速ダイオードから低速ダイオードに変更すると、逆回復時間が長くなり、逆回復損失が増加してしまう。一方、スナバ装置7を用いる場合には、配線インダクタンスを大きくすることができるため、環流ダイオード14に流れる順方向電流の変化率を小さくして逆回復電流のピークを小さくし、単純に環流ダイオード14を高速ダイオードから低速ダイオードに変更する場合と比較して、逆回復時間、逆回復損失を低減することができる。さらに逆回復電流ピークが小さくなるため、サージ電圧も低減することができる。また、環流ダイオード14を低速ダイオードとする場合であっても、逆回復電流を低減して逆回復時間を短くし、逆回復損失の増加を抑えることができる。
図5は、逆回復電流とサージ電圧との他の関係を示す。図中、最も細い破線,実線のグラフは、電力変換装置1がスナバ回路2を有さずに配線インダクタンスが小さく、かつ、環流ダイオード14がソフトリカバリのファストリカバリダイオード(高速ダイオード)である場合の電流,電圧を示す。図中、2番目に細い破線,実線のグラフは、電力変換装置1がスナバ装置7を有さずに配線インダクタンスが小さく、かつ、環流ダイオード14がハードリカバリの高速ダイオードである場合の電流,電圧を示す。図中、最も太い破線,実線のグラフは、電力変換装置1がスナバ装置7を有して配線インダクタンスが大きく、かつ、環流ダイオード14がハードリカバリの高速ダイオードである場合の電流,電圧を示す。
この図から分かるように、単純に環流ダイオード14をソフトリカバリのダイオードからハードリカバリのダイオードに変更すると、逆回復時間が短くなるものの、逆回復電流の急峻な減少に起因してサージ電圧が大きくなってしまう。一方、スナバ装置7を用いる場合には、配線インダクタンスを大きくすることができるため、環流ダイオード14に流れる電流の変化率を小さくして逆回復電流のピークを小さくし、サージ電圧を低減することができる。なお、本図では環流ダイオード14がファストリカバリダイオード(高速ダイオード)である場合の動作波形について説明したが、低速ダイオードの場合にも動作波形の傾向は同様である。
[4.変形例]
図6は、変形例に係る電力変換装置1Aを示す。本変形例では一例として電力変換装置1Aは昇圧チョッパであり、電源18から供給される電圧を昇圧して、正側電源線101および負側電源線102に接続された負荷(図示せず)に供給する。電力変換装置1Aは、スイッチ回路3Aと、電源18と、インダクタ15と、コンデンサ10Aとを備える。
スイッチ回路3Aは、環流ダイオード13Aを有する。環流ダイオード13Aは、正側端子51および負側端子52の間で環流ダイオード14およびスイッチング素子12のそれぞれと電気的に直列に接続されており、逆流防止ダイオードとして機能する。本実施形態では一例として環流ダイオード13A,14はそれぞれ低速ダイオードであるが、いずれか一方のみが低速ダイオードであってもよい。つまり、スイッチング素子12と直列に接続された逆流防止用の環流ダイオード13Aが低速ダイオードであってもよいし、スイッチング素子12と逆並列に接続された環流ダイオード14が低速ダイオードであってもよい。環流ダイオード13Aと、環流ダイオード14との中点には電源端子19Aが接続される。
電源18は、電源端子19Aと、負側端子52との間に接続される。電源18は、直流電力の電圧源であってよい。例えば、電源18は、整流ダイオードおよびコンデンサを含む整流回路によって商用周波数(例えば50Hzまたは60Hz)の交流電力を直流電力に整流して供給する回路であってよい。
インダクタ15は、電源端子19Aと、電源18との間に接続される。インダクタ15は、スイッチング素子12がオンされる場合に電流を流してエネルギを蓄積し、スイッチング素子12がオフされる場合にエネルギを電流として放出する。これにより、電源18の電圧が昇圧されて適宜、放出される。一例として、電源18から供給される565Vの電圧が710Vに昇圧されてよい。
コンデンサ10Aは、正側電源線101および負側電源線102の間に接続される。コンデンサ10Aは、負荷(図示せず)に流れる電流を平滑化してよい。
以上の電力変換装置1Aによっても、上述の電力変換装置1と同様に、逆回復損失の増加を抑えつつ環流ダイオード13,14での順電圧降下による損失を低減することができるため、電力変換の効率を高めることができる。また、ファストリカバリダイオードのみを環流ダイオード13,14に用いる場合と比較して、環流ダイオード13,14の材料費を抑え、電力変換装置1を低廉化することができる。
[5.その他の変形例]
なお、上記の実施形態においては、スイッチ回路3は2つの環流ダイオード13,14を有することとして説明したが、3つ以上の環流ダイオードを有することとしてもよい。また、スイッチ回路3は、2つのスイッチング素子11,12を有することとして説明したが、複数の環流ダイオードのうち1以上のダイオードに逆並列に接続された1以上のスイッチング素子を有する限りにおいて、他の個数のスイッチング素子を有してよい。
また、上記の変形例においては、スイッチ回路3Aは1つのスイッチング素子12を有し、当該スイッチング素子12に逆並列に接続された環流ダイオード14と、スイッチング素子12に直列に接続された環流ダイオード13Aとを有することとして説明したが、スイッチング素子および環流ダイオードの個数はこれに限定されない。例えば、スイッチ回路3Aは、3つ以上の環流ダイオードを有してよい。また、スイッチ回路3Aは、複数の環流ダイオードのうち1以上のダイオードに逆並列に接続された1以上のスイッチング素子を有してよい。この場合、複数の環流ダイオードは、ダイオードと逆並列に接続されたスイッチング素子に対して直列接続される少なくとも1つのダイオードを有してよい。スイッチング素子に対して直列に接続された環流ダイオード間のノードと、スイッチング素子間のノードとの間には、フライングキャパシタとして機能するコンデンサが接続されてよい。
また、電力変換装置1Aを昇圧チョッパとして説明したが、降圧チョッパとしてもよい。この場合には、直流電源としてのコンデンサ10Aから供給される電圧を降圧して電源端子19Aと、負側端子52との間に接続された負荷に供給してよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
1 電力変換装置、 2 スナバ回路、 3 スイッチ回路、 5 半導体モジュール、 7 スナバ装置、 10 コンデンサ、 11 スイッチング素子、 12 スイッチング素子、 13 環流ダイオード、 14 環流ダイオード、 15 インダクタ、 18 電源、 19 電源出力端子、 21 充電パス、 22 放電パス、 51 正側端子、 52 負側端子、 101 正側電源線、 102 負側電源線、 211 正側コンデンサ、 212 充電パス用ダイオード、 213 負側コンデンサ、 221 放電パス用ダイオード、 1011 配線インダクタンス

Claims (6)

  1. 正側端子および負側端子の間に電気的に直列に接続された複数の環流ダイオードを有するスイッチ回路と、
    前記スイッチ回路に並列に接続されるスナバ回路と、
    を備え、
    前記スナバ回路は、
    前記正側端子および前記負側端子の間に直列に順に接続される正側コンデンサ、第1ダイオード、および負側コンデンサをそれぞれ有し、前記正側端子側から前記負側端子側へと電流を流す並列なn個(但しnは1以上の整数)の充電パスと、
    前記n個の充電パスのうち第Nの充電パス(但しNは0≦N≦nの整数)における前記負側コンデンサと前記n個の充電パスのうち第N+1の充電パスにおける前記正側コンデンサとの間に接続される第2ダイオード(但し、N=0の場合には前記負側端子と第1の充電パスにおける前記正側コンデンサとの間に接続される第2ダイオードであり、N=nの場合には第nの充電パスにおける前記負側コンデンサと前記正側端子との間に接続される第2ダイオード)をそれぞれ有し、前記負側コンデンサおよび前記正側コンデンサの少なくとも一方を介して前記負側端子側から前記正側端子側へと電流を流す並列なn+1個の放電パスと、
    を有し、
    前記複数の環流ダイオードは、一般整流ダイオードと、ファストリカバリダイオードとを含み、
    前記スイッチ回路は、前記複数の環流ダイオードのうち1以上のダイオードに逆並列に接続された1以上のスイッチング素子を有し、
    前記複数の環流ダイオードは、前記1以上のスイッチング素子に直列接続される少なくとも1つのダイオードを有し、
    前記少なくとも1つのダイオードは、前記一般整流ダイオードである、電力変換装置。
  2. 電力変換装置であって、
    正側端子および負側端子の間に電気的に直列に接続された複数の環流ダイオードを有するスイッチ回路と、
    前記スイッチ回路に並列に接続されるスナバ回路と、
    を備え、
    前記スナバ回路は、
    前記正側端子および前記負側端子の間に直列に順に接続される正側コンデンサ、第1ダイオード、および負側コンデンサをそれぞれ有し、前記正側端子側から前記負側端子側へと電流を流す並列なn個(但しnは1以上の整数)の充電パスと、
    前記n個の充電パスのうち第Nの充電パス(但しNは0≦N≦nの整数)における前記負側コンデンサと前記n個の充電パスのうち第N+1の充電パスにおける前記正側コンデンサとの間に接続される第2ダイオード(但し、N=0の場合には前記負側端子と第1の充電パスにおける前記正側コンデンサとの間に接続される第2ダイオードであり、N=nの場合には第nの充電パスにおける前記負側コンデンサと前記正側端子との間に接続される第2ダイオード)をそれぞれ有し、前記負側コンデンサおよび前記正側コンデンサの少なくとも一方を介して前記負側端子側から前記正側端子側へと電流を流す並列なn+1個の放電パスと、
    を有し、
    前記複数の環流ダイオードは、一般整流ダイオードと、ファストリカバリダイオードとを含み、
    当該電力変換装置はチョッパ装置であり、
    前記スイッチ回路は、前記複数の環流ダイオードのうち1以上のダイオードである第1環流ダイオードと逆例列に接続されたスイッチング素子を有し、
    前記複数の環流ダイオードのうち前記スイッチング素子に対して逆並列に接続された前記第1環流ダイオードと、前記スイッチング素子に対して逆並列に接続されていない第2環流ダイオードとの一方は一般整流ダイオードであり、他方はファストリカバリダイオードであり、
    前記複数の環流ダイオードは、前記1以上のスイッチング素子に直列接続される少なくとも1つのダイオードを有し、
    前記少なくとも1つのダイオードは、前記一般整流ダイオードである、電力変換装置。
  3. 前記一般整流ダイオードは、逆回復時間が200ns以上である、請求項1または2に記載の電力変換装置。
  4. 前記一般整流ダイオードは、前記第1ダイオードおよび前記第2ダイオードよりも逆回復時間が長い、請求項1からのいずれか一項に記載の電力変換装置。
  5. 前記一般整流ダイオードは、ハードリカバリダイオードである、請求項1からのいずれか一項に記載の電力変換装置。
  6. 前記正側端子に接続された正側電源線、および、前記負側端子に接続された負側電源線は、配線の電流変化率を100A/μsよりも小さくする配線インダクタンスを有する、請求項1からのいずれか一項に記載の電力変換装置。
JP2019104647A 2019-06-04 2019-06-04 電力変換装置 Active JP7456095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019104647A JP7456095B2 (ja) 2019-06-04 2019-06-04 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019104647A JP7456095B2 (ja) 2019-06-04 2019-06-04 電力変換装置

Publications (2)

Publication Number Publication Date
JP2020198734A JP2020198734A (ja) 2020-12-10
JP7456095B2 true JP7456095B2 (ja) 2024-03-27

Family

ID=73649468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019104647A Active JP7456095B2 (ja) 2019-06-04 2019-06-04 電力変換装置

Country Status (1)

Country Link
JP (1) JP7456095B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003111430A (ja) 2001-09-28 2003-04-11 Nf Corp 回生型スナバ回路
JP2014222710A (ja) 2013-05-13 2014-11-27 ローム株式会社 半導体装置およびその製造方法
JP2015156777A (ja) 2014-02-21 2015-08-27 三菱電機株式会社 スイッチング電源装置
JP2016144340A (ja) 2015-02-03 2016-08-08 株式会社サムスン日本研究所 スナバ回路
JP2018107880A (ja) 2016-12-26 2018-07-05 株式会社デンソー 電力変換器制御装置
JP7231670B2 (ja) 2021-06-22 2023-03-01 株式会社バンダイ 固形浴用剤、及び固形浴用剤の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231670A (ja) * 1994-02-14 1995-08-29 Amada Co Ltd 高周波インバータ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003111430A (ja) 2001-09-28 2003-04-11 Nf Corp 回生型スナバ回路
JP2014222710A (ja) 2013-05-13 2014-11-27 ローム株式会社 半導体装置およびその製造方法
JP2015156777A (ja) 2014-02-21 2015-08-27 三菱電機株式会社 スイッチング電源装置
JP2016144340A (ja) 2015-02-03 2016-08-08 株式会社サムスン日本研究所 スナバ回路
JP2018107880A (ja) 2016-12-26 2018-07-05 株式会社デンソー 電力変換器制御装置
JP7231670B2 (ja) 2021-06-22 2023-03-01 株式会社バンダイ 固形浴用剤、及び固形浴用剤の製造方法

Also Published As

Publication number Publication date
JP2020198734A (ja) 2020-12-10

Similar Documents

Publication Publication Date Title
JP4824524B2 (ja) 単方向dc−dcコンバータおよびその制御方法
JP4445036B2 (ja) 電力変換器
US7541791B2 (en) Switch mode power converter having multiple inductor windings equipped with snubber circuits
KR101298437B1 (ko) 직류 전원 장치
US20110089765A1 (en) Power converting apparatus
JP2003052178A (ja) 3レベルインバータ装置
IL95438A (en) Switching circuit
CN108370219B (zh) 谐振系统控制器和逐周期预测软开关
JP7099075B2 (ja) 半導体モジュール
RU2691959C1 (ru) Схема преобразования электрической мощности
US11218070B2 (en) Snubber module, snubber apparatus and power conversion apparatus
JP6641782B2 (ja) 電力変換装置
JP7456095B2 (ja) 電力変換装置
JP7276006B2 (ja) スナバ回路および電力変換装置
JP2006087284A (ja) Dc/dcコンバータ
JP4806325B2 (ja) Dc−dcコンバータ
JP2003033044A (ja) スナバ回路
JP2010051126A (ja) 電力変換装置
JP6502158B2 (ja) スイッチング電源装置
JP4806324B2 (ja) Dc−dcコンバータ
JP6915672B2 (ja) スナバモジュール、スナバ装置および電力変換装置
JP7147998B2 (ja) 半導体振動抑制回路
JP4971833B2 (ja) 絶縁型dc−dcコンバータ
JP2022108967A (ja) スナバ装置および電力変換装置
JP2021129468A (ja) スナバ回路および電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240226

R150 Certificate of patent or registration of utility model

Ref document number: 7456095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150