DE102011083223A1 - Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte - Google Patents
Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte Download PDFInfo
- Publication number
- DE102011083223A1 DE102011083223A1 DE102011083223A DE102011083223A DE102011083223A1 DE 102011083223 A1 DE102011083223 A1 DE 102011083223A1 DE 102011083223 A DE102011083223 A DE 102011083223A DE 102011083223 A DE102011083223 A DE 102011083223A DE 102011083223 A1 DE102011083223 A1 DE 102011083223A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- power semiconductor
- semiconductor module
- metallization
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Die Erfindung betrifft ein Leistungshalbleitermodul (100) mit einer ersten Leiterplatte (1), einer in einer vertikalen Richtung (v) von der ersten Leiterplatte (1) beabstandete zweiten Leiterplatte (2), sowie mit einem Halbleiterchip (3, 4), der zwischen der ersten Leiterplatte (1) und der zweiten Leiterplatte (2) angeordnet und zumindest mit der zweiten oberen Metallisierung (21) elektrisch leitend verbunden ist. Die erste untere Metallisierung (12) und die zweite obere Metallisierung (21) die einander zugewandt sind. Die erste Leiterplatte (1) umfasst einen ersten Isolationsträger (10), sowie eine erste obere Metallisierung (11) und eine erste untere Metallisierung (12), die auf einander entgegengesetzten Seiten auf den ersten Isolationsträger (10) aufgebracht sind. Die zweite Leiterplatte (2) umfasst einen zweiten Isolationsträger (20) und eine auf diesen aufgebrachte zweite obere Metallisierung (21). Die erste Leiterplatte (1) umfasst des weiteren eine erste dicke Leiterschicht (13), die zumindest teilweise in den ersten Isolationsträger (10) eingebettet ist und die eine Dicke (d1) von wenigstens 100 µm oder von wenigstens 400 µm aufweist.
Description
- Die Erfindung betrifft ein Leistungshalbleitermodul. Der Aufbau moderner Leistungshalbleitermodule ist sehr komplex und erfordert eine Vielzahl von Lötverbindungen oder anderen stoffschlüssigen Verbindungen zwischen verschiedensten Komponenten, beispielsweise zwischen der Metallisierung eines Schaltungsträgers und einem externen Lastanschlusspin, der außerhalb des Moduls nochmals elektrisch kontaktiert wird. Mit jeder derartigen Verbindung ist jedoch ein elektrischer Übergangswiderstand verbunden, sowie das Risiko, dass die Verbindung im Laufe der Zeit altert. Abgesehen davon ist die Herstellung einer solchen Verbindung mit viel Aufwand verbunden.
- Weiterhin steigt die Leistungsdichte bei Leistungshalbleitermodulen ständig an, so dass es nicht unproblematisch ist, die beim Betrieb anfallende Verlustwärme abzuführen.
- Die Aufgabe der vorliegenden Erfindung besteht darin, ein Leistungshalbleitermodul bereit zu stellen, bei dem zumindest eines der erläuterten Probleme verbessert wird. Diese Aufgabe wird durch ein Leistungshalbleitermodul gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
- Ein entsprechend verbessertes Leistungshalbleitermodul umfasst eine erste Leiterplatte, eine in einer vertikalen Richtung von der ersten Leiterplatte beabstandete zweite Leiterplatte, sowie einen Halbleiterchip. Die erste Leiterplatte weist einen ersten Isolationsträger auf, sowie eine erste obere Metallisierung und eine erste untere Metallisierung, die aufeinander entgegengesetzten Seiten auf den ersten Isolationsträger aufgebracht sind. Die zweite Leiterplatte umfasst einen zweiten Isolationsträger und eine auf diesem aufgebrachte zweite obere Metallisierung. Weiterhin ist zwischen der ersten Leiterplatte und der zweiten Leiterplatte ein Halbleiterchip angeordnet und zumindest mit der zweiten oberen Metallisierung elektrisch leitend verbunden. Die erste untere Metallisierung und die zweite obere Metallisierung sind einander zugewandt. Die erste Leiterplatte umfasst eine erste dicke Leiterschicht, die zumindest teilweise in den ersten Isolationsträger eingebettet ist und die eine Dicke von wenigstens 100 µm oder von wenigstens 400 µm aufweist.
- Die Verwendung einer derartigen dicken Leiterschicht ermöglicht es, hohe Ströme innerhalb der ersten Leiterplatte zu übertragen. Wenn die dicke Leiterschicht seitlich aus dem ersten Isolationsträger heraus geführt wird, so kann der herausgeführte Teilabschnitt als elektrischer Anschluss verwendet werden. Dies hat den Vorteil, dass für den betreffenden Anschluss kein Anschlusspin auf die dem Halbleiterchip abgewandte Seite der ersten Leiterplatte aufgelötet oder anderweitig stoffschlüssig verbunden werden muss, so dass eine mit einer solchen stoffschlüssigen Verbindung einhergehende Widerstandserhöhung überhaupt nicht auftritt. Abgesehen davon, muss auf der dem Halbleiterchip abgewandten Seite der ersten Leiterplatte kein Platz für diesen externen Anschlusspin vorgehalten werden. Stattdessen kann auf dieser Seite ergänzend zu einem Kühlkörper auf der dem Leistungshalbleiterchip abgewandten Seite der zweiten Leiterplatte ein weiterer Kühlkörper auf der dem Halbleiterchip abgewandten Seite der ersten Leiterplatte angeordnet werden, so dass eine effiziente zweiseitige Kühlung des Leistungshalbleitermoduls gegeben ist. Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren beispielhaft erläutert. Es zeigen:
-
1 Ein Schaltbild einer Halbbrücke mit zwei steuerbaren Leistungshalbleiterschaltern, deren Laststrecken in Reihe geschaltet sind; -
2 ein Schaltbild einer Dreifach-Halbbrücke; -
3A einen Vertikalschnitt durch ein zweiseitig gekühltes Leistungshalbleitermodul mit zwei Leiterplatten, von denen eine eine dicke Metallisierungsschicht aufweist; -
3B eine Draufsicht auf das Leistungshalbleitermodul gemäß3A ; -
4 einen Vertikalschnitt durch ein Leistungshalbleitermodul, das sich von dem Leistungshalbleitermodul gemäß3A dadurch unterscheidet, dass auf derselben Seite einer der Leiterplatten zwei voneinander beabstandete und elektrisch gegeneinander isolierte Kühlkörper angeordnet sind; -
5A zwei steckbar miteinander verbindbare Leiterplatten vor deren Montage zu einem Leistungshalbleitermodul; -
5B die Anordnung gemäß5A nach dem Aufstecken der einen Leiterplatte auf die andere Leiterplatte; -
5C die Anordnung gemäß5B nach der Montage eines Kühlkörpers; -
6 einen Vertikalschnitt durch ein Leistungshalbleitermodul mit zwei über Steckverbindungen miteinander verbundene Leiterplatten, von denen eine zwei parallel zueinander verlaufende Leiterschichten umfasst; -
7 einen Vertikalschnitt durch ein Leistungshalbleitermodul mit zwei Leiterbahnen, von denen jede eine dicke Leiterschicht umfasst; -
8 eine Draufsicht auf ein Leistungshalbleitermodul, in dem eine Dreiphasen-Halbbrücke gemäß2 realisiert ist; -
9 eine Draufsicht auf ein Leistungshalbleitermodul mit drei einzelnen Halbbrücken, von denen jede gemäß dem Schaltbild gemäß1 aufgebaut ist; -
10 einen Vertikalschnitt durch ein Leistungshalbleitermodul mit zwei Leiterplatten, von denen jede ein metallisches Inlay aufweist, über die die in den Halbleiterchips des Moduls anfallende Verlustwärme an die gegenüberliegende Seite der jeweiligen Leiterplatte abgeführt werden kann; und -
11 einen Horizontalschnitt durch die dicke erste Leiterschicht und den Isolationsträger der in3A dargestellten ersten Leiterplatte in einer zur vertikalen Richtung senkrechten Schnittebene. - In den Figuren bezeichnen, soweit nicht anders angegeben, gleiche Bezugszeichen gleiche Elemente mit gleicher Funktion.
-
1 zeigt ein Schaltbild einer Halbbrücke mit zwei steuerbaren Leistungshalbleiterschaltern3 , von denen jeder einen ersten Lastanschluss31 und einen zweiten Lastanschluss32 aufweist, sowie einen Steueranschluss33 , mittels dem ein elektrischer Strom zwischen dem ersten und zweiten Lastanschluss31 ,32 ein- und/oder ausgeschaltet oder auf einen beliebigen Wert zwischen 0 A (Ampere) und dem bei voller Aufsteuerung des steuerbaren Halbleiterschalters auftretendem Maximalstrom eingestellt werden kann. Die Strecke, über die der Strom zwischen den Lastanschlüssen31 und32 fließt, wird auch als Laststrecke bezeichnet. Wie aus1 ersichtlich ist, sind die Laststrecken der beiden steuerbaren Leistungshalbleiterschalter3 in Reihe geschaltet, wodurch eine Halbbrücke entsteht. Optional kann ein jeder der Leistungshalbleiterschalter3 einen nicht dargestellten Hilfs-Sourceanschluss aufweisen. - Weiterhin sind Anschlüsse
34 und35 vorgesehen, die dazu dienen, die Halbbrücke an elektrische Betriebspotentiale U+ bzw. U- anzuschließen. Der Anschluss34 für das positive Betriebspotential U+ ist an dem ersten Lastanschluss31 des oberen Halbleiterschalters3 , der Anschluss35 für das negative Betriebspotential U- an den zweiten Lastanschluss32 des unteren Halbleiterschalters3 angeschlossen. Der näher am Anschluss34 befindliche Halbleiterschalter3 wird auch als "high side switch" (HS) der Halbbrücke bezeichnet, der näher am Anschluss35 liegende Halbleiterschalter3 entsprechend als "low side switch" (LS). - Weiterhin ist ein Phasenausgang Ph vorgesehen, der elektrisch leitend sowohl mit dem zweiten Lastanschluss
32 des oberen Halbleiterschalters3 als auch mit dem ersten Lastanschluss31 des unteren Halbleiterschalters3 verbunden ist. Hierdurch kann in Abhängigkeit von der Ansteuerung der beiden Halbleiterschalter3 über ihre jeweiligen Steueranschlüsse33 und über gegebenenfalls vorhandene Hilfs-Sourceanschlüsse ein am Phasenausgang Ph anliegendes Potential eingestellt werden. - Wenn bei einer derartigen Halbbrücke der obere Halbleiterschalter
3 (HS) ein- und der untere Halbleiterschalter3 (LS) ausgeschaltet ist, liegt am Phasenausgang Ph im Wesentlichen das positive Betriebspotential U+ an. Im umgekehrten Fall, wenn der obere Halbleiterschalter3 (HS) aus- und der untere Halbleiterschalter3 (LS) eingeschaltet ist, liegt am Phasenausgang Ph im Wesentlichen das negative Betriebspotential U- an. Auf diese Weise lässt sich durch einen steten Wechsel zwischen den beiden erläuterten Zuständen am Phasenausgang Ph ein Potentialverlauf erzeugen, der im Wesentlichen zwischen dem positiven Betriebspotential U+ und dem negativen Betriebspotential U- wechselt. - Um während des Umschaltens zwischen den beiden Zuständen ein gleichzeitiges Einschalten beider Halbleiterschalter
3 (HS und LS) zu vermeiden, kann bei jedem Wechsel eine kurze Sicherheitszeitspanne vorgesehen sein, innerhalb der beide Halbleiterschalter3 (HS, LS) ausgeschaltet sind. - Bei dem Beispiel gemäß
1 sind die steuerbaren Halbleiterschalter als MOSFETs ausgebildet. Ebenso können jedoch beliebige andere steuerbare Halbleiterschalter, wie beispielsweise Transistoren, IGBTs oder Thyristoren oder JFETs eingesetzt werden. Optional besteht außerdem noch die Möglichkeit, zur Laststrecke eines jeden der steuerbaren Halbleiterschalter jeweils eine Freilaufdiode parallel zu schalten. -
2 zeigt ein Schaltbild mit drei an eine gemeinsame Versorgungsspannung angeschlossene Halbbrücken, von denen jede hinsichtlich Aufbau und Funktion mit der anhand von1 erläuterten Halbbrücke identisch ist bzw. identisch betrieben werden kann. Die Steueranschlüsse33 der einzelnen steuerbaren Halbleiterschalter3 sind separat und unabhängig voneinander ansteuerbar. Die Phasenausgänge der verschiedenen Halbbrücken sind mit Ph1, Ph2 bzw. Ph3 bezeichnet. Sie sind ebenfalls voneinander unabhängig. - Auf entsprechende Weise lassen sich auch andere Anordnungen wie beispielsweise Zweifachhalbbrücken mit nur zwei Halbbrücken oder aber Vier- und Mehrhalbbrücken an einer gemeinsame Versorgungsspannung betreiben.
- Halbbrückenschaltungen, wie sie beispielhaft anhand der
1 und2 erläutert wurden, aber auch beliebige andere Halbleiterschaltungen lassen sich mit einer Aufbautechnik realisieren, deren Prinzipien anhand der nachfolgenden Figuren erläutert werden. -
3A zeigt einen Vertikalschnitt durch ein Leistungshalbleitermodul100 . Das Modul100 weist wenigstens einen Halbleiterchip3 ,4 auf. Bei den Halbleiterchips3 kann es sich beispielsweise um zwei steuerbare Halbleiterchips handeln, deren Laststrecken gemäß dem in1 gezeigten Schaltbild zu einer Halbbrücke in Reihe geschaltet sind. Bei den optionalen Halbleiterbauelementen4 handelt es sich jeweils um eine Freilaufdiode, von denen jede zu einem anderen der steuerbaren Halbleiterschalter3 parallel geschaltet ist. - Die erste Leiterplatte
1 umfasst einen Isolationsträger10 , der auf einander entgegengesetzten Seiten mit einer ersten oberen Metallisierungsschicht11 bzw. einer unteren ersten Metallisierungsschicht12 versehen ist. In den Isolationsträger10 ist eine dicke Leiterschicht13 teilweise eingebettet. Diese dicke Leiterschicht13 weist in der vertikalen Richtung v eine Dicke d13 von wenigstens 100 µm oder von wenigstens 400 µm auf. Optional kann die Dicke d13 kleiner oder gleich 2 mm gewählt werden. Die erste dicke Leiterschicht weist mindestens zwei voneinander beabstandete Abschnitte131 ,132 ,133 ,134 auf. - Bei der ersten Leiterplatte
1 kann es sich entweder um eine herkömmliche Leiterplatte mit nicht-keramischem Isolationsträger10 handeln, oder aber um ein Keramiksubstrat, das einen keramischen Isolationsträger10 aufweist. -
3B zeigt eine Draufsicht auf das Leistungshalbleitermodul gemäß3A , wobei der Kühlkörper51 entfernt wurde. Bestimmte in dieser Draufsicht eigentlich verdeckte Bestandteile des Leistungshalbleitermoduls100 sind in dieser Draufsicht gestrichelt dargestellt. Aus der Draufsicht gemäß3B ist der Verlauf der Abschnitte131 ,133 und134 der dicken Leiterschicht13 zu erkennen. Von einem jeden der Abschnitte131 ,133 ,134 der dicken Leiterschicht13 ist ein Teil131e ,133e bzw.134e in einer zur vertikalen Richtung v senkrechten Richtung r seitlich aus dem ersten Isolationsträger10 herausgeführt und mit jeweils einer optionalen Montageöffnung36 versehen. Diese Montageöffnungen36 dienen dazu, den betreffenden herausgeführten Teilabschnitt131e ,133e bzw.134e elektrisch an eine modulexterne Komponente, beispielsweise eine Spannungsquelle, einen Zwischenkreiskondensator oder eine Last, anzuschließen. - Der Teilabschnitt
131e , der dazu dient, die Halbbrücke an ein positives Betriebspotential U+ anzuschließen, entspricht in1 dem Anschluss34 . Analog dazu entspricht der Teilabschnitt134e , der dazu dient, die Halbbrücke an ein negatives Betriebspotential anzuschließen, dem in1 gezeigten Anschluss35 . - Bei dem Beispiel gemäß
3B sind die externen Teilabschnitte131e ,133e und134e auf derselben Seite des ersten Isolationsträgers10 in lateraler Richtung r aus dem ersten Isolationsträger10 herausgeführt. Abweichend davon können diese externen Teilabschnitte131e ,133e und134e jedoch auch auf verschiedenen Seiten aus dem Isolationsträger10 herausgeführt sein. - Die Verschaltung zu einer Halbbrücke erfolgt unter Verwendung der beiden Leiterplatten
1 und2 . Bei der zweiten Leiterplatte2 handelt es sich um ein Keramiksubstrat, das einen keramischen Isolationsträger20 aufweist, der mit einer strukturierten zweiten oberen Metallisierungsschicht21 versehen ist. Optional kann der Isolationsträger20 auch auf seiner ersten oberen Metallisierungsschicht21 abgewandten Seite mit einer unteren zweiten Metallisierungsschicht22 versehen sein. - Aufgrund ihrer Strukturierung weist die zweite obere Metallisierungsschicht
21 eine Leiterbahn- und/oder Leiterflächenstruktur auf, die zur Verschaltung der Halbleiterchips3 ,4 verwendet werden kann. Die optionale zweite untere Metallisierungsschicht22 ist vorzugsweise als durchgehende unstrukturierte Metallisierungsschicht ausgebildet. Gleichwohl kann auch sie zu Leiterbahnen und/oder Leiterflächen strukturiert sein. Im Unterschied dazu sind sowohl die erste obere Metallisierungsschicht11 als auch die erste untere Metallisierungsschicht12 der ersten Leiterplatte1 zu Leiterbahnen und/oder Leiterflächen strukturiert. - Die Montage der Halbleiterchips
3 ,4 auf der zweiten oberen Metallisierungsschicht21 erfolgt mit Hilfe von Verbindungsschichten41 , bei denen es sich beispielsweise um Lotschichten, um Sinterschichten oder um elektrisch leitende Klebeschichten handeln kann. Entsprechende Verbindungsschichten können auch zwischen elektrisch leitenden, metallischen Distanzstücken40 und der ersten unteren Metallisierungsschicht12 und/oder der zweiten oberen Metallisierungsschicht21 vorgesehen sein, um die zur Herstellung elektrisch leitender Verbindungen dienenden Distanzstücke40 mechanisch und elektrisch leitend anzuschließen. Für weitere elektrisch leitende interne Verbindungen zwischen den Leiterplatten1 und2 können noch andere Elemente wie z.B. eine elektrisch leitende Metallfolie42 eingesetzt werden. - Die erste Leiterplatte
1 weist außerdem zumindest eine Durchkontaktierung15 auf, die sich in der vertikalen Richtung v durchgehend durch den Isolationsträger13 erstreckt. Wie gezeigt kann eine Durchkontaktierung15 hierbei auch einen Abschnitt131 ,132 ,133 ,134 der dicken Leiterschicht13 durchdringen und diesen Abschnitt dabei elektrisch leitend kontaktieren. - An den Stellen, an denen die Durchkontaktierung
15 auf der Oberseite bzw. der Unterseite des ersten Isolationsträgers10 austritt, können das austretende Ende der Durchkontaktierung15 sowie der daran angrenzende Bereich des Isolationsträgers10 mit einem Abschnitt der ersten oberen Metallisierung11 bzw. einem Abschnitt der ersten unteren Metallisierung12 belegt sein, so dass diese Abschnitte mit der Durchkontaktierung15 und damit mit dem betreffenden Abschnitt131 ,132 ,133 oder134 der dicken Leiterschicht13 elektrisch leitend verbunden sind. Auf diese Weise kann ein Abschnitt der ersten oberen Metallisierung11 bzw. der ersten unteren Metallisierung12 auch zwei oder mehr nebeneinander befindliche Durchkontaktierungen15 überdecken, kontaktieren und dadurch elektrisch leitend miteinander verbinden. - Neben ihrer Funktion als elektrisch leitende Verbindungselemente können solche Durchkontaktierungen
15 auch dazu eingesetzt werden, die beim Betrieb des Leistungshalbleitermoduls in den Halbleiterchips3 ,4 anfallende Verlustwärme in Richtung eines ersten Kühlkörpers51 abzutransportieren. Hierzu können ein oder mehrere Durchkontaktierungen15 oberhalb des jeweils zu kühlenden Halbleiterchips3 ,4 angeordnet sein. Der erste Kühlkörper51 wird dazu in thermischen Kontakt mit der den Halbleiterchips3 ,4 abgewandten Seite der ersten Leiterplatte1 gebracht. - Bei der gezeigten Anordnung ist der erste Kühlkörper
51 elektrisch isolierend, beispielsweise aus Keramik, um einen Kurzschluss zu vermeiden, da die von ihm kontaktierten Abschnitte der ersten oberen Metallisierungsschicht11 während des Betriebs des Leistungshalbleitermoduls auf unterschiedlichen elektrischen Potentialen liegen. Bei anderen Ausgestaltungen, bei denen eine derartige elektrische Isolierung nicht erforderlich ist, kann der erste Kühlkörper51 auch aus elektrisch leitendem Material, z.B. einem Metall, beispielsweise Kupfer, Aluminium oder einer Legierung mit zumindest einem dieser Metalle, verwendet werden. - Die zweite Leiterplatte
2 steht auf ihrer der ersten Leiterplatte1 abgewandten Seite in thermischem Kontakt mit einem zweiten Kühlkörper52 . Ein solcher zweiter Kühlkörper52 kann generell bei allen Ausgestaltungen der Erfindung vorgesehen sein, auch wenn er in den nachfolgenden vier Figuren nicht dargestellt ist. Der zweite Kühlkörper52 kann aus elektrisch leitendem Material, beispielsweise Aluminium, Kupfer oder einer Legierung mit zumindest einem dieser Metalle bestehen, da er aufgrund dem als durchgehende dielektrische Schicht ausgebildeten zweiten Isolationsträger20 gegenüber der zweiten oberen Metallisierungsschicht21 elektrisch isoliert ist. Gleichwohl kann der zweite Kühlkörper52 auch aus dielektrischem Material, beispielsweise Keramik, bestehen. - Die Draufsicht gemäß
3B zeigt außerdem, dass die erste Leiterplatte1 auf ihrer der zweiten Leiterplatte2 abgewandten Seite außerhalb des Montagebereichs für den ersten Kühlkörper51 noch mit einem oder mehreren weiteren elektronischen Bauelementen5 bestückt sein kann. Die hierzu erforderlichen Leiterbahnen und Leiterflächen sind nicht dargestellt. Bei den weiteren elektronischen Bauteilen kann es sich beispielsweise um integrierte Schaltkreise zur Ansteuerung und/oder Überwachung des Leistungshalbleitermoduls100 handeln. - Die Anordnung gemäß
4 entspricht der Anordnung gemäß3A mit dem einzigen Unterschied, dass anstelle eines einzigen ersten Kühlkörpers51 zwei erste Kühlkörper51a und51b vorgesehen sind, die unterschiedliche Abschnitte der ersten oberen Metallisierungsschicht11 kontaktieren, die beim Betrieb des Leistungshalbleitermoduls im Allgemeinen auf unterschiedlichen elektrischen Potentialen liegen. Durch die Verwendung zweier elektrisch voneinander isolierter erster Kühlkörper51a ,51b können diese jeweils nur mit einem einzigen elektrischen Potential in Kontakt stehen und können dann auch aus elektrisch leitendem Material, wie beispielsweise Kupfer, Aluminium oder einer Legierung mit zumindest einem dieser Metalle, bestehen. - Bei dem Ausführungsbeispiel gemäß
5A wird gezeigt, dass die Verbindung zwischen der ersten Leiterplatte1 und der zweiten Leiterplatte2 auch als Steckverbindung ausgebildet sein kann. Hierzu ist zumindest ein elektrisch leitender Kontaktpin6 vorgesehen, der in dem gezeigten Ausführungsbeispiel mittels einer Verbindungsschicht65 , z.B. einer Lot-, Sinter- oder elektrisch leitender Klebeschicht, elektrisch leitend mit der zweiten oberen Metallisierungsschicht21 stoffflüssig verbunden ist. Nach der Herstellung dieser Verbindung kann die erste Leiterplatte1 auf diesen Kontaktpin6 aufgesteckt werden. Hierzu ist die erste Leiterplatte1 mit einem zugehörigen Kontaktloch7 versehen, in das der Kontaktpin6 zur Herstellung einer elektrisch leitenden Verbindung eingesteckt werden kann. Umgekehrt wäre es jedoch auch möglich, dass der Kontaktpin6 elektrisch leitend und stoffflüssig mit der ersten unteren Metallisierungsschicht12 der ersten Leiterplatte1 verbunden ist und dass sich das zugehörige Kontaktloch7 in der zweiten Leiterplatte2 befindet.5B zeigt die Anordnung nach dem Aufstecken der ersten Leiterplatte1 auf die Kontaktpins6 ,5C nach der nachfolgenden Montage eines ersten Kühlkörpers51 . - Gemäß einer in
6 gezeigten Ausgestaltung, bei der die erste Leiterplatte1 in gleicher Weise auf die mit Kontaktpins6 versehene zweite Leiterplatte2 aufgesteckt ist, ist ersichtlich, dass die erste Leiterplatte1 auch zwei dicke Leiterschichten13a ,13b aufweisen kann, von denen jede, unabhängig von der Dicke der jeweils anderen der dicken Leiterschichten13b ,13 eine Dicke von wenigstens 100 µm oder von wenigstens 400 µm aufweisen kann. Hiermit lässt sich eine besonders niederinduktive Leiterbahnführung erreichen, wenn entsprechend seitlich aus dem ersten Isolationsträger10 herausgeführte Abschnitte34 ,35 , welche zum Anschluss eines positiven bzw. negativen Betriebspotentials dienen, parallel zueinander und auf der gleichen Seite aus dem Isolationsträger10 herausgeführt werden. Wie in6 ebenfalls gezeigt ist, kann der Phasenausgang Ph an einer beliebigen anderen Stelle, beispielsweise auf der den Anschlüssen34 ,35 abgewandten Seite des Isolationsträgers10 , aus dem Isolationsträger10 herausgeführt sein. - Wie ebenfalls in
6 gezeigt ist, können sich in der Ebene einer dicken Leiterschicht13a ein oder mehrere dielektrische Isolationsbereiche37 befinden. Solche Isolationsbereiche37 können dazu dienen, Durchkontaktierungen15 oder Kontaktpins6 durch die betreffende Leiterschicht13a hindurch zu führen, ohne diese Leiterschicht13a elektrisch leitend mit der betreffenden Durchkontaktierung15 bzw. mit dem betreffenden Kontaktpin6 zu verbinden. - Wie in dem Ausführungsbeispiel gemäß
7 gezeigt ist, kann nicht nur die erste Leiterplatte1 sondern auch die zweite Leiterplatte2 als Dickschichtleiterplatte ausgebildet sein, bei der wenigstens eine dicke Metallisierungsschicht23 , die eine Dicke von wenigstens 100 µm oder von wenigstens 400 µm aufweist, ganz oder teilweise in den zweiten Isolationsträger20 eingebettet ist. Die Kühlung der Halbleiterchips3 ,4 kann wie bereits anhand der ersten Durchkontaktierungen15 der ersten Leiterplatte1 durch eine oder mehrere zweite Durchkontaktierungen25 erfolgen, die sich in der vertikalen Richtung v vollständig durch den zweiten Isolationsträger20 hindurch erstrecken und auf diese Weise eine durchgehende thermische Verbindung zwischen den einander gegenüberliegenden Seiten des Isolationsträgers20 ermöglichen. Hierdurch kann die in einem Halbleiterchip3 ,4 anfallende Verlustwärme besonders effizient auf die dem betreffenden Halbleiterchip3 ,4 abgewandte Seite der zweiten Leiterplatte2 abgeführt werden, indem ein oder mehrere Durchkontaktierungen unterhalb des zu kühlenden Halbleiterchips3 ,4 in der zweiten Leiterplatte2 angeordnet werden. -
8 zeigt eine Draufsicht auf ein Leistungshalbleitermodul100 , in dem eine Dreiphasen-Halbbrücke entsprechend dem Schaltbild gemäß2 realisiert ist. Die Spannungsversorgung der drei parallel geschalteten Halbbrücken erfolgt über gemeinsame Versorgungsanschlüsse34 für den Anschluss eines positiven Betriebspotentials U+ bzw.35 für den Anschluss eines negativen Betriebspotentials U-. - Die Phasenausgänge Ph1, Ph2, Ph3 sind separat jeweils senkrecht zur vertikalen Richtung v in lateraler Richtung aus dem ersten Isolationsträger
10 herausgeführt. Bei den Anschlüssen34 ,35 , Ph1, Ph2, Ph3 handelt es sich jeweils um Abschnitte einer oder mehrerer dicker Leiterschichten13 ,13a ,13b ,23 . Die betreffenden dicken Leiterschichten können in beliebigen Kombinationen in den ersten Isolationsträger10 und/oder in den zweiten Isolationsträger20 eingebettet sein. - Noch eine andere Ausgestaltung eines Halbleitermoduls
100 zeigt9 . In diesem Leistungshalbleitermodul100 sind drei voneinander unabhängige Halbbrücken realisiert, von denen jede einen Aufbau gemäß dem in1 gezeigten Schaltbild aufweist. Da die drei Halbbrücken elektrisch voneinander unabhängig sind, besitzt jede dieser Halbbrücken ihre eigenen Anschlüsse34 /35 /Ph,34' /35' /Ph',34" /35" /Ph", welche jeweils zum Anschluss eines positiven Betriebspotentials U+ (34 ,34' ,34" ) dienen, zum Anschluss eines negativen Betriebspotentials U- (35 ,35' ,35" ), bzw. als Phasenausgang Ph, Ph', Ph". Wie gezeigt ist, können sämtliche Anschlüsse zum Anschluss eines Betriebspotentials34 ,35 ,34' ,35' ,34" ,35" auf einer Seite und sämtliche Phasenanschlüsse Ph, Ph', Ph" auf der dieser Seite abgewandten Seite des ersten Isolationsträgers10 seitlich aus diesem herausgeführt sein. - Gemäß noch einem anderen, in
10 gezeigten Ausführungsbeispiel soll veranschaulicht werden, dass die Ableitung der in den Halbleiterchips3 ,4 anfallenden Verlustwärme auch mit Hilfe von Inlays8 erfolgen kann, die in den ersten Isolationsträger10 und/oder den zweiten Isolationsträger20 integriert sind. Bei derartigen Inlays handelt es sich um metallische, elektrisch und thermisch gut leitende Einsätze, die fest in dem betreffenden Isolationsträger10 ,20 verankert sind. Aufgrund ihrer im Vergleich zu einfachen Durchkontaktierung15 bzw.25 massiven Bauweise eignen sie sich besonders gut zur Ableitung der anfallenden Betriebswärme. In diesem Sinne werden einfache Durchkontaktierungen während der Leiterplattenfertigung beispielsweise galvanisch hergestellt, wobei im Fall von mehreren Durchkontaktierungen einer Leiterplatte zwei, mehr oder alle Durchkontaktierungen parallel in der Leiterplatte erzeugt werden können, wohingegen Inlays separat hergestellt und dann in den Isolationsträger eingesetzt werden. - Anhand von
11 wird nun eine weitere Ausgestaltung beispielhaft erläutert, die entsprechend bei einem jeden Leistungshalbleitermodul gemäß der vorliegenden Erfindung vorgesehen werden kann.11 zeigt einen Horizontalschnitt durch die dicke erste Leiterschicht13 und den Isolationsträger10 der in3A dargestellten ersten Leiterplatte1 in einer zur vertikalen Richtung v senkrecht verlaufenden Schnittebene E. - In dieser Schnittebene E weist die erste dicke Leiterschicht
13 ,13a eine Gesamtfläche A13 auf, die durch die Summe der Flächen A131, A132, A133 und A134 sämtlicher Abschnitte131 ,132 ,133 ,134 der ersten dicken Leiterschicht13 ,13a gegeben ist, welche von der Schnittebene E geschnitten werden. Keinen Beitrag zur Gesamtfläche A13 leisten die Montageöffnungen36 , die Durchkontaktierungen15 oder eventuell vorhandene Inlays. Bei anderen Ausgestaltungen kann die erste dicke Leiterschicht13 ,13a auch weniger oder mehr als die vorliegend gezeigten vier Abschnitte131 ,132 ,133 ,134 aufweisen. - Auf entsprechende Weise besitzt auch der erste Isolationsträger
10 in der Schnittebene E eine Gesamtfläche A10. Abweichend von dem gezeigten Beispiel kann der erste Isolationsträger10 in der Schnittebene E auch zwei oder mehr voneinander beabstandete Abschnitte aufweisen. In diesem Fall wäre die Gesamtfläche A10 durch die Summe der Flächen sämtlicher Abschnitte des ersten Isolationsträgers10 gegeben, welche von der Schnittebene E geschnitten werden. - Zur Verdeutlichung sind in
11 die Flächen A131, A132, A133, A134, die in Summe die Gesamtfläche A13 ergeben einheitlich schraffiert, während die Gesamtfläche A10 eine von dieser Schraffur abweichende Musterung aufweist. - Gemäß einer Ausgestaltung der Erfindung kann die Gesamtfläche A13 ersten dicken Leiterschicht
13 in der Schnittebene E mindestens 25% der Gesamtfläche A10 betragen, die der erste Isolationsträger10 in dieser Schnittebene E besitzt. - Generell bestehen bei einer jeden ersten und/oder zweiten Leiterplatte
1 ,2 der vorliegenden Erfindung die jeweiligen dicken Leiterschichten13 ,13a ,13b ,23 vollständig oder zu wenigstens 99 Gewichts% aus einem elektrisch gut leitenden Material wie z.B. Kupfer, Aluminium, Silber, Gold, oder einer Legierung mit zumindest einem dieser Metalle. - Außerdem können die dicken Leiterschichten
13 ,13a ,13b ,23 optional mit einer dünnen, beispielsweise galvanisch hergestellten, Beschichtung versehen sein. Solche Beschichtungen können z.B. dazu dienen, die Lötbarkeit zu verbessern, wenn ein aus dem betreffenden Isolationsträger10 ,20 herausgeführter Teilabschnitt der dicken Leiterschicht13 ,13a ,13b ,23 gelötet werden soll. Eine Beschichtung kann auch dazu dienen, die Haftung zwischen der dicken Leiterschicht13 ,13a ,13b ,23 und dem betreffenden Isolationsträger10 ,20 zu verbessern. Grundsätzlich können die dicken Leiterschichten derselben Leiterplatte1 ,2 aus gleichen Materialien hergestellt sein, aber auch aus verschiedenen Materialien, wobei die Materialien verschiedener dicker Leiterschichten beliebig miteinander kombiniert werden können.
Claims (21)
- Leistungshalbleitermodul (
100 ) umfassend eine erste Leiterplatte (1 ) mit einem ersten Isolationsträger (10 ), sowie mit einer ersten oberen Metallisierung (11 ) und einer ersten unteren Metallisierung (12 ), die auf einander entgegengesetzten Seiten auf den ersten Isolationsträger (10 ) aufgebracht sind; eine in einer vertikalen Richtung (v) von der ersten Leiterplatte (1 ) beabstandete zweite Leiterplatte (2 ) mit einem zweiten Isolationsträger (20 ) und einer auf diesen aufgebrachten zweiten oberen Metallisierung (21 ); einen Halbleiterchip (3 ,4 ), der zwischen der ersten Leiterplatte (1 ) und der zweiten Leiterplatte (2 ) angeordnet und zumindest mit der zweiten oberen Metallisierung (21 ) elektrisch leitend verbunden ist; wobei die erste untere Metallisierung (12 ) und die zweite obere Metallisierung (21 ) die einander zugewandt sind; und die erste Leiterplatte (1 ) eine erste dicke Leiterschicht (13 ,13a ) umfasst, die zumindest teilweise in den ersten Isolationsträger (10 ) eingebettet ist und die eine Dicke (d1) von wenigstens 100 µm oder von wenigstens 400 µm aufweist. - Leistungshalbleitermodul (
100 ) nach Anspruch 1, bei dem die erste Leiterplatte (1 ) eine elektrisch leitende erste Durchkontaktierung (15 ) aufweist, die sich in der vertikalen Richtung (v) vollständig durch den ersten Isolationsträger (10 ) hindurch erstreckt. - Leistungshalbleitermodul (
100 ) nach Anspruch 2, bei dem die erste Durchkontaktierung (15 ) auf der der zweiten oberen Metallisierung (21 ) abgewandten Seite des Halbleiterchips (3 ,4 ) oberhalb des Halbleiterchips (3 ,4 ) angeordnet ist. - Leistungshalbleitermodul (
100 ) nach Anspruch 2 oder 3, bei dem die erste Durchkontaktierung (15 ) durch einen Abschnitt (131 ) der ersten dicken Leiterschicht (13 ,13a ) hindurchgeführt und mit diesem Abschnitt (131 ) elektrisch leitend verbunden ist. - Leistungshalbleitermodul (
100 ) nach Anspruch 4, bei dem ein Teilabschnitt (131e ) des Abschnitts (131 ) der ersten dicken Leiterschicht (13 ,13a ) in einer zur vertikalen Richtung (v) senkrechten lateralen Richtung (r) aus dem ersten Isolationsträger (10 ) herausgeführt ist. - Leistungshalbleitermodul (
100 ) nach Anspruch 5, bei dem der Teilabschnitt (131e ) eine Montageöffnung (36 ) aufweist. - Leistungshalbleitermodul (
100 ) nach einem der Ansprüche 2 bis 6 mit einem ersten Kühlkörper (51 ), der auf der der ersten Durchkontaktierung (15 ) abgewandten Seite des Halbleiterchips (3 ,4 ) auf der ersten oberen Metallisierung (11 ) angeordnet ist. - Leistungshalbleitermodul (
100 ) nach Anspruch 7, bei dem der erste Kühlkörper (51 ) über die erste obere Metallisierung (11 ), die erste Durchkontaktierung (15 ) und die erste untere Metallisierung (12 ) mit dem Halbleiterchip (3 ,4 ) elektrisch leitend verbunden ist. - Leistungshalbleitermodul (
100 ) nach einem der vorangehenden Ansprüche, bei dem die zweite Leiterplatte (2 ) eine elektrisch leitende zweite Durchkontaktierung (25 ) aufweist, die sich in der vertikalen Richtung (v) vollständig durch den zweiten Isolationsträger (20 ) hindurch erstreckt. - Leistungshalbleitermodul (
100 ) nach Anspruch 9, bei dem die zweite Durchkontaktierung (25 ) auf der der ersten unteren Metallisierung (12 ) abgewandten Seite des Halbleiterchips (3 ,4 ) angeordnet ist. - Leistungshalbleitermodul (
100 ) nach Anspruch 9 oder 10 mit einem zweiten Kühlkörper (52 ), der auf der der zweiten Durchkontaktierung (25 ) abgewandten Seite des Halbleiterchips (3 ,4 ) auf der zweiten unteren Metallisierung (22 ) angeordnet ist. - Leistungshalbleitermodul (
100 ) nach Anspruch 11, bei dem der zweite Kühlkörper (52 ) über die zweite untere Metallisierung (22 ), die zweite Durchkontaktierung (25 ) und die zweite obere Metallisierung (21 ) mit dem Halbleiterchip (3 ,4 ) elektrisch leitend verbunden ist. - Leistungshalbleitermodul (
100 ) nach einem der vorangehenden Ansprüche, bei dem die zweite Leiterplatte (2 ) eine zweite dicke Leiterschicht (23 ) umfasst, die zumindest teilweise in den zweiten Isolationsträger (20 ) eingebettet ist und die eine Dicke (d2) von wenigstens 100 µm oder von wenigstens 400 µm aufweist. - Leistungshalbleitermodul (
100 ) nach einem der vorangehenden Ansprüche, bei dem der zweite Isolationsträger (20 ) als Keramikplättchen ausgebildet ist. - Leistungshalbleitermodul (
100 ) nach einem der vorangehenden Ansprüche, bei dem die erste Leiterplatte (1 ) eine weitere dicke Leiterschicht (13b ) umfasst, die zumindest teilweise in den zweiten Isolationsträger (20 ) eingebettet ist, die eine Dicke von wenigstens 100 µm aufweist und die mit der ersten dicken Leiterschicht (13a ) mittels zumindest einer Durchkontaktierung (15 ,25 ) und/oder mittels zumindest eines Inlays (8 ) elektrisch leitend miteinander verbunden ist. - Leistungshalbleitermodul (
100 ) nach einem der vorangehenden Ansprüche mit einem elektrisch leitenden Kontaktpin (6 ), der entweder mit der ersten oberen Metallisierung (11 ) und/oder mit der ersten unteren Metallisierung (12 ) der ersten Leiterplatte (1 ) stoffschlüssig verbunden und in ein Kontaktloch der zweiten Leiterplatte (2 ) eingesteckt und dadurch mit der zweiten oberen Metallisierung (21 ) und/oder mit der zweiten unteren Metallisierung (22 ) der zweiten Leiterplatte (1 ) elektrisch leitend verbunden ist; oder der mit der mit der zweiten oberen Metallisierung (21 ) und/oder mit der zweiten unteren Metallisierung (22 ) der zweiten Leiterplatte (1 ) stoffschlüssig verbunden und in ein Kontaktloch der ersten Leiterplatte (1 ) eingesteckt und dadurch mit der ersten oberen Metallisierung (11 ) und/oder mit der ersten unteren Metallisierung (12 ) der ersten Leiterplatte (1 ) elektrisch leitend verbunden ist. - Leistungshalbleitermodul (
100 ) nach einem der vorangehenden Ansprüche, bei dem der erste Isolationsträger (10 ) aus einem nichtkeramischen Material besteht. - Leistungshalbleitermodul (
100 ) nach einem der vorangehenden Ansprüche, bei dem der zweite Isolationsträger (10 ) aus einem nichtkeramischen Material besteht. - Leistungshalbleitermodul (
100 ) nach einem der Ansprüche 1 bis 17, bei dem der zweite Isolationsträger (20 ) als Keramikplättchen ausgebildet ist. - Leistungshalbleitermodul (
100 ) nach einem der vorangehenden Ansprüche, bei dem die Gesamtfläche (A13) ersten dicken Leiterschicht (13 ,13a ) in einer zur vertikalen Richtung (v) senkrechten, durch die erste dicke Leiterschicht (13 ,13a ) verlaufenden Schnittebene (E) mindestens 25% der Gesamtfläche beträgt, die der erste Isolationsträger (10 ) in dieser Schnittebene (E) besitzt. - Leistungshalbleitermodul (
100 ) nach einem der vorangehenden Ansprüche, bei dem sich zwischen der ersten Leiterplatte (1 ) und der zweiten Leiterplatte (2 ) kein mittels eines Bonddrahtes angeschlossener Halbleiterchip befindet.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011083223.8A DE102011083223B4 (de) | 2011-09-22 | 2011-09-22 | Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte |
CN201210353742.3A CN103021967B (zh) | 2011-09-22 | 2012-09-21 | 具有集成的厚膜印制电路板的功率半导体模块 |
US13/623,994 US8981553B2 (en) | 2011-09-22 | 2012-09-21 | Power semiconductor module with integrated thick-film printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011083223.8A DE102011083223B4 (de) | 2011-09-22 | 2011-09-22 | Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte |
Publications (3)
Publication Number | Publication Date |
---|---|
DE102011083223A1 true DE102011083223A1 (de) | 2013-03-28 |
DE102011083223A8 DE102011083223A8 (de) | 2013-04-25 |
DE102011083223B4 DE102011083223B4 (de) | 2019-08-22 |
Family
ID=47827642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102011083223.8A Active DE102011083223B4 (de) | 2011-09-22 | 2011-09-22 | Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte |
Country Status (3)
Country | Link |
---|---|
US (1) | US8981553B2 (de) |
CN (1) | CN103021967B (de) |
DE (1) | DE102011083223B4 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013212263A1 (de) * | 2013-06-26 | 2014-12-31 | Robert Bosch Gmbh | Elektrische Schaltungsanordnung |
DE102014101238A1 (de) | 2014-01-31 | 2015-08-06 | Hs Elektronik Systeme Gmbh | In Leiterplatten eingebettetes Leistungsmodul |
DE102019132685A1 (de) * | 2019-12-02 | 2021-06-02 | Audi Ag | Elektrische Schaltungsanordnung umfassend eine Erregerschaltung und eine Inverterschaltung und Kraftfahrzeug |
DE102022109792A1 (de) | 2022-04-22 | 2023-10-26 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Leistungshalbleitermodul |
DE102022120293A1 (de) | 2022-08-11 | 2024-02-22 | Rolls-Royce Deutschland Ltd & Co Kg | Verfahren zur Herstellung einer Leiterplattenanordnung |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6152893B2 (ja) * | 2013-09-30 | 2017-06-28 | 富士電機株式会社 | 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール |
US9576930B2 (en) * | 2013-11-08 | 2017-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Thermally conductive structure for heat dissipation in semiconductor packages |
DE102013114438A1 (de) | 2013-12-19 | 2015-06-25 | Karlsruher Institut für Technologie | Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls |
DE102014203310A1 (de) * | 2014-02-25 | 2015-08-27 | Siemens Aktiengesellschaft | Elektronikmodul |
US10600718B1 (en) * | 2014-12-03 | 2020-03-24 | Ii-Vi Delaware, Inc. | Heat sink package |
DE102015101086B4 (de) * | 2015-01-26 | 2018-04-12 | Infineon Technologies Ag | Leistungshalbleitermodulanordnung |
US20180315679A1 (en) * | 2015-10-07 | 2018-11-01 | Ceramtec Gmbh | Circuit cooled on two-sides |
US10600764B2 (en) | 2016-06-01 | 2020-03-24 | Rohm Co., Ltd. | Semiconductor power module |
JP6493317B2 (ja) * | 2016-06-23 | 2019-04-03 | 三菱電機株式会社 | 半導体装置 |
CN106601701B (zh) * | 2017-01-19 | 2023-03-28 | 贵州煜立电子科技有限公司 | 大功率二端表面引出脚电子元器件立体封装方法及结构 |
KR20190137086A (ko) * | 2017-04-06 | 2019-12-10 | 세람테크 게엠베하 | 2개의 측들 상에서 냉각되는 회로 |
US10141303B1 (en) * | 2017-09-20 | 2018-11-27 | Cree, Inc. | RF amplifier package with biasing strip |
CN111279476B (zh) * | 2017-10-27 | 2023-10-17 | 日产自动车株式会社 | 半导体装置 |
DE102017221861A1 (de) * | 2017-12-05 | 2019-06-06 | Zf Friedrichshafen Ag | Leiterplatte und Verfahren zur Fertigung einer Leiterplatte |
US10916931B2 (en) * | 2018-01-15 | 2021-02-09 | Infineon Technologies Ag | Temperature sensing and fault detection for paralleled double-side cooled power modules |
EP3547360A1 (de) * | 2018-03-29 | 2019-10-02 | Siemens Aktiengesellschaft | Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe |
EP3761357A1 (de) * | 2019-07-04 | 2021-01-06 | Infineon Technologies Austria AG | Halbleiterbauelement |
EP3770962A1 (de) * | 2019-07-26 | 2021-01-27 | Infineon Technologies AG | Halbleitermodulanordnung |
US11147165B2 (en) | 2019-10-17 | 2021-10-12 | Infineon Technologies Austria Ag | Electronic system and interposer having an embedded power device module |
US11183934B2 (en) | 2019-10-17 | 2021-11-23 | Infineon Technologies Americas Corp. | Embedded substrate voltage regulators |
US11071206B2 (en) * | 2019-10-17 | 2021-07-20 | Infineon Technologies Austria Ag | Electronic system and processor substrate having an embedded power device module |
CN113314481B (zh) * | 2020-02-27 | 2023-01-24 | 光宝电子(广州)有限公司 | 晶体管散热模块及其组装方法 |
US20230275010A1 (en) * | 2020-07-06 | 2023-08-31 | Amosense Co., Ltd | Power module |
CN115050703B (zh) * | 2022-08-16 | 2022-10-25 | 杭州飞仕得科技有限公司 | 功率器件封装结构及功率变换器 |
US20240170418A1 (en) * | 2022-11-22 | 2024-05-23 | Infineon Technologies Ag | Power semiconductor module and method of producing a power semiconductor module |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175407A (ja) * | 1991-12-25 | 1993-07-13 | Sumitomo Bakelite Co Ltd | 半導体搭載基板 |
US6265772B1 (en) * | 1998-06-17 | 2001-07-24 | Nec Corporation | Stacked semiconductor device |
US20020191383A1 (en) * | 1998-05-04 | 2002-12-19 | Corisis David J. | Stackable ball grid array package |
US20030002260A1 (en) * | 2001-05-22 | 2003-01-02 | Takehiko Hasebe | Electronic apparatus |
US6670699B2 (en) * | 2001-03-13 | 2003-12-30 | Nec Corporation | Semiconductor device packaging structure |
US20090116197A1 (en) * | 2007-11-01 | 2009-05-07 | Sunao Funakoshi | Method for power semiconductor module fabrication, its apparatus, power semiconductor module and its junction method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3420472B2 (ja) * | 1997-07-22 | 2003-06-23 | 富士通株式会社 | 電子公開物の証明に用いられるシステム及び記録媒体 |
MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
US8035214B1 (en) * | 1998-12-16 | 2011-10-11 | Ibiden Co., Ltd. | Conductive connecting pin for package substance |
US6265771B1 (en) * | 1999-01-27 | 2001-07-24 | International Business Machines Corporation | Dual chip with heat sink |
US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
JP4917225B2 (ja) * | 2001-09-28 | 2012-04-18 | ローム株式会社 | 半導体装置 |
US8704359B2 (en) * | 2003-04-01 | 2014-04-22 | Ge Embedded Electronics Oy | Method for manufacturing an electronic module and an electronic module |
JP4271590B2 (ja) * | 2004-01-20 | 2009-06-03 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP4343044B2 (ja) * | 2004-06-30 | 2009-10-14 | 新光電気工業株式会社 | インターポーザ及びその製造方法並びに半導体装置 |
US7221050B2 (en) * | 2004-09-02 | 2007-05-22 | Intel Corporation | Substrate having a functionally gradient coefficient of thermal expansion |
US7488896B2 (en) * | 2004-11-04 | 2009-02-10 | Ngk Spark Plug Co., Ltd. | Wiring board with semiconductor component |
US8338940B2 (en) * | 2008-03-28 | 2012-12-25 | Nec Corporation | Semiconductor device |
JP4842346B2 (ja) * | 2009-04-21 | 2011-12-21 | シャープ株式会社 | 電子部品モジュールおよびその製造方法 |
-
2011
- 2011-09-22 DE DE102011083223.8A patent/DE102011083223B4/de active Active
-
2012
- 2012-09-21 CN CN201210353742.3A patent/CN103021967B/zh active Active
- 2012-09-21 US US13/623,994 patent/US8981553B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175407A (ja) * | 1991-12-25 | 1993-07-13 | Sumitomo Bakelite Co Ltd | 半導体搭載基板 |
US20020191383A1 (en) * | 1998-05-04 | 2002-12-19 | Corisis David J. | Stackable ball grid array package |
US6265772B1 (en) * | 1998-06-17 | 2001-07-24 | Nec Corporation | Stacked semiconductor device |
US6670699B2 (en) * | 2001-03-13 | 2003-12-30 | Nec Corporation | Semiconductor device packaging structure |
US20030002260A1 (en) * | 2001-05-22 | 2003-01-02 | Takehiko Hasebe | Electronic apparatus |
US20090116197A1 (en) * | 2007-11-01 | 2009-05-07 | Sunao Funakoshi | Method for power semiconductor module fabrication, its apparatus, power semiconductor module and its junction method |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013212263A1 (de) * | 2013-06-26 | 2014-12-31 | Robert Bosch Gmbh | Elektrische Schaltungsanordnung |
DE102014101238A1 (de) | 2014-01-31 | 2015-08-06 | Hs Elektronik Systeme Gmbh | In Leiterplatten eingebettetes Leistungsmodul |
US9648722B2 (en) | 2014-01-31 | 2017-05-09 | Elektronik Systeme Gmbh | PCB embedded power module |
DE102019132685A1 (de) * | 2019-12-02 | 2021-06-02 | Audi Ag | Elektrische Schaltungsanordnung umfassend eine Erregerschaltung und eine Inverterschaltung und Kraftfahrzeug |
DE102019132685B4 (de) | 2019-12-02 | 2022-05-25 | Audi Ag | Elektrische Schaltungsanordnung umfassend eine Erregerschaltung und eine Inverterschaltung und Kraftfahrzeug |
DE102022109792A1 (de) | 2022-04-22 | 2023-10-26 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Leistungshalbleitermodul |
DE102022109792B4 (de) | 2022-04-22 | 2024-05-29 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Leistungshalbleitermodul |
DE102022120293A1 (de) | 2022-08-11 | 2024-02-22 | Rolls-Royce Deutschland Ltd & Co Kg | Verfahren zur Herstellung einer Leiterplattenanordnung |
Also Published As
Publication number | Publication date |
---|---|
DE102011083223A8 (de) | 2013-04-25 |
DE102011083223B4 (de) | 2019-08-22 |
CN103021967A (zh) | 2013-04-03 |
US8981553B2 (en) | 2015-03-17 |
CN103021967B (zh) | 2015-07-08 |
US20130075932A1 (en) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102011083223B4 (de) | Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte | |
EP0920055B1 (de) | Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement | |
EP3942603B1 (de) | Elektronischer schaltkreis und verfahren zur herstellung eines elektronischen schaltkreises | |
DE102006037118B3 (de) | Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben | |
EP1450404B1 (de) | Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul | |
DE102004018469B3 (de) | Leistungshalbleiterschaltung | |
EP3206468B1 (de) | Umrichter mit gleichspannungszwischenkreis | |
DE102012213407A1 (de) | Halbleiteranordnung | |
DE10393437T5 (de) | Halbleiterbauelementbaugruppe | |
DE102013219833A1 (de) | Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte | |
EP0221399A2 (de) | Leistungshalbleitermodul | |
DE19634202C2 (de) | Halbleitervorrichtung | |
DE102014111931A1 (de) | Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn | |
DE3406528A1 (de) | Leistungshalbleitermodul | |
DE102015100480A1 (de) | Elektronische Komponente, Anordnung und Verfahren | |
DE102015108909A1 (de) | Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben | |
DE102016214607B4 (de) | Elektronisches Modul und Verfahren zu seiner Herstellung | |
DE102004046806B4 (de) | Leistungshalbleitermodul | |
DE102017120747A1 (de) | SMD-Gehäuse mit Oberseitenkühlung | |
DE102014209690B4 (de) | Kommutierungszelle | |
DE102011078806B4 (de) | Herstellungsverfahren für ein leistungselektronisches System mit einer Kühleinrichtung | |
DE102014208526A1 (de) | Elektronikbaugruppe | |
DE102017208973A1 (de) | Elektronische baugruppe für beleuchtungsanwendungen, beleuchtungseinrichtung sowie verfahren zur herstellung einer elektronischen baugruppe | |
AT515440B1 (de) | Elektrische Bauteilanordnung | |
DE102010000908A1 (de) | Leistungshalbleitermodul mit niederinduktiven Hochstromkontakten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023150000 Ipc: H01L0023140000 |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |