JP6152893B2 - 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール - Google Patents

半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール Download PDF

Info

Publication number
JP6152893B2
JP6152893B2 JP2015539010A JP2015539010A JP6152893B2 JP 6152893 B2 JP6152893 B2 JP 6152893B2 JP 2015539010 A JP2015539010 A JP 2015539010A JP 2015539010 A JP2015539010 A JP 2015539010A JP 6152893 B2 JP6152893 B2 JP 6152893B2
Authority
JP
Japan
Prior art keywords
block
heat dissipation
lead pin
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015539010A
Other languages
English (en)
Other versions
JPWO2015045648A1 (ja
Inventor
伸 征矢野
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2015045648A1 publication Critical patent/JPWO2015045648A1/ja
Application granted granted Critical
Publication of JP6152893B2 publication Critical patent/JP6152893B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュールに関する。特にパワー半導体素子が搭載された半導体装置、その半導体装置の組み立て方法、半導体装置に用いられる半導体装置用部品及び単位モジュールに関する。
半導体装置として、１又は２以上のパワー半導体素子（半導体チップ）をケース内に内蔵し、ケース内が封止材で封止されたパワー半導体モジュールが知られている。インバータ回路等に用いられるパワー半導体モジュールは、半導体素子として、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（MetalOxideSemiconductorField Effect Transistor）等のスイッチング素子と、ＦＷＤ（FreeWheelingDiode）等の受動素子が用いられる。これらのパワー半導体素子は、シリコン又は炭化珪素（ＳｉＣ）よりなる半導体チップとして、絶縁基板上に搭載され、絶縁基板に形成された電気回路や端子と電気的に接続される。例えば、パワー半導体モジュールの半導体チップの上面に形成された電極と、絶縁基板に形成された電気回路や端子とは、アルミニウム製のボンディングワイヤや、銅製のリード（導電板）を接合することにより電気的に接続されている。ボンディングワイヤやリードは、電気的に接続する役割の他、半導体チップの発熱を伝熱する役割をも有している。
近年、パワー半導体モジュールは、従来よりも大容量の条件で用いられたり、車載用等のように高温環境の条件で用いられたり、また、半導体チップの小型化、ケース内での半導体チップの高密度化に伴い、半導体チップの発熱温度が上昇し易い条件になっている。
半導体チップから発生する熱の放熱性を高めることにより、半導体チップの発熱温度の上昇を抑制する方策の一つは、半導体チップの上面に形成された電極と接合されるアルミニウム製のボンディングワイヤの本数を増やすことである。しかし、半導体チップの小型化に伴って、半導体チップの上面に多数のボンディングワイヤを接合するのは難しくなっている。
半導体チップの上面に形成された電極に銅製のリード（導電板）をはんだで接合している半導体装置は、リードを半導体チップの上面に広範囲にはんだで接合させることができるから、ボンディングワイヤを接合した場合に比べて、放熱性の観点からは有利である。しかし、半導体チップとリードとをはんだで接合すると、半導体チップの熱膨張係数とリードの熱膨張係数との差が大きいために、長期使用における信頼性の観点では、なお改良の余地がある。
半導体チップの上方に設けられたプリント基板と半導体チップとを、ポスト電極で接続した半導体装置に関し、複数のポスト電極を半導体チップと接続した、信頼性の高い半導体装置がある（特許文献１）。しかし、特許文献１に記載の半導体装置は、ポスト電極を介して半導体チップと接続するのがプリント基板であるため、このプリント基板には大電流を流すのが難しく、またリードに比べてコストが高くつく。更に、プリント基板に設けられたスルーホールの位置によりポスト電極の位置は決まってしまうので、パワー半導体モジュール内における半導体チップの配置の自由度は高くない。
半導体チップの電極にヒートスプレッダを接合し、このヒートスプレッダとリードとをレーザ溶接により接合した半導体装置がある（特許文献２）。特許文献２に記載の半導体装置に用いられるヒートスプレッダは、通常は単純形状の銅板であり、半導体チップとの熱膨張係数の差があるため、パワー半導体モジュールの使用時の温度サイクルに対する信頼性の観点で、なお改良の余地がある。
特開２０１３−２１３７１号公報 特開２００８−９８５８５号公報
本発明は、上記した従来の半導体装置の問題を有利に解決するものである。半導体チップから発生する熱の放熱性を高めることができ、かつ、使用時の温度サイクルに対する信頼性が高い半導体装置、及びその組み立て方法、半導体装置に用いられる半導体装置用部品、及び単位モジュールを提供することを目的とする。
上記目的を達成するために以下のような半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュールが提供される。
本発明の第１の態様に係る半導体装置は、絶縁基板と、該絶縁基板上に搭載された半導体素子と、該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、該半導体素子と電気的に接続するリードピンと、該リードピンの複数個を固定するリードピンブロックとを備え、該リードピンブロックが、前記放熱ブロックを収容する開口を備え、前記開口に、前記放熱ブロックと係止している段が設けられていて、前記開口に該放熱ブロックが圧入または一体成形されて前記放熱ブロックと前記リードピンブロックとが、一体的に構成されていることを特徴とする。
また、本発明の別の態様に係る半導体装置は、絶縁基板と、該絶縁基板上に搭載された半導体素子と、該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、該半導体素子と電気的に接続するリードピンと、該リードピンの複数個を固定するリードピンブロックとを備え、該放熱ブロックと該リードピンブロックとが、一体的に構成されていて、前記リードピンブロックの下部に、脚を有し、前記脚が前記半導体素子と係合する切り欠きを備えることを特徴とする。
本発明の第２の態様に係る半導体装置の組み立て方法は、絶縁基板と、該絶縁基板上に搭載された半導体素子と、該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、該半導体素子と電気的に接続するリードピン及び該リードピンの複数個を固定するリードピンブロックとを備え、該リードピンブロックが、前記放熱ブロックを収容する開口を備え、前記開口に、前記放熱ブロックと係止している段が設けられていて、前記開口に該放熱ブロックが圧入または一体成形されて前記放熱ブロックと前記リードピンブロックとが、一体的に構成されている単位モジュールを用意し、該単位モジュールを金属基板に固定し、該金属基板上に固定された該単位モジュールが、絶縁基板の周りに枠を有する状態とし、該金属基板を囲むケースを該金属基板と接着することを特徴とする。
また、本発明の別の態様に係る半導体装置の組み立て方法は、絶縁基板と、該絶縁基板上に搭載された半導体素子と、該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、該半導体素子と電気的に接続するリードピン及び該リードピンの複数個を固定するリードピンブロックとを備え、前記放熱ブロックと前記リードピンブロックとが、一体的に構成されていて、前記リードピンブロックの下部に、脚を有し、前記脚が前記半導体素子と係合する切り欠きを備える単位モジュールを用意し、該単位モジュールを金属基板に固定し、該金属基板上に固定された該単位モジュールが、絶縁基板の周りに枠を有する状態とし、該金属基板を囲むケースを該金属基板と接着することを特徴とする。
本発明の第３の態様に係る半導体装置用部品は、導電板を備える半導体装置に搭載して用いられる半導体装置用部品であって、絶縁基板と、該絶縁基板上に搭載された半導体素子と、該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、該半導体素子と電気的に接続するリードピンと、該リードピンの複数個を固定するリードピンブロックとを備え、該リードピンブロックが、前記放熱ブロックを収容する開口を備え、前記開口に、前記放熱ブロックと係止している段が設けられていて、前記開口に該放熱ブロックが圧入または一体成形されて該放熱ブロックと該リードピンブロックとが、一体的に構成され、前記放熱ブロックを介して前記半導体素子が前記導電板と電気的に接続するように構成されていることを特徴とする。
また、本発明の別の態様に係る半導体装置用部品は、導電板を備える半導体装置に搭載して用いられる半導体装置用部品であって、絶縁基板と、該絶縁基板上に搭載された半導体素子と、該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、該半導体素子と電気的に接続するリードピンと、該リードピンの複数個を固定するリードピンブロックとを備え、該放熱ブロックと該リードピンブロックとが、一体的に構成されていて、前記リードピンブロックの下部に、脚を有し、前記脚が前記半導体素子と係合する切り欠きを備え、前記放熱ブロックを介して前記半導体素子が前記導電板と電気的に接続するように構成されていることを特徴とする。
本発明の第４の態様に係る単位モジュールは、導電板及び金属基板を備える半導体装置に搭載して用いられる単位モジュールであって、絶縁基板と、該絶縁基板上に搭載された半導体素子と、該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、該半導体素子と電気的に接続するリードピンと、該リードピンの複数個を一体的に固定するリードピンブロックとを備え、該リードピンブロックが、前記放熱ブロックを収容する開口を備え、前記開口に、前記放熱ブロックと係止している段が設けられていて、前記開口に該放熱ブロックが圧入または一体成形されて前記放熱ブロックと前記リードピンブロックとが、一体的に構成されていて、前記金属基板に固定され、前記放熱ブロックを介して前記半導体素子が前記導電板と電気的に接続するように構成されていることを特徴とする。
また、本発明の別の態様に係る単位モジュールは、導電板及び金属基板を備える半導体装置に搭載して用いられる単位モジュールであって、絶縁基板と、該絶縁基板上に搭載された半導体素子と、該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、該半導体素子と電気的に接続するリードピンと、該リードピンの複数個を一体的に固定するリードピンブロックとを備え、前記放熱ブロックと前記リードピンブロックとが、一体的に構成されていて、前記リードピンブロックの下部に、脚を有し、前記脚が前記半導体素子と係合する切り欠きを備え、前記金属基板に固定され、前記放熱ブロックを介して前記半導体素子が前記導電板と電気的に接続するように構成されていることを特徴とする。
本発明の上記態様によれば、半導体素子に立体的な放熱部を有する放熱ブロックが接合されることにより、半導体チップから発生する熱を放熱ブロックの放熱部から効果的に放熱することができる。また、放熱ブロックは熱応力を分散できる構造を有していることにより、放熱ブロックと半導体チップとの熱膨張係数差による熱応力が緩和され、長期信頼性を高くすることができる。
図１は、本発明の実施形態１の半導体装置用部品の説明図である。 図２は、図１の半導体装置用部品の放熱ブロックの変形例の斜視図である。 図３は、図１の半導体装置用部品の放熱ブロックの別の例の斜視図である。 図４は、図１の半導体装置用部品の放熱ブロックの別の例の斜視図である。 図５は、図１の半導体装置用部品の放熱ブロックの別の例の斜視図である。 図６は、本発明の実施形態の単位モジュールの説明図である。 図７は、図７の単位モジュールの変形例の斜視図である。 図８は、図８の単位モジュールの断面図である。 図９は、図７の単位モジュールの変形例の断面図である。 図１０は、本発明の実施形態の半導体装置としてのパワー半導体モジュールの説明図である。 図１１は、図１０のパワー半導体モジュールの別の組み立て方法の説明図である。 図１２は、本発明の別の実施形態の半導体装置用部品に用いられるリードピンブロックの斜視図である。 図１３は、図１２のリードピンブロックを用いた半導体装置用部品の要部の断面図である。 図１４は、別のリードピンブロックの斜視図である。 図１５は、図１４のリードピンブロックと放熱ブロックとの構造物の斜視図である。 図１６は、金属板に半導体チップが取り付けられた平面図である。 図１７は、リードピンブロックと放熱ブロックとを説明する平面図である。 図１８は、リードピンブロックと放熱ブロックとの構造物の平面図である。 図１９は、本発明の別の実施形態の半導体装置用部品の平面図及び側面図である。 図２０は、本発明の別の実施形態の半導体装置用部品の斜視図である。 図２１は、本発明の別の実施形態のパワー半導体モジュールの組み立て工程を説明する斜視図である。 図２２は、図２１のパワー半導体モジュールに用いられる半導体装置用部品を接続する回路を説明するための要部平面図である。 図２３は、パワー半導体モジュールの組み立て工程を説明する斜視図である。 図２４は、パワー半導体モジュールの組み立て工程を説明する斜視図である。 図２５は、本発明の別の実施形態の半導体装置用部品の分解斜視図である。 図２６は、リードピンブロックが取り付けられた端子を裏面から見た斜視図である。 図２７は、端子の拡大透視図である。 図２８は、図２５の半導体装置用部品の斜視図である。 図２８は、本発明の別の実施形態のパワー半導体モジュールの組み立て工程を説明する斜視図である。 図３０は、パワー半導体モジュールの組み立て工程を説明する斜視図である。 図３１は、パワー半導体モジュールの組み立て工程を説明する斜視図である。 図３２は、パワー半導体モジュールの組み立て工程を説明する斜視図である。 図３３は、本発明の別の実施形態の半導体装置用部品の斜視図である。 図３４は、図３３の半導体装置用部品の分解斜視図である。 図３５は、図３３の半導体装置用部品を用いたパワー半導体モジュールの組み立て工程を説明する斜視図である。 図３６は、図３３の半導体装置用部品を用いたパワー半導体モジュールの組み立て工程を説明する斜視図である。 図３７は、図３３の半導体装置用部品を用いたパワー半導体モジュールの組み立て工程を説明する斜視図である。 図３８は、図３３の半導体装置用部品を用いたパワー半導体モジュールの組み立て工程を説明する斜視図である。 図３９は、図３３の半導体装置用部品を用いたパワー半導体モジュールの斜視図である。 図４０は、従来のパワー半導体モジュールの模式的な斜視図である。
本発明のパワー半導体モジュール（半導体装置）の実施形態を、図面を用いて具体的に説明する。
（実施形態１）
図１（ａ）に本発明の実施形態１の半導体装置用部品１を模式的な斜視図で示す。半導体装置用部品１は後述するパワー半導体モジュールを構成するために用いられる。図１（ａ）に示された半導体装置用部品１は、絶縁基板２上に半導体チップ３が搭載されている。絶縁基板２は、窒化珪素、アルミナ、窒化アルミニウム等のセラミックス材料よりなる絶縁板２ａと、絶縁板２ａの一方の表面に接合された金属箔２ｂと、絶縁板２ａの他方の表面に接合された金属箔２ｃとを備えている。金属箔２ｂ、２ｃは、具体的には例えば銅箔である。銅箔にはニッケル等のめっきが施されてもよい。金属箔２ｃは、図１（ａ）では絶縁板２ａの裏面に位置するので図中に表れていない。絶縁板２ａ上で金属箔２ｂは選択的に形成されていて、これにより半導体チップ３の下面に形成された電極と接続する領域２ｂａ、半導体チップ３の上面に形成された電極（ゲート電極等）と接続する領域２ｂｂの回路パターンが形成されている。
回路パターンが形成された金属箔２ｂの領域２ｂａに半導体素子としての１個の半導体チップ３がはんだ接合されている。半導体チップ３は、例えばＩＧＢＴチップやＭＯＳＦＥＴチップである。半導体チップ３としてＲＣ−ＩＧＢＴ（逆導通ＩＧＢＴ）チップを用いることもできる。ＲＣ−ＩＧＢＴチップはＦＷＤを内蔵していて一つのチップでＩＧＢＴとＦＷＤとの一つの組み合わせを構成するので好ましい。以下では、半導体チップ３がＲＣ−ＩＧＢＴチップである例を説明する。なお、図示した例では、一つの絶縁基板２上に１個の半導体チップ３が搭載されているが、一つの絶縁基板２上に２個以上の半導体チップ３が搭載されてもよく、例えば一つの絶縁基板２上に２個のチップが搭載され、この２個のチップをＩＧＢＴチップとＦＷＤチップとの組み合わせとすることができる。
金属箔２ｂの領域２ｂａには、半導体チップ３の他に給電ブロック４が接続され、外部からの電力を、給電ブロック４を通じて半導体チップ３の下面に形成された電極に供給できるようにしている。給電ブロック４は、半導体装置用部品１が後述する単位モジュールとして用いられる場合に、半導体チップ３に電力を供給するための電極として役立つ。金属箔２ｂの領域２ｂｂと半導体チップ３の上面に形成された電極とは、アルミニウム等よりなるボンディングワイヤ５により電気的に接続されている。
半導体チップ３の上面において、ボンディングワイヤ５に接続する電極とは別の電極（例えばエミッタ電極やアノード電極等）に、立体的な放熱部を有する放熱ブロック６がはんだ接合されている。この放熱ブロック６に後述する導電板等が接続されて、外部からの電力を、放熱ブロック６を通じて半導体チップ３の上面に形成された電極に供給できるようにしている。
放熱ブロック６は、銅やアルミニウム等の導電性及び熱伝導性のよい金属製である。したがって、放熱ブロック６それ自体が放熱性がよい。そればかりでなく、放熱ブロック６を反転させた斜視図を図１（ｂ）に示すように、放熱ブロック６は、ベース部６ａと放熱部６ｂとからなる。放熱部６ｂは半導体チップ３の上面電極と接続する部分であり、立体的な部材、具体的には、ベース部６ａより延びる複数の円柱状のピンよりなる。ピンは、図１に示した例では、４行４列で合計１６本が形成されている。放熱ブロック６の放熱部６ｂは、ベース部６ａよりも表面積が大きくなっており、放熱部６ｂで効果的に放熱することができる。
放熱ブロック６は、ダイカスト、ろう付けや切削等によりベース部６ａと放熱部６ｂのピンとを一体的に成形することで製造することができる。一例として、ピンの径は熱伝導性と応力緩和性とのバランスを考慮して０．５〜１．０ｍｍφ程度、ピンの長さは１〜２ｍｍ程度、ベース部の厚さは、導電板とレーザ溶接することを考慮して１〜２ｍｍ程度とすることができる。
本実施形態の半導体装置用部品１は、半導体チップ３に放熱ブロック６が接合されていることから、半導体チップ３から発生した熱は、放熱ブロック６に伝導し、放熱ブロック６において効果的に放熱される。このことにより本実施形態の半導体装置用部品１は、半導体チップ３から発生する熱の放熱性を高めることができる。また、放熱ブロック６の放熱部６ｂは、ベース部６ａのようなソリッドな形状と比べて熱応力を分散し得る構造となっているから、半導体チップ３と放熱ブロック６との熱膨張係数の差による熱応力は放熱部６ｂで緩和される。このことにより本実施形態の半導体装置用部品１は、熱サイクルに対する長期信頼性を高くすることができる。
また、本実施形態の半導体装置用部品１は、放熱ブロック６の放熱部６ｂがベース部６ａより延びる複数のピンよりなることから、十分なはんだ厚さを確保できる。また、放熱ブロック６と半導体チップ３との接合部には、個々のピンの周りにはんだのフィレットが形成される。ソリッドな形状と比べてフィレットの総延長を長くすることができ、したがって、信頼性の高いはんだ接合が可能である。更に、半導体チップ３と放熱ブロック６との接合時に、ボイドの原因となるエアが接合部から抜け易いことから、ボイドの発生が軽減され、よって信頼性の高いはんだ接合が可能である。
本実施形態の半導体装置用部品１は、金属基板上に搭載され、端子が設けられたケース内に収容され、端子と配線され、ケース内に封止材が充填されて、パワー半導体モジュールとして用いられる。放熱ブロック６のベース部６ａを介して端子と接続されるので、半導体チップ３と端子の間の電気抵抗および熱抵抗を小さくできる。
（実施形態２）
図２（ａ）を用いて本発明の実施形態２の半導体装置用部品を説明する。実施形態２の半導体装置用部品は、実施形態１の半導体装置用部品とは、放熱ブロックの形状のみが相違する。したがって、図２では、本実施形態の半導体装置用部品の放熱ブロックのみを示した。
図２（ａ）に斜視図で示す放熱ブロック６１は、ベース部６ａと、ベース部６ａから延びる複数の円柱状のピン６ｃからなる。この複数の円柱状のピン６ｃが放熱部を構成している。ピン６ｃは、ベース部６ａの周辺部に、周縁に沿って一周に設けられていることが、図１（ｂ）に示した実施形態１の放熱ブロック６と相違している。
放熱ブロック６１は、図１に示した放熱ブロック６とはピンの配置のみが異なるから、放熱ブロック６と同じ効果を具備している。加えて、ピン６ｃは、ベース部６ａの周縁に沿って設けられていることにより、はんだ接合時にピン６ｃの先端に形成される、はんだのフィレットの状態を容易に確認することができる。また、半導体チップ３の中央部は発熱温度が高いことから、半導体チップ３の中央部に対応する位置には、放熱ブロック６１のピン６ｃを形成しないようにすることで、熱サイクルに対する長期信頼性を高くすることができる。
（実施形態３）
図２（ｂ）〜（ｄ）には、放熱ブロックの放熱部の形状の変形例を、反転させた状態での斜視図で示す。図２（ｂ）に示した放熱ブロック６２は、ベース部６ａと、ベース部６ａから延びる複数の角柱状のピン６ｄからなる。角柱状のピン６ｄは、図２（ｂ）に示した例では、４行４列で合計１６本が形成されている。この複数の角柱状のピン６ｄが放熱部を構成している。放熱ブロック６２は、形状が角柱のピン６ｄであっても、図１に示した放熱ブロック６と同じ効果を具備している。
（実施形態４）
図２（ｃ）に示した放熱ブロック６３は、ベース部６ａと、ベース部６ａから延びる互いに平行に配列された直線状の複数のフィン６ｅからなる。フィン６ｅは、図２（ｃ）に示した例では、ベース部の一辺と同じ長さを有し、７枚のフィン６ｅが形成されている。この複数のフィン６ｅが放熱部を構成している。放熱ブロック６３は、放熱部がフィン形状であっても、図１に示した放熱ブロック６と同じ効果を具備している。
（実施形態５）
図２（ｄ）に示した放熱ブロック６４は、ベース部６ａと、ベース部６ａから延びる互いに平行に配列された複数の波形フィン６ｆからなる。波形フィン６ｆは、図２（ｄ）に示した例では、７枚の波形フィン６ｆが形成されている。この複数の波形フィン６ｆが放熱部を構成している。放熱ブロック６４は、放熱部が波形フィン形状であっても、図１に示した放熱ブロック６と同じ効果を具備している。
（実施形態６）
図３に、放熱ブロックの別の例を示す。図３（ｂ）に斜視図で示す放熱ブロック６５は、ベース部６ａと、ベース部６ａより延びる複数の円柱状のピンよりなる放熱部６ｂと、放熱部６ｂのピンの先端と一方の面で接続するとともに、他方の面で半導体チップ３とはんだ接合される第２ベース部６ｃとからなる。放熱部６ｂ及び第２ベース部６ｃを図３（ａ）に斜視図で示す。放熱部６ｂは、図１（ｂ）に示した放熱部６ｂと同様に複数の円柱状のピンからなる。第２ベース部６ｃは、第１ベース部と同様の形状、寸法を有している。図３に示した放熱ブロック６５は、例えば図１（ｂ）に示した放熱ブロック６のピンの先端に、板状の第２ベース部６ｃを接合することにより製造することができる。
放熱ブロック６５は、放熱部６ｂを有することから、放熱部６ｂで放熱し半導体チップ３の温度を効果的に下げることができ、また、半導体チップ３と放熱ブロック６との熱膨張係数の差による熱応力を緩和することができる。このことにより放熱ブロック６５を適用した半導体装置は、半導体チップ３と放熱ブロック６５の接触面積が大きいものの熱サイクルに対する長期信頼性を保つことができる。
放熱ブロック６５は、半導体チップ３とはんだ接合する部分が第２ベース部６ｃであり、図１（ｂ）の放熱ブロック６と比べて、半導体チップ３との接触面積が大きい。したがって、半導体チップ３の発熱の放熱性や半導体チップ３との電気的接続性に優れている。
（実施形態７）
図４に、放熱ブロックの別の例を示す。図４（ｂ）に斜視図で示す放熱ブロック６６は、ベース部６ａと、ベース部６ａより延びる複数の円柱状のピンよりなる放熱部６ｂと、放熱部６ｂのピンの先端と一方の面で接続するとともに、他方の面で半導体チップ３とはんだ接合される第２ベース部６ｇとからなる。放熱部６ｂ及び第２ベース部６ｇを図４（ａ）に斜視図で示す。放熱ブロック６６の第２ベース部６ｇと、図３（ａ）に示した放熱ブロック６５の第２ベース部６ｃとの相違は、本実施形態における放熱ブロック６６の第２ベース部６ｇは、複数の貫通孔６ｈが形成されていることである。貫通孔６ｈは、図示した例では４行４列で形成されたピンの間に、３行３列で合計９個が形成されている。
放熱ブロック６６は、図３に示した放熱ブロック６５と同様の効果を具備している。加えて、第２ベース部６ｇに貫通孔６ｈが形成されていることにより、半導体チップ３と放熱ブロック６６との接合時に、ボイドの原因となるエアが貫通孔６ｈから抜け易いことから、ボイドの発生が軽減され、よって信頼性の高いはんだ接合が可能である。また、貫通孔６ｈによりはんだのフィレットの長さが実施形態６の放熱ブロック６５に比べて長くなり、熱サイクルに対する長期信頼性を改善することができる。
（実施形態８）
図５に、放熱ブロックの別の例を示す。図５に示す放熱ブロック６７は、板状のベース部６ｉに複数の貫通孔６ｊが形成されてなる。貫通孔６ｊは、図示した例では、３行３列で合計９個が形成されている。放熱ブロック６７のベース部６ｉは、貫通孔６ｊが形成されていることにより、貫通孔を有しないものに比べて表面積が大きくなっている。したがって、放熱ブロック６７は、ベース部６ｉそれ自体が放熱部となっていて、この放熱部で効果的に放熱することができる。
また、放熱ブロック６７は、ベース部６ｆに貫通孔６ｇが形成されていることにより、十分なはんだ厚さを確保できる。また、放熱ブロック６７と半導体チップ３との接合部には、個々の貫通孔６ｇの周りにはんだのフィレットが形成される。したがって、信頼性の高いはんだ接合が可能である。更に、半導体チップ３と放熱ブロック６７との接合時に、ボイドの原因となるエアが貫通孔６ｇから抜け易いことから、ボイドの発生が軽減され、よって信頼性の高いはんだ接合が可能である。好ましくは、貫通孔６ｇの（内）径は０．５〜２．０ｍｍφ程度、放熱ブロック６７の厚さは１〜５ｍｍ程度である。
本発明の半導体装置における放熱ブロックは、実施形態１〜８で説明したものに限られない。例えば、複数の半導体チップ３が絶縁基板２上で互いに隣接して設けられている場合に、一つの放熱ブロックが、複数の半導体チップ３を掛け渡して設けられる構成とすることもできる。
（実施形態９）
図１に示した半導体装置用部品１は、１又は２以上の半導体チップを有する単位モジュールとして、後述するパワー半導体モジュールに用いることができる。本発明の半導体装置の実施形態としての単位モジュールを、図６を用いて説明する。図６は、単位モジュール１０を組み立て工程順に示した模式的な斜視図である。
図６（ａ）に示した半導体装置用部品１は、図１（ａ）に示した半導体装置用部品１と同じである。図６（ａ）において、図１（ａ）と同じ部材については同じ符号を付しており、以下では重複する説明を省略する。
単位モジュール１０として用いられるために、半導体装置用部品１は、絶縁基板２の金属箔２ｂの領域２ｂｂに、リードピン７が接合される（同図（ｂ））。リードピン７は、半導体装置用部品１の制御用端子となるものである。各リードピン７は、リードピンブロック７Ａにより、まとめて固定される。
図６（ｂ）に示した形態の半導体装置用部品１を、パワー半導体モジュールの単位モジュール１０として金属基板上に固定してもよいが、本発明のより好ましい実施形態は、図６（ｃ）、図６（ｄ）に示すように半導体装置用部品１の絶縁基板２の周りに枠８が設けられた単位モジュール１０を、金属基板上に固定することである。枠８は、樹脂よりなり、絶縁基板２に接着固定される。
単位モジュール１０は、枠８を備えることにより、この枠８内に封止材９を充填することができる（同図（ｄ））。枠８内に充填される封止材９は、例えば、シリコーンゲルやエポキシ樹脂等、耐熱性及び／又は流動性の高いゲルや樹脂である。
放熱ブロック６、給電ブロック４およびリードピン７は封止材９から露出している。放熱ブロック６及び給電ブロック４はそれらの上面が単位モジュール１０の主面に略平行になるように配置され、パワー半導体モジュールの導電板に電気的に接続できるように構成されている。
（実施形態１０）
図６の単位モジュール１０の変形例として、斜下方向から見た枠８の裏面の好ましい形態を図７の斜視図で示す。図７に示される単位モジュール１０は、枠８の底面の四隅部に、突起８ａを有している。この突起８ａにより、単位モジュール１０の絶縁基板２を金属基板１１に接合する場合に、はんだの厚さを一定とすることができる。
図８に、枠８に突起８ａを有する単位モジュール１０を金属基板１１にはんだ接合する前後における単位モジュール１０及び金属基板１１の模式的な断面図を示す。なお、図８においては、単位モジュール１０に関し先に説明したのと同じ部材については同じ符号を付しているので、以下では重複する説明を省略する。
はんだ接合する前に、金属基板１１上には、ペースト状のはんだＳが塗布形成される（図８（ａ））。このときのはんだＳの厚さは、所望の厚さよりも若干厚い。次に、単位モジュール１０を金属基板１１上に載置する（図８（ｂ））。単位モジュール１０の枠８の突起８ａの先端が金属基板１１に接触することにより、はんだＳが金属基板１１及び単位モジュール１０の絶縁基板２の金属箔２ｃに密着し、はんだＳの厚さは突起８ａの高さに規制されて、一定の厚さとなる。単位モジュール１０が載置された金属基板１１を加熱炉で加熱し、はんだをリフローさせて接合する。なお、はんだＳとしてペースト状はんだの他、様々なはんだを用いることができる。例えば、板状はんだ、ろう材や銀ナノ粒子を含んだペーストを用いてもよい。
（実施形態１１）
枠８の別の好ましい形態では、はんだＳの厚さよりも高い突起を有している。図９に、枠８に突起８ｂを有する単位モジュール１０を金属基板１１にはんだ接合する前後における単位モジュール１０及び金属基板の断面図を示す。図示した突起８ｂは、はんだＳの厚さよりも高い突起である。
はんだ接合する前に、金属基板１１上には、ペースト状のはんだＳが塗布形成される（図９（ａ））。このときのはんだＳの厚さは、所望の厚さよりも若干厚い。また、金属基板１１に、突起８ｂに対応する穴１１ｈを形成しておく。穴１１ｈの深さは、枠８の突起８ｂの高さと、はんだＳの所望の厚さとの合計量である。次に、単位モジュール１０を金属基板１１上に載置する（図９（ｂ））。この際に、単位モジュール１０の枠８の突起８ｂの先端を金属基板１１に形成された穴１１ｈに嵌まり合わせる。このことにより、単位モジュール１０は金属基板１１の所定の位置に位置決めされ、また、はんだＳが金属基板１１及び単位モジュール１０の絶縁基板２の金属箔２ｃに密着し、はんだＳの厚さは突起８ｂの高さと穴１１ｈの深さとの差の厚さとして規制されて、一定の厚さとなる。単位モジュール１０が載置された金属基板１１を加熱炉で加熱し、はんだをリフローさせて接合する。
この場合、金属基板１１の表面に、突起８ｂに対応する穴を形成することで、突起８ｂを、単位モジュール１０を金属基板１１に固定する際の位置決めに利用することができる。また、はんだの厚さを一定とすることができる。
（実施形態１２）
本発明の半導体装置の一実施形態として、単位モジュール１０を用いたパワー半導体モジュール及びその組み立て方法について、図１０を用いて説明する。図１０は、パワー半導体モジュール２０の組み立て工程を時系列順に示す模式的な斜視図である。図１０（ｃ）に示すパワー半導体モジュール２０は、図６（ｄ）に示した単位モジュール１０の６個を、金属基板１１上に固定して、いわゆる６ｉｎ１のパワー半導体モジュールの構成としている。パワー半導体モジュール２０は、一例として三相インバータ回路を構成しているものである。
図１０（ｄ）に示したパワー半導体モジュール２０は、金属基板１１と、金属基板１１上に固定された単位モジュール１０（図１０（ｄ）では、単位モジュール１０のリードピン７が表れている）と、金属基板１１及び単位モジュール１０を収容するケース１２とを備えている。ケース１２内には、封止材１８が充填されている。
図１０（ｄ）に示したパワー半導体モジュール２０の組み立て工程を図１０（ａ）〜（ｃ）に時系列順に示す。まず、図１０（ａ）、図１０（ｂ）に示すように６個の単位モジュール１０ａ〜１０ｆと、金属基板１１と、ケース１２とを用意する。
金属基板１１の四隅にはボルト取り付け用の孔１１ａが形成されている。
ケース１２は、樹脂製であり、単位モジュール１０の放熱ブロック６や給電ブロック４と電気的に接続する端子１３〜１７がインサート成型により一体的に成型され、かつケース１２の表面に露出している。ケース１２の四隅にはボルト取り付け用の孔１２ａが形成されている。
単位モジュール１０ａ〜１０ｆは、図６（ｄ）に示した単位モジュール１０と同じ構成を有しているが、三相インバータ回路を構成するパワー半導体モジュール２０の要素として便宜的に１０ａ〜１０ｆの符号を付している。ケース１２にインサート成型された端子１３〜１７は、単位モジュール１０ａ〜１０ｆと対向する位置に、三相インバータ回路を構成するための所定の配置とされた導電板を備えている。
金属基板１１の所定の位置に、はんだペーストを塗布形成し、次いで単位モジュール１０ａ〜１０ｆを配置してから、加熱して金属基板１１と単位モジュール１０ａ〜１０ｆとをはんだ接合する。このとき、単位モジュール１０ａ〜１０ｆの枠８の底面に、図７、図８に示した突起８ａを有する場合には、この突起８ａを利用してはんだの厚さを一定にすることができる。また、単位モジュール１０ａ〜１０ｆの枠８の底面に、図９に示した突起８ｂを有する場合には、この突起８ｂを利用して、金属基板１１に対する単位モジュール１０ａ〜１０ｆの位置決めを容易に行うことができ、またはんだの厚さを一定にすることができる。
次いで、図１０（ｃ）に示すように、単位モジュール１０ａ〜１０ｆがはんだ接合された金属基板１１にケース１２を接着固定する。また、ケース１２の端子１３〜１７の導電板と、単位モジュール１０ａ〜１０ｆの放熱ブロック６と給電ブロック４とを接合して、両者を電気的に接続する。導電板の放熱ブロック６及び給電ブロック４への接合には、レーザ溶接を用いることができる。
次いで、図１０（ｄ）に示すように、ケース内に封止材１８を充填し、パワー半導体モジュール２０の組み立てを完了する。封止材１８は、例えば、エポキシ樹脂やシリコーンゲル等である。
本実施形態のパワー半導体モジュール２０は、半導体チップ３が単位モジュール１０の形態で金属基板１１に固定されている。このような単位モジュール１０をパワー半導体モジュールに用いることで、金属基板１１上におけるチップ間距離を自由に調整することができ、よってチップ間の熱干渉を軽減することができる。また、単位モジュール１０は半導体チップ３が封止材９により覆われ、放熱ブロック６及び給電ブロック４それぞれの上面が封止材９から露出するよう構成されているので、半導体チップ３がレーザ溶接のスパッタから保護される。
また、単位モジュール１０をパワー半導体モジュールに用いることで、単位モジュール１０の個数及び組み合せの調整により、１ｉｎ１、２ｉｎ１、６ｉｎ１又は７ｉｎ１といったパワー半導体モジュールを、各パワー半導体モジュールに対応する形状、端子を有するケースを用意することで容易に作製することができる。また、同一の単位モジュール１０を金属基板１１上で並列に接続することで、パワー半導体モジュールの大容量化を図ることができる。
単位モジュール１０が枠８を有する場合には、この枠８内に充填する封止材９と、単位モジュール１０を収容したケース１２内に充填する封止材１８との種類を変更することができる。一般に、封止材は、半導体チップからの発熱により劣化するおそれがあるので、耐熱性の高い封止材が好ましい。しかし半導体チップからの発熱の影響を大きく受けるのは、半導体チップに近い領域の封止材であって、半導体チップに遠い領域の封止材は、発熱の影響は小さい。したがって、半導体チップに遠い領域の封止材は、近い領域の封止材ほどに耐熱性が必要とされないと考えられる。そこで、単位モジュール１０の枠８内には、耐熱性の高い封止材９を用い、単位モジュール１０を収容したケース１２内には比較的安価な封止材１８を用いることとして、これによりパワー半導体モジュール２０は、封止材について耐熱性と低コストとを両立させることができる。
（実施形態１３）
パワー半導体モジュール２０の組み立て方法の別の例を、図１１を用いて説明する。図１１（ａ）〜（ｄ）は、パワー半導体モジュール２０の組み立て工程を時系列順に示す模式的な斜視図である。図１１（ｄ）に示すパワー半導体モジュール２０の完成形は、図１０（ｃ）に示したパワー半導体モジュール２０と同じである。
まず、図１１（ａ）に示すように、金属基板１１と、単位モジュールとしての半導体装置用部品１ａ〜１ｆを用意する。半導体装置用部品１ａ〜１ｆは、図６（ａ）に示した半導体装置用部品１と同じ構成を有しているが、三相インバータ回路を構成するパワー半導体モジュール２０の要素として便宜的に１ａ〜１ｆの符号を付している。
金属基板１１の所定の位置に、はんだペーストを塗布形成し、次いで半導体装置用部品１ａ〜１ｆを配置してから、加熱して金属基板１１と半導体装置用部品１ａ〜１ｆとをはんだ接合する。このとき、金属基板１１に対する半導体装置用部品１ａ〜１ｆの位置決めは、組み立て装置の治具によって行う。
次いで、図１１（ｂ）に示すように各半導体装置用部品１ａ〜１ｆにリードピン７を接合し、また、枠８を接着固定する。好ましくは、この後に、枠８内に耐熱性の高い封止材を充填する。これにより、図１０（ａ）に示した単位モジュール１０ａ〜１０ｆを、金属基板１１上で作製する。これ以降の工程は、図１０（ａ）〜（ｃ）に示したのと同様とする。
すなわち、単位モジュール１０ａ〜１０ｆが作製された金属基板１１にケース１２を接着固定する。また、ケース１２の端子１３〜１７の導電板と、単位モジュール１０ａ〜１０ｆの放熱ブロック６及び給電ブロック４とを接合して、両者を電気的に接続する（図１１（ｃ））。
次いで、ケース１２内に封止材１８を充填し、パワー半導体モジュール２０の組み立てを完了する（図１１（ｄ））。
図１１に示した組み立て工程は、金属基板１１上に、枠８を有していない半導体装置用部品１ａ〜１ｆを固定する。この工程は、従来のパワー半導体モジュールの製造工程と同様である。次いで、金属基板１１上で半導体装置用部品１ａ〜１ｆに枠８を接着固定することが新しい工程である。この工程により、単位モジュール１０ａ〜１０ｆのそれぞれが、絶縁基板２の周りに枠８を有する状態としている。
図１１を用いて説明した工程により組み立てられたパワー半導体モジュール２０は、図１０に示したパワー半導体モジュール２０と同じ構成を有しているから、図１０に示したパワー半導体モジュール２０と同じ効果を有している。
（実施形態１４）
次に、本発明の半導体装置用部品の別の実施形態を、図面を用いて説明する。先に図１を用いて説明した実施形態１の半導体装置用部品１の場合は、図６（ｂ）に示すように、絶縁基板２の金属箔２ｂの領域２ｂｂに、リードピン７が接合されていて、各リードピン７は、リードピンブロック７Ａにより、まとめて固定されている。これに対して、本実施形態の半導体装置用部品では、リードピンブロックの形状が異なっている。
本実施形態の半導体装置用部品に用いられるリードピンブロック７Ｂを図１２に平面図（同図（ａ））及び側面図（同図（ｂ））で示す。図１２のリードピンブロック７Ｂは、四角形の平面形状を有していて、その一辺に沿って複数個のリードピン７が一体的に取り付けられ、固定されている。リードピンブロック７Ｂの中央には、放熱ブロック６を収容するための開口７Ｂａが形成されている。開口７Ｂａは、リードピンブロック７Ｂを厚み方向に貫通する孔である。開口７Ｂａの大きさは、リードピンブロック７Ｂの上面側において放熱ブロック６の上面よりやや大きく、放熱ブロック６の下面側で放熱ブロック６の上面よりやや小さい。開口７Ｂａの上端と下端との間に、放熱ブロック６のベース部６ａと係止する段７Ｂｂが設けられている。また、開口７Ｂａの内面に、突起７Ｂｃが形成されている。突起７Ｂｃは、開口７Ｂａの上端から段７Ｂｂに行くに連れて次第に開口７Ｂａの内面から大きく突出するように形成されている。
リードピンブロック７Ｂの下端側の四隅には、脚７Ｂｄが形成されている。４つの脚７Ｂｄのそれぞれは、図１２（ａ）に破線で示されるように、四角形の４つの角部のうち、リードピンブロック７Ｂの中央寄りの１つの角部に切り欠きが形成された形状を有している。脚７Ｂｄの切り欠きは、半導体チップ３の四隅と係合する大きさ、形状となっている。
リードピン７は、一方の端がリードピンブロック７Ｂの側面から上方に延び、リードピンブロック７Ｂの内部で屈曲して他方の端が脚７Ｂｄとほぼ同じ長さで下方に延びている。下方に延びるリードピン７は、はんだにより半導体チップ３の上面に形成された電極（例えばゲート電極）と接合される。
リードピンブロック７Ｂは、絶縁性、耐熱性の樹脂であり例えば、ＰＰＳ樹脂よりなる。リードピン７は、インジェクション成形等により、リードピンブロック７Ｂと一体的に形成される。
リードピンブロック７Ｂの開口７Ｂａに放熱ブロック６を取り付けて、リードピンブロック７Ｂと放熱ブロック６とが一体化される。放熱ブロックは図１に示した放熱ブロック６に限られず、図２〜５に示した放熱ブロック６１〜６７のいずれも用いることができる。図１２に示したリードピンブロック７Ｂに放熱ブロック６を圧入すると、開口７Ｂａに形成された段７Ｂｂに放熱ブロック６のベース部６ａが係止され、開口７Ｂａに形成された突起７Ｂｃに放熱ブロック６のベース部６ａの側面が押圧されることにより、固定される。放熱ブロック６がリードピンブロック７Ｂに固定されたとき、放熱ブロック６の上面は、リードピンブロック７Ｂの上面と同一平面上に位置するか、リードピンブロック７Ｂの上面よりも上方に突出する。これにより、放熱ブロック６が導電板に容易に接合できるようになっている。
放熱ブロック６とリードピンブロック７Ｂとを一体化した構造は、図１２に示した例に限られず、例えば、インジェクション成形等により、放熱ブロック６とリードブロックとを一体成形することによっても可能である。放熱ブロック６とリードブロックとを一体成形した場合には、図１２に示した段７Ｂｂや突起７Ｂｃは必ずしも必要とされない。
図１３に、一体となった放熱ブロック６及びリードピンブロック７Ｂを備える本実施形態の半導体装置用部品３０の要部の断面図を示す。絶縁基板２が絶縁板２ａと金属箔２ｂ、２ｃとにより構成され、この絶縁基板２の金属箔２ｂ上に、四角形の平面形状を有する金属板３１がはんだ接合されている。この金属板３１は、平面形状が半導体チップ３よりも大きく、放熱性を向上させるために設けられている。もっとも、金属板３１は本実施形態で必須の部材ではなく、金属板３１が設けられずに金属箔２ｂに半導体チップ３がはんだ接合される構成であってもよい。この金属板３１上に半導体チップ３がはんだ接合され、これにより半導体チップの下面に形成された電極（例えばＲＣ−ＩＧＢＴチップのコレクタ電極、カソード電極）と金属板３１及び金属箔２ｂとが電気的に接続される。半導体チップ３の上面に形成された電極のうちの一つの電極（例えばＲＣ−ＩＧＢＴチップのゲート電極）と、リードピンブロック７Ｂに固定されたリードピン７の下端とがはんだ接合されている。また、半導体チップ３の上面に形成された電極のうちの他の一つの電極（例えばＲＣ−ＩＧＢＴチップのエミッタ電極、アノード電極）と放熱ブロック６のピンとがはんだ接合されている。
本実施形態の半導体装置用部品３０における放熱ブロック６の効果は、以前の実施形態で既に述べたのと同じである。そして、本実施形態の半導体装置用部品３０は、リードピンブロック７Ｂと放熱ブロック６とが一体化され、リードピンブロック７Ｂに固定されたリードピンが半導体チップ３の上面の電極とはんだ接合されている。このため、図６に示した半導体装置用部品１のように、金属箔２ｂの領域２ｂｂと半導体チップ３の上面に形成された電極とを、アルミニウム等よりなるボンディングワイヤ５により電気的に接続する必要がなくなり、半導体装置用部品を小型化することができる。
また、リードピンブロック７Ｂの下端側の四隅に形成された脚７Ｂｄは、その切り欠きが、半導体チップ３の四隅と係合する大きさ、形状となっているから、半導体チップ３とリードピンブロック７Ｂに固定された放熱ブロック６やリードピン７との位置決めは、半導体チップ３の四隅にリードピンブロック７Ｂの脚７Ｂｄの切り欠きを位置合わせするだけでよく、精度良く、容易に位置決めすることができる。
さらに、リードピンブロック７Ｂの脚７Ｂｄに形成された切り欠きの高さによって、半導体チップ３と金属板３１との間のはんだの厚さを規制することができ、また、脚７Ｂｄの高さと放熱ブロック６のピンの高さとの差によって、半導体チップ３と放熱ブロック６と間に塗布形成されるはんだの厚さを規制することができるから、これらのはんだの厚さを調整することができる。
リードピンブロック７Ｂは、脚７Ｂｄに上述した切り欠きを形成しない構成とすることもできる。この場合は、リードピンブロック７Ｂの位置決めは、別の手段により行う。また、この構成の場合、脚７Ｂｄの高さと放熱ブロック６のピンの高さとの差（一例で０．２〜０．４ｍｍ程度）によって、半導体チップ３と金属板３１との間のはんだの厚さ，及び半導体チップ３と放熱ブロック６と間に塗布形成されるはんだの厚さの両方を規制することができる。
また更に、図１２に示したようにリードピンブロック７Ｂに放熱ブロック６を圧入することにより固定した場合には、リードピンブロック７Ｂに取り付けられた放熱ブロック６を、他の種類の放熱ブロック、例えば図２〜５に示した放熱ブロック６１〜６７と入れ替えることができる。
（実施形態１５）
リードピンブロックは、図１２に示した、１個の放熱ブロック６を固定するものに限られない。２個又は３個以上の放熱ブロック６を固定するリードピンブロックの構成としてもよい。図１４に、２個の放熱ブロック６を固定して一体化するリードピンブロック７Ｃの斜視図を示す。図１４のリードピンブロック７Ｃは、略長方形の平面形状を有し、放熱ブロック６を収容する開口７Ｃａを２個有している。開口７Ｃａは、図１２のリードピンブロック７Ｂの開口７Ｂａと同様にリードピンブロック７Ｃを厚み方向に貫通する孔である。リードピンブロック７Ｃの一側面に、各開口に対応する複数のリードピン７がリードピンブロック７Ｃと一体的に取り付けられている。リードピンブロック７Ｃの下端側には、複数の脚７Ｃｄが形成されている。
リードピンブロック７Ｃと放熱ブロック６との固定は、図１２に示したリードピンブロック７Ｂと同様とすることができ、具体的には圧入によるものでもよいし、また一体成形によるものでもよい。したがって、図１２では固定手段の図示を省略している。
図１５に、リードピンブロック７Ｃに放熱ブロック６を一体的に取り付けた構造物の斜視図を斜下方向から見た図（同図（ａ））及び斜上方向から見た図（同図（ｂ））で示す。
図１４、図１５に示したリードピンブロック７Ｃは、図１２のリードピンブロック７Ｂとは、固定する放熱ブロック６の数が異なるが、リードピンブロックとして同じ機能、効果を有している。
リードピンブロック７Ｃに一体的に取り付けられた２個の放熱ブロック６と接合される半導体チップ３は、同一のものとして、この２個の半導体チップを並列に接続することができる。半導体チップ３は、例えばＩＧＢＴチップやＭＯＳＦＥＴチップである。半導体チップ３としてＲＣ−ＩＧＢＴ（逆導通ＩＧＢＴ）チップを用いることもできる。同一の２個の半導体チップを並列に接続することにより、次に述べる半導体装置用部品４０をパワー半導体モジュールに用いた場合に、パワー半導体モジュールの容量を増大させることができる。もっとも、２個の放熱ブロックと接合される半導体チップ３は、同一のものに限られず、別の種類の半導体チップであってもよい。例えば、一つの半導体チップをＩＧＢＴチップとし、もう一つの半導体チップをダイオードチップ（ＦＷＤチップ）とすることができる。
図１６〜１９を用いて、リードピンブロック７Ｃを用いた半導体装置用部品４０を、その組み立て工程と共に説明する。まず絶縁基板と金属板４１と半導体チップ３とを用意する。金属板４１は、放熱性を向上させるために用いられるが、必ずしも必須ではない。図１６（ａ）に平面図で、図１６（ｂ）に側面図でそれぞれ示すように、金属板４１上にはんだ（図示せず）を介して半導体チップ３を所定の位置に載置する。半導体チップ３は一例としてＲＣ−ＩＧＢＴチップとしている。なお、図１６（ａ）、（ｂ）では、金属板４１と接合される絶縁基板については図示を省略している。
次に、図１７に平面図で示すように、リードピンブロック７Ｃの開口７Ｃａに２個の放熱ブロック６に取り付ける。これにより、図１８（ａ）に平面図で、図１８（ｂ）に側面図でそれぞれ示すように、リードピンブロック７Ｃに放熱ブロック６を一体的に取り付けた構造物４２が得られる。
次に図１９に示すように、金属板４１上の半導体チップ３の上面におけるエミッタ電極、アノード電極がある領域ａ１（図１６参照）に、上記構造物４２の放熱ブロック６の放熱部６ｂのピンの先端がはんだを介して接続するように、かつ、金属板４１上の半導体チップ３におけるゲート電極がある領域ａ２（図１６参照）に、上記構造物４２のリードピンブロック７Ｃに固定されたリードピン７の下端が、はんだを介して接続するように、金属板４１上の半導体チップ３とリードピンブロック７Ｃに固定された放熱ブロック６及びリードピンとを位置決めする。この位置決めは、既に述べたように、四角形の平面形状を有する半導体チップ３の四隅に、リードピンブロック７Ｃの脚７Ｃｄの切り欠きが係合するように位置合わせすることによって実施できる。位置合わせ後、加熱炉にて加熱することにより、金属板４１と半導体チップ３との間のはんだ及び半導体チップ３と放熱ブロック６又はリードピンとの間のはんだを溶融させる。続いて、冷却することにより、金属板４１と半導体チップ３とをはんだ接合し、また半導体チップ３と放熱ブロック６とを、また半導体チップ３とリードピン７とをはんだ接合する。以上説明した組み立て工程を経て、図１９に示した半導体装置用部品４０が得られる。
（実施形態１６）
リードピンブロック７Ｃを用いた半導体装置用部品の別の実施形態を図２０に斜視図で示す。図２０に示した半導体装置用部品５０は、１つの絶縁基板２上に、放熱を向上させるために設けられた金属板５１を介して、４個の半導体チップ３が搭載されている。各半導体チップ３は、本実施形態ではＲＣ−ＩＧＢＴ（逆導通ＩＧＢＴ）チップである。４個の半導体チップは、パワー半導体モジュールの容量を増大させるために２個が並列に接続され、かつ、その並列に接続された２個の半導体チップを一組とする合計二組が、インバータ装置としたときのパワー半導体モジュールの上アーム及び下アームを構成している。各半導体チップ３の下面の電極（例えばＲＣ−ＩＧＢＴチップのコレクタ電極、カソード電極）と金属板５１を通して電気的に接続する金属箔２ｂは、上記した上アーム及び下アームを構成するための回路パターンが形成されている。
並列に接続された２個一組の半導体チップ３上に、リードピンブロック７Ｃが設けられている。なお、図面では、本実施形態の半導体装置用部品５０の理解を容易にするために、２個一組みの半導体チップ３のち、紙面奥側の一組の半導体チップ３上にのみリードピンブロック７Ｃを図示している。しかし、紙面手前側の一組の半導体チップ３上にもリードピンブロック７Ｃは設けられる。
リードピンブロック７Ｃは、２個の放熱ブロック６が一体的に取り付けられている。また、複数のリードピン７が固定されている。放熱ブロック６の下側に形成されたピンが半導体チップ３の上面に形成された一つの電極（例えばエミッタ電極、アノード電極）とはんだ接合され、リードピン７の下端が、半導体チップ３の上面に形成された他の電極（例えばゲート電極）とはんだ接合されている。このようなリードピンブロック７Ｃ及び放熱ブロック６の構成は、以前の実施形態で説明したのと同じである。
また本実施形態の半導体装置用部品５０における放熱ブロック６及びリードピンブロック７Ｃの効果は、以前の実施形態で説明したのと同じである。
（実施形態１７）
実施形態１４で説明した半導体装置用部品３０、実施形態１５で説明した半導体装置用部品４０、実施形態１６で説明した半導体装置用部品５０は、いずれも、単位モジュールとして、その１個又は複数個を金属基板上に設けることにより、パワー半導体モジュールを構成することができる。半導体装置用部品３０、４０又は５０を単位モジュールとして用いる場合に、各半導体装置用部品の絶縁基板の周りに、図６に示した単位モジュール１０の枠８と同様の枠を設けて、当該絶縁基板と接着固定され、この枠内に前述したのと同様の封止材を充填することも可能である。
単位モジュールとして、図２０に示した半導体装置用部品５０を用いたパワー半導体モジュール７０を、図２１、２３、２４に、そのパワー半導体モジュール７０の組み立て工程順に説明する。
まず図２１の斜視図に示すように、金属基板７１上に、単位モジュールとして３個の半導体装置用部品５０を、各半導体装置用部品５０のうちのリードピンブロック７Ｃの下方に存在している二個一組みの半導体チップ３が一列に並ぶように配列して、はんだにより金属基板７１と固定する。各半導体装置用部品５０は、インバータ回路における上アーム及び下アームを構成するように金属箔２ｂの回路パターンが形成されている。各半導体装置用部品５０の３個を相互に接続した本実施形態のパワー半導体モジュール７０は、三相インバータ回路を形成したいわゆる６ｉｎ１のパワー半導体モジュールの構成である。
図２２に、パワー半導体モジュール７０における半導体装置用部品５０を接続する回路を説明するための要部平面図を示す。各半導体装置用部品５０の絶縁基板２の金属箔２ｂは、上アームを構成する二個一組みの半導体チップ３の下面の電極と接続する領域２ｂ１と、下アームを構成する二個一組みの半導体チップ３の下面の電極と接続する領域２ｂ２とに区画されている。各半導体装置用部品５０における２個のリードピンブロック７Ｃの間の側端部寄りに形成された領域２ｂ１に、バスバー７８及び電極ブロック７９１が設けられている。バスバー７８は、隣接する半導体装置用部品５０の領域２ｂ１同士に掛け渡されて両者を電気的に接続している。電極ブロック７９１は、後述するＰ端子と接続する。また、各半導体装置用部品５０における２個のリードピンブロック７Ｃの間の中央寄りに形成された領域２ｂ２に、給電ブロック７９２が設けられている。給電ブロック７９２は、次に述べるようにパワー半導体モジュール７０のケース７２に形成されたＵ端子７５、Ｖ端子７６、Ｗ端子７７を構成する導電板と溶接されて、電気的に接続される。
金属基板７１に固定された半導体装置用部品５０を収容するケース７２を別途に用意する。図２１に図示したケース７２は、一例としてＰ端子７３、Ｎ端子７４、Ｕ端子７５、Ｖ端子７６及びＷ端子７７が一体的に形成されている。各端子は、ケース７２の内部空間に延びる導電板を兼ねている。これらの端子は、樹脂よりなるケース７２を形成する際に、インジェクション成形等を行うことにより、ケース７２と一体化される。
次に、図２３に示すように金属基板７１とケース７２とを接着剤により接着固定する。また、金属基板７１上に固定された各半導体装置用部品５０の放熱ブロック６及び電極ブロック７９１、給電ブロック７９２と、ケース７２に形成された各端子を兼ねる各導電板とを、三相インバータ回路が構成されるように接合して、電気的に接続する。この接合は、レーザ溶接によるのが好ましい。
レーザ溶接を行う際は、スパッタから半導体チップ３等を保護するために、あらかじめケース７２内に封止材を、レーザ溶接に影響を与えない高さまで注入することが好ましい。封止材は例えば、シリコーンゲルやエポキシ樹脂等、耐熱性及び／又は流動性の高いゲルや樹脂である。
レーザ溶接後は、図２４に示すように、ケース内に封止材９を注入して充填する。レーザ溶接後に充填する封止材は、レーザ溶接前にケース内に注入する封止材と同じ種類の封止材でもよいし、より安価な封止材を用いてもよい。より安価な封止材を用いることにより、パワー半導体モジュール７０は、封止材について耐熱性と低コストとを両立させることができる。
以上述べた組み立て工程により得られたパワー半導体モジュール７０は、半導体装置用部品５０を単位モジュールとして用いていることから、金属基板７１上におけるチップ間距離を自由に調整することができ、よってチップ間の熱干渉を軽減することができる。また、レーザ溶接前に封止材が注入されることにより、半導体チップ３がレーザ溶接のスパッタから保護される。
また、単位モジュールをパワー半導体モジュールに用いることで、単位モジュールの個数及び組み合せの調整により、種々のパワー半導体モジュールを、各パワー半導体モジュールに対応する形状、端子を有するケースを用意することで容易に作製することができる。また、同一の単位モジュールを金属基板７１上で並列に接続することで、パワー半導体モジュールの大容量化を図ることができる。
（実施形態１８）
次に、半導体装置用部品及びパワー半導体モジュールの他の実施形態について説明する。本実施形態の半導体装置用部品８０は、２ｉｎ１のパワー半導体モジュールを組み立てるのに適した半導体装置用部品である。図２５に、分解斜視図で示す本実施形態の半導体装置用部品８０は、絶縁基板２が絶縁板２ａと、絶縁板２ａの一方の表面に接合された金属箔２ｂと、絶縁板２ａの他方の表面に接合された金属箔２ｃとからなる。なお、図２５の分解斜視図では金属箔２ｃは表れない。金属箔２ｂは、領域２ｂ１と、領域２ｂ２とに区画されている。
金属箔２ｂの領域２ｂ１上には、金属板部８３ｃを有する端子８３が、はんだ接合されている。端子８３の金属板部８３ｃの表面には、後述するリードピンブロック７Ｄを位置決めするための孔８３ａが形成されている。孔８３ａは端子８３の厚さ方向に貫通した孔であるが、必ずしも貫通した孔でなくてもよく、つまり、端子８３の表面に形成された凹部であってもよい。
金属箔２ｂの領域２ｂ２上には、金属板部８５ｃを有する端子８５が、はんだ接合されている。端子８５の金属板部８５ｃの表面には後述するリードピンブロック７Ｄを位置決めするための孔８５ａが形成されている。孔８５ａは端子８５の厚さ方向に貫通した孔であるが、必ずしも貫通した孔でなくてもよく、つまり、端子８５の表面に形成された凹部であってもよい。端子８５における金属板に相当する部分、すなわち金属板部８５ｃには、該端子８５を部分的に折り曲げて箱形とした給電部８５ｂが形成されている。
金属箔２ｂの領域２ｂ１に接合された端子８３の金属板部８３ｃ上に半導体チップ３がはんだ接合されている。図２５に示した本実施形態では、端子８３の長手方向に沿って２個の半導体チップ３が設けられている。これらの半導体チップ３は、ＲＣ−ＩＧＢＴチップが一例として用いられている。同一のＲＣ−ＩＧＢＴチップの２個が並列に設けられていることにより、パワー半導体モジュールの大容量化が図られている。端子８３の金属板部８３ｃは、半導体チップ３の下面に形成された電極と電気的に接続し、また、ヒートスプレッダとして半導体チップ３の放熱性を向上させる。
金属箔２ｂの領域２ｂ２に接合された端子８５に、端子８３と同様に当該端子８５の長手方向に沿って２個の半導体チップ３が並列に設けられ、はんだ接合されている。これらの半導体チップ３もまた、ＲＣ−ＩＧＢＴチップが一例として用いられている。同一のＲＣ−ＩＧＢＴチップの２個が並列に設けられていることにより、パワー半導体モジュールの大容量化が図られている。端子８５の金属板部８５ｃは、半導体チップ３の下面に形成された電極と電気的に接続し、また、ヒートスプレッダとして半導体チップ３の放熱性を向上させる。
端子８３に設けられた２個の半導体チップ３のそれぞれには、放熱ブロック６が取り付けられる。２個の放熱ブロック６は、複数のリードピン７を固定しているリードピンブロック７Ｄと一体化されていて、リードピンブロック７Ｄと共に端子８３上に取り付けられ、半導体チップ３とはんだ接合される。
また、端子８５に設けられた２個の半導体チップのそれぞれには、端子８３と同様に、放熱ブロック６が取り付けられる。２個の放熱ブロックは、複数のリードピン７を固定しているリードピンブロック７Ｄと一体化されていて、リードピンブロック７Ｄと共に端子８５上に取り付けられ、半導体チップ３とはんだ接合される。
端子８３、８５に取り付けられるリードピンブロック７Ｄは、図１４に示したリードピンブロック７Ｃと近似した形状を有している。リードピンブロック７Ｄがリードピンブロック７Ｃと相違しているのは、リードピンブロック７Ｄの小型化のためにリードピン７が、放熱ブロック６が取り付けられている部分の近傍から上方に延びている点と、端子８３や端子８５との位置決めのために、リードピンブロック７Ｄの脚部７Ｄｄよりも長い突起７Ｄｅ（図２５、図２６参照）が裏面から延びている点である。
リードピンブロック７Ｄが取り付けられた端子８３、８５を裏面から見た斜視図を図２６に示し、端子８３の拡大透視図を図２７に示す。端子８３に設けられた孔８３ａに、リードピンブロック７Ｄの突起７Ｄｅが嵌まり合わされることにより、リードピンブロック７Ｄは、端子８３の所定の位置に位置決めされる。また、端子８５に設けられた孔８５ａに、リードピンブロック７Ｄの突起７Ｄｅが嵌まり合わされることにより、リードピンブロック７Ｄは、端子８５の所定の位置に容易に位置決めされる。
半導体装置用部品８０にリードピンブロック７Ｄが設けられたことの作用効果は、図１２や図１４を用いて既に説明したのと同様であるから、ここでは重複する説明は省略する。
図２８に本実施形態の半導体装置用部品８０の斜視図を示す。半導体装置用部品８０は、次に説明するパワー半導体モジュール９０の単位モジュールとして用いることができる。
単位モジュールとして図２８に示した半導体装置用部品８０を用いたパワー半導体モジュール９０を、その組み立て工程順に説明する。
まず、図２９に示すように、半導体装置用部品８０と、プリント基板８１とを用意する。プリント基板８１は、半導体装置用部品８０のリードピンブロック７Ｄに固定されたリードピン７と電気的に接続する複数の外部リードピン８１ａを備えていて、かつ、このプリント基板８１の表面、裏面又は両面に、リードピンブロック７Ｄに固定されたリードピン７と外部リードピン８１ａとを接続する配線が形成されている。また、プリント基板８１は、リードピンブロック７Ｄに一体的に固定された放熱ブロック６及び端子８５の給電部８５ｂを露出させるための開口８１ｂ、８１ｃと、リードピンブロック７Ｄに固定されたリードピン７を通して配線とはんだ接合するための孔８１ｄが形成されている。
半導体装置用部品８０にプリント基板８１が取り付けられ、リードピン７がプリント基板８１の配線とはんだ接合または圧入接続されて電気的に接続されたものを図３０に斜視図で示す。
次に、図３１に示すように端子８５上に取り付けられたリードピンブロック７Ｄに固定され、プリント基板８１の開口から露出している放熱ブロック６に、バスバーと端子とを兼ねたバスバー端子８４が接合される。また、端子８３上に取り付けられたリードピンブロック７Ｄに固定され、プリント基板８１の開口から露出している放熱ブロック６と、端子８５の給電部８５ｂに、バスバー８６が接合される。バスバー端子８４及びバスバー８６の接合は、レーザ溶接によって行うことが好ましい。
次に、図３２に示すように、端子８３、８５及びバスバー端子８４の端子部分と外部リードピン８１ａが露出するように、封止樹脂８２で封止して２ｉｎ１のパワー半導体モジュール９０を得る。封止樹脂８２の代わりに、ケースで覆い、かつケース内部をゲル又は樹脂で封止したパワー半導体モジュールとすることもできる。
本実施形態のパワー半導体モジュール９０は、放熱ブロック６及びリードピンブロック７Ｄを備えることから、以前の実施形態で説明した放熱ブロック６及びリードピンブロックを備えることによる効果を有し、また、リードピンブロック７Ｄの突起７Ｄｅを、端子８３、８５の孔８３ａ、８５ａに、嵌まり合わせることにより位置決めするので、位置決めが容易である。
なお、半導体チップ３と放熱ブロック６、リードピン７および金属箔２ｂとの間を接合するはんだとして様々なはんだを用いることができる。例えば、板状はんだやペースト状はんだである。また、はんだに代えてろう材や銀ナノ粒子を含んだペースト（焼結金属）を用いてもよい。
（実施形態１９）
次に、半導体装置用部品及びパワー半導体モジュールの他の実施形態について説明する。本実施形態の半導体装置用部品１００は、２ｉｎ１のパワー半導体モジュールを組み立てるのに適している。また、後述するように３個の半導体装置用部品１００を用いて、６ｉｎ１のパワー半導体モジュール１１０を組み立てることもできる。本実施形態の半導体装置用部品１００が図３３に斜視図で、図３４に分解斜視図で示されている。半導体装置用部品１００は絶縁基板２と、絶縁基板２上に搭載された半導体素子３と、半導体素子３に接合され、立体的な放熱部を有する放熱ブロック６８と、を備える。絶縁基板２は絶縁板２ａと、絶縁板２ａの一方の表面に接合された金属箔２ｂと、絶縁板２ａの他方の表面に接合された金属箔２ｃとからなる。なお、図３３の斜視図では金属箔２ｃは表れない。金属箔２ｂは、領域２ｂ１と、領域２ｂ２と、領域２ｂ３と、領域２ｂ４とに区画されている。
本実施形態では、金属箔２ｂの領域２ｂ１上及び２ｂ３上のそれぞれに、金属板１０３がはんだ接合されていてもよい。金属板１０３は、概略四角形の平面形状を有する平板部１０３ａと、平板部１０３ａの一端に設けられた給電部１０３ｂとを有している。給電部１０３ｂの主面は平板部１０３ａの主面と略平行である。給電部１０３ｂは、金属板１０３の製造時に原料の銅板を部分的に折り曲げて箱形に成形されることが好ましいが、平板部１０３ａと給電部１０３ｂとを別々に作成し、接合することで成形することもできる。製造コストの抑制のため、領域２ｂ１上にはんだ接合される金属板１０３と、領域２ｂ３上にはんだ接合される金属板１０３とは同一形状であることが好ましい。金属板１０３は、ヒートスプレッダとして半導体チップ３の放熱性を向上させる。
２個の金属板１０３の平板部１０３ａの主面それぞれに、半導体チップ３がはんだ接合されて半導体チップ３の下面に形成された電極（例えばＲＣ−ＩＧＢＴチップのコレクタ電極、カソード電極）と電気的に接続している。これらの半導体チップ３は、ＲＣ−ＩＧＢＴチップが一例として用いられている。２個のＲＣ−ＩＧＢＴチップが一つの絶縁基板２上に搭載されて、インバータ装置としたときのパワー半導体モジュールの上アーム及び下アームを構成している。
２個の半導体チップ３のそれぞれの上面に形成された電極（例えばエミッタ電極、アノード電極）に、放熱ブロック６８がはんだ接合され、電気的に接続されている。図示した放熱ブロック６８は、以前の実施形態で説明した放熱ブロックと同様にベース部６ａと、ベース部６ａから延びる複数の円柱状のピンからなる立体的な放熱部６ｂとを備えている。ベース部６ａの中央に、孔６８ａが形成されている。孔６８ａは、半導体チップ３を接合するはんだをエックス線で観察したり、封止材９が半導体チップ３と放熱ブロック６８との間に十分に充填されているかを観察したりするのに役立つ。
２個の半導体チップ３のそれぞれの上面に形成された他の電極（例えばゲート電極）が、絶縁基板２の金属箔２ｂの領域２ｂ２及び２ｂ４と、それぞれボンディングワイヤ１０７により電気的に接続されている。
本実施形態の半導体装置用部品１００は、放熱ブロック６８を備えることから、以前の実施形態で説明した放熱ブロック６と同様の効果を有している。
次に、半導体装置用部品１００を単位モジュールとして用いたパワー半導体モジュール１１０及びその組み立て方法について製造工程順に図３５〜３９を用いて説明する。パワー半導体モジュール１１０は、最終的に図３９に斜視図で示す形状を有している。パワー半導体モジュール１１０は、図３３に示した半導体装置用部品１００の３個を、金属基板１１１上に固定して、いわゆる６ｉｎ１のパワー半導体モジュールの構成としている。パワー半導体モジュール１１０は、一例として三相インバータ回路を構成しているものである。
まず、図３５に斜視図で示すように、半導体装置用部品１００の３個と金属基板１１１とを用意する。半導体装置用部品１００の各々は、単位モジュールとして用いられるために、絶縁基板２の金属箔２ｂの領域２ｂ２及び２ｂ４にはんだ接合されたリードピン７を有している。各リードピン７は、リードピンブロック７Ｅにより固定されている。したがって、複数のリードピン７を一つの部材として取り扱うことができる。金属基板１１１上の所定の位置に、板状はんだ又はペースト状はんだが形成され、組み立て装置の治具によって３個の半導体装置用部品１００が一列に並ぶように位置決めされ、はんだにより接合される。
リードピン７と領域２ｂ２及び２ｂ４との接合及び金属基板１１１と絶縁基板２の金属箔２ｃとの接合は、加熱炉で加熱し、はんだをリフローさせることにより、同時に行うことができる。この時、放熱ブロック６８と半導体チップ３との接合を同時に行うこともできる。
金属基板１１１は、裏面に冷却フィンが設けられ、このフィン間を冷却媒体が通過するような、冷却装置の一部分とすることもできる。
次いで、図３６に分解斜視図で示すようにケース１１２が別途に用意され、このケース１１２を半導体装置用部品１００に取り付けて金属基板１１１に接着固定する。
ケース１１２は、各半導体装置用部品１００における領域２ｂ１上の給電部１０３ｂと電気的に接続するＰ端子１１３、領域２ｂ３上の放熱ブロック６８と電気的に接続するＮ端子１１４、領域２ｂ１上の放熱ブロック６８及び領域２ｂ２上の給電部１０３ｂに電気的に接続するＵ端子１１５又はＶ端子１１６又はＷ端子１１７が一体的に形成されている。各端子は、ケース１１２内の内部空間に延びる導電板を兼ねている。これらの端子は、樹脂よりなるケース１１２をインジェクション成形等で成形する際にケース１１２と一体化される。
ケース１１２には、リードピン７を通す貫通孔１１２ａが形成されている。この貫通孔１１２ａにリードピン７を通してリードピン７の先端がケース１１２より突出するようにしている。
次に、図３７に示すようにケース１１２を金属基板１１１に接着固定する。
接着固定後に、ケース１１２のＰ端子１１３、Ｎ端子１１４を上述した半導体装置用部品１００の上アーム側の給電部１０３ｂの主面、下アーム側の放熱ブロック６８の主面と接合する。さらに、Ｕ端子１１５、Ｖ端子１１６及びＷ端子１１７を、半導体装置用部品１００の上アーム側の各放熱ブロック６８の主面と接合する。この接合は、レーザ溶接によるのが好ましい。
レーザ溶接時のスパッタから半導体チップ３等を保護するために、ケース１１２を金属基板１１１に接着固定した後、上記レーザ溶接の前に、ケース１１２内に封止材９を、レーザ溶接に影響を与えない高さまで注入することが好ましい。封止材９は例えば、シリコーンゲルやエポキシ樹脂等、耐熱性及び／又は流動性の高いゲルや樹脂である。
封止材９をケース１１２内に注入し、ケース１１２の上記端子を接合したときの形状を図３８に示す。
レーザ溶接後は、図３９に示すように、ケース内に封止材１８を注入して充填する。レーザ溶接後に充填する封止材は、レーザ溶接前にケース内に注入する封止材と同じ種類の封止材でもよいし、より安価な封止材を用いてもよい。より安価な封止材を用いることにより、パワー半導体モジュール１１０は封止材について耐熱性と低コストとを両立させることができる。
本実施形態のパワー半導体モジュール１１０は、放熱ブロック６８を備えることから、以前の実施形態で説明した放熱ブロック６を備えることによる効果を有する。
なお、半導体チップ３と放熱ブロック６、リードピン７および金属箔２ｂとの間を接合するはんだとして様々なはんだを用いることができる。例えば、板状はんだやペースト状はんだである。また、はんだに代えてろう材や銀ナノ粒子を含んだペースト（焼結金属）を用いてもよい。はんだ等により接合された要素は、電気的及び機械的に接続される。更に、ケース１１２は、３個の半導体装置用部品１００にそれぞれ対応した３個のケースを用いることもできる。
図１０（ｃ）や図１１（ｄ）示したパワー半導体モジュール２０との比較のために、従来のパワー半導体モジュールの斜視図を図４０に示す。図４０に示すパワー半導体モジュール１０００は、６ｉｎ１のパワー半導体モジュールの構成としている。
パワー半導体モジュール１０００は、金属基板上に複数の絶縁基板１００２が搭載されている。各絶縁基板１００２の金属箔１００２ｂに、回路パターンが形成されている。金属箔１００２ｂ上に半導体チップ１００３としてＩＧＢＴチップ及びＦＷＤチップが搭載されている。半導体チップ１００３の上面の電極にリード（導電板）１００４がレーザ溶接により接合されている。リード１００４は、絶縁基板１００２の金属箔１００２ｂとはんだ接合により電気的に接続されている。また、ケース１１２にインサート成型により内蔵された端子１０１３と、金属箔１００２ｂとがボンディングワイヤ１００５により電気的に接続されている。
図４０に示した従来のパワー半導体モジュール１０００は、半導体チップ１００３の上面の電極が、リード１００４とはんだ接合により電気的に接続されている。これに対し、図１０、図１１に示した本発明の実施形態のパワー半導体モジュール２０は、半導体チップ３の上面の電極が放熱ブロック６とはんだ接合され、この放熱ブロック６を介して導電板と電気的に接続するから、本発明の実施形態のパワー半導体モジュール２０は、従来のパワー半導体モジュール１０００よりも放熱性がよく、長期信頼性に優れている。
１、３０、４０、５０、８０、１００ 半導体装置用部品
２ 絶縁基板
３ 半導体素子（半導体チップ）
４ 給電ブロック
５ ボンディングワイヤ
６ 放熱ブロック
７ リードピン
７Ａ、７Ｂ、７Ｃ、７Ｄ リードピンブロック
８ 枠
９ 封止材
１０ 単位モジュール
１１、７１ 金属基板
１２、７２ ケース
１３、１４、１５、１６、１７、７３、７４、７５、７６、７７ 端子
１８ 封止材
２０、７０、９０、１１０ パワー半導体モジュール（半導体装置）

Claims (15)

  1. 絶縁基板と、
    該絶縁基板上に搭載された半導体素子と、
    該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、
    該半導体素子と電気的に接続するリードピンと、
    該リードピンの複数個を固定するリードピンブロックと
    を備え、
    該リードピンブロックが、前記放熱ブロックを収容する開口を備え、前記開口に、前記放熱ブロックと係止している段が設けられていて、
    前記開口に該放熱ブロックが圧入または一体成形されて前記放熱ブロックと前記リードピンブロックとが、一体的に構成されていることを特徴とする半導体装置。
  2. 絶縁基板と、
    該絶縁基板上に搭載された半導体素子と、
    該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、
    該半導体素子と電気的に接続するリードピンと、
    該リードピンの複数個を固定するリードピンブロックと
    を備え、
    該放熱ブロックと該リードピンブロックとが、一体的に構成されていて、
    前記リードピンブロックの下部に、脚を有し、前記脚が前記半導体素子と係合する切り欠きを備えることを特徴とする半導体装置。
  3. 前記放熱ブロックの上面は、前記リードピンブロックの開口の上面と同一平面上に位置するか、又は開口の上面より上方に突出している請求項１又は２記載の半導体装置。
  4. 前記半導体素子、前記放熱ブロック、前記リードピン及び前記リードピンブロックを含む前記絶縁基板の一つを単位モジュールとして、少なくとも一つの単位モジュールが金属基板に固定された請求項１又は２記載の半導体装置。
  5. 前記金属基板に複数の単位モジュールが搭載され、各単位モジュールの半導体素子を、導電板により電気的に接続した請求項４記載の半導体装置。
  6. 前記絶縁基板と、前記半導体素子との間に金属板を備える請求項４記載の半導体装置。
  7. 前記単位モジュールが、前記絶縁基板の周りに枠を備え、該枠内に、封止材が充填された請求項４記載の半導体装置。
  8. 前記金属基板を収容するケースを備え、該ケース内に封止材が充填された請求項４記載の半導体装置。
  9. 絶縁基板と、該絶縁基板上に搭載された半導体素子と、該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、該半導体素子と電気的に接続するリードピン及び該リードピンの複数個を固定するリードピンブロックとを備え、該リードピンブロックが、前記放熱ブロックを収容する開口を備え、前記開口に、前記放熱ブロックと係止している段が設けられていて、前記開口に該放熱ブロックが圧入または一体成形されて前記放熱ブロックと前記リードピンブロックとが、一体的に構成されている単位モジュールを用意し、
    該単位モジュールを金属基板に固定し、
    該金属基板上に固定された該単位モジュールが、絶縁基板の周りに枠を有する状態とし、
    該金属基板を囲むケースを該金属基板と接着する
    ことを特徴とする半導体装置の組み立て方法。
  10. 絶縁基板と、該絶縁基板上に搭載された半導体素子と、該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、該半導体素子と電気的に接続するリードピン及び該リードピンの複数個を固定するリードピンブロックとを備え、前記放熱ブロックと前記リードピンブロックとが、一体的に構成されていて、前記リードピンブロックの下部に、脚を有し、前記脚が前記半導体素子と係合する切り欠きを備える単位モジュールを用意し、
    該単位モジュールを金属基板に固定し、
    該金属基板上に固定された該単位モジュールが、絶縁基板の周りに枠を有する状態とし、
    該金属基板を囲むケースを該金属基板と接着する
    ことを特徴とする半導体装置の組み立て方法。
  11. 導電板を備える半導体装置に搭載して用いられる半導体装置用部品であって、
    絶縁基板と、
    該絶縁基板上に搭載された半導体素子と、
    該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、
    該半導体素子と電気的に接続するリードピンと、
    該リードピンの複数個を固定するリードピンブロックと
    を備え、
    該リードピンブロックが、前記放熱ブロックを収容する開口を備え、前記開口に、前記放熱ブロックと係止している段が設けられていて、
    前記開口に該放熱ブロックが圧入または一体成形されて該放熱ブロックと該リードピンブロックとが、一体的に構成され、
    前記放熱ブロックを介して前記半導体素子が前記導電板と電気的に接続するように構成されていることを特徴とする半導体装置用部品。
  12. 導電板を備える半導体装置に搭載して用いられる半導体装置用部品であって、
    絶縁基板と、
    該絶縁基板上に搭載された半導体素子と、
    該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、
    該半導体素子と電気的に接続するリードピンと、
    該リードピンの複数個を固定するリードピンブロックと
    を備え、
    該放熱ブロックと該リードピンブロックとが、一体的に構成されていて、
    前記リードピンブロックの下部に、脚を有し、前記脚が前記半導体素子と係合する切り欠きを備え、
    前記放熱ブロックを介して前記半導体素子が前記導電板と電気的に接続するように構成されていることを特徴とする半導体装置用部品。
  13. 導電板及び金属基板を備える半導体装置に搭載して用いられる単位モジュールであって、
    絶縁基板と、
    該絶縁基板上に搭載された半導体素子と、
    該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、
    該半導体素子と電気的に接続するリードピンと、該リードピンの複数個を一体的に固定するリードピンブロックと
    を備え、
    該リードピンブロックが、前記放熱ブロックを収容する開口を備え、前記開口に、前記放熱ブロックと係止している段が設けられていて、
    前記開口に該放熱ブロックが圧入または一体成形されて前記放熱ブロックと前記リードピンブロックとが、一体的に構成されていて、
    前記金属基板に固定され、前記放熱ブロックを介して前記半導体素子が前記導電板と電気的に接続するように構成されていることを特徴とする単位モジュール。
  14. 導電板及び金属基板を備える半導体装置に搭載して用いられる単位モジュールであって、
    絶縁基板と、
    該絶縁基板上に搭載された半導体素子と、
    該半導体素子に接合され、立体的な放熱部を有する放熱ブロックと、
    該半導体素子と電気的に接続するリードピンと、該リードピンの複数個を一体的に固定するリードピンブロックと
    を備え、
    前記放熱ブロックと前記リードピンブロックとが、一体的に構成されていて、
    前記リードピンブロックの下部に、脚を有し、前記脚が前記半導体素子と係合する切り欠きを備え、
    前記金属基板に固定され、前記放熱ブロックを介して前記半導体素子が前記導電板と電気的に接続するように構成されていることを特徴とする単位モジュール。
  15. 前記絶縁基板の周りに枠を備え、該枠内に、封止材が充填された請求項１３又は１４記載の単位モジュール。
JP2015539010A 2013-09-30 2014-08-08 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール Expired - Fee Related JP6152893B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013203390 2013-09-30
JP2013203390 2013-09-30
JP2013224234 2013-10-29
JP2013224234 2013-10-29
PCT/JP2014/071107 WO2015045648A1 (ja) 2013-09-30 2014-08-08 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016256492A Division JP6354831B2 (ja) 2013-09-30 2016-12-28 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール

Publications (2)

Publication Number Publication Date
JPWO2015045648A1 JPWO2015045648A1 (ja) 2017-03-09
JP6152893B2 true JP6152893B2 (ja) 2017-06-28

Family

ID=52742804

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015539010A Expired - Fee Related JP6152893B2 (ja) 2013-09-30 2014-08-08 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
JP2016256492A Expired - Fee Related JP6354831B2 (ja) 2013-09-30 2016-12-28 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016256492A Expired - Fee Related JP6354831B2 (ja) 2013-09-30 2016-12-28 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール

Country Status (4)

Country Link
US (1) US9917031B2 (ja)
JP (2) JP6152893B2 (ja)
CN (1) CN105122446B (ja)
WO (1) WO2015045648A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3477690B1 (en) * 2014-04-04 2024-01-24 Mitsubishi Electric Corporation Semiconductor module
CN104619117A (zh) * 2015-02-20 2015-05-13 王镇山 电路板和电路板间的磁性组合结构
USD865689S1 (en) * 2015-02-20 2019-11-05 Microduino Inc. Electrical module
CN205105500U (zh) * 2015-08-06 2016-03-23 台达电子企业管理（上海）有限公司 散热器与电源模块
JP6498566B2 (ja) * 2015-08-24 2019-04-10 京セラ株式会社 パワー半導体モジュール及びその製造方法
JP6462529B2 (ja) * 2015-08-24 2019-01-30 京セラ株式会社 パワー半導体モジュールの製造方法及びパワー半導体モジュール
JP6634778B2 (ja) * 2015-11-06 2020-01-22 富士電機株式会社 半導体装置及びその製造方法
JP6493277B2 (ja) * 2016-03-31 2019-04-03 株式会社豊田自動織機 半導体装置
WO2018020729A1 (ja) 2016-07-27 2018-02-01 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
JP6984127B2 (ja) * 2016-12-28 2021-12-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6354874B1 (ja) * 2017-01-31 2018-07-11 住友大阪セメント株式会社 光変調器
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP6834673B2 (ja) * 2017-03-27 2021-02-24 株式会社デンソー 半導体モジュール
JP7003439B2 (ja) 2017-04-27 2022-01-20 富士電機株式会社 半導体装置
EP3462822A1 (de) * 2017-09-29 2019-04-03 Siemens Aktiengesellschaft Elektrischer umrichter
JP2019087636A (ja) * 2017-11-07 2019-06-06 富士電機株式会社 半導体パッケージ
CN111630661B (zh) * 2018-01-31 2023-10-24 株式会社爱信 连接端子单元
US10658262B2 (en) 2018-02-27 2020-05-19 Ball Aerospace & Technologies Corp. Pin flexure array
US11094605B2 (en) 2018-02-27 2021-08-17 Ball Aerospace & Technologies Corp. Systems and methods for supporting a component
JP7150461B2 (ja) * 2018-04-24 2022-10-11 ローム株式会社 半導体装置
JP7187992B2 (ja) 2018-11-06 2022-12-13 富士電機株式会社 半導体モジュールおよび車両
CN111295045B (zh) * 2018-12-07 2023-08-04 台达电子工业股份有限公司 电源模块
JP7176397B2 (ja) * 2018-12-21 2022-11-22 株式会社デンソー 半導体装置とその製造方法
JP2019054296A (ja) * 2019-01-10 2019-04-04 京セラ株式会社 パワー半導体モジュール
US20220181221A1 (en) * 2019-06-03 2022-06-09 Mitsubishi Electric Corporation Semiconductor module and power converter
JP2021005932A (ja) * 2019-06-26 2021-01-14 三洋テクノソリューションズ鳥取株式会社 電源基板および電源基板の製造方法
CN113646887A (zh) * 2019-10-15 2021-11-12 富士电机株式会社 半导体模块
JP7229384B2 (ja) * 2019-10-17 2023-02-27 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7427927B2 (ja) * 2019-11-19 2024-02-06 富士電機株式会社 半導体装置
DE102020128453A1 (de) * 2020-10-29 2022-05-05 Erwin Quarder Systemtechnik Gmbh Kompensationsbauteil
JPWO2022208870A1 (ja) * 2021-04-02 2022-10-06
WO2023145964A1 (ja) * 2022-01-31 2023-08-03 京セラ株式会社 半導体モジュール
WO2023171767A1 (ja) * 2022-03-11 2023-09-14 ニデック株式会社 半導体モジュール、電力変換装置、および半導体モジュールの製造方法
GB2626780A (en) * 2023-02-03 2024-08-07 Rolls Royce Deutschland Ltd & Co Kg Electrical device and method of manufacturing an electrical device

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956363B2 (ja) * 1992-07-24 1999-10-04 富士電機株式会社 パワー半導体装置
JPH0714940A (ja) * 1993-06-15 1995-01-17 Fuji Electric Co Ltd ハイブリッドｉｃ
US5886408A (en) * 1994-09-08 1999-03-23 Fujitsu Limited Multi-chip semiconductor device
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
JPH11121662A (ja) * 1997-10-09 1999-04-30 Hitachi Ltd 半導体装置の冷却構造
JP3507682B2 (ja) * 1998-01-09 2004-03-15 株式会社東芝 半導体モジュール
JP2000174182A (ja) * 1998-12-08 2000-06-23 Nec Eng Ltd ヒートシンク
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
JP3903681B2 (ja) * 1999-03-11 2007-04-11 三菱マテリアル株式会社 半導体装置
JP2001036005A (ja) 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
US6364669B1 (en) * 2000-07-12 2002-04-02 Advanced Micro Devices, Inc. Spring contact for providing high current power to an integrated circuit
JP2002237556A (ja) * 2001-02-09 2002-08-23 Mitsubishi Electric Corp パワー半導体装置
JP3815239B2 (ja) * 2001-03-13 2006-08-30 日本電気株式会社 半導体素子の実装構造及びプリント配線基板
JP3910383B2 (ja) 2001-07-17 2007-04-25 株式会社日立製作所 パワーモジュールおよびインバータ
DE10232566B4 (de) * 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
JP2003068919A (ja) * 2001-08-27 2003-03-07 Nec Yamagata Ltd 半導体装置
JP4177571B2 (ja) 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
US20030150605A1 (en) * 2002-02-12 2003-08-14 Belady Christian L. Thermal transfer interface system and methods
JP3934565B2 (ja) * 2003-02-21 2007-06-20 富士通株式会社 半導体装置
JP2004363295A (ja) * 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置
JP3599057B2 (ja) * 2003-07-28 2004-12-08 株式会社デンソー 半導体装置
JP4137840B2 (ja) * 2004-05-10 2008-08-20 三菱電機株式会社 電力用半導体装置
US8125781B2 (en) * 2004-11-11 2012-02-28 Denso Corporation Semiconductor device
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP4621531B2 (ja) 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
JP4797492B2 (ja) * 2005-08-01 2011-10-19 富士電機株式会社 半導体装置
JP5023604B2 (ja) * 2006-08-09 2012-09-12 富士電機株式会社 半導体装置
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5029139B2 (ja) * 2006-12-05 2012-09-19 株式会社豊田自動織機 車載用半導体装置及び車載用半導体装置の製造方法
US8030760B2 (en) * 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof
JP5028085B2 (ja) * 2006-12-27 2012-09-19 アイシン・エィ・ダブリュ株式会社 電子回路装置とその製造方法
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
CN101675520B (zh) 2007-05-18 2011-07-20 株式会社三社电机制作所 电力用半导体模块
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
US7944033B2 (en) * 2007-10-18 2011-05-17 Infineon Technologies Ag Power semiconductor module
JP4958735B2 (ja) * 2007-11-01 2012-06-20 株式会社日立製作所 パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
JP2009141101A (ja) * 2007-12-06 2009-06-25 Panasonic Corp 放熱基板とこれを用いた垂直多連基板及びこれらの製造方法
JP5537777B2 (ja) * 2008-02-08 2014-07-02 日本モレックス株式会社 ヒートシンク、冷却モジュールおよび冷却可能な電子基板
JP5228519B2 (ja) * 2008-02-19 2013-07-03 富士電機株式会社 半導体装置
JP5146256B2 (ja) * 2008-03-18 2013-02-20 富士通株式会社 シート状構造体及びその製造方法、並びに電子機器及びその製造方法
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
TWI404177B (zh) * 2008-06-12 2013-08-01 Mitsubishi Electric Corp 功率半導體電路裝置及其製造方法
US8907477B2 (en) * 2010-01-05 2014-12-09 Fuji Electric Co., Ltd. Unit for semiconductor device and semiconductor device
CN102473653B (zh) 2010-02-01 2016-05-04 丰田自动车株式会社 半导体装置的制造方法以及半导体装置
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
JP5485833B2 (ja) * 2010-09-01 2014-05-07 株式会社オクテック 半導体装置、電極用部材および電極用部材の製造方法
DE112011103926B4 (de) 2010-11-25 2018-03-08 Mitsubishi Electric Corporation Halbleitervorrichtung
CN103348468B (zh) * 2011-03-04 2016-02-03 日立汽车系统株式会社 半导体组件及半导体组件的制造方法
US9240371B2 (en) * 2011-08-10 2016-01-19 Denso Corporation Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
JP5887901B2 (ja) * 2011-12-14 2016-03-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5851878B2 (ja) * 2012-02-21 2016-02-03 ルネサスエレクトロニクス株式会社 半導体モジュールの製造方法
JP5525024B2 (ja) 2012-10-29 2014-06-18 株式会社オクテック 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US9917031B2 (en) 2018-03-13
JP6354831B2 (ja) 2018-07-11
JPWO2015045648A1 (ja) 2017-03-09
CN105122446B (zh) 2019-07-19
WO2015045648A1 (ja) 2015-04-02
US20160035646A1 (en) 2016-02-04
CN105122446A (zh) 2015-12-02
JP2017069581A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
JP6354831B2 (ja) 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
JP4634497B2 (ja) 電力用半導体モジュール
US10396023B2 (en) Semiconductor device
JP6206494B2 (ja) 半導体装置
CN104103611B (zh) 加压加热接合结构及加压加热接合方法
JPWO2018179981A1 (ja) 半導体装置
JPWO2019064775A1 (ja) 半導体装置およびその製造方法
JP2015056638A (ja) 半導体装置およびその製造方法
US9666557B2 (en) Small footprint semiconductor package
JP2017123360A (ja) 半導体モジュール
JP2014011236A (ja) 半導体装置、並びに、半導体装置の製造装置及び製造方法
KR102362724B1 (ko) 전력 모듈 및 그 제조 방법
JP2018147941A (ja) パワーモジュール
EP3584834A1 (en) Semiconductor device
JP2007096004A (ja) 半導体装置
JP6441204B2 (ja) 電源装置及びその製造方法
JP2005109005A (ja) モジュールの放熱構造
JP2007042738A (ja) 半導体装置
US9324627B2 (en) Electronic assembly for mounting on electronic board
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2004281804A (ja) 回路基板
JP2009164511A (ja) 半導体装置およびその製造方法
JP2021068859A (ja) 半導体モジュール
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
JP2011066281A (ja) 発熱デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170515

R150 Certificate of patent or registration of utility model

Ref document number: 6152893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees