JP2021068859A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2021068859A
JP2021068859A JP2019195161A JP2019195161A JP2021068859A JP 2021068859 A JP2021068859 A JP 2021068859A JP 2019195161 A JP2019195161 A JP 2019195161A JP 2019195161 A JP2019195161 A JP 2019195161A JP 2021068859 A JP2021068859 A JP 2021068859A
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
semiconductor module
circuit board
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019195161A
Other languages
English (en)
Other versions
JP7413720B2 (ja
Inventor
章 平尾
Akira Hirao
章 平尾
池田　良成
Yoshinari Ikeda
良成 池田
堀　元人
Motohito Hori
元人 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019195161A priority Critical patent/JP7413720B2/ja
Priority to US17/078,644 priority patent/US11521925B2/en
Publication of JP2021068859A publication Critical patent/JP2021068859A/ja
Application granted granted Critical
Publication of JP7413720B2 publication Critical patent/JP7413720B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

【課題】装置内部のインダクタンスの増大を抑制する。【解決手段】半導体モジュールでは、外部接続端子２ａから電流が入力されると、セラミック回路基板の導電板、半導体チップ、プリント基板の配線板３２ｂ、導電ブロック、セラミック回路基板の導電板、半導体チップ、プリント基板の配線板３２ｃを導通して、外部接続端子２ｃから電流が出力される。すなわち、半導体モジュールでは、外部接続端子２ａから外部接続端子２ｃまでＵ字状の経路に沿って導通される。これにより、半導体モジュールでは、外部接続端子２ａから外部接続端子２ｃまで配線長を短くすることができ、インダクタンスを低減することができる。【選択図】図９

Description

本発明は、半導体モジュールに関する。
半導体モジュールは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体チップを含んでいる。半導体モジュールは、例えば、電力変換装置として利用されている。このような半導体モジュールは、絶縁板と絶縁板のおもて面に形成された複数の導電板とを有する基板と、当該導電板に設けられた半導体チップと複数の外部接続端子と主回路及び制御回路を含むプリント基板とを含み、封止部材により平面視で長方形状を成すように封止されている。複数の外部接続端子は、封止部材のおもて面から延伸して、封止部材内で、半導体チップ、主回路及び制御回路等に電気的に接続されて、Ｐ端子、Ｎ端子、中間端子等として機能する。また、複数の外部接続端子は直線状に封止部材の長手方向に沿って２列に配列されている（例えば、特許文献１参照）。
国際公開第２０１４／０６１２１１号
しかし、このような半導体モジュールでは、平面視で長方形状であるためにその内部において配線距離が長くなってしまう。例えば、外部接続端子から入力された電流が主回路を経由して半導体チップに導通し、半導体チップから出力された電流が主回路を経由して外部接続端子から出力されるまで長辺に沿うために配線距離が長くなってしまう。このため、インダクタンスが多くなってしまう。
本発明は、このような点に鑑みてなされたものであり、装置内部のインダクタンスの増大を抑制することができる半導体モジュールを提供することを目的とする。
本発明の一観点によれば、第１絶縁板と前記第１絶縁板のおもて面に並んで設けられた第１導電板及び第２導電板とを有する基板と、前記第１導電板の第１おもて面の前記第１絶縁板の一端部側に設けられた第１外部接続端子と、第１上面電極及び第１下面電極を有し、前記第１おもて面に前記第１外部接続端子から前記第１おもて面の前記第１絶縁板の他端部側に、前記第１下面電極が前記第１導電板上に配置された第１半導体チップと、第２上面電極と第２下面電極を有し、前記第２導電板の第２おもて面の他端部側に前記第２下面電極が配置された第２半導体チップと、第１主面が前記第１絶縁板のおもて面に対向して設けられた第２絶縁板と前記第１主面に設けられた、前記第１上面電極と前記第２おもて面における前記第２半導体チップから前記第１導電板側の中継領域とを電気的に接続する第１配線板と前記第１主面に設けられた、前記第２上面電極に電気的に接続されて前記一端部側に延出する第２配線板とを有するプリント基板と、前記第２配線板の前記一端部側に電気的に接続されて、前記第２絶縁板の前記第１主面の反対側の第２主面に形成された第２外部接続端子と、を有する半導体モジュールが提供される。
開示の技術によれば、装置内部のインダクタンスの増大を抑制して、半導体モジュールの信頼性の低下を防止する。
実施の形態の半導体モジュールの斜視図である。 実施の形態の半導体モジュールの平面図である。 実施の形態の半導体モジュールの断面図（その１）である。 実施の形態の半導体モジュールの断面図（その２）である。 実施の形態の半導体モジュールで実現される等価回路を示す図である。 実施の形態の半導体モジュールに含まれるセラミック回路基板の平面図である。 実施の形態の半導体モジュールに含まれるセラミック回路基板の断面図である。 実施の形態の半導体モジュールに含まれるプリント基板の配線板（おもて面側）の平面図である。 実施の形態の半導体モジュールに含まれるプリント基板の配線板（裏面側）の平面図である。 実施の形態の半導体モジュールの導通経路を説明するための図（その１）である。 実施の形態の半導体モジュールの導通経路を説明するための図（その２）である。 実施の形態の半導体モジュールの導通経路を説明するための図（その３）である。 実施の形態の半導体モジュールの実装例を示した図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体モジュール１において、上側を向いた面を表す。同様に、「上」とは、図１の半導体モジュール１において、上側の方向を表す。「裏面」及び「下面」とは、図１の半導体モジュール１において、下側を向いた面を表す。同様に、「下」とは、図１の半導体モジュール１において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
実施の形態の半導体モジュールについて、図１を用いて説明する。図１は、実施の形態の半導体モジュールの斜視図である。半導体モジュール１は、略直方体状に成形された封止部材４と封止部材４から表出された外部接続端子２ａ，２ｂ，２ｃ，３ａ，３ｂ，３ｃ，３ｄとを有する。半導体モジュール１は、封止部材４により半導体チップ等の部品が封止されて略直方体状に成形されている。また、図示を省略するものの、封止部材４の裏面には、放熱板が露出されている。なお、このような部品の詳細については後述する。この封止部材４は、例えば、シリコンゲルであってよい。また、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。
外部接続端子２ａ，２ｂ，２ｃは、板状を成しており、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により外部接続端子２ａ，２ｂ，２ｃの表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル−リン合金や、ニッケル−ボロン合金等がある。さらに、ニッケル−リン合金上に金を積層してもよい。このような外部接続端子２ａ，２ｂ，２ｃは、それらの他端部が封止部材４のおもて面４ａから突出（表出）するように、外部接続端子２ａ，２ｂ，２ｃの一端部側が封止部材４で封止される。図１に示す半導体モジュール１の場合は、おもて面４ａから突出する外部接続端子２ａ，２ｃを封止部材４の形状に沿うように側面４ｂ側に折り曲げている。また、おもて面４ａから突出する外部接続端子２ｂもまた同様に封止部材４の形状に沿うように側面４ｂの対向する側面側に折り曲げている。
外部接続端子３ａ，３ｂ，３ｃ，３ｄは、例えば、角柱状を成しており、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により外部接続端子３ａ，３ｂ，３ｃ，３ｄの表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル−リン合金や、ニッケル−ボロン合金等がある。さらに、ニッケル−リン合金上に金を積層してもよい。このような外部接続端子３ａ，３ｂ，３ｃ，３ｄも、外部接続端子２ａ，２ｂ，２ｃと同様に、それらの他端部が封止部材４のおもて面４ａから突出（表出）するように、外部接続端子３ａ，３ｂ，３ｃ，３ｄの一端部側が封止部材４で封止される。図１に示す半導体モジュール１の場合は、おもて面４ａから突出する外部接続端子３ａ，３ｂ，３ｃ，３ｄを封止部材４の形状に沿うように側面４ｂの対向する側面側に折り曲げている。このようにして封止部材４により封止することで半導体モジュール１の絶縁性を保つことができる。また、外部接続端子２ａ，２ｂ，２ｃ，３ａ，３ｂ，３ｃ，３ｄを含んで一体化されたリードフレームを用いてトランスファー成形により封止部材４で封止し、リードフレームから不要箇所を除去することで半導体モジュール１を形成する。これにより、半導体モジュール１を容易に形成することができる。
次に、半導体モジュール１の封止部材４により封止されている部品について、図２〜図４を用いて説明する。図２は、実施の形態の半導体モジュールの平面図である。図３及び図４は、実施の形態の半導体モジュールの断面図である。なお、図２〜図４は、半導体モジュール１が封止部材４により封止されていない場合を示している。また、図２〜図４では、外部接続端子２ａ，２ｂ，２ｃ，３ａ，３ｂ，３ｃ，３ｄは半導体モジュール１のおもて面４ａに対して垂直に延出している。図３は、図２における一点鎖線Ｙ１−Ｙ１における断面図を、図４は、図２の一点鎖線Ｙ２−Ｙ２における断面図をそれぞれ表している。
半導体モジュール１は、セラミック回路基板２０とプリント基板３０とが封止部材４により封止される。セラミック回路基板２０は、外部接続端子２ａ，２ｃが形成されている。プリント基板３０は、平面視で外部接続端子２ａを含む領域に対応する箇所に切り欠き部を備えるＬ字形状を成している。プリント基板３０は、外部接続端子２ｃが電気的に接続しつつ挿通されている。また、プリント基板３０は、外部接続端子２ｂが電気的に接続されて形成されている。さらに、プリント基板３０は、外部接続端子３ａ，３ｂが電気的に接続されて形成されている。また、プリント基板３０は、外部接続端子３ｃ，３ｄが電気的に接続されて形成されている。
セラミック回路基板２０の半導体チップ等とプリント基板３０の配線板との間は、接続部材１３により電気的に接続されている。なお、この接続部材１３は、金、銀、銅またはこれらの合金によるめっき、スパッタまたは焼結により必要な箇所に形成される。接続部材１３は、導電ポスト等を適用することができる。このような接続部材１３を用いることで、導電ポスト等の圧入を行うことなく、セラミック回路基板２０の半導体チップ等とプリント基板３０の配線板とを接合することができる。これにより、セラミック回路基板２０並びにプリント基板３０に対して加工を施す必要がない。また、圧入を行わないためにセラミック回路基板２０並びにプリント基板３０に変形が生じることがない。特に、半導体チップに炭化シリコン、窒化ガリウム、酸化ガリウム等のワイドバンドギャップ半導体が用いられると、半導体チップの小型化が実現される。この場合に、半導体チップは、リードフレーム、ワイヤ等を接合するには面積が小さい。このため、小型化された半導体チップに対して微細化可能な接続部材１３としてバンプにより電気的接合を実現することができる。また、このようなバンプを接続部材１３として用いることで、セラミック回路基板２０とプリント基板３０との間隙も狭くなってしまう。この間隙は、例えば、５０μｍ以上、１００μｍ以下である。そこで、このような間隙の絶縁性を保つために、当該間隙の接続部材１３の間を封止部材１４で埋設している。封止部材１４は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。なお、図４では、接続部材１３及び封止部材１４の符号は省略している。
このようにセラミック回路基板２０及びプリント基板３０を備える半導体モジュール１により実現される等価回路について、図５並びに図１〜図４を用いて説明する。図５は、実施の形態の半導体モジュールで実現される等価回路を示す図である。半導体モジュール１は、Ｐ端子である外部接続端子２ａには、上アームのパワーＭＯＳＦＥＴのソース電極が電気的に接続されている。また、上アームのパワーＭＯＳＦＥＴのゲート電極には外部接続端子３ａが、上アームのパワーＭＯＳＦＥＴのドレイン電極には補助端子である外部接続端子３ｂが電気的に接続されている。そして、上アームのパワーＭＯＳＦＥＴのドレイン電極と下アームのパワーＭＯＳＦＥＴのソース電極とが電気的に接続されており、当該ドレイン電極及び当該ソース電極には、中間端子である外部接続端子２ｂが電気的に接続されている。下アームのパワーＭＯＳＦＥＴのゲート電極には外部接続端子３ｃが、下アームのパワーＭＯＳＦＥＴのドレイン電極には補助端子である外部接続端子３ｄが電気的に接続されている。そして、下アームのパワーＭＯＳＦＥＴのドレイン電極にはＮ端子である外部接続端子２ｃが接続されている。なお、半導体モジュール１で構成される上アーム及び下アームについては後述する。
次に、半導体モジュール１に含まれるセラミック回路基板２０及びプリント基板３０について説明する。まず、セラミック回路基板２０について、図６及び図７を用いて説明する。図６は、実施の形態の半導体モジュールに含まれるセラミック回路基板の平面図である。図７は、実施の形態の半導体モジュールに含まれるセラミック回路基板の断面図である。なお、図７は、図６の一点鎖線Ｙ−Ｙにおける断面図を表している。
セラミック回路基板２０は、絶縁板２１と絶縁板２１の裏面に形成された放熱板２２と絶縁板２１のおもて面に形成された導電板２３ａ，２３ｂ，２３ｃとを有している。また、導電板２３ｂの中継領域２３ｂ１には導電ブロック２４が設けられている。
絶縁板２１は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。また、絶縁板２１は、略長方形状を成しており、対向する長辺２１ａ，２１ｂ（一端部，他端部）及び短辺２１ｃ，２１ｄを有する。放熱板２２は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。導電板２３ａ，２３ｂ，２３ｃは、導電性に優れた銅あるいは銅合金等の金属により構成されている。なお、導電板２３ａ，２３ｂ，２３ｃの数及び形状は一例であり、必要に応じて、別の枚数及び形状であってもよい。このような構成を有するセラミック回路基板２０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。
また、導電板２３ａは、絶縁板２１の図６中の略左半分に絶縁板２１の短辺２１ｃに沿って長辺２１ａ，２１ｂの間に設けられている。外部接続端子２ａが絶縁板２１の長辺２１ａ側に形成されている。また、半導体チップ１０ａが外部接続端子２ａから長辺２１ｂ側に配置されている。この際の半導体チップ１０ａは、その裏面の下面電極（図示を省略）がはんだ、ナノ銀、直接接合技術等を利用して導電板２３ａに絶縁板２１の短辺２１ｃに平行に配置され、電気的に接合されている。
導電板２３ｂは、絶縁板２１の図６中の略右側上部に絶縁板２１の短辺２１ｄに沿って長辺２１ａ，２１ｂの間に設けられている。また、半導体チップ１０ｂが導電板２３ｂの絶縁板２１の短辺２１ｄ側に寄って、当該短辺２１ｄに平行に配置されている。この際の半導体チップ１０ｂも、その裏面の下面電極（図示を省略）がはんだ、ナノ銀、直接接合技術等を利用して導電板２３ｂに絶縁板２１の短辺２１ｄに沿って電気的に接合されている。また、導電ブロック２４は導電板２３ｂの中継領域３２ｂ１に形成されている。中継領域３２ｂ１は、導電板２３ｂにおいて、半導体チップ１０ｂの導電板２３ａ側の側部に設けられている。導電ブロック２４は、導電性に優れた銅あるいは銅合金等の金属により構成されている。導電ブロック２４は、半導体チップ１０ａ，１０ｂと同じ高さである。これにより、後述するプリント基板３０をセラミック回路基板２０に対して配置して、プリント基板３０と導電板２３ｂとを電気的に接続させるために、半導体チップ１０ａ，１０ｂと同様に接続部材１３により確実にプリント基板３０と導電板２３ｂとを電気的に接続させることができる。また、導電ブロック２４は、図６の場合に限らず、中継領域２３ｂ１内において複数設けてもよい。導電板２３ｃは、絶縁板２１の図６中の略右側下部に絶縁板２１の短辺２１ｄに沿って長辺２１ａ，２１ｂの間に設けられている。外部接続端子２ｃが絶縁板２１に形成されている。
なお、半導体モジュール１は封止部材４の裏面から露出するセラミック回路基板２０の放熱板２２の裏面には、図示を省略するものの、はんだまたは銀ろう等を介してベース板を設けてもよい。このベース板は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等によりベース板の表面に形成してもよい。また、放熱板２２の裏面側に冷却器（図示を省略）を取り付けて放熱性を向上させることも可能である。この冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用してもよい。また、ベース板は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板の表面に形成してもよい。
半導体チップ１０ａ，１０ｂは、シリコンから構成される、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。または、半導体チップ１０ａ，１０ｂは、炭化シリコン、窒化ガリウム、酸化ガリウム等のワイドバンドギャップ半導体により構成されてもよい。このような半導体チップ１０ａ，１０ｂは、例えば、裏面に下面電極としてドレイン電極（または、コレクタ電極）を、おもて面に、制御電極１１ａ，１１ｂとしてゲート電極及び上面電極１２ａ，１２ｂとしてソース電極（または、エミッタ電極）をそれぞれ備えている。また、半導体チップ１０ａ，１０ｂは、パワーＭＯＳＦＥＴである場合には、図５に示したように、ボディーダイオードを含んでいる。この際、ボディーダイオードは、パワーＭＯＳＦＥＴと逆向きに接続されている。このような半導体チップ１０ａ，１０ｂは、裏面に下面電極としてカソード電極を、おもて面に上面電極としてアノード電極をそれぞれ備えている。なお、本実施の形態では、図５に示したように、半導体チップ１０ａ，１０ｂとしてパワーＭＯＦＥＴが設けられている。また、必要に応じて、半導体チップ１０ａ，１０ｂに加えて、電子部品を設置してもよい。なお、電子部品は、例えば、抵抗、サーミスタ、コンデンサ、サージアブソーバ等である。
次に、プリント基板３０について図８及び図９を用いて説明する。図８は、実施の形態の半導体モジュールに含まれるプリント基板の配線板（おもて面側）の平面図である。図９は、実施の形態の半導体モジュールに含まれるプリント基板の配線板（裏面側）の平面図である。なお、図９に示される実線並び破線の矢印Ｉ１，Ｉ２，Ｉ３は、導通方向を表している。この導通方向については後述する。また、図９は、プリント基板３０をおもて面側から見た場合の裏面に設けられた配線板を表している。この際、セラミック回路基板２０の導電板２３ａ，２３ｂ，２３ｃ及び半導体チップ１０ａ，１０ｂの配置位置を破線で示している。但し、符号は省略している。
プリント基板３０は、図８に示されるように、絶縁基板３１と絶縁基板３１のおもて面に形成されている配線板３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆとを有する。なお、図８では、後述する絶縁基板３１の裏面に形成される配線板の位置を破線で表している。絶縁基板３１は、左下部分に切り欠き部が形成されたＬ字状を成している。このような絶縁基板３１は、ガラスコンポジット基板、ガラスエポキシ基板、ガラスポリイミド基板等が用いられる。なお、ガラスコンポジット基板は、ガラス繊維をエポキシ樹脂にしみ込ませたものである。ガラスエポキシ基板は、ガラス繊維を布状に編み込んだガラス織布にエポキシ樹脂をしみ込ませたものである。配線板３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆは、導電性に優れた銅あるいは銅合金等の金属により構成されている。また、配線板３３ａ，３３ｂ，３３ｃ，３３ｄは、一端部側に、外部接続端子３ａ，３ｂ，３ｃ，３ｄがそれぞれ接続されている。配線板３３ｅは、絶縁基板３１の略中央に形成されると共に、外部接続端子２ｂが形成されている。この際の外部接続端子２ｂは、導電ブロック２４の上部に対応するように配置されている。また、配線板３３ｆは、絶縁基板３１の右側の下端側に形成されており、セラミック回路基板２０の導電板２３ｃに形成されている外部接続端子２ｃが貫通して電気的に接続されている。なお、配線板３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆに示している丸印はビアを表している。配線板３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆは、絶縁基板３１を貫通するビアを経由して後述する絶縁基板３１の裏面に形成されている配線板に電気的にそれぞれ接続されている。
また、このように絶縁基板３１の裏面には、図９に示されるように、配線板３２ａ，３２ｂ，３２ｃ，３２ｄが形成されている。配線板３２ａ，３２ｂ，３２ｃ，３２ｄもまた、導電性に優れた銅あるいは銅合金等の金属により構成されている。なお、図９は、プリント基板３０をおもて面側から見た場合の配線板３２ａ，３２ｂ，３２ｃ，３２ｄを示している。また、図９では、セラミック回路基板２０の導電板２３ａ，２３ｂ，２３ｃ及び半導体チップ１０ａ，１０ｂを破線で示している。なお、これらの符号については省略している。また、配線板３２ａ，３２ｂ，３２ｃ，３２ｄに示される丸印はビアの位置を表している。このビアにより、絶縁基板３１を通過して絶縁基板３１のおもて面の配線板３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆに電気的に接続されている。
配線板３２ａは、プリント基板３０をセラミック回路基板２０に接合した際に、半導体チップ１０ａの制御電極１１ａにそれぞれ電気的に接続するように絶縁基板３１の裏面に設けられている。配線板３２ａは、複数の半導体チップ１０ａが配置されている領域の中央部に対応する箇所に凹部３２ａ１が形成されている。配線板３２ｂは、プリント基板３０をセラミック回路基板２０に接合した際に、半導体チップ１０ａの上面電極１２ａと、導電ブロック２４とにそれぞれ電気的に接続するように絶縁基板３１の裏面に設けられている。配線板３２ｂは、配線板３２ａの凹部３２ａ１に入り込むような凸部３２ｂ１が形成されている。このような配線板３２ａの凹部３２ａ１近傍の丸印及び配線板３２ｂの凸部３２ｂ１近傍の丸印は、おもて面の配線板３３ａ，３３ｂが電気的に接続されている。
配線板３２ｃは、プリント基板３０をセラミック回路基板２０に接合した際に、半導体チップ１０ｂの上面電極１２ａにそれぞれ電気的に接続して、絶縁基板３１の下側に延伸している。このように延伸する配線板３２ｃは、セラミック回路基板２０の導電板２３ｃに形成されている外部接続端子２ｃが貫通して電気的に接続されている端子領域３２ｃ２を含む。この端子領域３２ｃ２は、プリント基板３０をセラミック回路基板２０に配置した際に、セラミック回路基板２０の導電板２３ｃ上に位置する。配線体３２ｃは、複数の半導体チップ１０ｂが配置されている領域の中央部に対応する箇所に凸部３２ｃ１が配線板３２ｄ側に突出して形成されている。配線板３２ｄは、プリント基板３０をセラミック回路基板２０に接合した際に、半導体チップ１０ｂの制御電極１１ｂにそれぞれ電気的に接続するように絶縁基板３１の裏面に設けられている。また、配線板３２ｄは、複数の半導体チップ１０ｂが配置されている領域の中央部に対応する箇所に凹部３２ｄ１が形成されている。当該凹部３２ｄ１には、配線板３２ｃの凸部３２ｃ１が入り込んでいる。このような配線板３２ｃの凸部３２ｃ１近傍の丸印及び配線板３２ｄの凹部３２ｄ１近傍の丸印は、おもて面の配線板３３ｃ，３３ｄが電気的に接続されている。
次に、このような構成を有する半導体モジュール１における導通経路について、図１０〜図１２並びに図９等を用いて説明する。図１０〜図１２は、実施の形態の半導体モジュールの導通経路を説明するための図である。なお、図９では、破線の矢印Ｉ１，Ｉ２は、セラミック回路基板２０の導電板２３ａ，２３ｂにおける導通経路（方向）を、実線の矢印Ｉ２，Ｉ３は、プリント基板３０（裏面側）の配線板３２ｂ，３２ｃにおける導通経路（方向）をそれぞれ表している。図１０は、図２の一点鎖線Ｃ１−Ｃ１、図１１は、図２の一点鎖線Ｃ２−Ｃ２、図１２は、図２の一点鎖線Ｃ３−Ｃ３におけるぞれぞれの断面図を表している。また、図１０〜図１２に示される破線及び実線のＩ１，Ｉ２，Ｉ３は図９に対応した導通経路（方向）を表している。また、図１０〜図１２では、上面電極、下面電極、制御電極の図示を省略している。さらに、図１１の導電板２３ａ中に示される記号は、電流が図１１において手前から奥側に流れることを示している。図１２の導電板２３ｂ中に示される記号は、電流が図１２において奥側から手前に流れることを示している。
そして、以下では、半導体モジュール１の半導体チップ１０ａ，１０ｂはパワーＭＯＳＦＥＴであって、半導体モジュール１のゲート電極である外部接続端子３ａ，３ｄに所定の大きさの電圧が所定のタイミングで印加されているものとする。そして、Ｐ端子である外部接続端子２ａには正極が、Ｎ端子である外部接続端子２ｃには負極がそれぞれ外部から接続されている。
まず、外部接続端子２ａから入力された電流は、図１０に示されるように、外部接続端子２ａから導電板２３ａを導通し、半導体チップ１０ａの下面電極に入力される（矢印Ｉ１及び図９の実線の矢印Ｉ１）。半導体チップ１０ａは下面電極から入力された電流並びに制御電極１１ａに印可されたゲート電圧に応じて、上面電極１２ａから出力電流（矢印Ｉ２）を出力する。当該出力電流は、接続部材１３を経由して、プリント基板３０の配線板３２ｂに流入する（図９の実線の矢印Ｉ２）。したがって、導電板２３ａと半導体チップ１０ａと配線板３２ａ，３２ｂと配線板３３ａ，３３ｂにより、図５の上アームが構成される。
プリント基板３０の配線板３２ｂに流入した出力電流は、図１１に示されるように、配線板３２ｂを導通して、接続部材１３を経由して導電ブロック２４に流入する。流入した出力電流は導電ブロック２４を経由して導電板２３ｂを導通し、半導体チップ１０ｂの下面電極に入力される（破線の矢印Ｉ２及び図９の破線の矢印Ｉ２）。なお、このように配線板３２ｂを導通する出力電流は、外部接続端子２ｂから出力される。半導体チップ１０ｂは下面電極から入力された出力電流及び制御電極１１ｂから入力されたゲート電圧に応じて、上面電極１２ｂから出力電流を出力する。当該出力電流は、接続部材１３を経由して、プリント基板３０の配線板３２ｃに流入する（矢印Ｉ３）。
プリント基板３０の配線板３２ｃに流入した出力電流は、図１２に示されるように、配線板３２ｃを導通して、Ｎ端子である外部接続端子２ｂから出力される（矢印Ｉ３及び図９の実線の矢印Ｉ３）。したがって、導電板２３ｂと半導体チップ１０ｂと配線板３２ｃ，３２ｄと配線板３３ｃ，３３ｄにより、図５の下アームが構成される。
このように半導体モジュール１は、絶縁板２１と絶縁板２１のおもて面に並んで設けられた導電板２３ａ，２３ｂとを有するセラミック回路基板２０と、導電板２３ａのおもて面の絶縁板２１の長辺２１ａ側に設けられた外部接続端子２ａと、を有する。また、半導体モジュール１は、上面電極１２ａ及び下面電極を有し、おもて面に外部接続端子２ａから絶縁板２１の長辺２１ｂ側に配置された半導体チップ１０ａと、上面電極１２ｂと下面電極を有し、導電板２３ｂの長辺２１ｂ側に配置された半導体チップ１０ｂと、を有する。そして、半導体モジュール１は、絶縁板２１のおもて面に対向して設けられた絶縁基板３１と主面に設けられた、上面電極１２ａ及び半導体チップ１０ｂから導電板２３ａ側の中継領域２３ｂ１を電気的に接続する配線板３２ｂと上面電極１２ｂに電気的に接続され絶縁板２１の長辺２１ａ側に延出する配線板３２ｃとを有するプリント基板３０を有する。さらに、半導体モジュール１は、配線板３２ｃの当該長辺２１ａ側に電気的に接続されて、絶縁基板３１に形成された外部接続端子２ｃを有する。
これにより、半導体モジュール１では、外部接続端子２ａから電流が入力されると、セラミック回路基板２０の導電板２３ａ、半導体チップ１０ａ、プリント基板３０の配線板３２ｂ、導電ブロック２４、セラミック回路基板２０の導電板２３ｂ、半導体チップ１０ｂ、プリント基板３０の配線板３２ｃを導通して、外部接続端子２ｃから電流が出力される。すなわち、半導体モジュール１では、図９に示したように、外部接続端子２ａから外部接続端子２ｃまでＵ字状の経路に沿って導通される。これにより、半導体モジュール１では、外部接続端子２ａから外部接続端子２ｃまで配線長を短くすることができ、インダクタンスを低減することができる。また、半導体モジュール１では、セラミック回路基板２０に設けられた半導体チップ１０ａ，１０ｂとプリント基板３０との間隙を接続部材１３で電気的に接続し、当該間隙の接続部材１３を封止部材１４で封止している。このため、セラミック回路基板２０とプリント基板３０との配線間で相互作用が働きインダクタンスを低減することができる。また、本実施の形態の半導体モジュール１は、半導体チップ１０ａ，１０ｂをそれぞれ２つ設ける場合を示している。半導体チップ１０ａ，１０ｂをそれぞれ３つ以上設ける場合には、絶縁板２１の短辺２１ｃ，２１ｄに沿って一直線に設けることが好ましい。これにより、インダクタンスの上昇を抑制することができる。また、半導体モジュール１では、２つの半導体チップ１０ａ，１０ｂの制御電極１１ａ，１１ｂに対してプリント基板３０の配線板３２ａ，３２ｄの凹部３２ａ１，３２ｄ１の側部からプリント基板３０の配線板３３ａ，３３ｄを経由してゲート電圧が印可される。この際の印加される箇所は、２つの半導体チップ１０ａ，１０ｂの制御電極１１ａ，１１ｂから略等距離にある。このため、半導体チップ１０ａ間並びに半導体チップ１０ｂ間のスイッチング動作のタイミングのばらつきを低減することができ、スイッチング動作させた際の特性のばらつきを低減することができる。
次に、このような半導体モジュール１の実装例について、図１３を用いて説明する。図１３は、実施の形態の半導体モジュールの実装例を示した図である。なお、図１３は、図１の半導体モジュール１の左側からの側面図を表している。半導体モジュール１は、その裏面が冷却器６上にサーマルインターフェースマテリアル（Thermal Interface Material：TIM）６ａを介して設置されている。サーマルインターフェースマテリアル６ａには、サーマルコンパウンドやフェイスチェンジ、カーボンシート、はんだによる金属接合等を用いてもよい。また、半導体モジュール１のおもて面には、プリント基板５が配置されて、外部接続端子２ａ，２ｂがプリント基板５の配線板５ａ，５ｂに電気的に接続されている。この際、半導体モジュール１は、外部接続端子２ａ，２ｂ，２ｃ，３ａ，３ｂ，３ｃ，３ｄ（図１３では、外部接続端子２ａ，２ｂ）とプリント基板５の配線板（図１３では、配線板５ａ，５ｂ）とが半導体モジュール１の側部のフィレット状のはんだ（図１３では、はんだ７ａ，７ｂ）により接合される。
半導体モジュール１が、図１で示されたように、封止部材４の同一のおもて面４ａに外部接続端子２ａ，２ｂ，２ｃ，３ａ，３ｂ，３ｃ，３ｄが露出されている。このため、半導体モジュール１をプリント基板５に片面実装することでき、プリント基板５の配線レイアウト性が従来のスルーホール実装よりも向上する。さらに、プリント基板５を含めたシステムの総インダクタンスの低減が可能となる。また、半導体モジュール１は、封止部材４の対向する側面に外部接続端子２ａ，２ｂ，２ｃ及び外部接続端子３ａ，３ｂ，３ｃ，３ｄがそれぞれ表出している。このため、半導体モジュール１の側部から外部接続端子２ａ，２ｂ，２ｃ，３ａ，３ｂ，３ｃ，３ｄとプリント基板５とをフィレット状のはんだ（図１３では、はんだ７ａ，７ｂ）により接合することができる。このため、外部接続端子２ａ，２ｂ，２ｃ，３ａ，３ｂ，３ｃ，３ｄとプリント基板５とを適切に接合することができ、半導体モジュール１の信頼性の低下を抑制することができる。
１ 半導体モジュール
２ａ，２ｂ，２ｃ，３ａ，３ｂ，３ｃ，３ｄ 外部接続端子
４，１４ 封止部材
４ａ おもて面
４ｂ 側面
５，３０ プリント基板
５ａ，５ｂ，３２ａ，３２ｂ，３２ｃ，３２ｄ，３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆ 配線板
６ 冷却器
６ａ サーマルインターフェースマテリアル
７ａ，７ｂ はんだ
１０ａ，１０ｂ 半導体チップ
１１ａ，１１ｂ 制御電極
１２ａ，１２ｂ 上面電極
１３ 接続部材
２０ セラミック回路基板
２１ 絶縁板
２１ａ，２１ｂ 長辺
２１ｃ，２１ｄ 短辺
２２ 放熱板
２３ａ，２３ｂ，２３ｃ 導電板
２３ｂ１ 中継領域
２４ 導電ブロック
３１ 絶縁基板
３２ａ１，３２ｄ１ 凹部
３２ｂ１，３２ｃ１ 凸部
３２ｃ２ 端子領域

Claims (13)

  1. 第１絶縁板と前記第１絶縁板のおもて面に並んで設けられた第１導電板及び第２導電板とを有する基板と、
    前記第１導電板の第１おもて面の前記第１絶縁板の一端部側に設けられた第１外部接続端子と、
    第１上面電極及び第１下面電極を有し、前記第１おもて面に前記第１外部接続端子から前記第１おもて面の前記第１絶縁板の他端部側に、前記第１下面電極が前記第１導電板上に配置された第１半導体チップと、
    第２上面電極と第２下面電極を有し、前記第２導電板の第２おもて面の他端部側に前記第２下面電極が配置された第２半導体チップと、
    第１主面が前記第１絶縁板のおもて面に対向して設けられた第２絶縁板と前記第１主面に設けられた、前記第１上面電極と前記第２おもて面における前記第２半導体チップから前記第１導電板側の中継領域とを電気的に接続する第１配線板と前記第１主面に設けられた、前記第２上面電極に電気的に接続されて前記一端部側に延出する第２配線板とを有するプリント基板と、
    前記第２配線板の前記一端部側に電気的に接続されて、前記第２絶縁板の前記第１主面の反対側の第２主面に形成された第２外部接続端子と、
    を有する半導体モジュール。
  2. 前記第２配線板の前記中継領域に対応する箇所に電気的に接続されて、前記第２絶縁板の前記第２主面に形成された第３外部接続端子、
    をさらに有する請求項１に記載の半導体モジュール。
  3. 前記基板は前記第１絶縁板の前記第１おもて面の前記第２導電板から前記一端部側に隣接する第３導電板を設け、
    前記第２外部接続端子は、一端部が前記第３導電板に形成されて前記第２配線板に電気的に接続して前記第１主面から前記第２主面に挿通している、
    請求項１または２に記載の半導体モジュール。
  4. 前記第１上面電極及び前記第１配線板の間、並びに、前記第２上面電極及び前記第２配線板の間をそれぞれ電気的に接続する接続部材、
    を有する請求項１乃至３のいずれかに記載の半導体モジュール。
  5. 前記接続部材は、バンプである、
    請求項４に記載の半導体モジュール。
  6. 前記第１半導体チップ及び前記第２半導体チップは、ワイドバンドギャップ半導体により構成されている、
    請求項５に記載の半導体モジュール。
  7. 前記ワイドバンドギャップ半導体は、炭化シリコン、窒化ガリウムまたは酸化ガリウムである、
    請求項６に記載の半導体モジュール。
  8. 前記中継領域に設けられ、前記第１配線板と前記接続部材により電気的に接続される導電ブロック、
    を有する請求項４乃至７のいずれかに記載の半導体モジュール。
  9. 前記第１半導体チップは、前記第１上面電極と同一面に第１制御電極を有し、前記第１上面電極が前記第２導電板側に位置して配置され、
    前記第２半導体チップは、前記第２上面電極と同一面に第２制御電極を有し、前記第２上面電極が前記第１導電板側に位置して配置され、
    前記プリント基板の前記第２絶縁板の前記第２主面に、前記第１配線板の前記第２配線板の反対側に設けられ前記第１制御電極に電気的に接続される第３配線板と、前記第２配線板の前記第１配線板の反対側に設けられ前記第２制御電極に電気的に接続される第４配線板と、
    を有する請求項１乃至８のいずれかに記載の半導体モジュール。
  10. 前記第１半導体チップ及び前記第２半導体チップは、それぞれ互いに平行に一列に複数配置され、
    前記第３配線板は、前記第１制御電極に電気的にそれぞれ接続されて、前記第１半導体チップが複数並んだ列の中央に対応する領域に設けられた第４外部接続端子と、
    前記第４配線板は、前記第２制御電極に電気的にそれぞれ接続されて、前記第２半導体チップが複数並んだ列の中央に対応する領域に設けられた第５外部接続端子と、
    を有する請求項９に記載の半導体モジュール。
  11. 前記基板の裏面、前記第１外部接続端子の前記第１導電板に接続されている一端部と反対側の他端部側、前記第２外部接続端子の前記プリント基板に接続されている一端部と反対側の他端部側、前記第３外部接続端子の前記プリント基板に接続されている一端部と反対側の他端部側、を露出して全体を封止する封止部材、
    を有する請求項２乃至１０のいずれかに記載の半導体モジュール。
  12. 前記第１外部接続端子と前記第２外部接続端子と前記第３外部接続端子とは、前記封止部材の同一面から露出している、
    請求項１１に記載の半導体モジュール。
  13. 前記同一面から露出している前記第１外部接続端子及び前記第２外部接続端子は前記封止部材の一方の側面に表出し、
    前記同一面から露出している前記第３外部接続端子は前記封止部材の一方の側面に対向する他方の側面に表出している、
    請求項１２に記載の半導体モジュール。
JP2019195161A 2019-10-28 2019-10-28 半導体モジュール Active JP7413720B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019195161A JP7413720B2 (ja) 2019-10-28 2019-10-28 半導体モジュール
US17/078,644 US11521925B2 (en) 2019-10-28 2020-10-23 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019195161A JP7413720B2 (ja) 2019-10-28 2019-10-28 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2021068859A true JP2021068859A (ja) 2021-04-30
JP7413720B2 JP7413720B2 (ja) 2024-01-16

Family

ID=75587157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019195161A Active JP7413720B2 (ja) 2019-10-28 2019-10-28 半導体モジュール

Country Status (2)

Country Link
US (1) US11521925B2 (ja)
JP (1) JP7413720B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023044095A (ja) * 2021-09-17 2023-03-30 三菱電機株式会社 双方向スイッチ回路および電力変換装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3000809B2 (ja) 1993-01-08 2000-01-17 富士電機株式会社 半導体装置
JP4564937B2 (ja) 2006-04-27 2010-10-20 日立オートモティブシステムズ株式会社 電気回路装置及び電気回路モジュール並びに電力変換装置
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
US8450845B2 (en) * 2008-04-09 2013-05-28 Fuji Electric Co., Ltd. Semiconductor device
EP3633723B1 (en) 2009-05-14 2023-02-22 Rohm Co., Ltd. Semiconductor device
DE102010002627B4 (de) 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen
US9786587B2 (en) * 2011-12-14 2017-10-10 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2013118415A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
WO2014061211A1 (ja) 2012-10-15 2014-04-24 富士電機株式会社 半導体装置
WO2014174854A1 (ja) * 2013-04-25 2014-10-30 富士電機株式会社 半導体装置
CN105103289B (zh) * 2013-05-16 2018-08-24 富士电机株式会社 半导体装置
JP6701641B2 (ja) * 2015-08-13 2020-05-27 富士電機株式会社 半導体モジュール
JP6682824B2 (ja) 2015-11-25 2020-04-15 富士電機株式会社 半導体装置
WO2019171804A1 (ja) 2018-03-07 2019-09-12 富士電機株式会社 半導体装置
JP7214966B2 (ja) 2018-03-16 2023-01-31 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6562173B1 (ja) 2019-03-27 2019-08-21 富士電機株式会社 半導体モジュールの製造方法
JP2022045180A (ja) * 2020-09-08 2022-03-18 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US11521925B2 (en) 2022-12-06
US20210125916A1 (en) 2021-04-29
JP7413720B2 (ja) 2024-01-16

Similar Documents

Publication Publication Date Title
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US6946740B2 (en) High power MCM package
JP7060104B2 (ja) 半導体装置
KR101614669B1 (ko) 전력용 반도체 장치
US11456244B2 (en) Semiconductor device
JP2022179649A (ja) 半導体装置及びその製造方法
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JPWO2019235097A1 (ja) 半導体装置
JP7413720B2 (ja) 半導体モジュール
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7147186B2 (ja) 半導体装置
JP2021034384A (ja) 半導体装置
WO2022219934A1 (ja) 半導体装置
US20230087499A1 (en) Semiconductor unit and semiconductor device
US20230345637A1 (en) Semiconductor device
US20230282563A1 (en) Semiconductor device
US11984386B2 (en) Semiconductor device
US20220328444A1 (en) Semiconductor device and semiconductor chip
US11658231B2 (en) Semiconductor device
WO2020250582A1 (ja) 半導体装置
US20210358835A1 (en) Semiconductor device
CN111602240B (zh) 树脂封装型半导体装置
CN112599486A (zh) 半导体模块和半导体模块的制造方法
KR20150045652A (ko) 파워 모듈

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231211

R150 Certificate of patent or registration of utility model

Ref document number: 7413720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150