JP2003068919A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003068919A
JP2003068919A JP2001255922A JP2001255922A JP2003068919A JP 2003068919 A JP2003068919 A JP 2003068919A JP 2001255922 A JP2001255922 A JP 2001255922A JP 2001255922 A JP2001255922 A JP 2001255922A JP 2003068919 A JP2003068919 A JP 2003068919A
Authority
JP
Japan
Prior art keywords
side wall
heat dissipation
dissipation plate
semiconductor device
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001255922A
Other languages
English (en)
Inventor
Yukio Nomura
由起夫 野邑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP2001255922A priority Critical patent/JP2003068919A/ja
Priority to US10/227,427 priority patent/US6713865B2/en
Publication of JP2003068919A publication Critical patent/JP2003068919A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 温度上昇によっても放熱板の反りが発生せ
ず、また、放熱板と側壁との間の接合を維持できる半導
体装置を提供する。 【解決手段】 放熱板１１の側壁１２が固定されるべき
領域に複数の突起３１を形成する。突起上に側壁を位置
させ、突起によって形成される放熱板１１と側壁１２と
の間の空間に低弾性液状樹脂を熱硬化させた樹脂層１８
を配設して、放熱板と側壁とを接合する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、放熱板を含む容器内に半導体素子を収容した
半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図４に示すよう
に、放熱板４１と、放熱板４１の表面上に搭載された半
導体素子（集積回路など）４２と、半導体素子４２を囲
むように放熱板４１の表面に固定された側壁４３と、半
導体素子４２を覆うように側壁４３の開口部を塞ぐキャ
ップ（図示せず）とを有している。換言すると、半導体
素子４２は、放熱板４１、側壁４３及びキャップを備え
た容器内に収められている。
【０００３】側壁４３には、この側壁４３を貫通するよ
うに一部が埋め込まれた複数のリード４４が設けられて
おり、このリード４４の一端は、ボンディングワイヤ４
５等で半導体素子４２の接続パッド４６に接続されてい
る。
【０００４】放熱板４１への半導体素子４２の固定、放
熱板４１への側壁４３の固定、及び側壁４３へのキャッ
プの固定には、それぞれ、熱硬化性樹脂が用いられる。
【０００５】また、他の従来の半導体装置として、特開
平１１−２３８８３８号公報に記載されたものがある。
この半導体装置は、図４と同様の構成を有しているが、
放熱板の表面の周辺部に凸部を形成し、この凸部と側壁
に形成した凹部とを嵌合させたり、あるいは放熱板に形
成した凸部の内側に枠体である側壁を嵌め込んだりする
ことによって、側壁の熱膨張を抑制し、ボンディングワ
イヤの切断を防止するというものである。
【０００６】
【発明が解決しようとする課題】近年の移動体通信の発
展に伴い、送信機用半導体装置の大型化、高出力化が益
々進み、その発熱量が益々大きくなっている。それゆ
え、半導体装置用容器には、より高い放熱性能が求めら
れている。
【０００７】しかしながら、従来の半導体装置には、そ
の大型化と発熱量の増大による熱膨張の増大によって、
放熱板に反りが発生するという問題点がある。この問題
は、特開平１１−２３８８３８号公報に記載されている
ような、枠体の熱膨張を放熱板で抑える構造の半導体装
置においても、装置の大型化に伴って発生する。
【０００８】また、従来の半導体装置には、その大型化
と発熱量の増大による熱膨張の増大によって、側壁と放
熱板とを接着する接着剤がこれら間の熱膨張による変化
量の差による応力に耐え切れず、接合が剥がれてしまう
という問題点もある。特に、この接合の剥がれは、その
材質の関係から放熱板と接着剤との間で起り易い。
【０００９】さらに、特開平１１−２３８８３８号公報
に記載されているような、枠体の熱膨張を放熱板で抑え
る構造の半導体装置では、接着剤を熱硬化させる際に発
生するボイドの逃げ道がなく、気密性が悪いという問題
点も有る。
【００１０】そこで、本発明は、温度変化によっても放
熱板の反りが発生せず、また、放熱板と側壁との間の接
合が剥がれることがなく、さらに気密性を維持できる半
導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明によれば、半導体
素子が搭載される放熱板と、前記半導体素子の周囲を囲
むように前記放熱板上に固定される側壁とを備えた半導
体装置において、前記放熱板及び前記側壁の一方が、前
記放熱板及び前記側壁の他方が固定されるべき接合面に
形成された複数の突起を有し、前記側壁が前記放熱板の
上に配置され、前記突起によって前記放熱板と前記側壁
との間に形成される空隙に低弾性液状樹脂が充填され、
前記低弾性液状樹脂によって前記放熱板と前記側壁とが
接合されていることを特徴とする半導体装置が得られ
る。
【００１２】また、本発明によれば、半導体素子が搭載
される放熱板と、前記半導体素子の周囲を囲むように前
記放熱板上に固定される側壁とを備えた半導体装置の製
造方法において、前記放熱板及び前記側壁の一方の前記
放熱板及び前記側壁の他方がが固定されるべき接合面に
複数の突起を形成し、前記側壁を前記放熱板の上に配置
し、前記突起によって前記放熱板と前記側壁との間に形
成される空隙に低弾性液状樹脂を充填し、前記低弾性液
状樹脂を熱硬化させて、前記放熱板と前記側壁とを接合
したことを特徴とする半導体装置の製造方法が得られ
る。
【００１３】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳細に説明する。
【００１４】図１乃至図３に本発明の一実施の形態に係
る高出力半導体装置を示す。ここで、図１は、本発明の
一実施の形態に係る半導体装置の斜視図、図２は、図１
のＸ−Ｘ’線断面図、図３は、図１の半導体装置に使用
される放熱板の斜視図である。
【００１５】図１及び図２に示すように、本発明の半導
体装置は、放熱板１１と、側壁１２と、キャップ１３を
有している。側壁１２には、この側壁１２を貫通するよ
うにリード１４が埋め込まれ、その先端は、放熱板１１
に搭載された半導体素子１５や整合回路基板１６などに
ワイヤ１７を用いて接続されている。また、放熱板１１
と側壁１２との間には、これらを互いに接合するための
樹脂層１８が設けられている。
【００１６】放熱板１１は、放熱性・加工性に優れた
銅、銅系合金、あるいは銅系クラッド材等を用いて、プ
レス加工等により製造される。この放熱板１１の表面に
は、図３に示すように、側壁１２が接合される接合面３
１に複数の突起３２が設けられる。突起のサイズは、例
えば、直径２００μm〜１０００μmであり、高さ２００
μｍ〜１０００μｍである。突起の数等は、装置のサイ
ズ（接合面の面積）や、低弾性液状樹脂１８の弾性率等
に応じて適宜決められる。
【００１７】側壁１２は、タングステン等の金属皮膜が
形成されたアルミナ等からなるセラミックの側壁部材と
リード１４からなり、リード１４は、側壁部材に形成さ
れた貫通孔に挿入され、銀−銅ロウ材等にて側壁部材に
固定されている。この側壁１２は、放熱板１１の突起２
２上に配置され、樹脂層１８によって放熱板１１に接合
されている。
【００１８】キャップ１３は、セラミック製、樹脂製又
は金属製で、半導体素子１５等を放熱板１１に搭載した
後、これらを封止するために接着剤等により側壁１２の
開口部に接着される。
【００１９】半導体素子１５及び整合回路基板１６は、
本発明には直接関係がなく、どの様な素子、回路であっ
ても良い。これら半導体素子１５及び整合回路基板１６
は、金−錫合金または導電性樹脂等により放熱板１１に
接合される。そして、金線等のワイヤ１７を用いて互い
に接続され、また、リード１４に接続される。
【００２０】樹脂層１８は、熱硬化性の低弾性液状樹
脂、例えば熱硬化性エポキシ樹脂を熱硬化させたもので
ある。低弾性液状樹脂を熱硬化させる際、側壁１２を放
熱板１１に押し付けることでその膜厚を突起の高さと等
しくすることができる。
【００２１】次に、この半導体装置の動作について説明
する。
【００２２】この半導体装置は、ネジ止めにより実装冶
具（図示せず）に取り付けられる。放熱板１１と実装冶
具との密着性が高いほど放熱効率も高い。
【００２３】半導体素子１５が動作することにより発生
した熱は、放熱板１１を通して実装冶具へと放散する。
また、半導体素子１５で発生した熱は、輻射により直
接、また、放熱板１１を通じて側壁１２に伝わる。放熱
板１１と側壁１２に熱膨張率の違いがあると、これらの
間に熱膨張量の差が生じる。樹脂層１８は、放熱板１１
と側壁１２との間で緩衝材として働き、これらの間の膨
張量の差によって生じるであろう放熱板１１の反りの発
生を抑える。その結果、放熱板１１と実装冶具との間の
密着性を維持することができ、従来よりも高い熱放散性
を実現できる。
【００２４】突起３１を設けたことにより、放熱板１１
と樹脂層１８との接合面積が従来よりも増加し、その接
合強度が高まる。その結果、熱膨張によって放熱板１１
と樹脂層１８との間の接合が剥がれるのを防止すること
ができる。即ち、突起３１はアンカーとして働き、熱膨
張によって樹脂層１８と放熱板１２との接合が剥がれて
しまうのを防止する。
【００２５】樹脂層１８は、その厚みが大きいほど、緩
衝効果（応力緩和効果）が大きい。そして、この樹脂層
の厚みを確保するために突起３２は利用される。即ち、
製造時に、側壁１２を所定の力で放熱板１１に押し付け
た状態（側壁１２と突起３２が密着した状態）で、樹脂
層１８の熱硬化を行うことで、樹脂層１８の厚さを突起
３２の高さと等しくすることができる。このようにする
ことで、大量生産を行う場合に、樹脂層１８の厚さのば
らつきの発生を抑えることができる。樹脂層の厚みは、
２００μｍ以上としておくことで、緩衝効果が得られ
る。
【００２６】また、樹脂層１８は、その弾性率が低いほ
どその緩衝効果が大きい。放熱板１１の反りを抑えるた
めには、その弾性率（熱硬化後）を１０００ｋｇｆ／ｍ
ｍ２以下にすることが望ましい。なお、樹脂層１８の弾
性率は、フィラーの量を調整、例えば、ガラス系フィラ
ーを添加、することにより変更することができる。
【００２７】以上、本発明について望ましい実施の形態
について説明したが、本発明は状実施の形態に限定され
るものではない。例えば、側壁１２は、モールド樹脂か
らなる側壁部材とリード１４とからなるものであっても
よい。この場合、側壁１２は、トランスファーモールド
製法により形成することができる。また、この場合は、
コストを低下させることができる。
【００２８】また、上記実施の形態では、放熱板に突起
を設ける場合について説明したが、放熱板よりも側壁の
方が接着剤の接合強度が弱い場合には、側壁の方に突起
を設けてもよい。
【００２９】
【発明の効果】本発明によれば、放熱板又は側壁の接合
面に突起を設け、放熱板と側壁との間に空隙を形成して
そこに低弾性液状樹脂を充填して放熱板と側壁とを接合
するようにしたことで、熱膨張による放熱板の反りの発
生を防止することができ、放熱効率の高い半導体装置を
得ることができる。
【００３０】また、上記構成により、放熱板と側壁との
間の接合が剥がれることを防止することが出来、ボイド
の残留もなく、高い気密性を維持することができる。
【００３１】さらにまた、上記構成を採用することによ
り、大量生産時の低弾性液状樹脂の膜厚のばらつきを抑
えることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の斜視
図である。
【図２】図１のＸ−Ｘ’線断面図である。
【図３】図１の半導体装置に使用される放熱板の斜視図
である。
【図４】従来の半導体装置の斜視図（一部断面図）であ
る。
【符号の説明】
１１ 放熱板 １２ 側壁 １３ キャップ １４ リード １５ 半導体素子 １６ 整合回路基板 １７ ワイヤ １８ 樹脂層 ３１ 接合面 ３２ 突起 ４１ 放熱板 ４２ 半導体素子 ４３ 側壁 ４４ リード ４５ ボンディングワイヤ ４６ 接続パッド

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が搭載される放熱板と、前記
    半導体素子の周囲を囲むように前記放熱板上に固定され
    る側壁とを備えた半導体装置において、 前記放熱板及び前記側壁の一方が、前記放熱板及び前記
    側壁の他方が接合されるべき接合面に複数の突起を有
    し、 前記側壁が前記放熱板上に配置され、 前記突起によって前記放熱板と前記側壁との間に形成さ
    れる空隙に低弾性液状樹脂が充填され、 前記低弾性液状樹脂によって前記放熱板と前記側壁とが
    接合されていることを特徴とする半導体装置。
  2. 【請求項２】 前記突起が放熱板に形成されていること
    を特徴とする請求項１の半導体装置。
  3. 【請求項３】 前記突起の高さが２００μｍ以上である
    ことを特徴とする請求項１又は２の半導体装置。
  4. 【請求項４】 前記低弾性液状樹脂が熱硬化性エポキシ
    樹脂であって、熱硬化させてあることを特徴とする請求
    項１、２又は３の半導体装置。
  5. 【請求項５】 前記低弾性液状樹脂の弾性率が、熱硬化
    後に１０００kgf／mm２以下であることを特徴とする請
    求項４の半導体装置。
  6. 【請求項６】 半導体素子が搭載される放熱板と、前記
    半導体素子の周囲を囲むように前記放熱板上に固定され
    る側壁とを備えた半導体装置の製造方法において、 前記放熱板及び前記側壁の一方の前記放熱板及び前記側
    壁の他方が接合されるべき接合面に複数の突起を形成
    し、 前記側壁を前記放熱板上に配置し、 前記突起によって前記放熱板と前記側壁との間に形成さ
    れる空隙に低弾性液状樹脂を充填し、 前記低弾性液状樹脂を熱硬化させて、前記放熱板と前記
    側壁とを接合したことを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】 前記低弾性液状樹脂を熱硬化させる際
    に、前記側壁を前記放熱板に押し付けた状態で、熱硬化
    させることを特徴とする請求項６の半導体装置の製造方
    法。
JP2001255922A 2001-08-27 2001-08-27 半導体装置 Withdrawn JP2003068919A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001255922A JP2003068919A (ja) 2001-08-27 2001-08-27 半導体装置
US10/227,427 US6713865B2 (en) 2001-08-27 2002-08-26 Semiconductor device having semiconductor element housed in packed with heat sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001255922A JP2003068919A (ja) 2001-08-27 2001-08-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2003068919A true JP2003068919A (ja) 2003-03-07

Family

ID=19083818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001255922A Withdrawn JP2003068919A (ja) 2001-08-27 2001-08-27 半導体装置

Country Status (2)

Country Link
US (1) US6713865B2 (ja)
JP (1) JP2003068919A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE502004000545D1 (de) * 2003-02-13 2006-06-14 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
US6900525B2 (en) * 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy
US7105924B2 (en) * 2003-10-15 2006-09-12 Hrl Laboratories, Llc Integrated circuit housing
US7002238B2 (en) * 2003-10-23 2006-02-21 Broadcom Corporation Use of a down-bond as a controlled inductor in integrated circuit applications
US7446411B2 (en) 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP2008147243A (ja) * 2006-12-06 2008-06-26 Olympus Corp 気密封止装置
EP1936683A1 (en) * 2006-12-22 2008-06-25 ABB Technology AG Base plate for a heat sink and electronic device with a base plate
US20100148357A1 (en) * 2008-12-16 2010-06-17 Freescale Semiconductor, Inc. Method of packaging integrated circuit dies with thermal dissipation capability
US8415204B2 (en) * 2009-03-26 2013-04-09 Stats Chippac Ltd. Integrated circuit packaging system with heat spreader and method of manufacture thereof
JP2011171697A (ja) * 2010-01-22 2011-09-01 Toshiba Corp 高周波半導体装置
TWI488740B (zh) * 2012-01-06 2015-06-21 Lg Chemical Ltd 包封用膜
JP6176118B2 (ja) 2012-02-07 2017-08-09 株式会社ニコン 撮像ユニットおよび撮像装置
CN105122446B (zh) * 2013-09-30 2019-07-19 富士电机株式会社 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
WO2020261730A1 (ja) * 2019-06-25 2020-12-30 Ｎｇｋエレクトロデバイス株式会社 パッケージ、および、パワー半導体モジュールの製造方法

Also Published As

Publication number Publication date
US20030038362A1 (en) 2003-02-27
US6713865B2 (en) 2004-03-30

Similar Documents

Publication Publication Date Title
JP5038623B2 (ja) 光半導体装置およびその製造方法
JP2003068919A (ja) 半導体装置
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JP7023298B2 (ja) 電力変換装置及び電力変換装置の製造方法
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
JP6627988B2 (ja) 半導体パッケージ
US7554191B2 (en) Semiconductor device having a heatsink plate with bored portions
KR20070104497A (ko) 반도체 장치 및 그 제조 방법
JP2002353388A (ja) 半導体装置
JP2007073782A (ja) 大電力用半導体装置
JP2002190560A (ja) 半導体装置
JP2018195717A (ja) 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法
JPH1032305A (ja) マルチチップモジュール
JP4458260B2 (ja) 中空パッケージの製造方法及び半導体パッケージの製造方法
JP2004335493A (ja) 半導体装置の実装構造
JP2004253531A (ja) パワー半導体モジュールおよびその固定方法
JP3215254B2 (ja) 大電力用半導体装置
JP3374812B2 (ja) 半導体装置
JPH09129823A (ja) 半導体装置
JP4013780B2 (ja) 半導体装置の実装構造
JP2008172090A (ja) 半導体素子用パッケージ及び半導体装置
US20220392820A1 (en) Integrated circuit optical package
JP2531125B2 (ja) Ｉｃチップキャリアモジュ―ル
US20240063080A1 (en) Semiconductor power module and method for manufacturing a semiconductor power module
JP4688647B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050426

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104