JP2000174182A - ヒートシンク - Google Patents

ヒートシンク

Info

Publication number
JP2000174182A
JP2000174182A JP10348038A JP34803898A JP2000174182A JP 2000174182 A JP2000174182 A JP 2000174182A JP 10348038 A JP10348038 A JP 10348038A JP 34803898 A JP34803898 A JP 34803898A JP 2000174182 A JP2000174182 A JP 2000174182A
Authority
JP
Japan
Prior art keywords
heat sink
pin
heat
heat transfer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10348038A
Other languages
English (en)
Inventor
Makoto Kubota
誠 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP10348038A priority Critical patent/JP2000174182A/ja
Publication of JP2000174182A publication Critical patent/JP2000174182A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ヒートシンクへの衝撃や素子の熱膨張による
熱応力により素子が破損するおそれがあると共に複数の
素子の厚さが異なっていると接触できずに放熱効率が悪
くなっているのを、素子との対向面に、素子に対して出
没可能に設けられた伝熱ピンと、伝熱ピンを突出方向に
付勢する付勢手段とを備えることにより、ヒートシンク
への衝撃を付勢手段で緩衝し、素子の熱膨張は拡散し
て、厚さの異なる複数の素子ごとに伝熱ピンの押し込み
量を異ならせて接触して放熱する。 【解決手段】 本体14をＬＳＩチップ等の素子12に取り
付けて該素子12の放熱を図るヒートシンク10において、
素子12との対向面14a に、該素子12に対して出没可能に
設けられた伝熱ピン18と、伝熱ピン18を突出方向に付勢
する付勢ばね20とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、回路基板に実装
されたＬＳＩのパッケージやチップ等の素子の放熱を促
進するヒートシンクに関するものであって、ヒートシン
クと素子との接触部分の改良に関する。
【０００２】
【従来の技術】従来のＬＳＩは、ＬＳＩチップを樹脂や
セラミックで封止したＬＳＩパッケージとして回路基板
に実装されていた。このＬＳＩパッケージは使用により
発熱するので、ヒートシンクを取り付けて放熱を図って
いる。ここで、このようなＬＳＩパッケージは一般的に
表面を平らとされているので、ヒートシンクはＬＳＩパ
ッケージとの伝熱性や取付性を考慮してその対向面が平
面状に形成されている。
【０００３】また、近年の高密度実装技術の進歩によ
り、回路基板に直接ＬＳＩチップを搭載させたＭＣＭ
（Multi-Chip Module ）等のＬＳＩパッケージが開発さ
れている。図７に示すように、このＬＳＩパッケージの
基板１にヒートシンク２を取り付けるには、平らな対向
面2aをＬＳＩチップ３、３、３に接着等により直接取り
付けるようにする。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たヒートシンク２では、ヒートシンク２とＬＳＩチップ
３とが直接接触されているので、ヒートシンク２に外部
から衝撃が与えられるとそのままＬＳＩチップ３に伝わ
ってしまい、ＬＳＩチップ３を損傷するおそれがある。
【０００５】また、ＬＳＩチップ３に接着等により直接
ヒートシンク２を取り付けているので、ＬＳＩチップ３
の熱膨張等によりヒートシンク２との間で熱応力が生じ
て、ＬＳＩチップ３に負担が掛かって剥離等を引き起こ
すおそれがある。
【０００６】さらに、図８及び図９に示すように、ＬＳ
Ｉチップ４、４、５、５を実装した回路基板１にメモリ
等の単体のＬＳＩパッケージ６、７が搭載される場合に
は、各ＬＳＩチップ４、５とＬＳＩパッケージ６、７と
で厚さが異なっているので、ヒートシンク２を搭載しよ
うとする面に凹凸が生ずることがある。これに対し、ヒ
ートシンク２の対向面2aが平面であるので、図８に示す
ようにヒートシンク２とＬＳＩチップ４及びＬＳＩパッ
ケージ６との接触する面積が極端に狭くなってしまった
り、図９に示すようにヒートシンク２と全く接触しない
ＬＳＩチップ５が存在してしまったりして効果的な放熱
ができなくなる不具合が生じてしまうおそれがある。
【０００７】そこで、この発明は、ＬＳＩチップへの衝
撃の伝達や熱応力の発生を防止すると共に複数のＬＳＩ
チップ等で厚さが異なっていてもいずれも確実に放熱で
きるヒートシンクを提供することを目的としている。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
めの技術的手段として、この発明に係るヒートシンク
は、本体をＩＣ等の素子に取り付けて該素子の放熱を図
るヒートシンクにおいて、前記素子との対向面に、該素
子に対して出没自在に設けた伝熱ピンと、前記伝熱ピン
を突出方向に付勢する付勢手段とを備えることを特徴と
している。
【０００９】すなわち、ヒートシンクをＩＣ等の素子に
取り付けるときにヒートシンクが素子に近づけられる
と、伝熱ピンが素子に接触して付勢手段の復元力に抗し
てヒートシンクの本体に押し込まれる。この状態でヒー
トシンクが取り付けられることにより、各素子で発生し
た熱が伝熱ピンを伝わって本体から放出される。
【００１０】また、ヒートシンクと素子とは付勢手段及
び伝熱ピンを介して接触されているので、取付後のヒー
トシンクに外部から与えられた衝撃は付勢手段の緩衝作
用により素子に直接伝わることはない。さらに、伝熱ピ
ンと素子とは接触しているだけなので、素子が熱膨張を
生じてもヒートシンクとの間に熱応力を発生することは
ない。しかも、厚さの異なる複数の素子が存在していて
も各素子ごとに伝熱ピンの押し込み量が異なるので、い
ずれの素子に対しても伝熱ピンが接触する。
【００１１】また、請求項２の発明に係るヒートシンク
は、前記伝熱ピンの突出方向への移動を制限して脱落を
防止するストッパ手段を設けたことを特徴としている。
【００１２】したがって、素子に押し付ける前の伝熱ピ
ンや押し付け後でも素子に接触しない位置の伝熱ピン
は、ストッパ手段によりヒートシンクの本体から落下す
ることを防止される。
【００１３】また、請求項３の発明に係るヒートシンク
は、前記素子が実装された回路基板と前記本体とを所定
の間隔を設けて取り付けるスペーサを有することを特徴
としている。
【００１４】ヒートシンクの本体と回路基板とがスペー
サを用いて所定の間隔で取り付けられるので、各素子と
伝熱ピンとを接着することなく接触状態が維持される。
【００１５】そして、請求項４の発明に係るヒートシン
クは、前記伝熱ピン及び前記付勢手段を収容するピンソ
ケットと、前記対向面に形成し、該ピンソケットを収容
する取付孔とを有することを特徴としている。
【００１６】したがって、ピンソケットを任意の取付孔
に取り付けることができ、素子の位置に応じて最低限の
数量のピンソケットを取り付けることができる。
【００１７】また、請求項５の発明に係るヒートシンク
は、前記ピンソケットの外周面に雄ねじ部を形成し、前
記取付孔の内周面に雌ねじ部を形成して、前記ピンソケ
ットが前記取付孔に対して螺合により着脱自在であるこ
とを特徴としている。
【００１８】すなわち、ピンソケットは、取付孔にねじ
込まれることにより前記雄ねじ部と雌ねじ部とが螺合し
て本体に取り付けられる。しかも、螺合により接合する
から、自在に着脱することができる。
【００１９】また、請求項６の発明に係るヒートシンク
は、前記取付孔を格子状に配設したことを特徴としてい
る。
【００２０】このため、主に矩形であるＩＣやＬＳＩの
チップ等の実装位置に対向して、伝熱ピンが矩形状に無
駄なく配置される。
【００２１】また、請求項７の発明に係るヒートシンク
は、前記本体と前記伝熱ピンと前記ピンソケットとは、
いずれもアルミニウム製であることを特徴としている。
【００２２】アルミニウムは伝熱性が良いので放熱性能
が高くなり、ＬＳＩパッケージなどの放熱を良好に行う
ことができる。
【００２３】そして、請求項８の発明に係るヒートシン
クは、前記伝熱ピンの先端部を球面の一部で形成したこ
とを特徴としている。
【００２４】このため、伝熱ピンが素子に接触している
ときに素子を傷付けることが防止される。また、ヒート
シンクやスペーサの寸法誤差等により伝熱ピンが若干傾
いて素子に接触するときでも、素子を傷めることなく確
実に接触させることができる。
【００２５】また、請求項９の発明に係るヒートシンク
は、前記付勢手段を圧縮コイルばねで構成したことを特
徴としている。
【００２６】したがって、ヒートシンクの取付時には、
素子が伝熱ピンを押し込むことにより付勢手段を押し縮
めて蓄勢する。また、ヒートシンクの装着後は付勢手段
の復元力により伝熱ピンが素子に押圧される。
【００２７】さらに、請求項10の発明に係るヒートシン
クは、前記対向面と少なくとも一部の前記素子との間に
伝熱部材を介在させたことを特徴としている。
【００２８】すなわち、素子から発生した熱は前記伝熱
部材を介してヒートシンクの本体に直接伝達されて、放
熱される。
【００２９】
【発明の実施の形態】以下、図示した好ましい実施の形
態に基づいて、この発明に係るヒートシンクを具体的に
説明する。
【００３０】図１〜図３に本発明のヒートシンク10の実
施形態を示す。このヒートシンク10は、回路基板11に実
装された素子として例えばＬＳＩのチップ12に取り付け
て該チップ12の放熱を図るものであり、例えばアルミニ
ウム製の平板形状の本体14と該本体14に一体に設けられ
た多数の放熱フィン16とを有している。このヒートシン
ク10は、チップ12との対向面14a に該チップ12に対して
出没可能に設けられた例えばアルミニウム製の伝熱ピン
18と、伝熱ピン18を突出方向に付勢する付勢手段として
の付勢ばね20とを備えている。このため、ヒートシンク
10とチップ12とは、付勢ばね20の付勢力を受けながら伝
熱ピン18を介して接触されている。
【００３１】また、ヒートシンク10は、伝熱ピン18及び
付勢ばね20を収容するピンソケット22と、本体14の対向
面14a に形成されたピンソケット22を収容する取付孔24
とを備えている。このため、ピンソケット22をチップ12
の位置に応じて任意の取付孔24に取り付けることができ
るので、最低限の数量のピンソケット22を取り付けるよ
うにすることができる。このため、無駄な部品の使用を
防止して、部品コストの増加を抑えることができる。
【００３２】図２に示すように、ピンソケット22は例え
ばアルミニウム製の一端に底部を有する円筒状で、外周
面に形成された雄ねじ部26と、中心部に形成された案内
軸28とを備えている。案内軸28は底部22a に固定されて
いる。伝熱ピン18は円筒状で、ピンソケット22の内部で
案内軸28に摺動自在に遊嵌されている。伝熱ピン18の先
端部18a は、例えば球面の一部で形成して丸みを帯びた
形状にされている。このため、伝熱ピン18がチップ12に
接触してもチップ12を傷付けることを防止できる。ま
た、ヒートシンク10の寸法誤差等により伝熱ピン18が若
干傾いてチップ12に接触するときでも、チップ12を傷め
ることなく確実に接触することができる。
【００３３】伝熱ピン18の基端部18b とピンソケット22
の底部22a との間には、圧縮コイルばねからなる付勢ば
ね20が収容されている。このため、伝熱ピン18がピンソ
ケット22に押し込まれるときに、付勢ばね20が圧縮され
て復元力が発生する。ここで、付勢ばね20の強さとして
は、例えば０．５ｇ程度以下の荷重で圧縮されるものと
する。ばね定数の小さい付勢ばね20を使用することによ
り、図２（Ｂ）に示すように付勢ばね20が最も圧縮され
たときでもチップ12への過度の負荷を防止することがで
きる。
【００３４】さらに、伝熱ピン18の基端部18b と案内軸
28の先端部28a とには、ストッパ手段として互いに係止
する突起18c、28bが形成されている。このため、図２
（Ａ）に示すようなチップ12に押し付ける前の伝熱ピン
18や押し付け後でもチップ12に接触しない位置の伝熱ピ
ン18が、ピンソケット22から落下することを防止でき
る。
【００３５】一方、本体14の対向面14a に形成された取
付孔24の内周面には雌ねじ部30が形成されており、ピン
ソケット22は取付孔24に対して雄ねじ部26と雌ねじ部30
との螺合により着脱自在とされている。このため、ピン
ソケット22の取付作業を容易に行うことができる。
【００３６】また、取付孔24は対向面14a の全面に亙っ
て格子状に配設されている。このため、伝熱ピン18の設
置位置をチップ12の形状に合わせた矩形状にできるの
で、伝熱ピン18を無駄なく効果的に配置することができ
る。
【００３７】さらに、ヒートシンク10の本体14と回路基
板11との間には、これら本体14と回路基板11とを所定の
間隔を設けて取り付けるスペーサ32が設けられている。
このため、本体14と回路基板11との間隔が維持され、各
チップ12と伝熱ピン18との接触状態を維持させることが
できる。スペーサ32は、本体14と回路基板11との例えば
四隅にねじ止めや接着等により固定される。
【００３８】以上により構成したこの発明に係るヒート
シンク10の実施形態について、その作用を以下に説明す
る。
【００３９】ＬＳＩチップ等のチップ12が実装された回
路基板11にヒートシンク10を取り付けるには、予めチッ
プ12の実装位置に対応させて、図３に示すように、ピン
ソケット22をヒートシンク10の本体14に取り付けてお
く。そして、伝熱ピン18をチップ12に押し付けながら付
勢ばね20を圧縮させて、スペーサ32によりヒートシンク
10の本体14と回路基板11とを固定する。これにより、ヒ
ートシンク10が回路基板11に固定される。
【００４０】この状態では、伝熱ピン18が付勢ばね20に
よりチップ12に押圧されている。そして、チップ12に通
電されて発熱すると、熱が伝熱ピン18からピンソケット
22を介してヒートシンク10の本体14に伝わり、放熱フィ
ン16から放出される。このため、チップ12の放熱を図る
ことができる。特に本実施形態ではヒートシンク10の本
体14と伝熱ピン18とピンソケット22のいずれもアルミニ
ウム製としてあるので、伝熱性が良く放熱性能を高くす
ることができる。
【００４１】このヒートシンク10によれば、ヒートシン
ク10に対して外部から衝撃が作用したときは、衝撃の大
部分はスペーサ32を介して回路基板11に与えられる。そ
して、チップ12に接触する伝熱ピン18はばね力で付勢さ
れているので、衝撃は付勢ばね20により吸収される。こ
のため、ヒートシンク10への衝撃がチップ12にそのまま
伝達されることがなく、チップ12の損傷を防止すること
ができる。
【００４２】さらに、このヒートシンク10によれば、ヒ
ートシンク10とチップ12とはいずれの方向にも固定され
ていないので、チップ12の熱膨張によってもチップ12と
ヒートシンク10との間で熱応力を発生することはない。
このため、熱応力の発生によるチップ12の損傷を防止す
ることができる。
【００４３】また、このヒートシンク10によれば、実装
される複数のチップ12同士の厚さが異なっていても伝熱
ピン18の押し込み量が異なったものとなるので、いずれ
のチップ12にも伝熱ピン18を接触させることができる。
また、スペーサ32の寸法誤差等によりヒートシンク10が
回路基板11に対して若干傾いて取り付けられてしまって
も、伝熱ピン18の押し込み量が異なったものとなるの
で、いずれのチップ12にも均等に伝熱ピン18を接触させ
ることができる。このため、これらのチップ12と伝熱ピ
ン18との接触を確保して放熱を図ることができる。
【００４４】なお、ここに説明した実施形態は本発明の
好ましい一形態であって、本発明はこれに限定されるも
のではなく、要旨を逸脱しない範囲において種々変形し
て実施できることは勿論である。例えば上述した実施形
態では、ヒートシンク10をＬＳＩチップ12のみに取り付
けているが、これには限られず他の種類の素子に取り付
けても良い。
【００４５】たとえば、図４に示すように、回路基板11
にチップ12の他にＬＳＩパッケージ34が実装されている
場合に、ＬＳＩパッケージ34には本体14を直接接触させ
ると共にチップ12には伝熱ピン18を接触させるようにす
ることができる。この場合も、各素子12、34の熱をヒー
トシンク10から放出することができる。
【００４６】また、図４に示す実施形態では、ＬＳＩパ
ッケージ34を本体14に直接接触させているが、これには
限られず図５に示すようにＬＳＩパッケージ34と本体14
との間に伝熱部材36を介在させるようにしても良い。こ
の伝熱部材36は例えばアルミニウム製の板状部材であ
り、ヒートシンク10の取付孔24にねじ止めされている。
この場合も、ＬＳＩパッケージ34の熱をヒートシンク10
から放出することができる。しかも、取付孔24は対向面
14a の全面に亙って格子状に形成されているので、伝熱
部材36をＬＳＩパッケージ34の実装位置に応じた位置に
取り付けることができ、専用のヒートシンク10を容易に
組み立てることができる。
【００４７】さらに、図６に示すように、ヒートシンク
10をＬＳＩパッケージ38、40、42のみに取り付けること
もできる。この場合、最も厚いＬＳＩパッケージ38には
本体14を直接接触させると共に、低いＬＳＩパッケージ
40、42と本体14との間には伝熱部材44を介在させるよう
にする。この場合も、ＬＳＩパッケージ38、40、42の熱
をヒートシンク10から放出することができる。また、伝
熱部材44をＬＳＩパッケージ40、42の実装位置に応じた
位置に取り付けることができるので、専用のヒートシン
ク10を容易に組み立てることができる。
【００４８】また、上述した実施形態ではヒートシンク
10の本体14と伝熱ピン18とピンソケット22のいずれもア
ルミニウム製としてあるが、これには限られず他の伝熱
性の良好な金属によって製作したものであっても構わな
い。
【００４９】さらに、上述した実施形態では素子として
ＬＳＩチップ12やＬＳＩパッケージ34を使用している
が、これには限られずＩＣチップ等の発熱素子の全般に
使用することができる。
【００５０】
【発明の効果】以上説明したように、この発明に係るヒ
ートシンクによれば、ヒートシンクと素子とは付勢手段
及び伝熱ピンを介して接触されているので、取付後のヒ
ートシンクに外部から与えられた衝撃は付勢手段の緩衝
作用により素子に直接伝わることはない。このため、衝
撃による素子の破損を防止することができる。
【００５１】また、伝熱ピンと素子とは接触しているだ
けなので、素子が熱膨張を生じてもヒートシンクとの間
に熱応力を発生することはない。したがって、熱応力に
よる素子への負荷を抑制することができる。
【００５２】これら素子の破損防止については、特にＭ
ＣＭのようにＬＳＩチップが表面に露出しているＬＳＩ
パッケージに対して有効となる。
【００５３】さらに、厚さの異なる複数の素子が存在し
ていても各素子ごとに伝熱ピンの押し込み量を異ならし
めて、厚さの変化に影響されずに、いずれの素子に対し
ても伝熱ピンがほぼ均等な力で接触する。このため、い
ずれの素子でも放熱を十分に行うことができる。
【００５４】また、請求項２の発明に係るヒートシンク
によれば、素子に押し付ける前の伝熱ピンや押し付け後
でも素子に接触しない位置の伝熱ピンがヒートシンクの
本体から落下することを、ストッパ手段により防止する
ことができ、取付作業を簡便に行える。
【００５５】また、請求項３の発明に係るヒートシンク
によれば、ヒートシンクの本体と回路基板とがスペーサ
を用いて所定の間隔で取り付けられるので、各素子と伝
熱ピンとを接着することなく接触状態を維持することが
できる。このため、熱応力の発生を防止できる。
【００５６】また、請求項４の発明に係るヒートシンク
によれば、ピンソケットを任意の取付孔に取り付けるこ
とができるので、素子の位置に応じて最低限の数量のピ
ンソケットを取り付けることができる。このため、部品
コストの増加を最小限に抑えることができる。
【００５７】また、請求項５の発明に係るヒートシンク
によれば、ピンソケットを取付孔にねじ込むことにより
本体に取り付けることができ、取付作業を容易に行うこ
とができる。
【００５８】また、請求項６の発明に係るヒートシンク
によれば、主に矩形であるＩＣやＬＳＩのチップ等の実
装位置に対向して、伝熱ピンを矩形状に無駄なく配置す
ることができる。このため、部品コストの増加を最小限
に抑えることができる。
【００５９】また、請求項７の発明に係るヒートシンク
によれば、アルミニウムは伝熱性が良いことからヒート
シンクによる放熱性能を高いものにできる。
【００６０】また、請求項８の発明に係るヒートシンク
によれば、伝熱ピンを素子に接触させていても、該伝熱
ピンの先端部で素子を傷付けてしまうことを防止するこ
とができる。また、ヒートシンクやスペーサの寸法誤差
等により伝熱ピンが若干傾いて素子に接触するときで
も、素子を傷めることなく確実に接触することができ
る。したがって、常に放熱性を高く維持させることがで
きる。
【００６１】また、請求項９の発明に係るヒートシンク
によれば、ヒートシンクの取付時には付勢手段が押し縮
められて蓄勢される。しかも、ヒートシンクの装着後は
付勢手段の蓄勢力により、伝熱ピンを素子に適宜に押圧
させて、良好な伝熱を行わせることができる。
【００６２】そして、請求項10の発明に係るヒートシン
クによれば、複数の素子の厚さの違いに拘わらず、伝熱
部材によりヒートシンクと素子との伝熱を確保できるの
で、放熱性を高く維持することができる。
【図面の簡単な説明】
【図１】本発明のヒートシンクをチップに取り付けた実
施形態を示す側面図である。
【図２】伝熱ピンとピンソケットとを示す縦断面側面図
であり、（Ａ）は伝熱ピンが最も突出した状態、（Ｂ）
は伝熱ピンが最も押し込まれた状態を示す。
【図３】本体を示す斜視図である。
【図４】ヒートシンクをチップ及びパッケージに取り付
けた実施形態を示す側面図である。
【図５】ヒートシンクを伝熱部材を介してチップ及びパ
ッケージに取り付けた実施形態を示す側面図である。
【図６】ヒートシンクを伝熱部材を介してパッケージに
取り付けた実施形態を示す側面図である。
【図７】従来のヒートシンクをチップに取り付けた例を
示す側面図である。
【図８】従来のヒートシンクをチップ及びパッケージに
取り付けた例を示す側面図である。
【図９】従来のヒートシンクをチップ及びパッケージに
取り付けた他の例を示す側面図である。
【符号の説明】
10 ヒートシンク 11 回路基板 12 チップ（素子） 14 本体 14a 対向面 18 伝熱ピン 18a 先端部 18c、28b 突起（ストッパ手段） 20 付勢ばね（付勢手段） 22 ピンソケット 24 取付孔 26 雄ねじ部 30 雌ねじ部 32 スペーサ 34、38、40、42 ＬＳＩパッケージ（素子） 36、44 伝熱部材

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 本体をＩＣ等の素子に取り付けて該素子
    の放熱を図るヒートシンクにおいて、 前記素子との対向面に、該素子に対して出没自在に設け
    た伝熱ピンと、 前記伝熱ピンを突出方向に付勢する付勢手段とを備える
    ことを特徴とするヒートシンク。
  2. 【請求項２】 前記伝熱ピンの突出方向への移動を制限
    して脱落を防止するストッパ手段を設けたことを特徴と
    する請求項１に記載のヒートシンク。
  3. 【請求項３】 前記素子が実装された回路基板と前記本
    体とを所定の間隔を設けて取り付けるスペーサを有する
    ことを特徴とする請求項１または請求項２に記載のヒー
    トシンク。
  4. 【請求項４】 前記伝熱ピン及び前記付勢手段を収容す
    るピンソケットと、前記対向面に形成し、該ピンソケッ
    トを収容する取付孔とを有することを特徴とする請求項
    １ないし請求項３のいずれかに記載のヒートシンク。
  5. 【請求項５】 前記ピンソケットの外周面に雄ねじ部を
    形成し、前記取付孔の内周面に雌ねじ部を形成して、前
    記ピンソケットが前記取付孔に対して螺合により着脱自
    在であることを特徴とする請求項４に記載のヒートシン
    ク。
  6. 【請求項６】 前記取付孔を格子状に配設したことを特
    徴とする請求項４または請求項５に記載のヒートシン
    ク。
  7. 【請求項７】 前記本体と前記伝熱ピンと前記ピンソケ
    ットとは、いずれもアルミニウム製であることを特徴と
    する請求項４ないし請求項６のいずれかに記載のヒート
    シンク。
  8. 【請求項８】 前記伝熱ピンの先端部を球面の一部で形
    成したことを特徴とする請求項１ないし請求項７のいず
    れかに記載のヒートシンク。
  9. 【請求項９】 前記付勢手段を圧縮コイルばねで構成し
    たことを特徴とする請求項１ないし請求項８のいずれか
    に記載のヒートシンク。
  10. 【請求項１０】 前記対向面と少なくとも一部の前記素
    子との間に伝熱部材を介在させたことを特徴とする請求
    項１ないし請求項９のいずれかに記載のヒートシンク。
JP10348038A 1998-12-08 1998-12-08 ヒートシンク Pending JP2000174182A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10348038A JP2000174182A (ja) 1998-12-08 1998-12-08 ヒートシンク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10348038A JP2000174182A (ja) 1998-12-08 1998-12-08 ヒートシンク

Publications (1)

Publication Number Publication Date
JP2000174182A true JP2000174182A (ja) 2000-06-23

Family

ID=18394330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10348038A Pending JP2000174182A (ja) 1998-12-08 1998-12-08 ヒートシンク

Country Status (1)

Country Link
JP (1) JP2000174182A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6501658B2 (en) * 2001-02-16 2002-12-31 Intel Corporation Heatsink mounting with shock absorbers
US6523998B1 (en) * 2001-01-26 2003-02-25 Ta Instruments, Inc. Thermal analysis assembly with distributed resistance and integral flange for mounting various cooling devices
US7477519B2 (en) 2003-04-16 2009-01-13 Fujitsu Limited Electronic component package including heat spreading member
JP2017069581A (ja) * 2013-09-30 2017-04-06 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523998B1 (en) * 2001-01-26 2003-02-25 Ta Instruments, Inc. Thermal analysis assembly with distributed resistance and integral flange for mounting various cooling devices
US6501658B2 (en) * 2001-02-16 2002-12-31 Intel Corporation Heatsink mounting with shock absorbers
US7477519B2 (en) 2003-04-16 2009-01-13 Fujitsu Limited Electronic component package including heat spreading member
JP2017069581A (ja) * 2013-09-30 2017-04-06 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール

Similar Documents

Publication Publication Date Title
US7339793B2 (en) Interposable heat sink for adjacent memory modules
KR100833185B1 (ko) 히트싱크 및 이를 이용한 메모리 모듈
KR100693920B1 (ko) 히트 스프레더, 이를 갖는 반도체 패키지 모듈 및 메모리모듈
KR100297226B1 (ko) 방열체 및 이 방열체를 구비한 메모리 모듈
WO2001056346A1 (en) Retention module, heat sink and electronic device
US6373703B2 (en) Integral design features for heatsink attach for electronic packages
US6473306B2 (en) Heat sink assembly retainer for electronic integrated circuit package
JP2004165586A (ja) パッケージ構造、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
US20070075412A1 (en) Mid-plane arrangement for components in a computer system
JP4741947B2 (ja) 電子部品組立体
US7663885B2 (en) IC fixing structure
JP4334542B2 (ja) パッケージ構造
JP2766068B2 (ja) 電子装置におけるヒートシンクの取り外し方法
JP2006054230A (ja) 半導体パッケージ、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
TW200306146A (en) Electronic device
JP2000174182A (ja) ヒートシンク
US6829144B1 (en) Flip chip package with heat spreader allowing multiple heat sink attachment
JP3492504B2 (ja) 電子部品の放熱装置
JP3378174B2 (ja) 高発熱素子の放熱構造
JP3060218U (ja) チップモジュールの放熱装置
JPH05326771A (ja) 電子デバイスにおける放熱器の取付け構造
JPH0669389A (ja) 半導体装置の取り付け構造とその取り付け方法
US7697295B2 (en) Heat sink clip
JPH01286455A (ja) ヒートシンク付集積回路ケース
JP3318511B2 (ja) カード型半導体装置の実装構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030916