JP7438454B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7438454B2 JP7438454B2 JP2023509917A JP2023509917A JP7438454B2 JP 7438454 B2 JP7438454 B2 JP 7438454B2 JP 2023509917 A JP2023509917 A JP 2023509917A JP 2023509917 A JP2023509917 A JP 2023509917A JP 7438454 B2 JP7438454 B2 JP 7438454B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- electrode
- semiconductor device
- pair
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 25
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 10
- 230000020169 heat generation Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本開示は、半導体装置に関するものである。
従来、半導体装置には、一端部が回路パターンと接合され、他端部が外部機器と接続される外部電極である端子が設けられている。このような半導体装置では、回路パターンと端子との接合面積が小さい場合、回路パターンと端子との接合箇所を流れる電流の電流密度が高くなり、大電流通電時に当該接合箇所が局所的に発熱することで、半導体装置の寿命を低下させるという問題があった。
例えば、特許文献1には、電極と配線パターン(回路パターンに相当する)との接合面積を増加させるために、電極の一端部に三角形状の一対の折り曲げ部分を設けて、一対の折り曲げ部分が接合面に対し立設するように折り曲げられた構造が開示されている。
特許文献1に記載の技術では、一対の折り曲げ部分の下端が配線パターンに当接した状態で接合されるため、一対の折り曲げ部分の下端の面積分だけ接合面が増加する。しかしながら、一対の折り曲げ部分の下端の面積は狭いため接合面の増加分は少ないことから、配線パターンと電極との接合箇所の発熱を抑制する効果は十分ではなかった。
そこで、本開示は、大電流通電時における回路パターンと端子との接合箇所の発熱を抑制することが可能な半導体装置を提供することを目的とする。
本開示に係る半導体装置は、上面に半導体素子が搭載される回路パターンを有する回路基板と、一端部が前記回路パターンと接合され、他端部が外部機器と接続される外部電極である端子とを備え、前記端子は、下面が接合材により前記回路パターンと接合された上面視にて矩形状の電極接合部と、前記電極接合部の第1の辺から立設状に設けられた主配線部と、前記主配線部の幅方向の両端から前記電極接合部の前記第1の辺に隣接する第2の辺および第3の辺に沿って延在する一対の副配線部とを有し、一対の前記副配線部の下端部は、前記電極接合部の下面よりも下方に突出し、一対の前記副配線部の下端部は、前記電極接合部の下面と共に前記接合材により前記回路パターンと接合されたものである。
本開示によれば、接合材による回路パターンと電極接合部との接合に加えて、一対の副配線部の下端部が電極接合部の下面よりも下方に突出した状態で接合材により回路パターンと接合されるため、一対の副配線部の下端が接合材により回路パターンと接合される場合と比較して、回路パターンと端子との接合面積が増加する。これにより、大電流通電時における回路パターンと端子との接合箇所の発熱を抑制することができる。
この開示の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
<実施の形態1>
<半導体装置の構成>
実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る半導体装置が備える端子3が回路パターン2と接合された状態を示す正面図である。図2は、図1のA-A線断面図である。
<半導体装置の構成>
実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る半導体装置が備える端子3が回路パターン2と接合された状態を示す正面図である。図2は、図1のA-A線断面図である。
図1と図2に示すように、半導体装置は、回路基板1と、半導体素子(図示省略)と、端子3とを備えている。半導体装置はさらに、回路基板1および半導体素子を封止する封止樹脂(図示省略)と、封止樹脂が充填されるケース(図示省略)なども備えているが、これらは従来の構成と同じであるため、これらの説明を省略する。
回路基板1は、例えば窒化アルミニウムまたは窒化ケイ素などの熱伝導性に優れたセラミック、または熱伝導性に優れた樹脂などを用いて形成されている。回路基板1の上面には、回路パターン2が設けられている。回路パターン2は銅またはアルミ合金等を用いて形成され、回路パターン2の上面に半導体素子(図示省略)が搭載される。
端子3は外部電極であり、回路パターン2と接合される一端部と、外部機器(図示省略)と接続される他端部とを備えている。具体的には、端子3は、電極接合部4と、主配線部5と、一対の副配線部6と、機器接続部7とを備えている。
電極接合部4、主配線部5、一対の副配線部6、および機器接続部7は、例えば銅または銅合金を用いて形成された一定の厚みを有する1枚の金属板(以下「加工前の金属板」という)を加工して製作されている。
図2に示すように、電極接合部4は、互いに対向する辺4a,4dと、これらの辺4a,4dに隣接する辺4b,4cとを有し、上面視にて矩形状に形成されている。電極接合部4の下面は、はんだ等の接合材8により回路パターン2と接合されている。
図1と図2に示すように、主配線部5は、電極接合部4の第1の辺としての辺4aに立設状に設けられている。具体的には、主配線部5は、加工前の金属板における電極接合部4となる部分に対し主配線部5となる部分が辺4aに沿って上方に曲げ加工されることで形成されている。図示しないが、主配線部5の下端は、電極接合部4の下面と同じ高さ位置に位置し、接合材8により電極接合部4の下面と共に回路パターン2と接合されている。
図1と図2に示すように、一対の副配線部6は、主配線部5の幅方向の両端から電極接合部4の辺4aに隣接する第2の辺としての辺4bおよび第3の辺としての辺4cに沿って延在している。具体的には、一対の副配線部6は、加工前の金属板における主配線部5となる部分に対し一対の副配線部6となる部分が辺4b,4cの方向へ曲げ加工されることで形成され、電極接合部4の辺4b,4cの外周に沿って立設状に配置されている。一対の副配線部6の上端は、主配線部5の上端よりも上方に位置する。
一方、一対の副配線部6の下端部は電極接合部4の下面よりも下方に突出している。そのため、一対の副配線部6の下端部は、電極接合部4の下面よりも下方に突出した状態で、接合材8により電極接合部4の下面および主配線部5の下端と共に回路パターン2と接合されている。
機器接続部7は、加工前の金属板における主配線部5となる部分に対し機器接続部7となる部分が、電極接合部4の辺4aに対向する辺4dの方へ曲げ加工されることで形成され、外部機器(図示省略)と接続される。機器接続部7は、上面視にて矩形状に形成され、主配線部5の上端部から電極接合部4の辺4dの方へ延在している。
ここで、電極接合部4、主配線部5、および一対の副配線部6が回路パターン2と接合される端子3の一端部に相当し、機器接続部7が外部機器(図示省略)と接続される端子3の他端部に相当する。
また、電極接合部4には、上面から下面に向けて貫通する溝9が形成されている。図2に示すように、溝9は、電極接合部4の辺4dの中央部から辺4b,4cと平行な方向に沿って辺4b,4cの中央部にかけて形成されている。さらに溝9は、この箇所で辺4a,4dと平行な方向に分岐して辺4b,4cの中央部にかけて形成されている。さらに溝9は、この箇所から辺4b,4cに沿って辺4aにかけて形成されている。また、溝9の上面側の幅と下面側の幅は一定である。
端子3を回路パターン2と接合する際、回路パターン2の上面に接合材8が配置された後、接合工程において、接合材8の融点を超える温度に加熱することで端子3と回路パターン2が接合される。加熱により溶融された接合材8が溝9に浸入し溝9内に広がることで、電極接合部4と回路パターン2との接合強度が向上する。
<効果>
以上のように、実施の形態1では、半導体装置は、上面に半導体素子が搭載される回路パターン2を有する回路基板1と、一端部が回路パターン2と接合され、他端部が外部機器と接続される外部電極である端子3とを備え、端子3は、下面が接合材8により回路パターン2と接合された上面視にて矩形状の電極接合部4と、電極接合部4の辺4aから立設状に設けられた主配線部5と、主配線部5の幅方向の両端から電極接合部4の辺4aに隣接する辺4b,4cに沿って延在する一対の副配線部6とを有し、一対の副配線部6の下端部は、電極接合部4の下面よりも下方に突出し、一対の副配線部6の下端部は、電極接合部4の下面と共に接合材8により回路パターン2と接合されている。
以上のように、実施の形態1では、半導体装置は、上面に半導体素子が搭載される回路パターン2を有する回路基板1と、一端部が回路パターン2と接合され、他端部が外部機器と接続される外部電極である端子3とを備え、端子3は、下面が接合材8により回路パターン2と接合された上面視にて矩形状の電極接合部4と、電極接合部4の辺4aから立設状に設けられた主配線部5と、主配線部5の幅方向の両端から電極接合部4の辺4aに隣接する辺4b,4cに沿って延在する一対の副配線部6とを有し、一対の副配線部6の下端部は、電極接合部4の下面よりも下方に突出し、一対の副配線部6の下端部は、電極接合部4の下面と共に接合材8により回路パターン2と接合されている。
したがって、接合材8による回路パターン2と電極接合部4との接合に加えて、一対の副配線部6の下端部が電極接合部4の下面よりも下方に突出した状態で接合材8により回路パターン2と接合されるため、一対の副配線部6の下端が接合材8により回路パターン2と接合される場合と比較して、回路パターン2と端子3との接合面積が増加する。これにより、大電流通電時における回路パターン2と端子3との接合箇所の発熱を抑制することができる。よって、半導体装置の長期使用が可能となる。
また、電極接合部4には、上面から下面に向けて貫通する溝9が形成されているため、加熱により溶融された接合材8が溝9内に広がることで、電極接合部4と回路パターン2との接合強度が向上する。これにより、半導体装置の信頼性が向上する。
<実施の形態2>
<半導体装置の構成>
次に、実施の形態2に係る半導体装置について説明する。図3は、実施の形態2に係る半導体装置が備える端子3Aの正面図である。図4は、図3のB-B線断面図である。図5は、実施の形態2に係る半導体装置が備える端子3Aが回路パターン2と接合された状態を示す正面図である。図6は、図5のC-C線断面図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
<半導体装置の構成>
次に、実施の形態2に係る半導体装置について説明する。図3は、実施の形態2に係る半導体装置が備える端子3Aの正面図である。図4は、図3のB-B線断面図である。図5は、実施の形態2に係る半導体装置が備える端子3Aが回路パターン2と接合された状態を示す正面図である。図6は、図5のC-C線断面図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図3と図4に示すように、実施の形態2では、実施の形態1に対して溝9の形状が異なっている。実施の形態1では、溝9の上面側の幅と下面側の幅は一定であったが、実施の形態2では、溝9の上面側の幅は下面側の幅よりも広く形成されている。
溝9は、上面側の拡幅部9aと、下面側の等幅部9bとを備えている。拡幅部9aは、溝9の上面側に等幅部9bよりも広い一定の幅を有している。等幅部9bは溝9の下面側に形成され、拡幅部9aと連通している。また、等幅部9bは、拡幅部9aよりも狭い一定の幅を有している。加熱により溶融された接合材8が溝9に浸入し溝9内に広がることで、電極接合部4と回路パターン2との接合強度が向上する。溝9の上面側に凹状の拡幅部9aを設けることで、溝9に充填された接合材8にアンカー効果を持たせることが可能となる。
なお、溝9のうち、電極接合部4の辺4dの中央部から辺4b,4cと平行な方向に沿って辺4b,4cの中央部にかけて形成された部分と、辺4a,4dと平行な方向に分岐して辺4b,4cの中央部にかけて形成された部分については、上面側の幅は下面側の幅よりも広く形成されている。一方、辺4b,4cの中央部から辺4aにかけて形成された部分については、上面側の幅と下面側の幅は一定である。
また、アンカー効果を効果的に機能させるために、図5と図6に示すように、溝9に充填された接合材8は、電極接合部4の上面における溝9の周囲を覆うように広がることが望ましい。
<効果>
以上のように、実施の形態2に係る半導体装置では、溝9の上面側の幅は下面側の幅よりも広いため、溝9に充填された接合材8にアンカー効果を持たせることができることから、電極接合部4と回路パターン2との接合強度がさらに向上する。これにより、半導体装置の信頼性がさらに向上する。
以上のように、実施の形態2に係る半導体装置では、溝9の上面側の幅は下面側の幅よりも広いため、溝9に充填された接合材8にアンカー効果を持たせることができることから、電極接合部4と回路パターン2との接合強度がさらに向上する。これにより、半導体装置の信頼性がさらに向上する。
<実施の形態3>
<半導体装置の構成>
次に、実施の形態3に係る半導体装置について説明する。図7は、実施の形態3に係る半導体装置が備える端子3Bが回路パターン2と接合された状態を示す正面図である。図8は、図7のD-D線断面図である。なお、実施の形態3において、実施の形態1,2で説明したものと同一の構成要素については同一符号を付して説明は省略する。
<半導体装置の構成>
次に、実施の形態3に係る半導体装置について説明する。図7は、実施の形態3に係る半導体装置が備える端子3Bが回路パターン2と接合された状態を示す正面図である。図8は、図7のD-D線断面図である。なお、実施の形態3において、実施の形態1,2で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図7と図8に示すように、実施の形態3では、実施の形態1に対して金属板20が設けられている点が異なっている。
金属板20は、銅またはアルミ合金等を用いて電極接合部4と同じ厚みに形成され、電極接合部4よりも小さな上面視輪郭を有している。また、金属板20は、電極接合部4の上方において、主配線部5と一対の副配線部6とで囲まれた部分に配置され、はんだ等の接合材20aにより主配線部5および一対の副配線部6と接合されている。さらに、金属板20の下面は、はんだ等の接合材8aにより電極接合部4の上面と接合されている。
大電流通電時に回路パターン2と端子3Bとの接合箇所に発生する発熱を低減するためには回路パターン2と端子3Bとの接合面積を増加させることの他に、端子3Bの電流経路を増やすことが有効である。端子3Bの電流経路を増やすために、電極接合部4の上方には金属板20が設けられている。なお、金属板20に代えて、金属板20よりも厚みの厚い金属ブロックが設けられていても良い。
<効果>
以上のように、実施の形態3に係る半導体装置では、電極接合部4の上方に金属板20または金属ブロックが設けられ、金属板20または金属ブロックは、主配線部5および一対の副配線部6と接続されている。
以上のように、実施の形態3に係る半導体装置では、電極接合部4の上方に金属板20または金属ブロックが設けられ、金属板20または金属ブロックは、主配線部5および一対の副配線部6と接続されている。
したがって、金属板20または金属ブロックを設けない場合と比較して、端子3Bの電流経路が増加するため端子3Bの電気的抵抗が低減し、大電流通電時における回路パターン2と端子3Bとの接合箇所の発熱をさらに抑制することできる。
また、金属板20を設けたことで端子3Bの熱容量が増加するため、端子3Bの温度上昇を抑えることができる。
なお、金属板20または金属ブロックを実施の形態2の端子3Aに採用することも可能である。この場合も、実施の形態3の場合と同様の効果が得られる。
<実施の形態4>
<半導体装置の構成>
次に、実施の形態4に係る半導体装置について説明する。図9は、実施の形態4に係る半導体装置が備える端子3Cが回路パターン2と接合された状態を示す正面図である。なお、実施の形態4において、実施の形態1~3で説明したものと同一の構成要素については同一符号を付して説明は省略する。
<半導体装置の構成>
次に、実施の形態4に係る半導体装置について説明する。図9は、実施の形態4に係る半導体装置が備える端子3Cが回路パターン2と接合された状態を示す正面図である。なお、実施の形態4において、実施の形態1~3で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図9に示すように、実施の形態4では、実施の形態1に対して、主配線部5の表面から裏面に向けて貫通するスリット21が形成された点が異なっている。
スリット21は、主配線部5の幅方向中央部において上下方向に延びるように形成されている。
端子3Cの電流経路としては主配線部5を通る経路と一対の副配線部6を通る経路とがあるが、機器接続部7は主配線部5と直接接続されているため、主配線部5を通る経路の方が一対の副配線部6を通る経路よりも多くの電流が流れる。その結果、大電流通電時に主配線部5に発熱が発生しやすくなる。主配線部5の電流密度を低減し主配線部5と一対の副配線部6との電流密度を均一にするために、主配線部5にはスリット21が形成されている。
ここで、スリット21は、主配線部5と一対の副配線部6との電流密度を均一にすることが可能な大きさに形成されている。
<効果>
以上のように、実施の形態4に係る半導体装置では、主配線部5には、上下方向に延びるスリット21が形成されているため、主配線部5の電流密度を低減し、主配線部5と一対の副配線部6との電流密度を均一にすることができる。これにより、大電流通電時における主配線部5の発熱を抑制することできる。
以上のように、実施の形態4に係る半導体装置では、主配線部5には、上下方向に延びるスリット21が形成されているため、主配線部5の電流密度を低減し、主配線部5と一対の副配線部6との電流密度を均一にすることができる。これにより、大電流通電時における主配線部5の発熱を抑制することできる。
なお、スリット21を実施の形態2の端子3Aと実施の形態3の端子3Bに採用することも可能である。この場合も、実施の形態4の場合と同様の効果が得られる。
この開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 回路基板、2 回路パターン、3,3A,3B,3C 端子、4 電極接合部、5 主配線部、6 副配線部、9 溝、20 金属板、21 スリット。
Claims (5)
- 上面に半導体素子が搭載される回路パターンを有する回路基板と、
一端部が前記回路パターンと接合され、他端部が外部機器と接続される外部電極である端子と、を備え、
前記端子は、下面が接合材により前記回路パターンと接合された上面視にて矩形状の電極接合部と、前記電極接合部の第1の辺から立設状に設けられた主配線部と、前記主配線部の幅方向の両端から前記電極接合部の前記第1の辺に隣接する第2の辺および第3の辺に沿って延在する一対の副配線部とを有し、
一対の前記副配線部の下端部は、前記電極接合部の下面よりも下方に突出し、
一対の前記副配線部の下端部は、前記電極接合部の下面と共に前記接合材により前記回路パターンと接合された、半導体装置。 - 前記電極接合部には、上面から下面に向けて貫通する溝が形成された、請求項1に記載の半導体装置。
- 前記溝の上面側の幅は下面側の幅よりも広い、請求項2に記載の半導体装置。
- 前記電極接合部の上方に金属板または金属ブロックが設けられ、
前記金属板または前記金属ブロックは、前記主配線部および一対の前記副配線部と接続された、請求項1から請求項3のいずれか1項に記載の半導体装置。 - 前記主配線部には、上下方向に延びるスリットが形成された、請求項1から請求項4のいずれか1項に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/013259 WO2022208603A1 (ja) | 2021-03-29 | 2021-03-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2022208603A1 JPWO2022208603A1 (ja) | 2022-10-06 |
JP7438454B2 true JP7438454B2 (ja) | 2024-02-26 |
Family
ID=83455713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023509917A Active JP7438454B2 (ja) | 2021-03-29 | 2021-03-29 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20240071868A1 (ja) |
JP (1) | JP7438454B2 (ja) |
CN (1) | CN117043939A (ja) |
DE (1) | DE112021007408T5 (ja) |
WO (1) | WO2022208603A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0277870U (ja) * | 1988-12-02 | 1990-06-14 | ||
JP2850606B2 (ja) * | 1991-11-25 | 1999-01-27 | 富士電機株式会社 | トランジスタモジュール |
JP3396566B2 (ja) * | 1995-10-25 | 2003-04-14 | 三菱電機株式会社 | 半導体装置 |
-
2021
- 2021-03-29 DE DE112021007408.3T patent/DE112021007408T5/de active Pending
- 2021-03-29 JP JP2023509917A patent/JP7438454B2/ja active Active
- 2021-03-29 WO PCT/JP2021/013259 patent/WO2022208603A1/ja active Application Filing
- 2021-03-29 US US18/260,592 patent/US20240071868A1/en active Pending
- 2021-03-29 CN CN202180096198.6A patent/CN117043939A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JPWO2022208603A1 (ja) | 2022-10-06 |
US20240071868A1 (en) | 2024-02-29 |
CN117043939A (zh) | 2023-11-10 |
DE112021007408T5 (de) | 2024-01-18 |
WO2022208603A1 (ja) | 2022-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
US5902959A (en) | Lead frame with waffled front and rear surfaces | |
US6822331B2 (en) | Method of mounting a circuit component and joint structure therefor | |
JP2006253183A (ja) | 半導体パワーモジュール | |
CN112106194A (zh) | 用于半导体功率模块的排热组件 | |
CN1332442C (zh) | 具有一对散热片的半导体装置 | |
JP5213919B2 (ja) | 半導体装置 | |
JP6834436B2 (ja) | 半導体装置 | |
TWI543306B (zh) | 半導體裝置 | |
JP2005116702A (ja) | パワー半導体モジュール | |
US20180005923A1 (en) | Semiconductor device | |
JP2005142189A (ja) | 半導体装置 | |
JP6668617B2 (ja) | サーミスタ搭載装置およびサーミスタ部品 | |
US4057825A (en) | Semiconductor device with composite metal heat-radiating plate onto which semiconductor element is soldered | |
JP7438454B2 (ja) | 半導体装置 | |
JP2002009217A (ja) | 樹脂封止型半導体装置 | |
JP6997690B2 (ja) | パワーモジュール | |
JP2003188378A (ja) | 半導体装置 | |
JP6407300B2 (ja) | 半導体モジュールおよび半導体モジュール用の導電部材 | |
JP4339660B2 (ja) | 半導体装置 | |
JP7529038B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011023748A (ja) | 電子機器装置 | |
US5532517A (en) | Hybrid integrated circuit device with heat suppression means provided in the vicinity of solder bonding areas | |
JPS622587A (ja) | ハイパワ−用混成集積回路 | |
US8791555B2 (en) | Semiconductor device and lead frame |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7438454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |