CN117043939A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN117043939A CN117043939A CN202180096198.6A CN202180096198A CN117043939A CN 117043939 A CN117043939 A CN 117043939A CN 202180096198 A CN202180096198 A CN 202180096198A CN 117043939 A CN117043939 A CN 117043939A
- Authority
- CN
- China
- Prior art keywords
- circuit pattern
- electrode
- semiconductor device
- pair
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000020169 heat generation Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
目的在于提供能够抑制流通大电流时的电路图案与端子之间的接合部位的发热的半导体装置。半导体装置具备电路基板(1)和端子(3)，该电路基板(1)具有电路图案(2)。端子(3)具有在俯视观察时呈矩形形状的电极接合部(4)、主配线部(5)和一对副配线部(6)。电极接合部(4)的下表面通过接合材料(8)与电路图案(2)接合。主配线部(5)从电极接合部(4)的边(4a)直立设置状地设置。一对副配线部(6)从主配线部(5)的宽度方向的两端沿电极接合部(4)的与边(4a)相邻的边(4b)、(4c)延伸。一对副配线部的下端部(6)凸出至比电极接合部(4)的下表面更靠下方处。一对副配线部(6)的下端部与电极接合部(4)的下表面一起通过接合材料(8)与电路图案(2)接合。
Description
技术领域
本发明涉及半导体装置。
背景技术
当前，在半导体装置设置有作为外部电极的端子，该端子的一端部与电路图案接合，另一端部与外部设备连接。就这样的半导体装置而言，存在如下问题，即，在电路图案与端子之间的接合面积小的情况下，在电路图案与端子之间的接合部位流过的电流的电流密度变高，在流通大电流时该接合部位局部地发热，由此半导体装置的寿命下降。
例如，在专利文献1中公开了如下构造，为了使电极与配线图案(相当于电路图案)之间的接合面积增加，在电极的一端部设置有三角形的一对弯折部分，一对弯折部分以相对于接合面而直立设置的方式弯折。
专利文献1：日本实开平02-077870号公报
在专利文献1所记载的技术中，一对弯折部分的下端在与配线图案抵接的状态下接合，因此接合面以一对弯折部分的下端的面积的量增加。但是，由于一对弯折部分的下端的面积窄，所以接合面的增加量少，因此，对配线图案与电极之间的接合部位的发热进行抑制的效果不充分。
发明内容
因此，本发明的目的在于，提供能够抑制流通大电流时的电路图案与端子之间的接合部位的发热的半导体装置。
本发明涉及的半导体装置具有：电路基板，其具有在上表面搭载半导体元件的电路图案；以及作为外部电极的端子，其一端部与所述电路图案接合，另一端部与外部设备连接，所述端子具有：在俯视观察时呈矩形形状的电极接合部，其下表面通过接合材料与所述电路图案接合；主配线部，其从所述电极接合部的第1边直立设置状地设置；以及一对副配线部，其从所述主配线部的宽度方向的两端沿所述电极接合部的与所述第1边相邻的第2边及第3边延伸，一对所述副配线部的下端部凸出至比所述电极接合部的下表面更靠下方处，一对所述副配线部的下端部与所述电极接合部的下表面一起通过所述接合材料与所述电路图案接合。
发明的效果
根据本发明，除了由接合材料实现的电路图案与电极接合部之间的接合以外，一对副配线部的下端部在凸出至比电极接合部的下表面更靠下方的状态下通过接合材料与电路图案接合，因此，与一对副配线部的下端通过接合材料与电路图案接合的情况相比，电路图案与端子之间的接合面积增加。由此，能够抑制流通大电流时的电路图案与端子之间的接合部位的发热。
本发明的目的、特征、方案及优点通过以下的详细说明和附图变得更清楚。
附图说明
图1是表示实施方式1涉及的半导体装置所具有的端子与电路图案接合后的状态的正视图。
图2是图1的A-A线剖视图。
图3是实施方式2涉及的半导体装置所具有的端子的正视图。
图4是图3的B-B线剖视图。
图5是表示实施方式2涉及的半导体装置所具有的端子与电路图案接合后的状态的正视图。
图6是图5的C-C线剖视图。
图7是表示实施方式3涉及的半导体装置所具有的端子与电路图案接合后的状态的正视图。
图8是图7的D-D线剖视图。
图9是表示实施方式4涉及的半导体装置所具有的端子与电路图案接合后的状态的正视图。
具体实施方式
＜实施方式1＞
＜半导体装置的结构＞
以下，使用附图对实施方式1进行说明。图1是表示实施方式1涉及的半导体装置所具有的端子3与电路图案2接合后的状态的正视图。图2是图1的A-A线剖视图。
如图1和图2所示，半导体装置具有电路基板1、半导体元件(省略图示)和端子3。半导体装置还具有将电路基板1及半导体元件封装的封装树脂(省略图示)和填充封装树脂的壳体(省略图示)等，但它们与现有的结构相同，因此省略它们的说明。
电路基板1例如是使用氮化铝或氮化硅等导热性优异的陶瓷或导热性优异的树脂等而形成的。在电路基板1的上表面设置有电路图案2。电路图案2是使用铜或铝合金等而形成的，在电路图案2的上表面搭载半导体元件(省略图示)。
端子3是外部电极，具有与电路图案2接合的一端部和与外部设备(省略图示)连接的另一端部。具体地说，端子3具有电极接合部4、主配线部5、设备连接部7和一对副配线部6。
电极接合部4、主配线部5、一对副配线部6及设备连接部7例如是通过对使用铜或铜合金形成的具有一定厚度的1片金属板(以下称为“加工前的金属板”)进行加工而制作出的。
如图2所示，电极接合部4具有彼此相对的边4a、4d和与这些边4a、4d相邻的边4b、4c，在俯视观察时形成为矩形形状。电极接合部4的下表面通过焊料等接合材料8与电路图案2接合。
如图1和图2所示，主配线部5在作为电极接合部4的第1边的边4a直立设置状地设置。具体地说，主配线部5是通过以下方式形成的，即，将成为主配线部5的部分相对于加工前的金属板中的成为电极接合部4的部分而沿边4a向上方进行弯折加工。虽然未图示，但主配线部5的下端位于与电极接合部4的下表面相同的高度位置，通过接合材料8与电极接合部4的下表面一起接合至电路图案2。
如图1和图2所示，一对副配线部6从主配线部5的宽度方向的两端沿电极接合部4的与边4a相邻的作为第2边的边4b及作为第3边的边4c延伸。具体地说，一对副配线部6是通过将成为一对副配线部6的部分相对于加工前的金属板中的成为主配线部5的部分向边4b、4c的方向进行弯折加工而形成的，一对副配线部6沿电极接合部4的边4b、4c的外周而直立设置状地配置。一对副配线部6的上端位于比主配线部5的上端更靠上方处。
另一方面，一对副配线部6的下端部凸出至比电极接合部4的下表面更靠下方处。因此，一对副配线部6的下端部在凸出至比电极接合部4的下表面更靠下方的状态下，通过接合材料8与电极接合部4的下表面及主配线部5的下端一起接合至电路图案2。
设备连接部7是通过将成为设备连接部7的部分相对于加工前的金属板中的成为主配线部5的部分向电极接合部4的与边4a相对的边4d进行弯折加工而形成的，设备连接部7与外部设备(省略图示)连接。设备连接部7在俯视观察时形成为矩形形状，从主配线部5的上端部向电极接合部4的边4d延伸。
这里，电极接合部4、主配线部5及一对副配线部6相当于与电路图案2接合的端子3的一端部，设备连接部7相当于与外部设备(省略图示)连接的端子3的另一端部。
另外，在电极接合部4形成有从上表面朝向下表面而贯通的槽9。如图2所示，槽9是从电极接合部4的边4d的中央部沿与边4b、4c平行的方向而形成至边4b、4c的中央部。并且，槽9在该部位处在与边4a、4d平行的方向上分支而形成至边4b、4c的中央部。并且，槽9从该部位沿边4b、4c而形成至边4a。另外，槽9的上表面侧的宽度和下表面侧的宽度是恒定的。
在将端子3与电路图案2进行接合时，在向电路图案2的上表面配置了接合材料8之后，在接合工序中，通过加热至超过接合材料8的熔点的温度而将端子3与电路图案2接合。通过加热而熔融的接合材料8侵入至槽9而在槽9内扩展，由此电极接合部4与电路图案2之间的接合强度提高。
＜效果＞
如上所述，在实施方式1中，半导体装置具有：电路基板1，其具有在上表面搭载半导体元件的电路图案2；以及作为外部电极的端子3，其一端部与电路图案2接合，另一端部与外部设备连接，端子3具有：在俯视观察时呈矩形形状的电极接合部4，其下表面通过接合材料8与电路图案2接合；主配线部5，其从电极接合部4的边4a直立设置状地设置；以及一对副配线部6，其从主配线部5的宽度方向的两端沿电极接合部4的与边4a相邻的边4b、4c而延伸，一对副配线部6的下端部凸出至比电极接合部4的下表面更靠下方处，一对副配线部6的下端部与电极接合部4的下表面一起通过接合材料8与电路图案2接合。
因此，除了由接合材料8实现的电路图案2与电极接合部4之间的接合以外，一对副配线部6的下端部在凸出至比电极接合部4的下表面更靠下方的状态下通过接合材料8与电路图案2接合，因此，相比于一对副配线部6的下端通过接合材料8与电路图案2接合的情况，电路图案2与端子3之间的接合面积增加。由此，能够抑制流通大电流时的电路图案2与端子3之间的接合部位的发热。因此，能够实现半导体装置的长期使用。
另外，在电极接合部4形成有从上表面朝向下表面而贯通的槽9，因此，通过加热而熔融的接合材料8在槽9内扩展，由此电极接合部4与电路图案2之间的接合强度提高。由此，半导体装置的可靠性提高。
＜实施方式2＞
＜半导体装置的结构＞
接下来，对实施方式2涉及的半导体装置进行说明。图3是实施方式2涉及的半导体装置所具有的端子3A的正视图。图4是图3的B-B线剖视图。图5是表示实施方式2涉及的半导体装置所具有的端子3A与电路图案2接合后的状态的正视图。图6是图5的C-C线剖视图。此外，在实施方式2中，对与在实施方式1中说明过的结构要素相同的结构要素标注相同的标号而省略说明。
如图3和图4所示，在实施方式2中，相对于实施方式1，槽9的形状不同。在实施方式1中，槽9的上表面侧的宽度与下表面侧的宽度是恒定的，但在实施方式2中，槽9的上表面侧的宽度形成得比下表面侧的宽度宽。
槽9具有上表面侧的扩宽部9a和下表面侧的等宽部9b。扩宽部9a在槽9的上表面侧具有比等宽部9b更宽的恒定的宽度。等宽部9b形成于槽9的下表面侧，与扩宽部9a连通。另外，等宽部9b具有比扩宽部9a更窄的恒定的宽度。通过加热而熔融的接合材料8侵入至槽9，在槽9内扩展，由此电极接合部4与电路图案2之间的接合强度提高。通过在槽9的上表面侧设置凹状的扩宽部9a，从而能够使被填充于槽9的接合材料8具有锚固效应。
此外，关于槽9中的从电极接合部4的边4d的中央部沿与边4b、4c平行的方向形成至边4b、4c的中央部的部分和在与边4a、4d平行的方向上分支而形成至边4b、4c的中央部的部分，上表面侧的宽度形成得比下表面侧的宽度宽。另一方面，关于从边4b、4c的中央部形成至边4a的部分，上表面侧的宽度和下表面侧的宽度是恒定的。
另外，为了有效地发挥锚固效应，优选如图5和图6所示，被填充于槽9的接合材料8以将电极接合部4的上表面的槽9的周围覆盖的方式扩展。
＜效果＞
如上所述，就实施方式2涉及的半导体装置而言，槽9的上表面侧的宽度比下表面侧的宽度宽，因此能够使被填充于槽9的接合材料8具有锚固效应，所以，电极接合部4与电路图案2之间的接合强度进一步提高。由此，半导体装置的可靠性进一步提高。
＜实施方式3＞
＜半导体装置的结构＞
接下来，对实施方式3涉及的半导体装置进行说明。图7是表示实施方式3涉及的半导体装置所具有的端子3B与电路图案2接合后的状态的正视图。图8是图7的D-D线剖视图。此外，在实施方式3中，对与在实施方式1、2中说明过的结构要素相同的结构要素标注相同的标号而省略说明。
如图7和图8所示，在实施方式3中，相对于实施方式1的不同点在于设置有金属板20。
金属板20使用铜或铝合金等形成为与电极接合部4相同的厚度，在俯视观察时，具有比电极接合部4小的俯视轮廓。另外，金属板20在电极接合部4的上方配置于被主配线部5和一对副配线部6包围起来的部分，通过焊料等接合材料20a与主配线部5及一对副配线部6接合。并且，金属板20的下表面通过焊料等接合材料8a与电极接合部4的上表面接合。
为了减少在流通大电流时在电路图案2与端子3B之间的接合部位产生的发热，除了使电路图案2与端子3B之间的接合面积增加以外，使端子3B的电流路径增加也是有效的。为了使端子3B的电流路径增加，在电极接合部4的上方设置有金属板20。此外，也可以设置有与金属板20相比厚度更厚的金属块来取代金属板20。
＜效果＞
如上所述，就实施方式3涉及的半导体装置而言，在电极接合部4的上方设置有金属板20或金属块，金属板20或金属块与主配线部5及一对副配线部6连接。
因此，与未设置金属板20或金属块的情况相比，端子3B的电流路径增加，因此端子3B的电阻减小，能够进一步抑制流通大电流时的电路图案2与端子3B之间的接合部位的发热。
另外，通过设置有金属板20，从而端子3B的热容量增加，因此能够抑制端子3B的温度上升。
此外，实施方式2的端子3A也能够采用金属板20或金属块。在这种情况下，也得到与实施方式3的情况相同的效果。
＜实施方式4＞
＜半导体装置的结构＞
接下来，对实施方式4涉及的半导体装置进行说明。图9是表示实施方式4涉及的半导体装置所具有的端子3C与电路图案2接合后的状态的正视图。此外，在实施方式4中，对在实施方式1～3中说明过的结构要素相同的结构要素标注相同的标号而省略说明。
如图9所示，在实施方式4中，相对于实施方式1的不同点在于，形成有从主配线部5的表面朝向背面而贯通的狭缝21。
狭缝21是以在主配线部5的宽度方向中央部沿上下方向延伸的方式形成的。
作为端子3C的电流路径，存在通过主配线部5的路径和通过一对副配线部6的路径，但由于设备连接部7与主配线部5直接连接，因此，通过主配线部5的路径与通过一对副配线部6的路径相比流过更多的电流。其结果，在流通大电流时容易在主配线部5产生发热。为了使主配线部5的电流密度减小，使主配线部5与一对副配线部6之间的电流密度均匀，在主配线部5形成有狭缝21。
这里，狭缝21形成为能够使主配线部5与一对副配线部6之间的电流密度均匀的大小。
＜效果＞
如上所述，就实施方式4涉及的半导体装置而言，在主配线部5形成有沿上下方向延伸的狭缝21，因此，能够减小主配线部5的电流密度，使主配线部5与一对副配线部6之间的电流密度均匀。由此，能够抑制流通大电流时的主配线部5的发热。
此外，实施方式2的端子3A和实施方式3的端子3B也能够采用狭缝21。在这种情况下，也取得与实施方式4的情况相同的效果。
对本发明详细地进行了说明，但上述说明在所有方面都是例示，不是限定性的内容。可以理解为能够想到未例示的无数变形例。
此外，能够对各实施方式自由地进行组合，或对各实施方式适当地进行变形、省略。
标号的说明
1电路基板，2电路图案，3、3A、3B、3C端子，4电极接合部，5主配线部，6副配线部，9槽，20金属板，21狭缝。
Claims (5)
1.一种半导体装置，其具有：
电路基板，其具有在上表面搭载半导体元件的电路图案；以及
作为外部电极的端子，其一端部与所述电路图案接合，另一端部与外部设备连接，
所述端子具有：在俯视观察时呈矩形形状的电极接合部，其下表面通过接合材料与所述电路图案接合；主配线部，其从所述电极接合部的第1边直立设置状地设置；以及一对副配线部，其从所述主配线部的宽度方向的两端沿所述电极接合部的与所述第1边相邻的第2边及第3边延伸，
一对所述副配线部的下端部凸出至比所述电极接合部的下表面更靠下方处，
一对所述副配线部的下端部与所述电极接合部的下表面一起通过所述接合材料与所述电路图案接合。
2.根据权利要求1所述的半导体装置，其中，
在所述电极接合部形成有从上表面朝向下表面而贯通的槽。
3.根据权利要求2所述的半导体装置，其中，
所述槽的上表面侧的宽度比下表面侧的宽度宽。
4.根据权利要求1至3中任一项所述的半导体装置，其中，
在所述电极接合部的上方设置有金属板或金属块，
所述金属板或所述金属块与所述主配线部及一对所述副配线部连接。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
在所述主配线部形成有沿上下方向延伸的狭缝。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2021/013259 WO2022208603A1 (ja) | 2021-03-29 | 2021-03-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117043939A true CN117043939A (zh) | 2023-11-10 |
Family
ID=83455713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180096198.6A Pending CN117043939A (zh) | 2021-03-29 | 2021-03-29 | 半导体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240071868A1 (zh) |
| JP (1) | JP7438454B2 (zh) |
| CN (1) | CN117043939A (zh) |
| DE (1) | DE112021007408T5 (zh) |
| WO (1) | WO2022208603A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277870U (zh) * | 1988-12-02 | 1990-06-14 | ||
| JP2850606B2 (ja) * | 1991-11-25 | 1999-01-27 | 富士電機株式会社 | トランジスタモジュール |
| JP3396566B2 (ja) * | 1995-10-25 | 2003-04-14 | 三菱電機株式会社 | 半導体装置 |
-
2021
- 2021-03-29 JP JP2023509917A patent/JP7438454B2/ja active Active
- 2021-03-29 DE DE112021007408.3T patent/DE112021007408T5/de active Pending
- 2021-03-29 WO PCT/JP2021/013259 patent/WO2022208603A1/ja active Application Filing
- 2021-03-29 US US18/260,592 patent/US20240071868A1/en active Pending
- 2021-03-29 CN CN202180096198.6A patent/CN117043939A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240071868A1 (en) | 2024-02-29 |
| JPWO2022208603A1 (zh) | 2022-10-06 |
| JP7438454B2 (ja) | 2024-02-26 |
| WO2022208603A1 (ja) | 2022-10-06 |
| DE112021007408T5 (de) | 2024-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101410514B1 (ko) | 리드프레임과 클립을 이용하는 반도체 다이 패키지 및 그제조방법 | |
| US6049125A (en) | Semiconductor package with heat sink and method of fabrication | |
| JP2978510B2 (ja) | 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法 | |
| US5541446A (en) | Integrated circuit package with improved heat dissipation | |
| US5796159A (en) | Thermally efficient integrated circuit package | |
| US8076771B2 (en) | Semiconductor device having metal cap divided by slit | |
| US20080029875A1 (en) | Hermetically sealed semiconductor device module | |
| JP4730181B2 (ja) | 半導体装置 | |
| EP2698817A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| US7473990B2 (en) | Semiconductor device featuring electrode terminals forming superior heat-radiation system | |
| JP7201106B2 (ja) | 半導体装置 | |
| JP2000058739A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| CN117043939A (zh) | 半导体装置 | |
| JP2000286289A (ja) | 金属貼付基板および半導体装置 | |
| JP6477105B2 (ja) | 半導体装置 | |
| US11101199B2 (en) | Power semiconductor device | |
| US8791555B2 (en) | Semiconductor device and lead frame | |
| US20210217721A1 (en) | Semiconductor device | |
| US5495223A (en) | Hybrid integrated circuit device | |
| US11842951B2 (en) | Semiconductor device for improving heat dissipation and mounting structure thereof | |
| WO2021220357A1 (ja) | 半導体装置 | |
| JP4329187B2 (ja) | 半導体素子 | |
| JP3959839B2 (ja) | 半導体装置の製造方法 | |
| CN215644476U (zh) | 用于功率模块的基板及功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |