JP2978510B2 - 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法 - Google Patents

湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法

Info

Publication number
JP2978510B2
JP2978510B2 JP1231825A JP23182589A JP2978510B2 JP 2978510 B2 JP2978510 B2 JP 2978510B2 JP 1231825 A JP1231825 A JP 1231825A JP 23182589 A JP23182589 A JP 23182589A JP 2978510 B2 JP2978510 B2 JP 2978510B2
Authority
JP
Japan
Prior art keywords
bonding
curved
pad
lead
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1231825A
Other languages
English (en)
Other versions
JPH02126659A (ja
Inventor
マーティン・カルファス
ユージーン・エル・フォウツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH02126659A publication Critical patent/JPH02126659A/ja
Application granted granted Critical
Publication of JP2978510B2 publication Critical patent/JP2978510B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、一般に電子デバイスに関し、さらに詳しく
は、半導体またはその他の電子チップにリードを設ける
改良した手段と方法に関する。本明細書で用いるデバイ
スまたは複数のデバイスという用語は、ここで述べるよ
うな種類の接続手段およびリードを使用するあらゆる種
類の電子的デバイスおよび集積回路など半導体を基礎に
したすべてのデバイスを包含するものである。
（従来技術） エレクトロニクス、特に半導体デバイスおよび回路技
術において、信号処理を主として行うデバイスには軽い
リードを、相当量の電流を流すデバイスには重いリード
を設けるのが普通である。細い線のワイヤ・ボンディン
グおよび金属箔のタブ・ボンディングは、信号処理デバ
イスに通常使用する技術の一例である。このようなワイ
ヤまたは箔は、通常数マイクロ・アンペアまたはミリ・
アンペアしか流さず、通常25ミクロン（１ミル）ないし
その数倍であり、一般にデバイス上のボンディング・パ
ッドに直接溶接される。
数十ないし数百アンペアの電流を必要とする電力用ダ
イオードおよびトランジスタまたは集積回路のようなよ
り高い電流の流れるデバイスの場合、デバイスにボンデ
ィングされるリードはさらに丈夫でなければならず、数
分の１ミリメートルないし数ミリメートルの単位の厚さ
の金属リードを使用するのが普通である。これらは、多
くの場合、デバイス上のボンディング領域にはんだ付け
される。
接続されるデバイスが不均一な表面を有する場合、こ
のような重いリードを取り付けることによって不良品が
発生し、これは生産の歩留まりと信頼性を低下させる。
例えば、電力用半導体のダイがマスキングおよび（また
は）不活性誘電体を用いて製造される場合、ボンディン
グ・パッドは一段高くなった誘電体によって部分的に取
り囲まれる可能性があり、この誘電体の外側表面はボン
ディング・パッドの表面より高くなっている。通常の従
来技術による平坦なリードがこのようなボンディング・
パッドにはんだ付けされる場合、はんだの量およびその
延展を制御することは困難である。誘電体表面へのはん
だの流出が起こりやすく、チップの周辺端部ではんだが
橋絡することによって、電気的短絡が発生する可能性が
あり、これによってデバイスが動作不能になったりその
信頼性が低下したりする。したがって、ボンディング・
パッドまたは他の接続部が隣接する外側表面より下に凹
状に設けられる場合、例えば、ボンディング・パッド
が、リードと接触すると不都合が生じ、かつボンディン
グ・パッドよりも基板に対して高さの高い誘電体または
他の材料によって少なくとも部分的に取り囲まれている
ような電力用デバイスに重いリードをボンディングする
場合には、問題が引き続き存在する。
したがって、本発明の目的は、デバイスを取り囲む領
域の外部表面の少なくとも１部に対して凹状のボンディ
ング・パッドまたは接点領域を有するデバイスにリード
をボンディングする改良した手段と方法を提供すること
である。
本発明の他の目的は、上述のように、半導体デバイス
にリードをボンディングする改良した手段と方法を提供
することであるが、このデバイスはまた１アンペア以上
の電流を連続的に流すことが可能である。
本発明のさらに他の目的は、上述のように、デバイス
にリードをボンディングする改良した手段と方法を提供
することであるが、このデバイスははんだを使用して取
り付けることが望ましい。
本発明のさらに他の目的はデバイスのサージに対する
能力を高めるため、ダイとリードとの間隔を接近させ、
かつボンディング・パッドにはんだを充満させた場合に
はリードとボンディング・パッドとの間隔を接近させな
がら、上述のように、デバイスにリードをボンディング
する改良した手段と方法を提供することである。
本明細書で使用する「はんだ」または「はんだ類」と
いう用語は全ての電気的に導電性のある取り付け材料を
包含するもので、これらはリード取り付け処理のある期
間半固体または少なくとも部分的に液状となるものであ
る。従来の金属または金属合金または金属を混合したエ
ポキシ樹脂または他の導電性プラスチックまたはガラス
等はこれらの例であるが、これらに制約されるものでは
ない。
（発明の概要） 前述および他の目的および特徴は、本発明によって達
成され、本発明に従った半導体デバイスは、半導体ダイ
と、第１リード手段と、第２リード手段とから構成され
る。半導体ダイは、対向する第１および第２面を有し、
第２面はボンディング・パッドを有し、ボンディング・
パッドは隣接する外部表面の少なくとも一部に対して窪
んでいる。第１リード手段は、当該デバイスに対して外
部接続を行う第１部分と、第１部分に接続し半導体ダイ
の第１面を取り付けるための第２部分とを有する。第２
リード手段は、当該デバイスに対して外部接続を行う第
１部分と、第１部分に接続しボンディング・パッドにお
いて半導体ダイの第２面に電気的に接続するためのボン
ディング部とを有する。ボンディング部は、少なくとも
１方向においてボンディング・パッドに向って凸状に湾
曲している。ボンディング部とボンディング・パッドと
の間の距離が、ボンディング・パッドから離れるにつれ
て増加する。その結果、ボンディングのための導電性取
り付け材料が外部表面上へと延展せず、デバイスの信頼
性を向上させる。
前述の改良した電子デバイスは、凹状のボンディング
・パッド表面を有する半導体ダイを設け、ダイ取り付け
部と凸状または湾曲したボンディング部分を有するリー
ド手段を設け、ダイを取り付け部に取り付け、リード手
段の凸状または湾曲した部分をボンディング・パッドの
水平方向外側のデバイス表面に拡散しない電気的導電性
材料によってボンディング・パッドに取り付けることに
よって製作することが望ましい。２つの取り付け段階は
同時に実行することが望ましい。これらの取り付け段階
ははんだ付けによって実行するのが望ましい。ダイを取
り付け部から絶縁したい場合、絶縁物をこの間に設け
る。
上で概略した発明、目的および特徴は、添付図面と以
下の説明を検討することによってさらに十分に理解でき
る。
（実施例） 第1A図は、従来技術による電子デバイス10の一部を切
り欠いた平面図であり、第1BおよびＣ図はその縦断面図
である。第１電極12は、取付手段20によってこの上に取
り付けた電子ダイ16、例えば、シリコン整流チップを有
する。ダイ16の反対面はコンタクト22を有し、これは外
部表面23を有する高くなった誘電体18によって少なくと
も部分的に境界を設けられている。ダイ16の本体17は、
例えば、ｐ形半導体領域であり、コンタクトまたはボン
ディング・パッド22は、例えば、ｎ形半導体領域を有
し、これによってダイ16中にPN接合19を形成する。ダイ
16中に示すダイオードは単に図示のためであり、本発明
に関する限り、エレメント16の内部構造は関係なく、こ
れは、ダイオード、抵抗、トランジスタ、または他の任
意の電子的構造でもよく、また半導体の形態であっても
なくてもよいことを当業者は理解する。明瞭化のため、
第1Bないし4D図の断面図のダイ16の種々の領域からハッ
チングを省略し、はんだ領域は点彩で示されている。
コンタクト22は、デバイス16の本体内の領域の１部で
その表面に露出している部分でもよく、または金属化表
面でもよく、またはデバイス本体上またはデバイス上の
誘電体層上の導電性リードの露出部分でもよい。コンタ
クト22は、不純物添加した半導体もしくは金属または半
金属または合金またはこれらの組合わせでもよい。本体
は半導電性または絶縁性でもよい。本発明に関する限
り、コンタクト22が、例えば第1B図に示すように、コン
タクト22に隣接する誘電体18の表面23がコンタクト22よ
りも高くなっているダイ16の外部表面の隣接する部分に
対して窪んでいるかまたは凹部になっていることのみが
重要である。
コンタクト22は、例えば、はんだ24によってリード手
段14に取付けられる。従来技術のリード14は実質的に平
坦であるため、はんだ24の量およびリード14の間隔が正
確に制御されない場合、はんだ24は、誘電体18の上部表
面23上へと延びる。第1C図の部分26に示すように、この
ような目的に使用するはんだの挙動はまちまちであり、
リード14およびコンタクト22間の間隔が一定でないた
め、余分なはんだがコンタクト22とリード16の間から誘
導体18の上部表面23とダイ16の端部を越えて押し出され
るのが普通である。これによって、たとえば、PN接合19
が短絡し、デバイスは動作不能になる。たとえはんだが
接合部19を短絡する程には延展せず、ただ誘電体18の上
部表面23に流れるだけであったとしても、デバイスの端
部に沿った領域17からはんだ24への放電により逆耐電圧
が低下し、デバイスの信頼性に悪影響を与える。このよ
うな短絡または逆耐電圧の低下の傾向は、はんだ24がリ
ード14を濡らして誘電体18とリード14間の狭い間隙にし
み込む場合に悪化する。したがって、従来技術によるリ
ード構成の場合、歩留まりの減少および信頼性の低下が
起こり得る。
第2A図は、本発明の第１実施例による改良したデバイ
スの一部を切欠いた平面図、第2B図はその縦断面図であ
り、これは従来技術の多くの制約を取り除いている。第
１電極12、凹部コンタクト領域22と本体17との間のPN接
合、および外部表面23を有する隣接する一段高い誘電体
18は、第1Aないし第1C図の従来技術によるデバイスに示
されているものと同様である。これらは単なる代表例で
あって、パッド22上に凹状または窪んだコンタクト領域
を有する電子的デバイス（PN接合のある無しにかかわら
ず）の多くの異なったタイプのいずれでも良い。
上部リード30は、コンタクト領域22に向かいはんだ領
域36によってこれに取り付けられた底部34の付いた凸状
の湾曲部32を有する。領域36（および第3Bないし4B図に
示す同等の領域46と56）は、金属性のはんだまたは導電
性プラスチックまたはガラスまたはその他の電気的導体
でもよく、これらは、ここで使用しているように、一般
的なはんだという用語に包含される。
湾曲部32の底部34の側部寸法が、例えば第2A図および
2B図に示すように、コンタクト22の側部寸法よりも小さ
いことが重要であり、またリード30の下部表面33の下に
位置する湾曲部32の底部34の深さが、一段高くなった誘
電体18の外部表面23から見たコンタクト22の深さよりも
深いことが重要である。このことは、はんだ36の形状を
適切に保持し、その水平方向への延展を制御するのに役
立つ。
はんだ36が半液状または液体状態である場合、これは
コンタクト22とリード30の下部表面33の両者を濡らす。
良好に濡らした場合、従来技術においてははんだ36とリ
ード30のコンタクト22および下部表面33の両者との間の
接触角度が小さく、はんだがコンタクト22の中央から水
平方向に滲み出す傾向が強い。これは、使用するはんだ
の量を制限しても生じる。第2AないしＢ図に示す本発明
のデバイスにおいて、はんだ36の端部の水平方向の移動
は、はんだ材料の表面張力によって阻止することができ
る。
第2AおよびＢ図に示す本発明の構成の場合、湾曲部32
の存在によってリード30の下部表面33とコンタクト22の
距離が開くと、比較的大きく、横向きで外方向に凹面の
空気とはんだの境界を生じる。このような状態で、空気
とはんだとの境界表面における表面張力の成分は、リー
ド30とのはんだ境界に沿った表面移動力を阻止する。は
んだと誘電体表面23との間の接触角度が大きい従来技術
のデバイスの場合、リード14と誘電体18との間の空気と
はんだの境界は横方向で外向きに凸面となる可能性があ
り、この場合、表面張力は横方向で外向きに移動させる
力を阻止するのではなく、むしろこれを促進する。
したがって、本発明の構成は、製造時の制御がはるか
に容易であり、リードとコンタクトの間隔の相違および
はんだの量の変化に対してより許容度が高い。このこと
は、誘電体18の上部表面23上に延展することなくはんだ
が流れ込むことができる大きな間隔によって助長され
る。
なお、はんだ36は、誘電体18の上部表面23からコンタ
クト領域22に広がる誘電体18の側壁37と接触する可能性
がある。これは害にはならない。はんだ36の表面と空気
との境界はこの点では横方向に内側に向けられる、すな
わち、コンタクト22の中央に向けられるので、たとえは
んだ36が誘電体18を濡らしても、はんだ36が上部表面23
上に滲み出る傾向は殆どないが、その理由は空間とはん
だとの境界の表面張力がこのような移動を阻止するから
である。
本発明の構成の他の特徴は、表面の移動および表面張
力によって、はんだ36がコンタクト領域22に沿って外側
に、次に側壁37に沿って上方に滲み出し、コンタクト領
域22上の凹状部に充満することである。このことは、コ
ンタクト22を最大の面積で接触させ、コンタクト22とリ
ード30との間の直列の電気的または熱的抵抗を減少させ
るために、非常に望ましい。このはんだを充満させる動
作は、誘電体の側壁37の上端部で停止する傾向がある、
すなわち、コンタクトの窪みが充満された場合に停止す
る傾向があるが、その理由は、その時点で空間とはんだ
の境界の表面張力の成分が、側壁37に沿って上方へはん
だの移動を促進することから、表面23に沿ってはんだ36
の外方向への移動を阻止することに切り替わるからであ
る。
第2AおよびＢ図は、湾曲部32の底部34が実質的に平坦
である場合の実施例を示す。このような構成は、リード
30の広い表面をコンタクト22に極めて接近させ、これ
は、サージの性能を改良するのに望ましいが、底部34が
コンタクト22と平行になることを保証するため、組み立
て中にリードをより正確に配置する必要がある。第3Aお
よび第3B図に示す構成はより許容度が大きい。第3Aおよ
びＢ図は、上部リード40の湾曲部42の底部44が湾曲し、
その結果、底部44とコンタクト領域22との間の距離は、
湾曲部42の中央から離れて隣接する誘電体18に向かって
横方向に移動するに連れて、単調的に増加する点を除い
て実質的に第2AおよびＢ図と同様である。この実施例
は、第2AおよびＢ図の実施例の特徴を殆ど全て有すると
共に、リード30、40およびコンタクト22の平行度の調整
不良に対して余り敏感でないという他の特徴も有してい
る。第3AおよびＢ図に示す構成では、たとえリード40が
コンタクト22と若干平行でなくても、リード40の底部44
はコンタクト22に対して実質的に同様の関係を有する
が、リード30の底部34はそうではない。
第2AおよびＢ図は、湾曲部32が、上から見た場合、実
質的に正方形または長方形である場合の構成を示す。第
3AおよびＢ図は、湾曲部42が、上から見た場合、実質的
に円形または楕円形であり、断面が実質的に半球形また
は半楕円形である場合の構成を示す。本明細書で用いる
「半楕円形」という用語は、半球形および半楕円球も含
む。
湾曲部32、42の形状は重要ではないが、鋭い端部また
は折れ曲がりまたは厚みの薄くなった部分を避けること
が望ましい。この湾曲部はコンタクト領域22の横方向の
形状とほぼ一致し、はんだ36、46によってコンタクト領
域22全体を覆い、第3B図と第4B図および（または）第4D
図の断面図に示すようにわずかに湾曲した底部断面形状
を有することが望ましい。
第4AおよびＢ図は、本発明の他の実施例を示し、ここ
で上部リード50はコンタクト領域22より幅が狭くなって
いる。リード50は、はんだ56によってコンタクト領域22
にボンディングされた下部表面54の付いた湾曲部52を有
する。湾曲部52をコンタクト領域22より小さくすること
によって、たとえコンタクト部分52が若干非整合であっ
ても、はんだはコンタクト領域中に容易に保持される。
第4CおよびＤ図は、異なる22の実施例に従った第4Aお
よびＢ図の構成の横断面図であり、第4B図に対して直角
の関係である。第4C図は、リード50の湾曲部52が実質的
に一つの方向にのみ湾曲している。すなわち、第4B図の
面に沿って湾曲しているが、第4C図の面に沿って湾曲し
ていない構成を示す。したがって、本実施例では、湾曲
部52は実質的に円筒形または他の２次元的な曲面を有す
る。この実施例は、リード50の材料を最少限の成形だけ
で特に容易に形成することができるという特徴を有す
る。
第4D図は、リード50の湾曲部52が２つの方向に湾曲し
ている、すなわち、第4B図に示す面に沿って湾曲し、か
つ第4D図に示す面に沿っても湾曲している構成を示す。
通常湾曲した２つの面は直交するが、これは重要ではな
い。この実施例では、湾曲部52は実質的に半球形もしく
は半楕円形状または他の３次元の曲面である。この実施
例には、ダイのコンタクト領域およびリードのコンタク
ト部分の位置合せに関し最も許容度が大きいという特徴
がある。
曲率半径60（第4B図参照）は、異なったコンタクト領
域22の大きさに合わせて調節することが望ましく、その
結果、底部表面43、44および53、54は、誘電体18の側壁
37の上端部においてコンタクト領域22の上部表面45、55
から十分離れ、はんだが誘電体18の上部表面23上に滲み
出すのを防止する。以下に述べる実例は、コンタクト領
域22の異なった側部寸法に対して領域42、52の一般的に
最適な曲率を余計な実験を必要とせずに選択するための
十分な情報を当業者に提供する。
上述の実施例では、ダイ16はリード12に電気的に直接
接続されたが、これは重要ではない。取付手段20を電気
的な絶縁体によって構成しても良く、その結果、ダイ16
は、例えば、電気的ではなく熱的にリード12に接続さ
れ、このリード12は機械的な支持を行う。ダイ16の領域
17に対する電気的な接続は、他のリード（図示せず）を
介して行ってもよい。
はんだ材料の選定に関し、金属合金はんだが特に適し
ていることが判明しているが、その他のはんだも有用で
あると信じられる。はんだを選定する場合、電気的リー
ドを容易に濡らし、リードまたははんだとの接触を希望
しないボンディング領域に隣接するダイの領域を容易に
濡らさない材料を選定することが重要である。電気的リ
ードは通常高導電性金属であり、隣接するダイ領域は不
活性誘電体で覆われることが多いので、このような金属
を優先的に濡らし、不活性誘電体をあまり濡らさないは
んだがこのような位置には適している。この点におい
て、金属合金はんだは、通常我々が知っている最も導電
性の高いプラスチックまたはガラスよりも優れた性能を
発揮する。
（実 例） 第3AおよびＢ図および第4AおよびＢ図に示す構成を有
するデバイスを、約37ないし105ミル（0.94ないし2.7ミ
リメートル）平方の範囲の側部寸法のシリコン整流器ダ
イを用いて製作した。これらのダイは、第3B図および第
4B図に示すような一段高い酸化物端部を有し、これの上
部表面は約0.5ミル（12ミクロン）だけコンタクト領域
またはボンディング・パッドの面より上方に位置した。
第3B図および第4B図の領域22に対応するボンディング・
パッドは、不純物を添加したシリコンでTi−Ni−Agのメ
タライゼイションによって覆った。ダイ16を取り付けた
低部リード12は銅によって構成し、ダイ取付け領域の側
部寸法は約80×90ないし115×135ミル（2.0×2.3ないし
2.9×3.4mm）の範囲で、厚みは５ないし15ミル（0.13な
いし0.38mm）の範囲またはこれ以上で、一般に約６ミル
（0.15mm）とした。上部リード40、50もまた銅によって
構成し、ダイの接触領域の側部寸法は、第3A図および3B
図に示す構成の場合、約40×40ないし100×100ミル（1.
0×1.0ないし2.5×2.5mm）の範囲であり、第4A図および
4B図に示す構成の場合、約20×20ないし80×80ミル（0.
5×0.5ないし２×2mm）の範囲であり、厚みは、通常６
ないし15ミル（0.15ないし0.38mm）の範囲またはこれ以
上で、一般に約12ミル（0.3mm）とした。第3B図および4
B図に示す湾曲形状を用いた。
例えば、88:10:2（Pb:Sn:Ag）の合金でダイの大きさ
によって決まる総量約0.5ないし3.0ミリグラムのはんだ
ペーストをリード12のダイ取付け領域に載置し、ダイ16
をこの上に載置した。他のはんだ形態、合金および量も
また使用可能である。
同じ構成で同量またはこれより少ない量のはんだペー
ストをダイコンタクトまたはパッド22に面して上向きに
載置し、次に上部リード40、50をこれと接するように形
成、あるいは設けた。コンタクト領域が小さければ、少
ない量のはんだが用いる。
組立てた部品を、ウィスコンシン州、ミルウォーキ所
在のリンドバーグ社製の長さ20フィート、幅２インチ、
４ゾーンで水素雰囲気を使用したベルト炉中を通過させ
た。ベルトに沿って移動した部品は、水素の雰囲気中で
最高温度約340℃に約３分間さらされた。この時間と温
度は、はんだペーストを溶かし、ダイコンタクト領域22
およびリード40、50およびダイ16の反対面およびリード
12のダイ・ボンド領域を濡らすのに十分であった。はん
だ付け作業の完了時に、デバイスを冷却し検査した。隣
接する誘電体の上部表面上にはんだの侵入が全くなく、
また端部が短絡したり、従来技術で見られた他の問題も
発生せず、ダイコンタクト領域22の優れた範囲が得られ
たことが判明した。
領域22と接触する電極40、50の湾曲部42、52は、約12
ないし200ミル（0.3ないし5.1mm）の曲率半径を有す
る。これは、側部寸法が約29×29ないし94×94ミル（0.
73×0.73ないし2.4×2.4mm）のパッド22と組み合わせ
て、コンタクト領域22の端部で誘電体18の約３ないし10
ミル（0.076ないし0.25mm）上方にリード40、50の下側
を位置させるのに十分である。ダイの寸法、コンタクト
の寸法、およびリードの寸法の変化にしたがって、少な
くとも約６ミル（0.15mm）の間隔を、上部リード40、50
の下部表面と誘電体18の表面23との間に保持することが
望ましい。これは、曲率半径および（または）湾曲部の
深さを調節することによって達成される。
本発明はシリコン整流器ダイにボンディングを行う場
合を例にとって説明してきたが、例えば、従来のワイヤ
・ボンドと違って比較的重量の大きいリードを接続する
一段低くなったコンタクト領域またはパッドを有する全
ての半導体ダイまたは電気的ダイに適用可能であり、こ
の場合リードまたは取付はんだと隣接する一段高くなっ
た誘電体の上部表面との間のコンタクト、またはボンデ
ィング・パッドの横方向外側の他の隣接する一段高くな
ったダイ領域は回避するべきである。
さらに、上述の手段および方法が、従来技術のリード
取付方法および構造に関係するはんだの滲みとはんだに
よる短絡の問題を除去すること、およびこれが特に簡単
で完成したデバイスの歩留まりと信頼性を改善するのに
寄与する。
さらに、本発明の範囲から逸脱することなく、種々の
変形と等価物を本発明の手段および方法に対して行うこ
とができることを、当業者はここにおける教示に基づい
て理解すべきである。したがって、このような変形は全
て特許請求の範囲に包含される。
【図面の簡単な説明】
第1A図は、従来技術による電子デバイス10の一部を切り
欠いた平面図であり、第1BおよびＣ図はその縦断面図で
ある。 第2A図は、本発明の一実施例による電子デバイスの部分
の一部を切欠いた平面図であり、第2Bはその縦断面図で
ある。 第3A図は、本発明の他の実施例による電子装置の平面図
であり、第3B図はその縦断面図である。 第4A図は、本発明のさらに他の実施例による電子デバイ
スの平面図であり、第4BないしＤ図は幾つかの実施例に
従った断面図である。 （主要符号の説明） 10……電子デバイス、12、……下部リード、14、30、4
0、50……上部リード、16……ダイ、17……本体、18…
…誘電体、19……PN接合、20……取付手段、22……ボン
ディング・パッド、23……外部表面、24、36、46、56…
…はんだ、25、33、43、53……下部表面、26……はんだ
の流出部、32、42、52……窪み、34、44、54……底部、
45、55……ボンディング・パッドの上部表面、37……横
壁、60……曲率半径
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭63−100847（ＪＰ，Ｕ) 実公 昭40−1856（ＪＰ，Ｙ１)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体デバイスであって： 表面を有する半導体ダイ； 前記表面に対し高さを有する、前記表面上のボンディン
    グ・パッド； 前記表面上の誘電体であり、前記ボンディング・パッド
    に横方向に近接し、前記表面に対して前記ボンディング
    ・パッドの前記高さよりも大きい高さを有する、誘電
    体； 前記ボンディング・パッド上方にあるボンディング部分
    を有するリードであって、 前記ボンディング部分は、前記ボンディング・パッドに
    向かって凸状に湾曲し、当該リードのボンディング部分
    と前記ボンディング・パッドとの間の距離が前記ボンデ
    ィング・パッドの内側部分から前記誘電体へ横方向に向
    かって増大する、ところのリード；ならびに 該リードの前記ボンディング部分を前記ボンディング・
    パッドに結合する導電性取付材料であって、当該材料と
    凸状湾曲ボンディング部分との間の表面張力が導電材料
    の前記誘電体への滲み出しを阻止する、ところの導電性
    取付材料； から成ることを特徴とする半導体デバイス。
  2. 【請求項２】半導体デバイスであって： 対向する第１および第２面を有する半導体ダイであり、
    前記第１面は実質的に平坦であり、前記第２面は隆起し
    た誘電体領域によって少なくとも部分的に取り囲まれた
    少なくとも１つのボンディング・パッドを上方に有し、
    前記誘電体領域は前記少なくとも１つのボンディング・
    パッドよりも高く構成され前記少なくとも１つのボンデ
    ィング・パッドから横方向に遠ざかって延びる上部表面
    を有するところの、前記半導体ダイ； 前記半導体ダイの第１面に接続された内側部分および外
    側部分を有する第１の取り付け構造体；ならびに 外側部分と前記半導体ダイの第２面上の少なくとも１つ
    のボンディング・パッド上方にある内側部分および外側
    部分を有する第２取り付け構造体であって、前記内側部
    分は前記少なくとも１つのボンディング・パッドに向か
    って部分的に湾曲し、導電性材料を介して前記ボンディ
    ング・パッドに結合された領域を有し、導電性材料と前
    記の部分的に湾曲した領域との間の表面張力が導電性材
    料の前記隆起した誘電体領域の上方面への延展を阻止す
    るところの、第２取り付け構造体； から構成されることを特徴とする半導体デバイス。
  3. 【請求項３】半導体デバイスを形成する方法であって： 表面を有する半導体ダイを設ける段階であり、前記表面
    がその上に少なくとも１つのボンディング位置を有し、
    該ボンディング位置が他方領域により少なくとも包囲さ
    れ、前記他方領域が前記表面上方の高さが前記ボンディ
    ング位置の高さを越える上方表面を有する、ところの段
    階； 少なくとも１つの方向に湾曲したボンディング部を有す
    るリードをもたらす段階； 前記リードの前記湾曲したボンディング部を前記半導体
    ダイ上のボンディング位置に向け対面させ、前記湾曲し
    たボンディング部の中央部がその周辺部よりも前記ボン
    ディング位置のに接近しかつ前記ボンディング部のいず
    れの部分も前記他方領域に接触しないよう前記湾曲した
    ボンディング部を方向づけて構成する、ところの段階；
    ならびに 前記湾曲したボンディング部を導電性取り付け材料によ
    り前記ボンディング位置にボンディングする段階であ
    り、前記導電性取り付け材料と前記湾曲したボンディン
    グ部との間の表面張力が前記導電性取り付け材料の前記
    他方領域の前記上部表面への延展を阻止する、段階； から構成されることを特徴とする半導体デバイス形成方
    法。
  4. 【請求項４】半導体デバイスの形成方法であって： 取り付け面と、ボンディング・パッドの付いたボンディ
    ング面とを有する半導体チップを設ける段階であり、前
    記ボンディング・パッドを前記ボンディング面にほぼ平
    行である上部表面を有する隆起した誘電体により少なく
    とも部分的に包囲して構成する、段階； 前記半導体チップの前記取り付け面に結合した取り付け
    表面を有するチップ支持部材を設ける段階； ボンディング表面を有する電極部材を設ける段階であ
    り、前記ボンディング表面を少なくとも１つの方向にお
    いて湾曲させて、前記ボンディング表面の中央部をその
    周辺部よりも前記ボンディング表面の前記ボンディング
    ・パッドに接近させて位置させる、段階；および 前記ボンディング表面を導電性取り付け材料によって前
    記ボンディング・パッドに電気的に接続する段階であっ
    て、前記湾曲したボンディング表面と前記導電性取り付
    け材料との間の表面張力が前記導電性取り付け材料の前
    記隆起誘電体の前記上部表面上への延展を阻止する、と
    ころの段階； から構成されることを特徴とする半導体デバイスの形成
    方法。
JP1231825A 1988-09-09 1989-09-08 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法 Expired - Lifetime JP2978510B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/243,363 US5001545A (en) 1988-09-09 1988-09-09 Formed top contact for non-flat semiconductor devices
US243,363 1988-09-09

Publications (2)

Publication Number Publication Date
JPH02126659A JPH02126659A (ja) 1990-05-15
JP2978510B2 true JP2978510B2 (ja) 1999-11-15

Family

ID=22918463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1231825A Expired - Lifetime JP2978510B2 (ja) 1988-09-09 1989-09-08 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法

Country Status (7)

Country Link
US (1) US5001545A (ja)
EP (1) EP0358077B1 (ja)
JP (1) JP2978510B2 (ja)
KR (1) KR0139540B1 (ja)
CN (1) CN1016298B (ja)
DE (1) DE68926645T2 (ja)
MY (1) MY104177A (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
US5319242A (en) * 1992-03-18 1994-06-07 Motorola, Inc. Semiconductor package having an exposed die surface
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
US5404265A (en) * 1992-08-28 1995-04-04 Fujitsu Limited Interconnect capacitors
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5341979A (en) * 1993-09-03 1994-08-30 Motorola, Inc. Method of bonding a semiconductor substrate to a support substrate and structure therefore
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
FR2742000B1 (fr) * 1995-11-30 1998-04-24 Sgs Thomson Microelectronics Composant semiconducteur a montage par brasure
US5830781A (en) * 1997-04-22 1998-11-03 General Instrument Corp. Semiconductor device soldering process
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
JP2001237358A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd パッケージ型二端子半導体装置の構造
FR2811475B1 (fr) * 2000-07-07 2002-08-23 Alstom Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
JP2004111745A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
US20060255455A1 (en) * 2005-05-13 2006-11-16 Stmicroelectronics, Inc. Reliability and improved frequency response package for extremely high power density transistors
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP5018013B2 (ja) * 2006-10-25 2012-09-05 富士電機株式会社 樹脂封止半導体装置
US8018042B2 (en) * 2007-03-23 2011-09-13 Microsemi Corporation Integrated circuit with flexible planar leads
JP5863602B2 (ja) * 2011-08-31 2016-02-16 三菱電機株式会社 電力用半導体装置
DE102011086687A1 (de) 2011-11-21 2013-05-23 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
JP5800778B2 (ja) 2011-11-25 2015-10-28 三菱電機株式会社 接合方法および半導体装置の製造方法
JP5653974B2 (ja) * 2012-08-01 2015-01-14 ローム株式会社 パッケージ型二端子半導体装置
US8871572B2 (en) * 2012-12-20 2014-10-28 Intersil Americas LLC Lead frame having a perimeter recess within periphery of component terminal
JP6239840B2 (ja) * 2013-03-27 2017-11-29 ローム株式会社 半導体装置および半導体装置の製造方法
WO2016067414A1 (ja) * 2014-10-30 2016-05-06 三菱電機株式会社 半導体装置及びその製造方法
JP6316221B2 (ja) * 2015-01-30 2018-04-25 三菱電機株式会社 半導体装置
JP6394489B2 (ja) * 2015-05-11 2018-09-26 株式会社デンソー 半導体装置
JP2017079228A (ja) * 2015-10-19 2017-04-27 株式会社三社電機製作所 半導体素子用端子
US10825757B2 (en) * 2016-12-19 2020-11-03 Nexperia B.V. Semiconductor device and method with clip arrangement in IC package
CN110199387B (zh) * 2017-02-20 2024-03-01 新电元工业株式会社 电子装置以及连接件
EP3584830A4 (en) * 2017-02-20 2020-08-26 Shindengen Electric Manufacturing Co., Ltd. ELECTRONIC DEVICE AND CONNECTOR
EP3703118B1 (en) * 2017-10-26 2022-05-18 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP6417462B2 (ja) * 2017-11-02 2018-11-07 ローム株式会社 半導体装置
WO2019167102A1 (ja) * 2018-02-27 2019-09-06 新電元工業株式会社 半導体装置及び半導体装置の製造方法
DE102018130147A1 (de) * 2018-11-28 2020-05-28 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
US11557564B2 (en) * 2019-04-08 2023-01-17 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
DE102019134680A1 (de) * 2019-12-17 2021-06-17 Kme Germany Gmbh Verfahren zur Herstellung eines Lotdepots sowie Lotdepot
JP2021141235A (ja) 2020-03-06 2021-09-16 株式会社東芝 半導体装置
CN115295510A (zh) * 2022-09-06 2022-11-04 日月新半导体(威海)有限公司 半导体分立器件封装件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
DE1614364C3 (de) * 1966-06-01 1979-04-05 Rca Corp., New York, N.Y. (V.St.A.) Verfahren zur Montage eines Halbleiter-Kristallelementes
US3500136A (en) * 1968-01-24 1970-03-10 Int Rectifier Corp Contact structure for small area contact devices
US3569797A (en) * 1969-03-12 1971-03-09 Bendix Corp Semiconductor device with preassembled mounting
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
US4012765A (en) * 1975-09-24 1977-03-15 Motorola, Inc. Lead frame for plastic encapsulated semiconductor assemblies
US4117508A (en) * 1977-03-21 1978-09-26 General Electric Company Pressurizable semiconductor pellet assembly
US4158745A (en) * 1977-10-27 1979-06-19 Amp Incorporated Lead frame having integral terminal tabs
US4346396A (en) * 1979-03-12 1982-08-24 Western Electric Co., Inc. Electronic device assembly and methods of making same
JPS5619627A (en) * 1979-07-25 1981-02-24 Mitsubishi Electric Corp Assembly of semiconductor device
JPS5627941A (en) * 1979-08-17 1981-03-18 Hitachi Ltd Manufacture of semiconductor device
US4252864A (en) * 1979-11-05 1981-02-24 Amp Incorporated Lead frame having integral terminal tabs
US4616412A (en) * 1981-01-13 1986-10-14 Schroeder Jon M Method for bonding electrical leads to electronic devices
US4626478A (en) * 1984-03-22 1986-12-02 Unitrode Corporation Electronic circuit device components having integral spacers providing uniform thickness bonding film
US4631820A (en) * 1984-08-23 1986-12-30 Canon Kabushiki Kaisha Mounting assembly and mounting method for an electronic component
JPH0719865B2 (ja) * 1985-04-10 1995-03-06 九州日立マクセル株式会社 半導体装置のリ−ドフレ−ム製造方法
DE3528427A1 (de) * 1985-08-08 1987-04-02 Bbc Brown Boveri & Cie Elektrische verbindungslasche fuer halbleiterbauelemente
JPH0438524Y2 (ja) * 1986-12-19 1992-09-09
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding

Also Published As

Publication number Publication date
MY104177A (en) 1994-02-28
DE68926645D1 (de) 1996-07-18
DE68926645T2 (de) 1997-01-16
KR0139540B1 (ko) 1998-06-01
EP0358077A3 (en) 1991-04-03
CN1016298B (zh) 1992-04-15
US5001545A (en) 1991-03-19
CN1041067A (zh) 1990-04-04
JPH02126659A (ja) 1990-05-15
KR900005587A (ko) 1990-04-14
EP0358077B1 (en) 1996-06-12
EP0358077A2 (en) 1990-03-14

Similar Documents

Publication Publication Date Title
JP2978510B2 (ja) 湾曲ボンディング・リードを有する半導体デバイスおよびその形成方法
JP2658423B2 (ja) 半導体デバイス
US6208023B1 (en) Lead frame for use with an RF powered semiconductor
US7221045B2 (en) Flat chip semiconductor device and manufacturing method thereof
US8022518B2 (en) Semiconductor device having a sealing body and partially exposed conductors
US5902959A (en) Lead frame with waffled front and rear surfaces
EP2930747A1 (en) Lead for connection to a semiconductor device
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US5110761A (en) Formed top contact for non-flat semiconductor devices
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
CN111883490A (zh) 具有用于顶侧冷却的多级传导夹的半导体封装
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US11244880B2 (en) Semiconductor device
US11626358B2 (en) Semiconductor device
US7605475B2 (en) Semiconductor device
US3641663A (en) Method for fitting semiconductor pellet on metal body
JP2005101293A (ja) 半導体装置
US6147410A (en) Electronic component and method of manufacture
CN217444382U (zh) 半导体封装框架及结构
CN220821553U (zh) 半导体封装结构
CN219017645U (zh) 一种应用于平面型功率器件的封装结构
EP4002447A1 (en) Contact clip for semiconductor device package
JP3179414B2 (ja) 半導体装置及びその製造方法
CN215644476U (zh) 用于功率模块的基板及功率模块
CN220065691U (zh) 引线框架及功率模块的封装结构

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

EXPY Cancellation because of completion of term