JP6417462B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6417462B2
JP6417462B2 JP2017212337A JP2017212337A JP6417462B2 JP 6417462 B2 JP6417462 B2 JP 6417462B2 JP 2017212337 A JP2017212337 A JP 2017212337A JP 2017212337 A JP2017212337 A JP 2017212337A JP 6417462 B2 JP6417462 B2 JP 6417462B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
lead
semiconductor element
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017212337A
Other languages
English (en)
Other versions
JP2018019110A (ja
Inventor
幸司 安永
幸司 安永
高木 真吾
高木  真吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017212337A priority Critical patent/JP6417462B2/ja
Publication of JP2018019110A publication Critical patent/JP2018019110A/ja
Application granted granted Critical
Publication of JP6417462B2 publication Critical patent/JP6417462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
半導体素子、この半導体素子に導通するリード、および上記半導体素子および上記リードの一部を覆う封止樹脂を備える半導体装置が広く用いられている。上記半導体素子の代表例としては、たとえばダイオードやトランジスタが挙げられる。特許文献1に開示された構成においては、上記半導体素子が上面電極および下面電極を有している。また、上記半導体素子を挟むように2つの上記リードが配置されている。一方の上記リードは、上記上面電極に導通し、他方の上記リードは、上記下面電極に導通している。上記2つのリードと上記上面電極および下面電極とは、はんだによって接合されている。平面視においては、上記2つのリードは、上記上面電極および上記下面電極のすべてかそのほとんどを覆う大きさとされている。
上記はんだは、たとえばペースト状のはんだペーストを加熱によって硬化させることにより形成される。この加熱工程においては、上記はんだペーストがいったん軟化することが一般的である。このため、上記半導体素子は、軟化した上記はんだペーストを介して上記2つのリードに挟まれる格好となる。この際に、上記半導体素子が大きくずれると、上記はんだペーストがたとえば上記上面電極からはみ出し、上記半導体素子の側面に至るおそれがある。これは、上記半導体素子の上記側面に露出した導電体部分と上記リードとが不当に導通してしまうという不具合を招来する。
特開2012−182253号公報
本発明は、上記した事情のもとで考え出されたものであって、より確実に半導体素子の電極とリードとを接合することが可能な半導体装置を提供することをその課題とする。
本発明の第1の側面によって提供される半導体装置は、第1方向を向く電極を有する半導体素子と、上記電極に対向しかつ導通する先端面、およびこの先端面に繋がり上記電極から離間するように起立した起立部を有する第1リードと、上記半導体素子の上記電極と上記第1リードの上記先端面とを接合する導電性接合材と、上記半導体素子、上記第1リードの少なくとも一部、および上記導電性接合材を覆う封止樹脂と、を備えることを特徴としている。
本発明の好ましい実施の形態においては、上記第1方向視において、上記先端面は上記半導体素子の上記電極よりも小である。
本発明の好ましい実施の形態においては、上記第1方向視において、上記先端面は上記半導体素子の上記電極の中心に重なっている。
本発明の好ましい実施の形態においては、上記第1方向視において、上記導電性接合材は、上記電極に内包されている。
本発明の好ましい実施の形態においては、上記第1方向視において、上記半導体素子の外形と上記電極とは相似形である。
本発明の好ましい実施の形態においては、上記先端面は、正方形である。
本発明の好ましい実施の形態においては、上記第1リードは、上記起立部に繋がり、かつ上記第1方向視において上記起立部から離間する方向に延びる横行部を有する。
本発明の好ましい実施の形態においては、上記第1方向における上記横行部と上記半導体素子の上記電極との距離は、上記第1方向における上記横行部と上記封止樹脂の外面との距離よりも大である。
本発明の好ましい実施の形態においては、上記第1リードは、一端が上記横行部に対して上記起立部とは反対側に繋がり、かつ他端が上記一端よりも上記第1方向において上記半導体素子側に位置する段差部を有する。
本発明の好ましい実施の形態においては、上記第1リードは、上記段差部に繋がり、かつ上記第1方向視において上記段差部から離間する方向に延びるとともに、その一部が上記封止樹脂から突出する延伸部を有する。
本発明の好ましい実施の形態においては、上記第1リードは、一端が上記延伸部に対して上記段差部とは反対側に繋がり、かつ他端が上記一端よりも上記第1方向において上記段差部から離間した位置にある迂回部を有する。
本発明の好ましい実施の形態においては、上記第1リードは、上記延伸部と上記迂回部とが繋がる部分である折り曲げ部分に、その折り曲げ方向に延びるとともに、折り曲げ内側に位置する溝を有する。
本発明の好ましい実施の形態においては、上記溝は、上記折り曲げ方向において上記折り曲げ部分よりも短い。
本発明の好ましい実施の形態においては、上記第1リードは、上記迂回部に繋がる端子部を有する。
本発明の好ましい実施の形態においては、上記横行部は、上記起立部に繋がる側の部分の幅が上記起立部の幅と同じである等幅部を有する。
本発明の好ましい実施の形態においては、上記横行部は、上記等幅部に対して上記起立部と反対側に繋がり、上記等幅部よりも幅が広い広幅部を有する。
本発明の好ましい実施の形態においては、上記横行部は、上記起立部に繋がる側の部分の幅が上記起立部の幅と同じである等幅部とこの等幅部に対して上記起立部と反対側に繋がり、上記等幅部よりも幅が広い広幅部とを有し、上記延伸部は、上記広幅部よりも幅が広い。
本発明の好ましい実施の形態においては、上記起立部は、上記第1方向に対して傾いており、上記先端面のうち上記起立部が傾く側とは反対側の部分に、バリが形成されている。
本発明の好ましい実施の形態においては、上記半導体素子に対して上記第1リードの上記先端面とは反対側から接合されたダイパッド部を有する第2リードをさらに備える。
本発明の好ましい実施の形態においては、上記ダイパッド部に繋がり、第1方向視において上記封止樹脂の外部へと延びる延伸部を有する。
本発明の好ましい実施の形態においては、上記第2リードの上記延伸部は、上記ダイパッド部に繋がる部分が上記封止樹脂から突出する部分よりも上記第1方向において上記第1リードの上記先端面に対して離間した位置にある。
本発明の好ましい実施の形態においては、上記延伸部は、上記ダイパッド部よりも幅が狭い。
本発明の好ましい実施の形態においては、上記第2リードは、一端が上記延伸部に対して上記ダイパッド部とは反対側に繋がり、かつ他端が上記一端よりも上記第1方向において上記延伸部から離間した位置にある迂回部を有する。
本発明の好ましい実施の形態においては、上記第2リードは、上記延伸部と上記迂回部とが繋がる部分である折り曲げ部分に、その折り曲げ方向に延びるとともに、折り曲げ内側に位置する溝を有する。
本発明の好ましい実施の形態においては、上記溝は、上記折り曲げ方向において上記折り曲げ部分よりも短い。
本発明の好ましい実施の形態においては、上記第2リードは、上記迂回部に繋がる端子部を有する。
本発明の第2の側面によって提供される半導体装置の製造方法は、第1方向を向く電極を有する半導体素子および先端面を有する第1リードを用意し、上記電極に対して上記先端面が対向するように上記第1リードを配置する工程と、上記電極と上記先端面とを接合する工程と、を備えることを特徴としている。
本発明の好ましい実施の形態においては、上記第1リードを配置する工程においては、上記先端面が上記第1方向において上記電極と同じ側を向く姿勢から上記先端面が上記電極と対向する姿勢へと上記第1リードを回転させる。
本発明の好ましい実施の形態においては、上記第1リードを配置する工程においては、上記第1リードに繋がり、かつ上記回転の軸方向に延びる連結部を捻ることにより上記第1リードを回転させ、上記第1リードを配置する工程の後に、上記連結部を除去する工程を備える。
本発明の好ましい実施の形態においては、上記連結部を除去する工程は、打ち抜きによって行う。
このような構成によれば、上記第1リードは、上記先端面のみが上記電極と対向する姿勢で、上記導電性接合材によって接合されている。このため、上記半導体装置の製造工程において、上記電極と上記第1リードとの間において、軟化したはんだが広い領域に及んでしまうことを防止することができる。これにより、上記第1リードがずれてしまったり、上記導電性接合材が上記電極を超えて上記半導体素子の側面に及んでしまうことを回避することができる。また、上記電極から離間するように起立した上記起立部を備えることにより、軟化した上記導電性接合材が上記起立部を伝って上昇することが期待できる。これにより、上記導電性接合材を上記起立部の近傍に留まらせることができる。したがって、上記半導体素子の上記電極と上記第1リードとをより確実に接合することが可能である。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第1実施形態に基づく半導体装置を示す斜視図である。 図1のII−II線に沿う断面図である。 図1の半導体装置を示す要部拡大断面図である。 図1の半導体装置を示す要部拡大断面図である。 図1の半導体装置を示す平面図である。 図1の半導体装置を示す側面図である。 図1の半導体装置の製造に用いられるリードフレームの一例を示す要部平面図である。 図7のリードフレームを示す要部拡大平面図である。 図8のIX−IX線に沿う要部拡大断面図である。 図8のX−X線に沿う要部拡大断面図である。 図8のXI−XI線に沿う要部拡大断面図である。 図8のXII−XII線に沿う要部拡大断面図である。 図8のXIII−XIII線に沿う要部拡大断面図である。 図1の半導体装置の製造に用いられるリードフレームに折り曲げ加工を施した状態を示す要部拡大平面図である。 図14のXV−XV線に沿う要部拡大断面図である。 図1の半導体装置の製造に用いられるリードフレームに反転加工を施した状態を示す要部拡大平面図である。 図16のXVII−XVII線に沿う要部拡大断面図である。 図1の半導体装置の製造に用いられるリードフレームに打ち抜き加工を施した状態を示す要部拡大断面図である。 図18のXIX−XIX線に沿う要部拡大断面図である。 図18のXX−XX線に沿う要部拡大断面図である。 図1の半導体装置の製造に用いられるリードフレームに折り曲げ加工を施した状態を示す要部拡大断面図である。 図1の半導体装置の第1リードを示す斜視図である。 本発明の第2実施形態に基づく半導体装置を示す断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1〜図6は、本発明の第1実施形態に基づく半導体装置を示している。本実施形態の半導体装置101は、第1リード100、第2リード200、半導体素子400、はんだ510,520および封止樹脂600を備えている。半導体装置101は、いわゆる2端子型の封止樹脂電子部品として構成されているが、これは本発明に係る半導体装置の一例であり3以上の端子を有する封止樹脂電子部品であってもよい。
図1は、半導体装置101を斜め上方向からみた斜視図である。図2は、図1のII−II線に沿うzx平面における断面図であり、図3および図4は、その要部拡大断面図である。図5は、半導体装置101の平面図であり、図6は、半導体装置101の側面図である。これらの図において、z方向は、本発明で言う第1方向に相当する。以下の説明においては、図1〜図3における図中上方を「上」、図中下方を「下」と便宜上称するが、z方向が重力方向と一致することを特定するものではない。また、x方向およびy方向は、平面方向を定義する方向として扱う。
半導体装置101の外形サイズの一例を挙げると、x方向寸法が5.0mm程度、y方向寸法が2.6mm程度、z方向寸法が2.0mm程度である。
第1リード100は、半導体素子400に流れるべき電流の導通経路を構成するものであり、本実施形態においては、たとえばCuに代表される金属板からなる。本実施形態においては、第1リード100は、先端面110、起立部120、横行部130、段差部140、延伸部150、迂回部160および端子部170を有する。第1リード100の厚さは、たとえば0.2mm程度である。
図2および図3に示すように、先端面110は、z方向下方を向いており、後述する半導体装置101の製造方法から理解される通り、第1リード100の厚さ方向に起立する一端面であった面である。本実施形態においては、先端面110は、正方形とされており、そのサイズが0.2mm角程度とされている。
起立部120は、先端面110に繋がり、後述する半導体素子400の上面電極410から離間するように起立している。本実施形態においては、起立部120の断面は、一様な形状およびサイズとされており、先端面110と同じ0.2mm角程度の正方形である。また、起立部120の長さはたとえば0.6mm程度である。
図3によく表れているように、本実施形態においては、起立部120がz方向に対して若干傾いている。より具体的には、起立部120の上方部分が先端面110に対して図中右側に位置するように傾いている。また、先端面110は、起立部120に対して垂直であるため、左方部分が右方部分よりもz方向上方に位置するようにx方向に対して傾いている。先端面110においては、起立部120が傾く側(右側)とは反対側(左側)にバリ191が形成されている。また、起立部120が傾く側(右側)には、ダレ192が形成されている。なお、バリ191やダレ192は、後述するように半導体装置101の製造工程において不可避的に生じる可能性がある要素である。同様の製造工程を経た半導体装置101であっても、バリ191およびダレ192の両方が明瞭に形成される場合があれば、いずれか一方のみが形成される場合、もしくはいずれもが明瞭には形成されない場合がある。
横行部130は、起立部120に繋がり、かつz方向視において起立部120から離間するように延びる部位であり、本実施形態においては、図1、図2および図5に示すように、起立部120からx方向右方へと延びている。本実施形態の横行部130は、z方向厚さが0.2mm程度である。また、横行部130は、等幅部131および広幅部132を有している。等幅部131は、起立部120に繋がっており、y方向幅が起立部120と同じである。すなわち、等幅部131は、起立部120に対して連続的に繋がっており、y方向幅は、たとえば0.2mm程度である。広幅部132は、等幅部131に対して起立部120とは反対側(x方向右側)に繋がっており、等幅部131よりもy方向幅が広い。広幅部132のy方向幅は、たとえば0.9mm程度である。また、等幅部131および広幅部132のx方向寸法は、いずれもたとえば0.5mm程度である。なお、図2に示すように、本実施形態においては、横行部130は、x方向に対して若干傾いている。この傾き角度は、z方向に対する起立部120の傾き角度とほぼ同じである。
段差部140は、一端が横行部130に対して起立部120とは反対側(図中右側)に繋がり、かつ他端が上記一端よりもz方向において半導体素子400側(z方向下方側)に位置する。すなわち、段差部140は、第1リード100に、z方向にシフトするクランク状の部分を生じさせている。さらに、本実施形態においては、段差部140は、z方向に対して傾いている。この傾き角度は、z方向に対する起立部120の傾き角度およびx方向に対する横行部130の傾き角度よりも若干大である。段差部140の厚さは0.2mm程度であり、y方向寸法は、1.4mm程度である。また、段差部140のz方向寸法は、0.6mm程度である。
延伸部150は、段差部140の図中下方側に繋がり、かつz方向視において段差部140から離間する方向(図中右方)に延びている。また、延伸部150は、後述する封止樹脂600からその一部が突出している。図1および図2に示すように、延伸部150は、x方向に対してほぼ平行である。延伸部のy方向寸法は1.4mm程度であり、z方向厚さは、0.2mm程度である。本実施形態においては、延伸部150に開口181が形成されている。開口181は、延伸部150の平面視におけるほぼ中央に配置されており、たとえばx方向寸法が0.3mm程度、y方向寸法が0.4mm程度の矩形状である。
迂回部160は、一端が延伸部150に対して段差部140とは反対側(図中右側)に繋がり、かつ他端が上記一端よりもz方向において段差部140よりも離間した位置(図中下方側位置)にある。本実施形態においては、迂回部160のy方向寸法は1.5mm程度であり、厚さが0.2mm程度である。また、本実施形態においては、図4および図5に示すように、延伸部150と迂回部160とが繋がる部分である折り曲げ部分に、溝182が形成されている。溝182は、上記折り曲げ部分において折り曲げ方向であるy方向に延びている。なお、本発明においては、折り曲げ加工によって形成された折り曲げ線が伸びる方向を便宜上「折り曲げ方向」と称する。また、溝182は、上記折り曲げ部分において折り曲げ内側に位置している。また、図5に示すように、溝182のy方向寸法は、上記折り曲げ部分のy方向寸法よりも小であり、溝182は上記折り曲げ部分のy方向両端には到達していない。後述するように、溝182は、たとえば断面三角形の溝であったものが折り曲げ加工の結果、断面形状が偏平となったものである。このため、溝182は、明瞭に開いた形状ではなく、ほとんど閉じた形状となる場合がありうる。溝182の深さは、たとえば0.07mm程度である。
端子部170は、迂回部160のz方向下端に繋がっており、この下端からx方向左方に延びている。端子部170は、半導体装置101がたとえば回路基板(図示略)などに面実装される際に実装端子として用いられる部位である。本実施形態においては、端子部170のy方向寸法は、たとえば1.5mm程度、厚さが0.2mm程度である。
第2リード200は、第1リード100とともに半導体素子400に流れるべき電流の導通経路を構成するものであり、本実施形態においては、たとえばCuに代表される金属板からなる。本実施形態においては、第2リード200は、ダイパッド部210、延伸部230、迂回部260および端子部270を有する。第2リード200の厚さは、たとえば0.2mm程度である。
ダイパッド部210は、半導体素子400が搭載される部位であり、第1リード100の先端面110に対して半導体素子400を挟んでz方向下方に位置している。図1および図5に示すように、ダイパッド部210は、z方向視において半導体素子400よりも大とされており、たとえばx方向寸法が2.2mm程度、y方向寸法が2.3mm程度の矩形状である。図2に示すように、本実施形態においては、ダイパッド部210は、第1リード100の延伸部150よりもz方向下方に位置している。
延伸部230は、ダイパッド部210に繋がり、z方向視において封止樹脂600の外部へとx方向左方に延びている。延伸部230は、y方向寸法がたとえば1.5mm程度とされており、ダイパッド部210よりもy方向の幅が狭い。また、図2に示すように、延伸部230は、ダイパッド部210に繋がる部分が封止樹脂600から突出する部分よりもz方向において第1リード100の先端面110に対して離間した位置、すなわちz方向下方側位置にある。より具体的には、延伸部230は、緩やかな2つの折り曲げ部分を有するクランク形状とされている。このクランク形状によるz方向のシフト距離は、たとえば0.15mm程度である。本実施形態においては、延伸部230に開口281が形成されている。開口281は、延伸部230の平面視におけるほぼ中央に配置されており、たとえばx方向寸法が0.4mm程度、y方向寸法が0.4mm程度の矩形状である。
迂回部260は、一端が延伸部230に対してダイパッド部210とは反対側(図中左方側)に繋がり、かつ他端が上記一端よりもz方向において延伸部230に対して離間した位置、すなわちz方向下方位置にある。本実施形態においては、迂回部260のy方向寸法は1.5mm程度である。また、本実施形態においては、図4および図5を参照して説明した溝182と同様に、延伸部230と迂回部260とが繋がる部分である折り曲げ部分に、溝282が形成されている。溝282は、上記折り曲げ部分において折り曲げ方向であるy方向に延びている。また、溝282は、上記折り曲げ部分において折り曲げ内側に位置している。また、図5に示すように、溝282のy方向寸法は、上記折り曲げ部分のy方向寸法よりも小であり、溝282は上記折り曲げ部分のy方向両端には到達していない。後述するように、溝282は、たとえば断面三角形の溝であったものが折り曲げ加工の結果、断面形状が偏平となったものである。このため、溝282は、明瞭に開いた形状ではなく、ほとんど閉じた形状となる場合がありうる。溝282の深さは、たとえば0.07mm程度である。
本実施形態においては、ダイパッド部210と延伸部230との間には、溝283が形成されている。溝283は、y方向に延びておりz方向上方に開口している。溝283の断面形状は、略三角形あるいは台形である。溝283は、後述するはんだ520の広がりを防止するとともに、第2リード200と封止樹脂600との接合強度を高める機能を果たす。
端子部270は、迂回部260のz方向下端に繋がっており、この下端からx方向右方方に延びている。端子部270は、半導体装置101がたとえば回路基板(図示略)などに面実装される際に実装端子として用いられる部位である。本実施形態においては、端子部270のy方向寸法は、たとえば1.5mm程度である。
半導体素子400は、半導体装置101がたとえば電気回路に組み込まれた際に、電気回路の一要素としての機能を果たすものであり、本実施形態においては、たとえばダイオードとして構成されている。半導体素子400は、上面電極410、下面電極420および絶縁層430を有している。半導体素子400のサイズの一例を挙げると、x方向寸法が0.90mm以上、1.70mm以下程度、y方向寸法が0.90mm以上、1.70mm以下程度、z方向高さが0.26mm程度である。
上面電極410は、本発明で言う電極に相当し、半導体素子400のz方向上面に形成されており、z方向上方を向いている。上面電極410は、たとえばAuなどの金属メッキ層からなる。本実施形態においては、図1および5に示すように、上面電極410は、平面視において半導体素子400の外形と相似形である矩形状であり、半導体素子400の平面視外縁よりも内方に退避した格好となっている。また、第1リード100の先端面110は、上面電極410よりも小である。平面視においては、先端面110と上面電極410との中心が互いにほぼ一致している。上面電極410のサイズの一例を挙げると、x方向寸法が0.60mm以上、1.40mm以下程度、y方向寸法が0.60mm以上、1.40mm以下程度である。
上面電極410と第1リード100の先端面110とは、はんだ510によって接合されている。はんだ510は、本発明で言う導電性接合材の一例に相当する。図1、図2および図5に示すように、z方向視においてはんだ510は上面電極410に内包されている。すなわち、はんだ510の外縁は、上面電極410の外縁よりも内側に退避している。また、はんだ510は、第1リード100の起立部120の一部に這い上がるように形成されている。はんだ510の這い上がり高さは、たとえば起立部120の半分程度である。
絶縁層430は、たとえばSiO2からなり、上面電極410を取り囲んでいる。また
、絶縁層430の外縁は、半導体素子400のz方向視における外縁に到達している。本実施形態においては、絶縁層430は、矩形環状とされている。
下面電極420は、半導体素子400のz方向下面に形成されており、z方向下方を向いている。下面電極420は、はんだ520によって第2リード200のダイパッド部210に接合されている。
封止樹脂600は、半導体素子400、第1リード100の一部および第2リード200の一部を覆っており、これらを保護する機能を果たす。封止樹脂600は、たとえば黒色のエポキシ樹脂からなり、金型を用いて成形される。本実施形態においては、封止樹脂600のうち第1リード100および第2リード200が突出する位置よりもz方向上方に位置する部分は、偏平な錘台形とされている。また、封止樹脂600のz方向下方部分には、第1リード100の端子部170と第2リード200の端子部270とに挟まれた位置に、z方向下方に突出する突起が形成されている。
また、図1および図5に示すように、半導体装置101は、4つの保持部12を有している。4つの保持部12は、それぞれが第1リード100および第2リード200と同様のたとえばCuなどの金属からなる。4つの保持部12は、z方向における位置が、第1リード100および第2リード200のうち封止樹脂600から突出する部位と同じである。4つの保持部12は、z方向視において封止樹脂600の四隅寄りに離間配置されている。それぞれの保持部12の1つのy方向端面は、封止樹脂600から露出している。保持部12は、半導体装置101の製造工程において、封止樹脂600を保持する役割を果たす。
図2に示すように、本実施形態においては、z方向における第1リード100の横行部130と半導体素子400の上面電極410との距離H1は、z方向における横行部130と封止樹脂600の外面との距離H2よりも大である。たとえば、距離H1が0.43mm程度であるのに対し、距離H2は0.15mm程度である。また、横行部130の厚さtは、上述した通り0.2mm程度である。
次に、半導体装置101の製造方法の一例について、図7〜図22を参照しつつ以下に説明する。
まず、図7および図8に示すように、リードフレーム10を用意する。リードフレーム10は、フレーム11と、このフレーム11に支持された複数の第1リード100および第2リード200とを含む。リードフレーム10は、たとえばCuなどの金属板であり、その厚さがたとえば0.2mm程度である。なお、図8から理解されるように、本図に示す第1リード100および第2リード200は、上述した第1リード100および第2リード200のように各所が折り曲げられた形状ではなく、いまだ平板状であり、正確には、第1リード100および第2リード200となるべき部位である。ただし、以降の説明においては、便宜上、それぞれを第1リード100および第2リード200と称する。また、第1リード100および第2リード200のうち折り曲げ加工が施される前の段階では、その形状が明確ではない部位については、かっこを付した符号によって表している。また、図中のx方向、y方向、z方向は厳密には妥当しない部分があるが、説明の便宜上、完成した半導体装置101を仮定した場合に妥当する方向に当てはめている。
図8に示すように、リードフレーム10においては、第1リード100と第2リード200とがx方向に並んで配置されている。第1リード100は、2つの連結部13によってフレーム11に連結されている。2つの連結部13は、第1リード100のうち迂回部160となるべき部位の近傍に繋がっており、y方向において互いに離間配置されている。連結部13のx方向寸法は0.2mm程度、y方向寸法は0.3mm程度である。
第2リード200は、端子部270となるべき部位の近傍がフレーム11に連結されている。
また、1組の第1リード100および第2リード200につき、4つの保持部12が形成されている。4つの保持部12は、フレーム11のうちy方向において第1リード100および第2リード200を挟む部位から突出している。
本実施形態においては、リードフレーム10は、Cuの金属板を打ち抜き加工することによって形成されている。この打ち抜き加工においては、ダイとパンチが用いられる。このダイは、上記金属板に対してz方向下方に配置されるものであり、z方向視において上記金属板のうちリードフレーム10として残存すべき部位、すなわちフレーム11、複数の第1リード100および複数の第2リード200などの形状を有している。一方、上記パンチは、z方向視において上記金属板のうちリードフレーム10を形成するために除去されるべき部位の形状を有している。このパンチは、z方向上方から上記金属板を挟んで上記ダイと交差するようにz方向下方に押し下げられる。この結果、上記金属板に打ち抜き加工が施され、リードフレーム10が得られる。
このような打ち抜き加工を経ることにより、図9および図10に示すように、第1リード100が、バリ191およびダレ192を有し、第2リード200がバリ291およびダレ292を有する可能性がある。これらの図に示すように、上記パンチが向かってくるz方向上方側にダレ192,292が形成され、z方向下方側にバリ191,291が形成される。図7および図8に示す状態においては、すべてのバリ191,291とダレ192,292のz方向における向きは一律である。なお、上述した通り、バリ191,192やダレ192,292は、半導体装置101の製造工程において不可避的に生じる可能性がある要素である。同様の製造工程を経た場合であっても、バリ191,291およびダレ192,292の両方が明瞭に形成される場合があれば、いずれか一方のみが形成される場合、もしくはいずれもが明瞭には形成されない場合がある。
また、第1リード100には、溝182が形成される。溝182は、延伸部150となるべき部位と迂回部160となるべき部位の間に形成され、図13に示すようにz方向上方の開口した断面三角形の溝である。ただし、溝182は、第1リード100のy方向両端には到達していない。一方、第2リード200には、溝282が形成される。溝282は、延伸部230となるべき部位と迂回部260となるべき部位との間に形成され、図12に示すようにz方向下方に開口した断面三角形の溝である。溝282も、第2リード200のy方向両端には到達していない。このように、溝182と溝282は、z方向において開口する向きが互いに逆である。このような溝182,282は、上述した打ち抜き加工と同時に、あるいは前後して形成してもよいし、後述する複数の折り曲げ加工の間に形成してもよい。
また、第2リード200には、溝283が形成される。溝283は、ダイパッド部210と延伸部230となるべき部位との間に形成され、図11に示すようにz方向上方に開口する断面略三角形または台形の溝である。溝283は、第2リード200のy方向両端に到達している。
次いで、図14および図15に示すように、第1リード100および第2リード200に対して折り曲げ加工を施す。第1リード100に対しては、先端面110が存在する端部から3箇所に対して折り曲げ加工を施す。これにより、起立部120、横行部130および段差部140が明瞭に現れる。また、第2リード200に対しては、ダイパッド部210よりも根元側の2箇所に対して折り曲げ加工を施す。これにより、クランク形状を有する延伸部230となるべき部位がより明瞭となる。この折り曲げ加工により、ダイパッド部210は、フレーム11に対してz方向下方に平行に移動した格好となる。また、第1リード100は、先端面110がz方向上方を向く姿勢となる。
次いで、図16および図17に示すように、ダイパッド部210に半導体素子400を搭載する。半導体素子400の搭載は、たとえばダイパッド部210に上述したはんだ520となるべきはんだペースト520’を塗布し、この上に半導体素子400をマウントする。また、半導体素子400の上面電極410には、上述したはんだ510となるべきはんだペースト510’を塗布しておく。このはんだペースト510’は、上面電極410の中央付近にであって、上面電極410の外縁よりも内方に十分に退避した領域に塗布される。そして、第1リード100を、2つの連結部13を通るy方向に延びる軸を中心として図17における反時計回りにおよそ180°回転させる。これにより、2つの連結部13は、180°捻られる。また、先端面110がz方向上方を向く姿勢から、半導体素子400の上面電極410と対向する姿勢となる。
なお、第1リード100を180°回転させると、第1リード100の先端面110、起立部120および横行部130は、図17において半導体素子400の近傍に想像線で示した位置に現れる。しかし、先端面110が上面電極410に当接することにより、第1リードのうち横行部130もしくはその近傍が若干撓むこととなる。これにより、起立部120がz方向に対して傾き、先端面110および横行部130がx方向に対して傾く。また、この際、先端面110のうち上面電極410に対して積極的に当接させられる部位は、図3に示した通りダレ192が形成された部位である。この後に、たとえばはんだペースト510’,520’を加熱によって硬化させる。これにより、はんだ510,520が形成され、第1リード100の先端面110と上面電極410との接合、および第2リード200のダイパッド部210と下面電極420との接合が完了する。
次いで、図18に示すように、封止樹脂600を形成する。封止樹脂600は、たとえば、第1リード100および第2リード200の一部ずつを収容するキャビティーを有する金型を用いて成型する。このキャビティーには、4つの保持部12が収容される。このキャビティーにエポキシ樹脂などの樹脂材料を充填し、これを硬化させることにより、封止樹脂600が得られる。
次いで、図18の2つの切断線CLに囲まれた領域を打ち抜き加工によって除去する。各切断線CLは、連結部13を含んでおり、また第1リード100の一部およびフレーム11の一部を含んでいる。本実施形態においては、切断線CLに囲まれた領域は、x方向寸法が2.3mm程度、y方向寸法が0.6mm程度である。この打ち抜きにより、2つの連結部13が除去され、第1リード100の迂回部160となるべき部位および端子部170となるべき部位がより明瞭となる。
切断線CLに囲まれた領域の打ち抜きは、上述した打ち抜き加工と同様にダイとパンチとを用いて行う。この場合、上記パンチのz方向視形状が切断線CLに囲まれた領域の形状とされる。一方のダイは、このようなパンチが進入可能な開口を有する形状とされる。このダイがリードフレーム10のz方向下方に配置され、上記パンチがz方向上方からz方向下方へと押し下げられる。この結果、第1リード100のうち打ち抜き加工によって形成された端縁には、あらたなバリ191およびダレ192が形成されうる。すなわち、図20に示すように、第1リード100の端子部170となるべき部位のy方向端縁においては、z方向下方側にバリ191が存在し、z方向上方側にダレ192が存在する。一方、図19に示すように、たとえば第1リード100の端子部170となるべき部位のx方向端縁においては、z方向上方側にバリ191が存在し、z方向下方側にダレ192が存在する。これは、図8〜図10を参照して説明したバリ191およびダレ192を有しうる第1リード100が、図17を参照して説明した回転工程により、上下が反転した姿勢とされたからである。このように、第1リード100は、バリ191とダレ192とが存在しうる位置がその厚さ方向において互いに逆となる部位を有するものとなっている。
次いで、図18に示すように、第2リード200とフレーム11とが連結された部位を除去する。この除去は、図18の切断線CLに囲まれた領域を除去するための打ち抜き加工と同時に行なってもよい。この結果、第1リード100および第2リード200がフレーム11から離間した構成となる。ただし、封止樹脂600は、フレーム11から延びる4つの保持部12を覆っている。このため、封止樹脂600は、フレーム11に保持された状態が保たれている。また、封止樹脂600を介して第1リード100および第2リード200も、フレーム11によって保持された状態が保たれている。そして、図21に示すように、第1リード100および第2リード200のうち封止樹脂600から突出した部位に対して2箇所ずつの折り曲げ加工を施す。これにより、迂回部160,260と端子部170,270とが形成される。なお、この際、溝182,282が、折り曲げの良好な起点となる。なお、図8および図13において、溝182はz方向上方に開口していたが、上述した回転工程を経た後は、溝282と同様にz方向下方に開口している。この後は、フレーム11から4つの保持部12を離間させるたとえば打ち抜き加工もしくは切断加工を経ることにより、図1に示した半導体装置101が得られる。
図22は、上述した製造工程を経て形成された第1リード100の単体を示す斜視図である。同図において、ハーフトーンが施された帯状部分は、破断面が形成されうる部分をしている。この破断面は、上述した製造工程での打ち抜き加工において、せん断過程に続いて第1リード100や第2リード200が引きちぎられるように切り離された部分の痕跡である。上記破断面は、第1リード100や第2リード200の各部位において、厚さ方向の一方側に現れる。打ち抜き加工の原理から、この破断面が存在する側に上述したバリ191が生じうる。本図における複数の微小な矢印は、バリ191が生じうる部分を示している。上述した通り、第1リード100は、反転させられる回転工程を挟んで、2度の打ち抜き加工が施される。このため、上記破断面およびバリ191が存在する部分が厚さ方向において互いに反対側となる2種類の部分が混在している。2度目の打ち抜きによって生じた端縁である、迂回部160および端子部170のy方向端縁は、上記破断面およびバリ191が生じうる側がそれ以外の部分とは反対となっている。
次に、半導体装置101およびその製造方法の作用について説明する。
本実施形態によれば、図1、図2および図5に示すように、第1リード100は、先端面110のみが上面電極410と対向する姿勢で、はんだ510によって接合されている。このため、半導体装置101の製造工程において、上面電極410と第1リード100との間において、軟化したはんだが広い領域に及んでしまうことを防止することができる。これにより、第1リード100がずれてしまったり、はんだ510が上面電極410を超えて半導体素子400の側面に及んでしまうことを回避することができる。また、上面電極410から離間するように起立した起立部120を備えることにより、軟化したはんだが起立部120を伝って上昇することが期待できる。これにより、はんだ510を起立部120の近傍に留まらせることができる。したがって、半導体素子400の上面電極410と第1リード100とをより確実に接合することが可能である。
また、先端面110が、半導体素子400の上面電極410よりも小であることにより、はんだ510をより狭い領域に留まらせることができる。z方向視において、先端面110が半導体素子400の上面電極410の中心に重なっていることは、はんだ510が上面電極410を超えて周囲に及んでしまうことを回避するのに適している。z方向視において、はんだ510が、上面電極410に内包されていることにより、はんだ510と半導体素子400の側面との意図しない導通を排除することができる。z方向視において、半導体素子400の外形と上面電極410とが相似形であることにより、上面電極410を比較的大きくしつつ、上面電極410の外縁と半導体素子400の外縁との距離をばらつきなく小さくすることができる。先端面110が、正方形であることは、一般的な半導体素子400の上面電極410と相似形とするのに都合がよい。
第1リード100が、横行部130を有することにより、第1リード100を外部と導通させるための封止樹脂600からの突出部分を、半導体素子400からx方向に離間した位置に設けることができる。これは、半導体装置101の高さを低減するのに適している。また、図2における距離H1が、距離H2よりも大であることにより、はんだ510の起立部120に対する這い上がり高さをより高くすることができる。これは、はんだ510をより小さい領域に留まらせるのに適している。また、これに加えて、封止樹脂600の高さを低くすることに寄与し、半導体装置101の高さを低減するのに適している。
段差部140を備えることにより、半導体素子400のz方向上方を横断してきた横行部130から、z方向下方の半導体素子400に近い高さに第1リード100の一部を位置させることができる。そして、この段差部140に繋がる延伸部150が、x方向右方に延びて封止樹脂600から突出することにより、第1リード100を半導体素子400に近い高さに置くことができる。これは、封止樹脂600の高さを低減しつつ、第1リード100が封止樹脂600から突出する位置を偏らせないことができるという利点がある。
迂回部160および端子部170を有することにより、半導体装置101をいわゆる面実装タイプとして構成することができる。
延伸部150と迂回部160とが繋がる部分である折り曲げ部分に、溝182を設けることにより、第1リード100を封止樹脂600から確実に離間した位置において折り曲げることができる。溝182を封止樹脂600から離間させる一方、溝182と封止樹脂600との距離を適切に近づけることにより、半導体装置101の小型化を図ることができる。また、溝182が、y方向において上記折り曲げ部分よりも短く、第1リード100のy方向両端に到達していないことにより、上記折り曲げ部分が不当に弱い部分となってしまうことを防止することができる。
横行部130が、等幅部131を有することにより、横行部130と起立部120との間の折り曲げ部分を正確に折り曲げ加工することができる。また、横行部130が、広幅部132を有することにより、横行部130の適切な高剛性化と低抵抗化とを図ることができる。
起立部120が、z方向に対して傾いており、先端面110のうち起立部120が傾く側とは反対側の部分(図3における図中左方側部分)に、バリ191が形成されている。これにより、バリ191を半導体素子400の上面電極410から離間させることができる。したがって、上面電極410がバリ191によって損傷を受けたり、バリ191のみが上面電極410と接し、先端面110が上面電極410から離間してしまうことを防止することができる。また、バリ191が形成される側とは反対側には、ダレ192が形成されやすい。この部分がバリ191よりも上面電極410に近い位置関係となることにより、先端面110を上面電極410により沿わせることができる。
半導体素子400に対して第1リード100の先端面110とは反対側から接合されたダイパッド部210を有することにより、半導体素子400をより確実に保持することができる。延伸部230を有することにより、第2リード200を外部と導通させるための封止樹脂600からの突出部分を、半導体素子400からx方向に離間した位置に設けることができる。これは、半導体装置101の高さを低減するのに適している。迂回部260および端子部270を有することにより、半導体装置101をいわゆる面実装タイプとして構成することができる。
延伸部230と迂回部260とが繋がる部分である折り曲げ部分に、溝282を設けることにより、第2リード200を封止樹脂600から確実に離間した位置において折り曲げることができる。溝282を封止樹脂600から離間させる一方、溝282と封止樹脂600との距離を適切に近づけることにより、半導体装置101の小型化を図ることができる。また、溝282が、y方向において上記折り曲げ部分よりも短く、第2リード200のy方向両端に到達していないことにより、上記折り曲げ部分が不当に弱い部分となってしまうことを防止することができる。
半導体装置101の製造工程においては、上面電極410に対して先端面110が対向するように第1リード100を配置する工程と、上面電極410と先端面110とを接合する工程と、を備える。これにより、第1リード100のうちたとえばダイパッド部210に類似した比較的大きな面積の部位を上面電極410に対向させる必要がない。これは、半導体素子400のずれやはんだ510の広がりを抑えるのに適している。
第1リード100を配置する工程においては、先端面110がz方向上方を向く姿勢から先端面110が上面電極410と対向する姿勢へと第1リード100を回転させる。これにより、半導体素子400から離れた位置から第1リード100をたとえばスライドさせるなどの作業を経て第1リード100を配置する必要がない。したがって、第1リード100をより容易かつ確実に配置することができる。また、第1リード100を配置する工程においては、連結部13を捻ることにより第1リード100を回転させるとともに、第1リード100を配置する工程の後に、連結部13を除去する。これにより、上記第1リード100を連結部13を中心に安定して回転させることが可能であり、第1リード100の先端面110を上面電極410に対向する位置へと正確に導くことができる。連結部13を除去することにより、半導体装置101に不当に突出した部位が形成されてしまうことを回避することができる。
図23は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。同図に示された半導体装置102は、第3リード300を有する。
本実施形態においては、第1リード100は、先端面110、起立部120、横行部130、段差部140および延伸部150を有するものの、上述した迂回部160および端子部170は有していない。また、延伸部150が封止樹脂600から突出しない点が、上述した実施形態と異なる。第1リード100の先端面110、起立部120、横行部130、段差部140は、たとえば上述した実施形態と同様の構成である。
第3リード300は、第1リード100と導通しており、第1リード100と直列の関係で半導体素子400への導通経路を構成している。第3リード300は、延伸部350、迂回部360および端子部370を有する。第3リード300は、たとえば第1リード100および第2リード200と同様にCuなどの金属板からなり、その厚さがたとえば0.2mm程度である。延伸部350は、x方向に対して平行であり、第1リード100の延伸部150に対してたとえばはんだ530によって接合されている。迂回部360および端子部370は、上述した実施形態における迂回部160および端子部170と同様の構成である。また、第3リード300は、第1リード100と同様に、開口381および溝382を有する。
半導体装置102を形成する際には、第2リード200への半導体素子400の搭載を終えた後に、あらかじめ折り曲げ加工などによって形成した第1リード100を、半導体素子400の上面電極410と第3リード300の延伸部350とに跨るように配置する。そして、たとえばはんだペーストを硬化させることにより、接合が完了する。
このような実施形態によっても、半導体素子400の上面電極410と第1リード100とをより確実に接合することが可能である。
本発明に係る半導体装置およびその製造方法は、上述した実施形態に限定されるものではない。本発明に係る半導体装置およびその製造方法の具体的な構成は、種々に設計変更自在である。
本発明で言う先端面と電極とは、確実に接触していることが好ましいが、導電性接合材による接合および導通が確実であれば、両者は離れていてもよい。先端面の形状は、正方形などの矩形状であることが、金属板から第1リードを形成する構成において便利であるが、先端面の形状はこれに限定されず、たとえば円形など電極の形状などに応じて適宜設定すればよい。第1リードは、複数の先端面および起立部を有する構成であってもよい。1つの電極に対して複数の先端面が対向する構成でもよい。あるいは、半導体素子が同じ側を向く複数の電極を有し、それぞれに先端面が個別に対向する構成であってもよい。さらに、1つの半導体素子に対して複数の第1リードが接合されている構成であってもよい。本発明で言う半導体素子は、ダイオードに限定されず、たとえばトランジスタやLEDなど、種々の構成が採用できる。
101,102 半導体装置
10 リードフレーム
11 フレーム
12 保持部
13 連結部
100 第1リード
110 先端面
120 起立部
130 横行部
131 等幅部
132 広幅部
140 段差部150 延伸部
160 迂回部
170 端子部
181 開口
182 溝
191 バリ
192 ダレ
200 第2リード
210 ダイパッド部
230 延伸部
260 迂回部
270 端子部
281 開口
282,283 溝
291 バリ
292 ダレ
300 第3リード
350 延伸部
360 迂回部
370 端子部
381 開口
382 溝
400 半導体素子
410 上面電極
420 下面電極
430 絶縁層
510,520,530 はんだ(導電性接合材)
600 封止樹脂

Claims (42)

  1. 表面を備えた電極を有する半導体素子と、
    前記電極の表面上に位置し且つ前記電極に電気的に接続された先端面を備えるとともに前記電極とは反対側の第1方向に延びる本体部を有する第1導電部と、
    前記半導体素子及び前記第1導電部の少なくとも一部を覆う封止樹脂と、
    を備え、
    前記本体部は、前記第1方向において前記電極から離間した位置に形成された突起部を有しており、
    前記本体部は、前記突起部とは離間して形成された湾曲部を有する、半導体装置。
  2. 前記本体部は、前記第1方向に対して傾いている、請求項に記載の半導体装置。
  3. 前記本体部が傾く側とは反対側に、前記突起部が形成されている、請求項に記載の半導体装置。
  4. 前記本体部が傾く側に、前記湾曲部が形成されている、請求項又はに記載の半導体装置。
  5. 前記第1方向視において、前記先端面は前記半導体素子の前記電極の表面よりも小さい、請求項1ないしのいずれか一項に記載の半導体装置。
  6. 前記第1方向視において、前記先端面は前記半導体素子の前記電極の中心に重なっている、請求項1ないしのいずれか一項に記載の半導体装置。
  7. 前記第1方向視において、前記半導体素子の外形と前記電極とは相似形である、請求項1ないしのいずれか一項に記載の半導体装置。
  8. 前記第1方向視において、前記先端面は、正方形である、請求項1ないしのいずれか一項に記載の半導体装置。
  9. 前記電極と前記第1導電部とを電気的に接続する接合材を有する、請求項1ないしのいずれか一項に記載の半導体装置。
  10. 前記接合材は、前記電極と前記第1導電部との間に介在している、請求項に記載の半導体装置。
  11. 前記第1方向視において、前記接合材は、前記電極の周縁の内側の領域に収まっている、請求項又は10に記載の半導体装置。
  12. 前記第1導電部は、前記本体部に繋がる第1の一端、及び前記第1方向視において前記本体部から離れる方向に位置する第1の他端を備えた第1部を有する、請求項1ないし11のいずれか一項に記載の半導体装置。
  13. 前記第1方向における前記第1部と前記半導体素子の前記電極との距離は、前記第1方向における前記第1部と前記封止樹脂の外面との距離よりも大きい、請求項12に記載の半導体装置。
  14. 前記第1部は、前記半導体素子の表面方向に対し傾斜している請求項12又は13に記載の半導体装置。
  15. 前記第1部の前記第1の他端は、前記第1部の前記第1の一端より前記第1方向において前記半導体素子側に位置する、請求項12ないし14のいずれか一項に記載の半導体装置。
  16. 前記第1方向における前記第1部の前記第1の一端と前記封止樹脂の外面との距離は、前記第1方向における前記第1部の前記第1の他端と前記封止樹脂の外面との距離よりも小さい、請求項12ないし15のいずれか一項に記載の半導体装置。
  17. 前記第1導電部は、前記第1部の前記第1の他端に繋がる第2の一端、及び前記第1方向において前記第2の一端よりも前記半導体素子側に位置する第2の他端を備えた第2部を有する、請求項12ないし16のいずれか一項に記載の半導体装置。
  18. 前記第2部は、前記第1方向において傾いている、請求項17に記載の半導体装置。
  19. 前記第1方向視において前記第1部の最大幅は、前記第2部の最大幅より狭い、請求項17又は18に記載の半導体装置。
  20. 前記第1導電部は、前記第2部に繋がる第3の一端、及び前記第1方向視において前記第2部から離れ、かつ前記封止樹脂の外に位置する第3の他端を備えた第3部を有する、請求項17ないし19のいずれか一項に記載の半導体装置。
  21. 前記第3部は、第1の開口を有する請求項20に記載の半導体装置。
  22. 前記第1の開口は、前記半導体素子よりも小さい、請求項21に記載の半導体装置。
  23. 前記第1部は、前記本体部に繋がる側の部分の幅が前記本体部の幅と同じである等幅部を有する、請求項20ないし22のいずれか一項に記載の半導体装置。
  24. 前記第1部は、前記等幅部に対して前記本体部と反対側に繋がり、前記等幅部よりも幅が広い広幅部を有する、請求項23に記載の半導体装置。
  25. 前記第3部は、前記広幅部よりも幅が広い、請求項24に記載の半導体装置。
  26. 前記第1導電部は、前記第3部の前記第3の他端に繋がる第4の一端、及び前記第1方向において前記第4の一端よりも前記第2部から離れた位置にある第4の他端を備えた第4部を有する、請求項20ないし25のいずれか一項に記載の半導体装置。
  27. 前記第1導電部は、前記第3部と前記第4部とが繋がる部分である折り曲げ部分の内側に位置する溝を有する、請求項26に記載の半導体装置。
  28. 前記第1導電部は、前記第4部の前記第4の他端に繋がる第1端子部を有する、請求項26又は27に記載の半導体装置。
  29. 前記第1端子部は、前記封止樹脂に接していない、請求項28に記載の半導体装置。
  30. 前記半導体素子に対して前記第1導電部の前記先端面とは反対側から接合されたダイパッド部を有する第2導電部をさらに備える、請求項1ないし29のいずれか一項に記載の半導体装置。
  31. 前記第2導電部は、前記ダイパッド部に繋がる第5の一端、及び第1方向視において前記封止樹脂の外に位置する第5の他端を備えた第5部を有する、請求項30に記載の半導体装置。
  32. 前記第5部は、前記第5部の前記第5の一端が前記第5部の前記第5の他端よりも前記第1方向において前記第1導電部の前記先端面に対して離れた位置にある、請求項31に記載の半導体装置。
  33. 前記第5部は、前記ダイパッド部よりも幅が狭い、請求項31又は32に記載の半導体装置。
  34. 前記第5部は、前記半導体素子よりも幅が広い、請求項31ないし33のいずれか一項に記載の半導体装置。
  35. 前記第2導電部は、前記第5部の前記第5の他端に繋がる第6の一端、及びかつ前記第1方向において前記第6の一端よりも前記第5部から離れた位置にある第6の他端を備えた第6部を有する、請求項31ないし34のいずれか一項に記載の半導体装置。
  36. 前記第2導電部は、前記第5部と前記第6部とが繋がる部分である折り曲げ部分の内側に位置する溝を有する、請求項35に記載の半導体装置。
  37. 前記第2導電部は、前記第6部の前記第6の他端に繋がる第2端子部を有する、請求項35又は36に記載の半導体装置。
  38. 前記第2端子部は、前記封止樹脂に接していない、請求項37に記載の半導体装置。
  39. 前記封止樹脂は、前記第1方向とは反対方向における外面の一部が突出している突出部を有する、請求項1ないし38のいずれか一項に記載の半導体装置。
  40. 表面を備えた電極を有する半導体素子と、
    前記電極の表面上に位置し且つ前記電極に電気的に接続された先端面を備えるとともに前記電極とは反対側の第1方向に延びる本体部を有する第1導電部と、
    前記半導体素子及び前記第1導電部の少なくとも一部を覆う封止樹脂と、
    を備え、
    前記本体部は、前記第1方向において前記電極から離間した位置に形成された突起部を有し、
    前記第1導電部は、前記本体部に繋がる第1の一端、及び前記第1方向視において前記本体部から離れる方向に位置する第1の他端を備えた第1部を有し、
    前記第1部は、前記半導体素子の表面方向に対し傾斜している、半導体装置。
  41. 表面を備えた電極を有する半導体素子と、
    前記電極の表面上に位置し且つ前記電極に電気的に接続された先端面を備えるとともに前記電極とは反対側の第1方向に延びる本体部を有する第1導電部と、
    前記半導体素子及び前記第1導電部の少なくとも一部を覆う封止樹脂と、
    を備え、
    前記本体部は、前記第1方向において前記電極から離間した位置に形成された突起部を有し、
    前記第1導電部は、前記本体部に繋がる第1の一端、及び前記第1方向視において前記本体部から離れる方向に位置する第1の他端を備えた第1部を有し、
    前記第1部の前記第1の他端は、前記第1部の前記第1の一端より前記第1方向において前記半導体素子側に位置する、半導体装置。
  42. 表面を備えた電極を有する半導体素子と、
    前記電極の表面上に位置し且つ前記電極に電気的に接続された先端面を備えるとともに前記電極とは反対側の第1方向に延びる本体部を有する第1導電部と、
    前記半導体素子及び前記第1導電部の少なくとも一部を覆う封止樹脂と、
    を備え、
    前記本体部は、前記第1方向において前記電極から離間した位置に形成された突起部を有し、
    前記第1導電部は、前記本体部に繋がる第1の一端、及び前記第1方向視において前記本体部から離れる方向に位置する第1の他端を備えた第1部を有し、
    前記第1方向における前記第1部の前記第1の一端と前記封止樹脂の外面との距離は、前記第1方向における前記第1部の前記第1の他端と前記封止樹脂の外面との距離よりも小さい、半導体装置。
JP2017212337A 2017-11-02 2017-11-02 半導体装置 Active JP6417462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017212337A JP6417462B2 (ja) 2017-11-02 2017-11-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017212337A JP6417462B2 (ja) 2017-11-02 2017-11-02 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013065628A Division JP6239840B2 (ja) 2013-03-27 2013-03-27 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018019110A JP2018019110A (ja) 2018-02-01
JP6417462B2 true JP6417462B2 (ja) 2018-11-07

Family

ID=61081787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017212337A Active JP6417462B2 (ja) 2017-11-02 2017-11-02 半導体装置

Country Status (1)

Country Link
JP (1) JP6417462B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6752245B2 (ja) * 2018-02-06 2020-09-09 株式会社大一商会 遊技機
JP6752244B2 (ja) * 2018-02-06 2020-09-09 株式会社大一商会 遊技機
US11417591B2 (en) 2018-03-08 2022-08-16 Sumitomo Electric Industries, Ltd. Semiconductor module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214559A (ja) * 1988-07-01 1990-01-18 Hitachi Cable Ltd 直付け型リードフレーム
US5001545A (en) * 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
JPH05326782A (ja) * 1992-05-21 1993-12-10 Hitachi Ltd リードフレームおよびそれを用いた半導体装置
JPH08139242A (ja) * 1994-11-07 1996-05-31 Rohm Co Ltd 半導体装置の構造及びその製造方法
JPH09129796A (ja) * 1995-10-27 1997-05-16 Rohm Co Ltd 半導体装置
JP2001237358A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd パッケージ型二端子半導体装置の構造
US20020113301A1 (en) * 2001-02-20 2002-08-22 Tai Pei Ling Leadless semiconductor package
JP2006060106A (ja) * 2004-08-23 2006-03-02 Origin Electric Co Ltd リード部材及び表面実装型半導体装置
US8373257B2 (en) * 2008-09-25 2013-02-12 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array

Also Published As

Publication number Publication date
JP2018019110A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
JP6239840B2 (ja) 半導体装置および半導体装置の製造方法
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US11183444B2 (en) Packaging of a semiconductor device with a plurality of leads
JP6417462B2 (ja) 半導体装置
JP3584930B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2015072947A (ja) 半導体装置及びその製造方法
JP2009049272A (ja) 半導体装置およびその製造方法
JP2020074379A (ja) 半導体装置
CN212365971U (zh) 一种具有防溢框架的贴片式二极管
JP6752639B2 (ja) 半導体装置の製造方法
JP2004281540A (ja) 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP5025394B2 (ja) 半導体装置及びその製造方法
JP2022168158A (ja) 半導体装置
CN109314087B (zh) 电子模块、连接体的制造方法以及电子模块的制造方法
JP2020088035A (ja) 半導体装置の製造方法
JP4701779B2 (ja) 集積回路パッケージ組立構造
JP2017199897A (ja) 半導体装置
JP2008112929A (ja) 回路装置およびその製造方法
CN113748510B (zh) 电子模块
KR100360351B1 (ko) 2중 전계효과 트랜지스터 칩 및 그 실장방법
US11177196B2 (en) Lead frame, semiconductor device, and method for manufacturing semiconductor device
KR102617704B1 (ko) 파워 모듈 및 그의 패키징 방법
JP7089343B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181005

R150 Certificate of patent or registration of utility model

Ref document number: 6417462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250