JP6417462B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6417462B2 JP6417462B2 JP2017212337A JP2017212337A JP6417462B2 JP 6417462 B2 JP6417462 B2 JP 6417462B2 JP 2017212337 A JP2017212337 A JP 2017212337A JP 2017212337 A JP2017212337 A JP 2017212337A JP 6417462 B2 JP6417462 B2 JP 6417462B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- lead
- semiconductor element
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
、絶縁層430の外縁は、半導体素子400のz方向視における外縁に到達している。本実施形態においては、絶縁層430は、矩形環状とされている。
10 リードフレーム
11 フレーム
12 保持部
13 連結部
100 第1リード
110 先端面
120 起立部
130 横行部
131 等幅部
132 広幅部
140 段差部150 延伸部
160 迂回部
170 端子部
181 開口
182 溝
191 バリ
192 ダレ
200 第2リード
210 ダイパッド部
230 延伸部
260 迂回部
270 端子部
281 開口
282,283 溝
291 バリ
292 ダレ
300 第3リード
350 延伸部
360 迂回部
370 端子部
381 開口
382 溝
400 半導体素子
410 上面電極
420 下面電極
430 絶縁層
510,520,530 はんだ(導電性接合材)
600 封止樹脂
Claims (42)
- 表面を備えた電極を有する半導体素子と、
前記電極の表面上に位置し且つ前記電極に電気的に接続された先端面を備えるとともに前記電極とは反対側の第1方向に延びる本体部を有する第1導電部と、
前記半導体素子及び前記第1導電部の少なくとも一部を覆う封止樹脂と、
を備え、
前記本体部は、前記第1方向において前記電極から離間した位置に形成された突起部を有しており、
前記本体部は、前記突起部とは離間して形成された湾曲部を有する、半導体装置。 - 前記本体部は、前記第1方向に対して傾いている、請求項1に記載の半導体装置。
- 前記本体部が傾く側とは反対側に、前記突起部が形成されている、請求項2に記載の半導体装置。
- 前記本体部が傾く側に、前記湾曲部が形成されている、請求項2又は3に記載の半導体装置。
- 前記第1方向視において、前記先端面は前記半導体素子の前記電極の表面よりも小さい、請求項1ないし4のいずれか一項に記載の半導体装置。
- 前記第1方向視において、前記先端面は前記半導体素子の前記電極の中心に重なっている、請求項1ないし5のいずれか一項に記載の半導体装置。
- 前記第1方向視において、前記半導体素子の外形と前記電極とは相似形である、請求項1ないし6のいずれか一項に記載の半導体装置。
- 前記第1方向視において、前記先端面は、正方形である、請求項1ないし7のいずれか一項に記載の半導体装置。
- 前記電極と前記第1導電部とを電気的に接続する接合材を有する、請求項1ないし8のいずれか一項に記載の半導体装置。
- 前記接合材は、前記電極と前記第1導電部との間に介在している、請求項9に記載の半導体装置。
- 前記第1方向視において、前記接合材は、前記電極の周縁の内側の領域に収まっている、請求項9又は10に記載の半導体装置。
- 前記第1導電部は、前記本体部に繋がる第1の一端、及び前記第1方向視において前記本体部から離れる方向に位置する第1の他端を備えた第1部を有する、請求項1ないし11のいずれか一項に記載の半導体装置。
- 前記第1方向における前記第1部と前記半導体素子の前記電極との距離は、前記第1方向における前記第1部と前記封止樹脂の外面との距離よりも大きい、請求項12に記載の半導体装置。
- 前記第1部は、前記半導体素子の表面方向に対し傾斜している請求項12又は13に記載の半導体装置。
- 前記第1部の前記第1の他端は、前記第1部の前記第1の一端より前記第1方向において前記半導体素子側に位置する、請求項12ないし14のいずれか一項に記載の半導体装置。
- 前記第1方向における前記第1部の前記第1の一端と前記封止樹脂の外面との距離は、前記第1方向における前記第1部の前記第1の他端と前記封止樹脂の外面との距離よりも小さい、請求項12ないし15のいずれか一項に記載の半導体装置。
- 前記第1導電部は、前記第1部の前記第1の他端に繋がる第2の一端、及び前記第1方向において前記第2の一端よりも前記半導体素子側に位置する第2の他端を備えた第2部を有する、請求項12ないし16のいずれか一項に記載の半導体装置。
- 前記第2部は、前記第1方向において傾いている、請求項17に記載の半導体装置。
- 前記第1方向視において前記第1部の最大幅は、前記第2部の最大幅より狭い、請求項17又は18に記載の半導体装置。
- 前記第1導電部は、前記第2部に繋がる第3の一端、及び前記第1方向視において前記第2部から離れ、かつ前記封止樹脂の外に位置する第3の他端を備えた第3部を有する、請求項17ないし19のいずれか一項に記載の半導体装置。
- 前記第3部は、第1の開口を有する請求項20に記載の半導体装置。
- 前記第1の開口は、前記半導体素子よりも小さい、請求項21に記載の半導体装置。
- 前記第1部は、前記本体部に繋がる側の部分の幅が前記本体部の幅と同じである等幅部を有する、請求項20ないし22のいずれか一項に記載の半導体装置。
- 前記第1部は、前記等幅部に対して前記本体部と反対側に繋がり、前記等幅部よりも幅が広い広幅部を有する、請求項23に記載の半導体装置。
- 前記第3部は、前記広幅部よりも幅が広い、請求項24に記載の半導体装置。
- 前記第1導電部は、前記第3部の前記第3の他端に繋がる第4の一端、及び前記第1方向において前記第4の一端よりも前記第2部から離れた位置にある第4の他端を備えた第4部を有する、請求項20ないし25のいずれか一項に記載の半導体装置。
- 前記第1導電部は、前記第3部と前記第4部とが繋がる部分である折り曲げ部分の内側に位置する溝を有する、請求項26に記載の半導体装置。
- 前記第1導電部は、前記第4部の前記第4の他端に繋がる第1端子部を有する、請求項26又は27に記載の半導体装置。
- 前記第1端子部は、前記封止樹脂に接していない、請求項28に記載の半導体装置。
- 前記半導体素子に対して前記第1導電部の前記先端面とは反対側から接合されたダイパッド部を有する第2導電部をさらに備える、請求項1ないし29のいずれか一項に記載の半導体装置。
- 前記第2導電部は、前記ダイパッド部に繋がる第5の一端、及び第1方向視において前記封止樹脂の外に位置する第5の他端を備えた第5部を有する、請求項30に記載の半導体装置。
- 前記第5部は、前記第5部の前記第5の一端が前記第5部の前記第5の他端よりも前記第1方向において前記第1導電部の前記先端面に対して離れた位置にある、請求項31に記載の半導体装置。
- 前記第5部は、前記ダイパッド部よりも幅が狭い、請求項31又は32に記載の半導体装置。
- 前記第5部は、前記半導体素子よりも幅が広い、請求項31ないし33のいずれか一項に記載の半導体装置。
- 前記第2導電部は、前記第5部の前記第5の他端に繋がる第6の一端、及びかつ前記第1方向において前記第6の一端よりも前記第5部から離れた位置にある第6の他端を備えた第6部を有する、請求項31ないし34のいずれか一項に記載の半導体装置。
- 前記第2導電部は、前記第5部と前記第6部とが繋がる部分である折り曲げ部分の内側に位置する溝を有する、請求項35に記載の半導体装置。
- 前記第2導電部は、前記第6部の前記第6の他端に繋がる第2端子部を有する、請求項35又は36に記載の半導体装置。
- 前記第2端子部は、前記封止樹脂に接していない、請求項37に記載の半導体装置。
- 前記封止樹脂は、前記第1方向とは反対方向における外面の一部が突出している突出部を有する、請求項1ないし38のいずれか一項に記載の半導体装置。
- 表面を備えた電極を有する半導体素子と、
前記電極の表面上に位置し且つ前記電極に電気的に接続された先端面を備えるとともに前記電極とは反対側の第1方向に延びる本体部を有する第1導電部と、
前記半導体素子及び前記第1導電部の少なくとも一部を覆う封止樹脂と、
を備え、
前記本体部は、前記第1方向において前記電極から離間した位置に形成された突起部を有し、
前記第1導電部は、前記本体部に繋がる第1の一端、及び前記第1方向視において前記本体部から離れる方向に位置する第1の他端を備えた第1部を有し、
前記第1部は、前記半導体素子の表面方向に対し傾斜している、半導体装置。 - 表面を備えた電極を有する半導体素子と、
前記電極の表面上に位置し且つ前記電極に電気的に接続された先端面を備えるとともに前記電極とは反対側の第1方向に延びる本体部を有する第1導電部と、
前記半導体素子及び前記第1導電部の少なくとも一部を覆う封止樹脂と、
を備え、
前記本体部は、前記第1方向において前記電極から離間した位置に形成された突起部を有し、
前記第1導電部は、前記本体部に繋がる第1の一端、及び前記第1方向視において前記本体部から離れる方向に位置する第1の他端を備えた第1部を有し、
前記第1部の前記第1の他端は、前記第1部の前記第1の一端より前記第1方向において前記半導体素子側に位置する、半導体装置。 - 表面を備えた電極を有する半導体素子と、
前記電極の表面上に位置し且つ前記電極に電気的に接続された先端面を備えるとともに前記電極とは反対側の第1方向に延びる本体部を有する第1導電部と、
前記半導体素子及び前記第1導電部の少なくとも一部を覆う封止樹脂と、
を備え、
前記本体部は、前記第1方向において前記電極から離間した位置に形成された突起部を有し、
前記第1導電部は、前記本体部に繋がる第1の一端、及び前記第1方向視において前記本体部から離れる方向に位置する第1の他端を備えた第1部を有し、
前記第1方向における前記第1部の前記第1の一端と前記封止樹脂の外面との距離は、前記第1方向における前記第1部の前記第1の他端と前記封止樹脂の外面との距離よりも小さい、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017212337A JP6417462B2 (ja) | 2017-11-02 | 2017-11-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017212337A JP6417462B2 (ja) | 2017-11-02 | 2017-11-02 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013065628A Division JP6239840B2 (ja) | 2013-03-27 | 2013-03-27 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018019110A JP2018019110A (ja) | 2018-02-01 |
JP6417462B2 true JP6417462B2 (ja) | 2018-11-07 |
Family
ID=61081787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017212337A Active JP6417462B2 (ja) | 2017-11-02 | 2017-11-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6417462B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6752245B2 (ja) * | 2018-02-06 | 2020-09-09 | 株式会社大一商会 | 遊技機 |
JP6752244B2 (ja) * | 2018-02-06 | 2020-09-09 | 株式会社大一商会 | 遊技機 |
US11417591B2 (en) | 2018-03-08 | 2022-08-16 | Sumitomo Electric Industries, Ltd. | Semiconductor module |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0214559A (ja) * | 1988-07-01 | 1990-01-18 | Hitachi Cable Ltd | 直付け型リードフレーム |
US5001545A (en) * | 1988-09-09 | 1991-03-19 | Motorola, Inc. | Formed top contact for non-flat semiconductor devices |
JPH05326782A (ja) * | 1992-05-21 | 1993-12-10 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置 |
JPH08139242A (ja) * | 1994-11-07 | 1996-05-31 | Rohm Co Ltd | 半導体装置の構造及びその製造方法 |
JPH09129796A (ja) * | 1995-10-27 | 1997-05-16 | Rohm Co Ltd | 半導体装置 |
JP2001237358A (ja) * | 2000-02-21 | 2001-08-31 | Rohm Co Ltd | パッケージ型二端子半導体装置の構造 |
US20020113301A1 (en) * | 2001-02-20 | 2002-08-22 | Tai Pei Ling | Leadless semiconductor package |
JP2006060106A (ja) * | 2004-08-23 | 2006-03-02 | Origin Electric Co Ltd | リード部材及び表面実装型半導体装置 |
US8373257B2 (en) * | 2008-09-25 | 2013-02-12 | Alpha & Omega Semiconductor Incorporated | Top exposed clip with window array |
-
2017
- 2017-11-02 JP JP2017212337A patent/JP6417462B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018019110A (ja) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6239840B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR100470897B1 (ko) | 듀얼 다이 패키지 제조 방법 | |
JP6193510B2 (ja) | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 | |
US11183444B2 (en) | Packaging of a semiconductor device with a plurality of leads | |
JP6417462B2 (ja) | 半導体装置 | |
JP3584930B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
JP2009049272A (ja) | 半導体装置およびその製造方法 | |
JP2020074379A (ja) | 半導体装置 | |
CN212365971U (zh) | 一种具有防溢框架的贴片式二极管 | |
JP6752639B2 (ja) | 半導体装置の製造方法 | |
JP2004281540A (ja) | 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器 | |
JP6080305B2 (ja) | 半導体装置の製造方法、半導体装置及びリードフレーム | |
JP5025394B2 (ja) | 半導体装置及びその製造方法 | |
JP2022168158A (ja) | 半導体装置 | |
CN109314087B (zh) | 电子模块、连接体的制造方法以及电子模块的制造方法 | |
JP2020088035A (ja) | 半導体装置の製造方法 | |
JP4701779B2 (ja) | 集積回路パッケージ組立構造 | |
JP2017199897A (ja) | 半導体装置 | |
JP2008112929A (ja) | 回路装置およびその製造方法 | |
CN113748510B (zh) | 电子模块 | |
KR100360351B1 (ko) | 2중 전계효과 트랜지스터 칩 및 그 실장방법 | |
US11177196B2 (en) | Lead frame, semiconductor device, and method for manufacturing semiconductor device | |
KR102617704B1 (ko) | 파워 모듈 및 그의 패키징 방법 | |
JP7089343B2 (ja) | 半導体発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6417462 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |