CN109314087B - 电子模块、连接体的制造方法以及电子模块的制造方法 - Google Patents

电子模块、连接体的制造方法以及电子模块的制造方法 Download PDF

Info

Publication number
CN109314087B
CN109314087B CN201780005098.1A CN201780005098A CN109314087B CN 109314087 B CN109314087 B CN 109314087B CN 201780005098 A CN201780005098 A CN 201780005098A CN 109314087 B CN109314087 B CN 109314087B
Authority
CN
China
Prior art keywords
electronic component
disposed
groove portion
edge
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780005098.1A
Other languages
English (en)
Other versions
CN109314087A (zh
Inventor
池田康亮
松嵜理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN109314087A publication Critical patent/CN109314087A/zh
Application granted granted Critical
Publication of CN109314087B publication Critical patent/CN109314087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/744—Apparatus for manufacturing strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/358—Post-treatment of the connector
    • H01L2224/3583—Reworking
    • H01L2224/35847—Reworking with a mechanical process, e.g. with flattening of the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H01L2224/77755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92252—Sequential connecting processes the first connecting process involving a strap connector
    • H01L2224/92255—Sequential connecting processes the first connecting process involving a strap connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本发明的电子模块，包括：第一电子元件13；第一连接体60，配置在所述第一电子元件13的一侧，并且具有向另一侧延伸的第一柱部62、以及配置在一侧的面上的第一沟槽部64；以及第二电子元件23，通过配置在所述第一沟槽部64的边缘内侧的导电性粘合剂配置在所述第一连接体60的一侧，其中，所述第一连接体60在与一侧的所述第一柱部62相对应的位置上具有第一凹部67。

Description

电子模块、连接体的制造方法以及电子模块的制造方法
技术领域
本发明涉及电子模块、连接体的制造方法以及电子模块的制造方法。
背景技术
以往，在封装树脂内配置有多个电子元件的电子模块已被普遍认知(例如，参照特开2014-45157号)。这种电子模块被要求实现小型化。
作为实现小型化的手段之一，可以考虑采用将电子元件叠层。当叠层时，可以考虑在电子元件(第一电子元件)的一侧(例如正面侧)配置连接体，并在该连接体的一侧通过焊锡等导电性粘合剂配置别的电子元件(第二电子元件)。
由于在第一电子元件的一侧配置有这样的连接体，因此可能出现重量失衡。而一旦连接体引发这种重量失衡，就可能会导致导电性粘合剂流出至连接体的一侧的面。
另外，当在配置在第一电子元件上的连接体上进一步配置第二电子元件时，由于热量容易聚集，因此使电子元件之间相互隔开是比较有益的。
本发明的目的，是提供一种电子模块，其能够防止导电性粘合剂流出，并且，能够通过使电子元件之间相互隔开来防止电子元件之间产生的热量相互聚集。
发明内容
本发明涉及的电子模块，可以包括：
第一电子元件；
第一连接体，配置在所述第一电子元件的一侧，并且具有向另一侧延伸的第一柱部、以及配置在一侧的面上的第一沟槽部；以及
第二电子元件，通过配置在所述第一沟槽部的边缘内侧的导电性粘合剂配置在所述第一连接体的一侧，
其中，所述第一连接体在与一侧的所述第一柱部相对应的位置上具有第一凹部。
在本发明涉及的电子模块中，可以是：
所述第一连接体的所述一侧的面具有第一倾斜面、以及配置在所述第一倾斜面的边缘外侧的第一平坦面，
所述第一沟槽部配置在所述第一倾斜面与所述第一平坦面之间的边界上。
在本发明涉及的电子模块中，可以是：
所述第一连接体的所述一侧的面具有第一倾斜面、以及配置在所述第一倾斜面的边缘外侧的第一平坦面，
所述第一沟槽部配置在所述第一平坦面上。
在本发明涉及的电子模块中，可以是：
所述第一连接体的所述一侧的面具有第一倾斜面、以及配置在所述第一倾斜面的边缘外侧的第一平坦面，
所述第一沟槽部配置在所述第一倾斜面上。
在本发明涉及的电子模块中，可以是：
在以纵截面观看时，所述第一倾斜面与所述第一沟槽部的内周侧的面所形成的角度小于所述第一倾斜面与所述第一沟槽部的外周侧的面所形成的角度。
本发明涉及的连接体的制造方法，可以包括：
将导体板载置在具有模具凹部的模具上的工序；
在将所述导体板向所述模具按压后，将对应所述模具凹部的第一柱部形成在所述导体板的另一侧，并且在所述导体板的一侧的与所述第一柱部相对应的位置上形成第一凹部的工序；以及
通过将具有突出部的构件向所述导体板的一侧按压，从而在所述导体板的一侧的面上形成第一沟槽部的工序。
本发明涉及的电子模块的制造方法，可以包括：
将前述的连接体载置在第一电子元件上的工序；以及
将第二电子元件通过导电性粘合剂载置在所述连接体上的工序，
其中，所述导电性粘合剂被配置在所述第一沟槽部的边缘内侧。
发明效果
作为本发明的一种形态，当采用第一连接体具有第一柱部的形态时，能够使第一电子元件与第二电子元件在一定程度上相互隔开，从而使热量逃散。另外，当采用在第一头部的一侧配置有第一沟槽部的形态时，能够在导电性粘合剂溶融后放置其从第一沟槽部扩散至外部。
附图说明
图1是可在本发明第一实施方式中使用的电子模块的纵截面图。
图2是可在本发明第一实施方式中使用的电子模块的平面图。
图3(a)是可在本发明第一实施方式中使用的第一连接体的纵截面图，图3(b)是可在本发明第一实施方式中使用的别的第一连接体的纵截面图。
图4(a)是可在本发明第一实施方式中使用的第二连接体的纵截面图，图4(b)是可在本发明第一实施方式中使用的别的第二连接体的纵截面图。
图5是可在本发明第一实施方式中使用的第一连接体的纵截面图，图中对第一凹部进行了夸张地展示。
图6是可在本发明第一实施方式中使用的第二连接体的纵截面图，图中对第二凹部进行了夸张地展示。
图7是可在本发明第一实施方式中使用的电子模块的纵截面图，图中展示的是与图1不同的截面。
图8(a)-(c)是可在本发明第一实施方式中使用的第一连接体以及第二连接体的制造工序的纵截面图，图中对第一柱部、第一凹部、第二柱部、第二凹部等进行了夸张的展示。
图9(a)-(e)是可在本发明第一实施方式中使用的芯片模块的制造工序的纵截面图。
图10是可在本发明第二实施方式中使用的第一连接体的纵截面图，图中对第一凹部进行了夸张地展示。
图11是可在本发明第二实施方式中使用的第二连接体的纵截面图，图中对第二凹部进行了夸张地展示。
图12(a)-(c)是可在本发明第二实施方式中使用的第一连接体以及第二连接体的制造工序的纵截面图，图中对第一柱部、第一凹部、第二柱部、第二凹部等进行了夸张的展示。
图13是可在本发明第三实施方式中使用的第一连接体的纵截面图，图中对第一凹部进行了夸张地展示。
图14是可在本发明第三实施方式中使用的第二连接体的纵截面图，图中对第二凹部进行了夸张地展示。
图15(a)-(c)是可在本发明第三实施方式中使用的第一连接体以及第二连接体的制造工序的纵截面图，图中对第一柱部、第一凹部、第二柱部、第二凹部等进行了夸张的展示。
图16是可在本发明第四实施方式中使用的电子模块的平面图。
图17是可在本发明第五实施方式中使用的电子模块的纵截面图。
图18是可在本发明第六实施方式中使用的电子模块的斜视图。
图19是可在本发明第六实施方式中使用的电子模块的平面图。
图20是可在本发明第六实施方式中使用的电子模块的侧面图。
具体实施方式
第一实施方式
《构成》
在本实施方式中，“一侧”指的是图1中的上方侧，“另一侧”指的是图1中的下方侧。另外，将图1中的上下方向称为“第一方向”、左右方向称为“第二方向”、纸面的表里方向称为“第三方向”。将包含第二方向以及第三方向的面内方向称为“面方向”，将从一侧进行观看称为“从平面看”。
本实施方式中的电子模块，可以具有第一电子单元、以及第二电子单元。
如图1所示，第一电子单元可以具有：第一基板11、配置在第一基板11的一侧的多个第一导体层12、以及配置在第一导体层12的一侧的第一电子元件13。第一电子元件13可以是开关元件，也可以是控制元件。当第一电子元件13是开关元件时，可以为MOSFET或IGBT等。第一电子元件13以及后述的第二电子元件23可以分别由各自的半导体元件构成，作为半导体材料，可以是硅、碳化硅、氮化镓等。第一电子元件13的另一侧的面可以通过焊锡等导电性粘合剂与第一导体层12相连接。
第一电子元件13的一侧可以配置有第一连接体60。第一连接体60可以通过焊锡等导电性粘合剂与第一电子元件13的一侧的面相连接。
如图1所示，在第一连接体60的一侧可以配置有第二电子单元。第二电子单元可以具有配置在第一连接体60的一侧的第二电子元件23。另外，第二电子单元还可以具有第二基板21、以及配置在第二基板21的另一侧的第二导体层22。第二导体层22的另一侧可以配置有第二连接体70。当配置有第二导体层22的时，与图1中所示的形态不同，第二导体层22上可以配置有第二电子元件23。第二连接体70可以通过焊锡等导电性粘合剂与第二电子元件23的一侧的面以及第二导体层22的另一侧的面相连接。
第二电子元件23可以是开关元件，也可以是控制元件。当第二电子元件23是开关元件时，可以为MOSFET或IGBT等。
第一连接体60可以具有第一头部61、以及从第一头部61向另一侧延伸的第一柱部62。第二连接体70可以具有第二头部71、以及从第二头部71向另一侧延伸的第二柱部72。第一连接体60的截面可以大致呈T字形，第二连接体70的截面也可以大致呈T字形。
如图2所示，可以在第一头部61的一侧的面上配置第一沟槽部64。第一沟槽部64从平面看(在面方向上)可以配置在第一柱部62边缘外侧，其可以配置在边缘外侧的一部分上，也可以配置在整个边缘外侧上。可以在第一头部61的一侧的面上的第一沟槽部64的边缘内侧配置有焊锡等导电性粘合剂，也可以通过导电性粘合剂配置有第二电子元件。第一沟槽部64的截面可以如图3(b)所示呈矩形，也可以如图3(a)所示呈矩形呈三角形。当呈三角形时，可以是直角三角形，也可以是等边三角形。
如图4所示，可以在第二头部71的一侧的面上配置第二沟槽部74。第二沟槽部74从平面看可以配置在第二柱部72边缘外侧的一部分上，也可以配置在第二柱部72的整个边缘外侧上。可以在第二头部71的一侧的面上的第二沟槽部74的边缘内侧配置有焊锡等导电性粘合剂，第二头部71的一侧的面也可以通过导电性粘合剂与第二导体层22连接。第二沟槽部74的截面可以如图4(b)所示呈矩形，也可以如图4(a)所示呈矩形呈三角形。当呈三角形时，可以是直角三角形，也可以是等边三角形。
如图5所示，在第一头部61的一侧的面上的与第一柱部62相对应的位置上可以具有第一凹部67，第一沟槽部64可以配置在第一凹部67的边缘部。另外，也不仅限于此形态，也可以如后述的第二实施方式般，第一沟槽部64配置在第一凹部67的边缘内侧。这里所说的“在与第一柱部62相对应的位置上配置有第一凹部67”是指在沿第一方向观看时，在配置有第一柱部62的位置上配置有第一凹部67。
第一连接体60的一侧的面可以具有第一倾斜面68、以及配合在第一倾斜面68的边缘外侧的第一平坦面69。第一沟槽部64可以配置在第一倾斜面68与第一平坦面69的边界上。第一平坦面69不必完全在面方向上延伸。本实施方式中的第一平坦面69指的是比第一倾斜面68更靠近边缘外侧的，并且与包含第二方向以及第三方向的面之间的倾斜角度比第一倾斜面68更小的面。另外，第一倾斜面68包含在第一凹部67中，第一凹部67的边缘部属于第一倾斜面68与第一平坦面69的边界。第一沟槽部64配置在第一倾斜面68与第一平坦面69的“边界”上可以是第一沟槽部64的一部分位于该边界上，也可以如图5所示，第一沟槽部64的大部分位于第一倾斜面68上，也可以如图8(c)所示，第一沟槽部64的大部分位于第一平坦面69上。
如图6所示，在第二头部71的一侧的面上的与第二柱部72相对应的位置上可以具有第二凹部77，第二沟槽部74可以配置在第二凹部77的边缘部。另外，也不仅限于此形态，也可以如后述的第二实施方式般，第二沟槽部74配置在第二凹部77的边缘外侧。也可以如后述的第三实施方式般，第二沟槽部74配置在第二凹部77的边缘内侧。这里所说的“在与第二柱部72相对应的位置上配置有第二凹部77”是指在沿第一方向观看时，在配置有第二柱部72的位置上配置有第二凹部77。
第二连接体70的一侧的面可以具有第二倾斜面78、以及配合在第二倾斜面78的边缘外侧的第二平坦面79。第二沟槽部74可以配置在第二倾斜面78与第二平坦面79的边界上。第二平坦面79不必完全在面方向上延伸。本实施方式中的第二平坦面79指的是比第二倾斜面78更靠近边缘外侧的，并且与包含第二方向以及第三方向的面之间的倾斜角度比第二倾斜面78更小的面。另外，第二倾斜面78包含在第二凹部77中，第二凹部77的边缘部属于第二倾斜面78与第二平坦面79的边界。第二沟槽部74配置在第二倾斜面78与第二平坦面79的“边界”上可以是第二沟槽部74的一部分位于该边界上，也可以如图6所示，第二沟槽部74的大部分位于第二倾斜面78上，也可以如图8(c)所示，第二沟槽部74的大部分位于第二平坦面79上。
如图7所示，可以在第二电子元件23的一侧配置第三连接体80。第三连接体80可以具有第三头部81、以及从第三头部81向另一侧延伸的第三柱部82。第三连接体80可以通过焊锡等导电性粘合剂与第二导体层22的另一侧的面以及第二电子元件23的一侧的面相连接。作为第三连接体80，可以不使用具有第三柱部82且纵截面呈大致T字形的部件，而可以使用一般的连接件85(参照图18)。
如图2所示，从平面看，第一电子元件13可以采用从第一头部61向外部露出的形态。当第一电子元件13为MOSFET等开关元件的情况下，可以在露出至于外部的部分上配置第一栅极端子13g等。同时，当第二电子元件23为MOSFET等开关元件的情况下，可以一侧的面上配置第二栅极端子23g等。如图2所示，在第一电子元件13的一侧的面上具有第一栅极端子13g与第一源极端子13s，在第二电子元件23的一侧的面上具有第二栅极端子23g与第二源极端子23s。此情况下，第二连接体70可以通过焊锡等导电性粘合剂与第二电子元件23的第二源极端子23s相连接，第三连接体80可以通过焊锡等导电性粘合剂与第二电子元件23的第二栅极端子23g相连接。另外，第一连接体60可以通过焊锡等导电性粘合剂将第一电子元件13的一源极端子13s与配置在第二电子元件23的另一侧的第二漏极端子连接。配置第一电子元件13的另一侧的第一漏极端子可以通过焊锡等导电性粘合剂与第一导体层12相连接。第一电子元件13的第一栅极端子13g可以通过导电性粘合剂与第四连接体95(例如连接件，参照图19)相连接，该第四连接体95可以通过导电性粘合剂与第一导体层12相连接。
当第一电子元件13以及第二电子元件23中仅任意一方为开关元件时，可以考虑将载置在第一连接体60上的第二电子元件23作为发热量较低的控制元件，而将第一电子元件13设为开关元件。反之，也可以考虑将载置在第一连接体60上的第二电子元件23作为开关元件，而将第一电子元件13设为发热量较低的控制元件。
电子模块可以具有由用于封装第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、第三连接体80、第四连接体95、第一导体层12以及第二导体层22的封装树脂等所构成的封装部90(参照图1)。
第一导体层12可以与端子部(未图示)相连接，端子部的前端侧向封装部90的外部露出并可与外部装置相连接。
另外，也可以通过第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、第三连接体80以及第四连接体95来构成芯片模块。此情况下，可以将具有第一电子元件13、第二电子元件23、第一连接体60、第二连接体70、第三连接体80以及第四连接体95的芯片模块，在配置在配置有第一导体层12的第一基板11以及配置有第二导体层22的第二基板21之间后，在通过利用封装部90来进行封装，从而来制造电子模块。
作为第一基板11以及第二基板21，可以采用陶瓷基板、绝缘树脂层等材料。作为导电性粘合剂，除了焊锡以外，还可以使用以Ag和Cu为主要成分的材料。作为第一连接体60以及第二连接体70的材料，可以使用Cu等金属。作为基板11、21，例如可以使用经过将电路图案化后的金属基板，此情况下，基板11、21可以兼做导体层12、21来使用。
端子部与导体层12、22之间的接合，不仅可以通过使用焊锡等导电性粘合剂来完成，还可以利用激光焊接、以及超声波焊接来完成。
《制造方法》
下面将对本实施方式涉及的第一连接体60的制造方法的一例进行说明。
首先，将导体板300载置在具有模具凹部410的模具400上(第一载置工序，参照图8(a))。
接着，通过按压构件等将导体板300向模具400按压后，将对应模具凹部410的第一柱部62形成在导体板300的另一侧上(第一柱部形成工序，参照图8(b))。此时，导体板300被朝模具凹部410一侧折弯，并在导体板300的一侧上的与第一柱部62相对应的位置上形成第一凹部67。另外，在图8(b)、(c)中对导体板300的折弯情况作了夸张处理。
接着，通过将具有突出部460的按压构件450向导体板300的一侧按压，从而在导体板300的一侧的面上形成第一沟槽部64(第一沟槽部形成工序，参照图8(c))。通过上述按压，导体板300边缘部向模具凹部410一侧的折弯就得以被矫正，从而变为接近平坦的形状，形成第一平坦面69。
另外，形成第一平坦面69的工序和形成第一沟槽部64的工序可以分别来进行。例如，可以在通过按压构件形成第一平坦面69后，再通过对突出部460这样的构件进行按压来形成第一沟槽部64，也可以在第一沟槽部64形成后，再形成第一平坦面69。
接下来，对本实施方式涉及的第二连接体70的制造方法的一例进行说明。与第一连接体60的制造方法一样，将使用图8来进行说明。
首先，将导体板300载置在具有模具凹部410的模具上(第二载置工序，参照图8(a))。
接着，在将导体板300向模具按压后，将对应模具凹部410的第二柱部72形成在导体板300的另一侧上(第二柱部形成工序，参照图8(b))。此时，导体板300被朝模具凹部410一侧折弯，并在导体板300的一侧上的与第二柱部72相对应的位置上形成第二凹部77。另外，在图8(b)、(c)中对导体板300的折弯情况作了夸张处理。
接着，通过将具有突出部460的按压构件450向导体板300的一侧按压，从而在导体板300的一侧的面上形成第二沟槽部74(第二沟槽部形成工序，参照图8(c))。通过上述按压，导体板300边缘部向模具凹部410一侧的折弯就得以被矫正，从而变为接近平坦的形状，形成第二平坦面79。
另外，形成第二平坦面79的工序和形成第二沟槽部74的工序可以分别来进行。例如，可以在通过按压构件形成第二平坦面79后，再通过对突出部460这样的构件进行按压来形成第二沟槽部74，也可以在第二沟槽部74形成后，再形成第二平坦面79。
接着，对本实施方式涉及的电子模块的制造方法的一例进行说明。该制造方法中使用的第一连接体60以及第二连接体70可以使用上述制造工序中制造的第一连接体以及第二连接体。
首先，在第一夹具500上配置第一电子元件13(第一电子元件配置工序，参照图9(a))。
接着，在第一电子元件13上通过焊锡等导电性粘合剂配置第一连接体60(第一连接体配置工序，参照图9(b))。图9中未图示有焊锡等导电性粘合剂。
接着，在第一连接体60上通过导电性粘合剂配置第二电子元件23(第二电子元件配置工序，参照图9(c))。第一连接体60上的导电性粘合剂被配置在第一电子元件13的第一沟槽部64的边缘内侧。
在第二夹具550上配置第二连接体70(第二电子元件配置工序，参照图9(d))。第二夹具550可以在配置有第二连接体70的位置上具有多个第二夹具凹部560。第二夹具凹部560的高度可以与芯片模块的高度相对应。这里所说的第二夹具凹部560的高度与芯片模块的高度相对应，指的是第二夹具凹部560具有大于等于包含导电性粘合剂的厚度在内的芯片模块的整体设计上的厚度的高度。
接着，在利用吸引构件将第二连接体70吸附并固定在第二夹具550上后使第二夹具550翻转，然后，在第二电子元件23上通过导电性粘合剂配置第二连接体7(翻转载置工序，参照图9(e))。
接着，对导电性粘合剂硬化(硬化工序)。这样，具有第一电子元件13以及第二电子元件23的芯片模块便得以被制造。
当第一电子元件13以及第二电子元件23被封装入由封装树脂等构成的封装部90中时，将芯片模块载置在第一基板11与第二基板21之间，并通过在第一基板11与第二基板21之间注入由封装树脂等构成的封装部90后，本实施方式的电子模块便得以被制造。
《作用·效果》
接下来，将对由上述结构构成的本实施方式的作用以及效果进行说明。另外，可以将在《作用·效果》中说明的任何形态适用于上述结构。
如图3所示，在采用在第一头部61的一侧的面上配置有第一沟槽部64的形态的情况下，就能够防止导电性粘合剂溶融后扩散至第一沟槽部64的外部。
另外，如上述制造工序中的说明般，在形成第一柱部62时导体板300会被折弯，如图8(c)所示，在对该折弯进行校正时会形成第一沟槽部64。在本实施方式中是以第一沟槽部64作为边界来形成第一凹部67与第一平坦面69的。当采用此形态时，有益于在导电性粘合剂溶融后一边使导电性粘合剂留在第一凹部67内，一般将第一平坦面69切实地配置在边缘外侧。通过使导电性粘合剂留在第一凹部67内，有益于确保导电性粘合剂的厚度。而通过配置第一平坦面69，就能够将第二电子元件23沿第一平坦面69在面方向上进行配置，这样就有益于使来自于第一连接体60的应力不易被施加至第二电子元件23。
当采用第一沟槽部64从平面上看(在面方向上)被配置在第一柱部62的整个边缘外侧的形态时，就能够更加切实地防止导电性粘合剂溶融后流出至边缘外侧。
当采用第一连接体60具有第一柱部62的形态时，就能够使第一电子元件13与第二电子元件23在一定程度上相互隔开，这样就有益于热量的逃散。在本实施方式中，通过形成这样的第一柱部62，就能够进一步形成第一凹部67。其结果就是，能够使溶融后的导电性粘合剂留在第一凹部67内，从而有益于防止溶融后的导电性粘合剂流出至边缘外侧。
另外，第二连接体70也与第一连接体60一样，如上述制造工序中的说明般，在形成第二柱部72时导体板300会被折弯，如图8(c)所示，在对该折弯进行校正时会形成第二沟槽部74。在本实施方式中是以第二沟槽部74作为边界来形成第二凹部77与第二平坦面79的。当采用此形态时，有益于在导电性粘合剂溶融后一边使导电性粘合剂留在第二凹部77内，一般将第二平坦面79切实地配置在边缘外侧。
当采用第二连接体70具有从第二头部71向另一侧延伸的第二柱部72的形态时，就能够在第二电子元件23的一侧设置空间，从而防止来自于第二电子元件23的热量产生聚集。在本实施方式中，通过形成这样的第二柱部72，就能够进一步形成第二凹部77。其结果就是，能够使溶融后的导电性粘合剂留在第二凹部77内，从而有益于防止溶融后的导电性粘合剂流出至边缘外侧。
当采用第二沟槽部74从平面上看(在面方向上)被配置在第二柱部72的整个边缘外侧的形态时，就能够更加切实地防止导电性粘合剂溶融后流出至边缘外侧。
如图3(b)所示，当第一沟槽部64的截面呈矩形时，就能够将第一沟槽部64的表面与第一凹部67的表面所形成的角度设置为90的程度。由于这样能够加强导电性粘合剂的表面张力，因此就能够使导电性粘合剂不易在第一凹部67内流动。同样的，如图4(b)所示，当第第二沟槽部74的截面呈矩形时，就能够将第二沟槽部74的表面与第二凹部77的表面所形成的角度设置为90的程度。由于这样能够加强导电性粘合剂的表面张力，因此就能够使导电性粘合剂不易在第二凹部77内流动。
如图3(a)所示，当第一沟槽部64的截面呈三角形时，就能够较容易地来形成第一沟槽部64，并且有益于较容易地来形成第一平坦面69。同样的，如图4(a)所示，当第二沟槽部74的截面呈三角形时，就能够较容易地来形成第二沟槽部74，并且有益于较容易地来形成第二平坦面79。
当第一平坦面69倾斜，使其越向边缘外侧越远离包含第二方向以及第三方向的面时，通过第一平坦面69的倾斜也有益于能够防止溶融后的导电性粘合剂流向第一连接体60的边缘外侧。同样的，当第二平坦面79倾斜，使其越向边缘外侧越远离包含第二方向以及第三方向的面时，通过第二平坦面79的倾斜也有益于能够防止溶融后的导电性粘合剂流向第二连接体70的边缘外侧。
第二实施方式
接下来，对本发明的第二实施方式进行说明。
在第一实施方式中，第一沟槽部64被配置在第一倾斜面68与第一平坦面69的边界上，并且第二沟槽部74被配置在第二倾斜面78与第二平坦面79的边界上。而在本实施方式中，如图10至图12所示，第一沟槽部64被配置在第一凹部67的边缘外侧，并且第一沟槽部64被配置在第一平坦面69上，第二沟槽部74被配置在第二凹部77的边缘外侧，并且第二沟槽部74被配置在第二平坦面79上。关于本实施方式中的其他结构，由于与第一实施方式相同，因此能够采用第一实施方式中已进行过说明的的任何一种形态。另外，已在第一实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
在本实施方式中，为了将第一沟槽部64配置在第一平坦面69上，将第二沟槽部74配置在第二平坦面79上，与第一实施方式中的形态相比，突出部460相对于模具凹部410的边缘部，位于更边缘外侧的位置上(参照图12(c))。
如本实施方式般，当采用第一沟槽部64被配置在第一凹部67的边缘外侧，并且第一沟槽部64被配置在第一平坦面69上的形态的情况下，通过第一凹部67来防止溶融后的导电性粘合剂扩散至边缘外侧的同时，即便是导电性粘合剂流出至第一凹部67的边缘外侧的情况下，也能够通过第一沟槽部64来防止该导电性粘合剂扩散至边缘外侧。
同样的，当采用第二沟槽部74被配置在第二凹部77的边缘外侧，并且第二沟槽部74被配置在第二平坦面79上的形态的情况下，通过第二凹部77来防止溶融后的导电性粘合剂扩散至边缘外侧的同时，即便是导电性粘合剂流出至第二凹部77的边缘外侧的情况下，也能够通过第二沟槽部74来防止该导电性粘合剂扩散至边缘外侧。
第三实施方式
接下来，对本发明的第三实施方式进行说明。
与第一实施方式以及第二实施方式不同，在本实施方式中，第一沟槽部64被配置在第一倾斜面68上，第二沟槽部74被配置在第二倾斜面78上。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
如实施方式所示，通过第一沟槽部64被配置在第一倾斜面68上，就有益于抑制导电性粘合剂从第一凹部67中流出。同样的，通过第二沟槽部74被配置在第二倾斜面78上，就有益于抑制导电性粘合剂从第二凹部77中流出。
在以纵截面观看时，如图13所示，第一倾斜面68与第一沟槽部64的内周侧的面所形成的角度α1可以小于第一倾斜面68与第一沟槽部64的外周侧的面所形成的角度β1。此情况下，由于能够将第一倾斜面68与第一沟槽部64的内周侧的面所形成的角度设置得更小，并加强导电性粘合剂所具有的表面张力，因此就能够使导电性粘合剂不易在第一沟槽部64内流动，进而有益于防止导电性粘合剂向边缘外侧扩散。
同样的，如图14所示，第二倾斜面78与第二沟槽部74的内周侧的面所形成的角度α2可以小于第一倾斜面68与第二沟槽部74的外周侧的面所形成的角度β2。此情况下，由于能够将第二倾斜面78与第二沟槽部74的内周侧的面所形成的角度设置得更小，并加强导电性粘合剂所具有的表面张力，因此就能够使导电性粘合剂不易在第二沟槽部74内流动，进而有益于防止导电性粘合剂向边缘外侧扩散。
另外，在第一实施方式以及第二实施方式中，也可以是第一头部61的一侧面(第一平坦面69或第一倾斜面68)与第一沟槽部64的内周侧的面所形成角度小于第一头部61的一侧面与第一沟槽部64的外周侧的面所形成角度。同样的，也可以是第二头部71的一侧面(第二平坦面79或第二倾斜面78)与第二沟槽部74的内周侧的面所形成角度小于第二头部71的一侧面与第二沟槽部74的外周侧的面所形成角度。
在上述各实施方式中，虽然使用了同一种形态对第一连接体60中第一沟槽部64与第一倾斜面68以及第一平坦面69之间的关系、以及第二连接体70中第二沟槽部74与第二倾斜面78以及第二平坦面79之间的关系进行了说明，但并不仅限于此。例如，也可以是第一连接体60为第一实施方式中的形态，而第二连接体70为第二实施方式或第三实施方式中的形态。也可以是第二连接体70为第一实施方式中的形态，而第一连接体60为第二实施方式或第三实施方式中的形态。还可以将这样形态任意组合。
第四实施方式
接下来，对本发明的第四实施方式进行说明。
虽然在上述各本实施方式中，使用的是截面呈T字形的第一连接体60，但在本实施方式中，如图16所示，具有从第一头部61向另一侧延伸的四个支撑部65(65a-65d)。支撑部65与第一导体层12或第一基板11抵接。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
虽然在本实施方式是以使用四个支撑部65的形态来进行说明的，但并不仅限于此，也可以使用一个、两个、三个或五个以上的支撑部65。
在如本实施方式般配置有从第一头部61延伸的支撑部65的情况下，就能够防止在第二电子元件23安装时或安装后因第二电子元件23的重量导致第一连接体60发生倾斜。另外，通过这样的支撑部65与第一导体层12或第一基板11抵接，还能够提高散热性。特别是当支撑部65与第一导体层12抵接的情况下，有益于进一步提升散热效果。
在如本实施方式般配置有多个支撑部65的情况下，就能够更加稳定地来配置第一连接体60，并且有益于实现更高的散热效果。
支撑部65可以各自在面方向上延伸，并具有与第一基板11或第一导体层12抵接的支撑基端部69(69a-69d)。另外，可以不必在每个支撑部65上都配置支撑基端部69，而是仅在多个支撑部65中的一部分支撑部65上配置支撑基端部69，而其余的支撑部65上不配置支撑基端部69。
在像这样配置有支撑基端部69的情况下，就能够将第一连接体60更稳定得配置在第一基板11或第一导体层12上，并且还能够通过支撑基端部69来增加与第一基板11或第一导体层12的接触面积，从而提高散热效果。
支撑部65可以各自与第一导体层12抵接。当个与支撑部65相连接的第一导体层12不与别的第一导体层12、第二导体层22、第一电子元件13以及第二电子元件23电气连接从而不发挥电气功能时，有益于防止第一电子元件13以及第二电子元件23显示支撑部65导通后出现预料外的运作。
当如本实施方式般使用支撑部65时，如图5、图10以及图13所示，第一头部61在其边缘外侧具有第一平坦面69是有益的。当第一头部61的边缘外侧沿第一方向倾斜时，可能无法切实地使支撑部65与第一导体层12或第一基板11抵接。而当第一头部61在其边缘外侧具有第一平坦面69时，就能够切实地使支撑部65与第一导体层12或第一基板11抵接，这样有益于通过支撑部65来实现提升稳定性的效果以及实现提升散热性的效果。从此观点来看，第一平坦面69在面方向上的倾斜角度较小则比较理想，第一平坦面69在面方向上的倾斜角度的理想状态例如小于等于3度。
另外，通过配置第一沟槽部64，有益于使第一平坦面69切实地沿面方向延伸。特别是如第一实施方式般当第一沟槽部64位于第一平坦面69与第一倾斜面68的边界上时，有益于进一步减小第一平坦面69在面方向上的倾斜角度。另外，如第二实施方式般当第一沟槽部64被配置在第一平坦面69上时，有益于进一步切实的使第一平坦面69在边缘外侧的面方向上的角度比第一沟槽部64更小。
支撑部65可以各自具有从第一头部61向面方向延伸的面方向支撑部166(166a-166d)、以及从面方向支撑部166向高度方向(第一方向)延伸的高度方向支撑部165(165a-165d)(参照后述的第六实施方式)。另外，面方向支撑部166指的是在宽度方向上的长度比第一头部61更短的部分。
支撑部65可以不具有面方向支撑部166，而仅具有从第一头部61向高度方向(第一方向)延伸的高度方向支撑部165。
第五实施方式
接下来，对本发明的第五实施方式进行说明。
虽然在上述各实施方式中，使用了具有第二柱部72且截面呈T字形的第二连接体70，但在本实施方式中，如图17所示，第二连接体70具有从第二头部71向另一侧延伸的延伸部75(75a、75b)。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
虽然在本实施方式中对使用了两个延伸部75的形态进行说明，但并不仅限于此，也可以使用一个或三个以上的延伸部75。
根据本实施方式，由于配置有延伸部75，因此能够有效地将来自于第二电子元件23的热量进行散热，并通过第二连接体70实现高散热性。当如本实施方式般配置有多个延伸部75时，有益于实现更高的散热性。
延伸部75可以各自与第一导体层12抵接。与延伸部75相连接的第一导体层12可以不与别的第一导体层12、第二导体层22、第一电子元件13以及第二电子元件23电气连接。
延伸部75可以各自在面方向上延伸，并具有与第一基板11或第一导体层12抵接的延伸基端部79(79a、79b)。另外，可以不必在每个延伸部75上都配置延伸基端部79，而是仅在多个延伸部75中的一部分延伸部75上配置延伸基端部79，而其余的延伸部75上不配置延伸基端部79。
在像这样配置有延伸基端部79的情况下，就能够将第二连接体70更平衡地配置在第一基板11或第一导体层12上，并且还能够通过延伸基端部79来增加与第一基板11或第一导体层12的接触面积，从而提高散热效果。
在如本实施方式般采用具有延伸部75的情况下，如图6、图11以及图14所示，第二头部71在其边缘外侧具有第二平坦面79是有益的。当第二头部71的边缘外侧沿第一方向倾斜时，可能无法切实地使延伸部75与第一导体层12或第一基板11抵接。而当第二头部71在其边缘外侧具有第二平坦面79时，就能够切实地使延伸部75与第一导体层12或第一基板11抵接，这样有益于通过延伸部75来实现提升稳定性的效果以及实现提升散热性的效果。从此观点来看，第二平坦面79在面方向上的倾斜角度较小则比较理想，第二平坦面79在面方向上的倾斜角度的理想状态例如小于等于3度。
另外，通过配置第二沟槽部74，有益于使第二平坦面79切实地沿面方向延伸。特别是如第一实施方式般当第二沟槽部74位于第二平坦面79与第二倾斜面78的边界上时，有益于进一步减小第二平坦面79在面方向上的倾斜角度。另外，如第二实施方式般当第二沟槽部74被配置在第二平坦面79上时，有益于进一步切实的使第二平坦面79在边缘外侧的面方向上的角度比第二沟槽部74更小。
通过采用本实施方式，就能够通过延伸部75来施加将第二基板21推回一侧的排斥力。虽然因加热会对第一基板11以及第二基板21施加产生翘曲变形的力，但通过使用具有多伸部75(特别是多个延伸部75)的第二连接体70，就有益于防止第一基板11以及第二基板21产生翘曲变形。
另外，本实施方式中的延伸部75还具有从第二头部71向高度方向(第一方向)延伸的高度方向延伸部175(175a、175b)。
第六实施方式
接下来，对本发明的第六实施方式进行说明。
虽然在第四实施方式中配置有支撑部65，在第五实施方式中配置有延伸部75，但也可以同时采用支撑部65以及延伸部75。在本实施方式中，如图18至图20所示，采用了具有三个支撑部65以及三个延伸部75的形态。关于本实施方式中的其他结构，由于与上述各实施方式相同，因此能够采用上述各实施方式中已进行过说明的的任何一种形态。另外，已在上述各实施方式中说明的构件在本实施方式中将使用同一符号来进行说明。
如本实施方式所示，延伸部75可以具有从第二头部71向面方向延伸的面方向延伸部176(176a-176c)、以及从面方向延伸部176向高度方向(第一方向)延伸的高度方向延伸部175(175a-175c)。另外，面方向延伸部176指的是在宽度方向上的大小比第二头部71更小的部分。
在本实施方式中，在第一连接体60的一侧的面上配置有第一沟槽部64，而在第二连接体70上则未配置有第二沟槽部74。但也不仅限于此形态，也可以是在第二连接体70的一侧的面上配置有第二沟槽部74，而在第一连接体60上则未配置有第一沟槽部64。
最后，上述各实施方式、变形例中的记载以及附图中公开的图示仅为用于说明权利要求项中记载的发明的一例，因此权利要求项中记载的发明不受上述实施方式或附图中公开的内容所限定。本申请最初的权利要求项中的记载仅仅是一个示例，可以根据说明书、附图等的记载对权利要求项中的记载进行适宜的变更。
符号说明
11 第一基板
12 第一导体层
13 第一电子元件
23 第二电子元件
60 第一连接体
62 第一柱部
64 第一沟槽部
67 第一凹部
68 第一倾斜面
69 第一平坦面
70 第二连接体
72 第二柱部
300 导体板
400 模具
410 模具凹部
450 按压构件
460 突出部

Claims (4)

1.一种电子模块，其特征在于，包括：
第一电子元件；
第一连接体，配置在所述第一电子元件的一侧，并且具有第一头部、从所述第一头部向另一侧延伸的第一柱部、以及配置在一侧的面上的第一沟槽部；以及
第二电子元件，通过配置在所述第一沟槽部的边缘内侧的导电性粘合剂配置在所述第一连接体的与所述第一电子元件相反的一侧，
其中，所述第一连接体在与一侧的所述第一柱部相对应的位置上具有第一凹部，
所述第一柱部通过导电性粘合剂与所述第一电子元件的一侧的面相连接，
在所述第一头部的与背对所述第一电子元件的一侧配置所述第一沟槽部，
所述第一连接体的所述一侧的面具有第一倾斜面、以及配置在所述第一倾斜面的边缘外侧的第一平坦面，
所述第一凹部的边缘部属于所述第一倾斜面和所述第一平坦面的边界，
所述第一沟槽部配置在所述第一倾斜面与所述第一平坦面之间的边界上。
2.一种电子模块，其特征在于，包括：
第一电子元件；
第一连接体，配置在所述第一电子元件的一侧，并且具有第一头部、从所述第一头部向另一侧延伸的第一柱部、以及配置在一侧的面上的第一沟槽部；以及
第二电子元件，通过配置在所述第一沟槽部的边缘内侧的导电性粘合剂配置在所述第一连接体的与所述第一电子元件相反的一侧，
其中，所述第一连接体在与一侧的所述第一柱部相对应的位置上具有第一凹部，
所述第一柱部通过导电性粘合剂与所述第一电子元件的一侧的面相连接，
在所述第一头部的与背对所述第一电子元件的一侧配置所述第一沟槽部，
所述第一连接体的所述一侧的面具有第一倾斜面、以及配置在所述第一倾斜面的边缘外侧的第一平坦面，
所述第一凹部的边缘部属于所述第一倾斜面和所述第一平坦面的边界，
所述第一沟槽部配置在所述第一倾斜面上。
3.根据权利要求2所述的电子模块，其特征在于：
其中，在以纵截面观看时，所述第一倾斜面与所述第一沟槽部的内周侧的面所形成的角度小于所述第一倾斜面与所述第一沟槽部的外周侧的面所形成的角度。
4.一种电子模块的制造方法，其特征在于，包括：
制造连接体的工序；
将所述连接体载置在第一电子元件上的工序；以及
将第二电子元件通过导电性粘合剂载置在所述连接体上的工序，
其中，所述导电性粘合剂被配置在第一沟槽部的边缘内侧，
所述制造连接体的工序包括：
将导体板载置在具有模具凹部的模具上的工序；
在将所述导体板向所述模具按压后，将对应所述模具凹部的第一柱部形成在所述导体板的另一侧，并且在所述导体板的一侧的与所述第一柱部相对应的位置上形成第一凹部的工序；
通过将具有突出部的构件向所述导体板的一侧按压，从而在所述导体板的一侧的面上形成第一沟槽部的工序。
CN201780005098.1A 2017-05-19 2017-05-19 电子模块、连接体的制造方法以及电子模块的制造方法 Active CN109314087B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/018823 WO2018211683A1 (ja) 2017-05-19 2017-05-19 電子モジュール、接続体の製造方法及び電子モジュールの製造方法

Publications (2)

Publication Number Publication Date
CN109314087A CN109314087A (zh) 2019-02-05
CN109314087B true CN109314087B (zh) 2022-08-02

Family

ID=63207816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780005098.1A Active CN109314087B (zh) 2017-05-19 2017-05-19 电子模块、连接体的制造方法以及电子模块的制造方法

Country Status (6)

Country Link
US (1) US11437340B2 (zh)
JP (1) JP6402281B1 (zh)
CN (1) CN109314087B (zh)
NL (1) NL2020928B1 (zh)
TW (1) TWI669804B (zh)
WO (1) WO2018211683A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246835B (zh) * 2019-05-22 2020-08-18 西安交通大学 一种三维集成高压碳化硅模块封装结构
JP7438071B2 (ja) 2020-09-15 2024-02-26 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6401765B1 (en) * 2000-08-22 2002-06-11 Texas Instruments Incorporated Lead frame tooling design for exposed pad features
CN1534747A (zh) * 2003-03-27 2004-10-06 �¹������ҵ��ʽ���� 通过压力成形来制造引线框的装置和方法及制成的引线框
CN102194788A (zh) * 2010-03-18 2011-09-21 万国半导体股份有限公司 多层引线框封装及其制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902189A (en) 1974-04-10 1975-08-26 Hunt Electronics Prefabricated article and methods of maintaining the orientation of parts being bonded thereto
JPH02249257A (ja) 1989-03-22 1990-10-05 Nec Corp 半導体装置用パッケージ
JPH04142042A (ja) 1990-10-02 1992-05-15 Nec Yamagata Ltd 半導体装置の製造方法
JPH04196574A (ja) 1990-11-28 1992-07-16 Mitsubishi Electric Corp リードフレーム
JPH0536842U (ja) 1991-08-27 1993-05-18 京セラ株式会社 電子部品収納用パツケージ
JPH0637122A (ja) 1992-07-15 1994-02-10 Hitachi Ltd 半導体装置
EP1030369B1 (en) 1997-08-19 2007-12-12 Hitachi, Ltd. Multichip module structure and method for manufacturing the same
JP2000124384A (ja) 1998-10-16 2000-04-28 Hitachi Ltd 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法
CN100346488C (zh) 2002-02-28 2007-10-31 罗姆股份有限公司 发光二极管灯
US6841858B2 (en) 2002-09-27 2005-01-11 St Assembly Test Services Pte Ltd. Leadframe for die stacking applications and related die stacking concepts
KR101131259B1 (ko) * 2004-03-24 2012-03-30 스탄레 덴끼 가부시키가이샤 발광 장치의 제조방법 및 발광 장치
JP2006032774A (ja) * 2004-07-20 2006-02-02 Denso Corp 電子装置
JP4590961B2 (ja) * 2004-07-20 2010-12-01 株式会社デンソー 電子装置
JP2010062365A (ja) * 2008-09-04 2010-03-18 Hitachi Ltd 半導体装置およびその製造方法
JP5388661B2 (ja) 2009-04-03 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
US8492884B2 (en) 2010-06-07 2013-07-23 Linear Technology Corporation Stacked interposer leadframes
US20130093072A1 (en) 2011-10-13 2013-04-18 Stmicroelectronics Pte Ltd. Leadframe pad design with enhanced robustness to die crack failure
JP2014045157A (ja) 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
WO2014141399A1 (ja) * 2013-03-13 2014-09-18 トヨタ自動車株式会社 半導体装置
JP6086055B2 (ja) 2013-11-26 2017-03-01 トヨタ自動車株式会社 半導体装置
WO2016067383A1 (ja) 2014-10-29 2016-05-06 新電元工業株式会社 放熱構造
KR101631232B1 (ko) 2014-12-15 2016-06-27 제엠제코(주) 클립을 이용한 적층 패키지
CN106463501B (zh) 2015-04-28 2019-08-30 新电元工业株式会社 半导体模块
JP6485398B2 (ja) * 2016-04-13 2019-03-20 株式会社デンソー 電子装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6401765B1 (en) * 2000-08-22 2002-06-11 Texas Instruments Incorporated Lead frame tooling design for exposed pad features
CN1534747A (zh) * 2003-03-27 2004-10-06 �¹������ҵ��ʽ���� 通过压力成形来制造引线框的装置和方法及制成的引线框
CN102194788A (zh) * 2010-03-18 2011-09-21 万国半导体股份有限公司 多层引线框封装及其制备方法

Also Published As

Publication number Publication date
JPWO2018211683A1 (ja) 2019-06-27
TWI669804B (zh) 2019-08-21
NL2020928B1 (en) 2019-03-14
TW201901919A (zh) 2019-01-01
CN109314087A (zh) 2019-02-05
NL2020928A (en) 2018-11-23
JP6402281B1 (ja) 2018-10-10
US20200273833A1 (en) 2020-08-27
WO2018211683A1 (ja) 2018-11-22
US11437340B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
JP6732118B2 (ja) 電子モジュール及び電子モジュールの製造方法
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP2004327855A (ja) 半導体装置およびその製造方法
JP2006066813A (ja) 半導体装置
CN109314087B (zh) 电子模块、连接体的制造方法以及电子模块的制造方法
JP2010199494A (ja) 半導体装置及び半導体装置の製造方法
CN109287127B (zh) 电子模块
CN109287128B (zh) 芯片模块的制造方法
CN109287130B (zh) 电子模块、引线框以及电子模块的制造方法
JP2009016380A (ja) 半導体装置及びその製造方法
CN109287129B (zh) 电子模块
TWI706703B (zh) 電子模組
JP2012222111A (ja) 電気部品モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant