JPH0536842U - 電子部品収納用パツケージ - Google Patents

電子部品収納用パツケージ

Info

Publication number
JPH0536842U
JPH0536842U JP068077U JP6807791U JPH0536842U JP H0536842 U JPH0536842 U JP H0536842U JP 068077 U JP068077 U JP 068077U JP 6807791 U JP6807791 U JP 6807791U JP H0536842 U JPH0536842 U JP H0536842U
Authority
JP
Japan
Prior art keywords
adhesive layer
recess
package
electronic component
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP068077U
Other languages
English (en)
Inventor
義道 桑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP068077U priority Critical patent/JPH0536842U/ja
Publication of JPH0536842U publication Critical patent/JPH0536842U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 凹部内に接着剤層を介して半導体素子を収納
して固定する際の固定強度及び放熱効率を高め得る電子
部品収納用パッケージを提供する。 【構成】 半導体素子収納用パッケージ１は、接着剤層
４を介して半導体素子５を収納して固定するための凹部
２ｂが上面２ａに形成された絶縁基体２からなるもので
ある。このパッケージ１において、凹部２ｂの側壁２ｃ
の少なくとも接着剤層上面４ａに対応する部分が外側に
向かい開く側に傾斜している。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、電子部品収納用パッケージ、特に、接着剤層を介して電子部品を収 納して固定するための凹部が形成された絶縁性材料からなる電子部品収納用パッ ケージに関する。
【０００２】
【従来の技術】
従来の電子部品収納用パッケージは、一般に、電子部品を収納して固定するた めの凹部が１主面に形成された絶縁基体を有している。この凹部の側壁は主面に 対して直角方向に形成されている。 絶縁基体の凹部内に電子部品を固定するためには、例えばバインダー入りの低 融点ガラスをスクリーン印刷により凹部底面に配置して接着剤層を形成し、１度 溶融させてバインダーを除去する。その接着剤層上面に電子部品を載置して、再 度低融点ガラスを溶融させ、電子部品を絶縁基体の凹部に固定する。
【０００３】
【考案が解決しようとする課題】
前記従来の電子部品収納用パッケージでは、１度目に接着剤層を溶融させる際 に、表面張力により接着剤層上面の外周部が中央部より高くなってしまう。つま り、接着剤層の上面には凹部が形成される。この結果、電子部品を接着剤層に固 定する際、電子部品の下面と接着剤層との間に空間が生じやすい。この空間が生 じると、電子部品と接着剤層が全面にわたって接触せず、電子部品の接着強度が 低下したり、電子部品からの放熱効率が低下するという問題が生じる。
【０００４】 本考案の目的は、凹部内に接着剤層を介して電子部品を収納して固定する際の 固定強度及び放熱効率を高め得る電子部品収納用パッケージを提供することにあ る。
【０００５】
【課題を解決するための手段】 本考案に係る電子部品収納用パッケージは、接着剤層を介して電子部品を収納 して固定するための凹部が１主面に形成された絶縁性材料からなる。このパッケ ージにおいて、凹部の側壁の少なくとも接着剤層上面に対応する部分は外側に向 かい開く側に傾斜している。
【０００６】
【作用】
本考案に係る電子部品収納用パッケージでは、その凹部内に接着剤層を配置し て、１度溶融させる。次に、接着剤層上面に電子部品を載置して、接着剤層を再 度溶融させ、電子部品を接着剤層上面に固定する。 ここでは、少なくとも側壁の接着剤層上面に対応する部分が外側に向かい開く 側に傾斜しているため、最初の溶融時に表面張力により生じる凹部内での接着剤 層厚みの差が小さくなる。そのため、電子部品を接着剤層に固定するときに、電 子部品の下面と接着剤層の上面との間に空間が生じにくくなる。この結果、電子 部品の固定強度及び放熱効率が高まる。
【０００７】
【実施例】
本考案の一実施例が採用された半導体素子収納用パッケージ１を図１及び図２ に示す。 図１において、半導体素子収納用パッケージ１は、主に、絶縁基体２と蓋体３ とから構成されている。
【０００８】 絶縁基体２は概ね四角形の平板状部材であり、例えばセラミック，ガラス等の 電気絶縁材料からなる。絶縁基体２の上面２ａの概ね中央部分には凹部２ｂが形 成されている。凹部２ｂは概ね四角形であり、四辺の側壁２ｃは底面２ｄから外 側に向かい開く側に傾斜している。図２に示す側壁２ｃの傾斜角θは、主面２ａ に対して直角方向の線に対する角度であり、この実施例においては４５°である 。なお、傾斜角θは３０〜６０°が好ましい。傾斜角度が６０°を超えると凹部 が大きくなり過ぎて実用に適さない。一方、傾斜角度が３０°未満である場合に は、凹部の中央部と外周部とでのガラス接着剤層の厚みの差が充分小さくならず 、ガラス接着剤層の中央部に空間発生源となる凹部が生じやすい。
【０００９】 凹部２ｂ内には、低融点ガラスからなる接着剤層４を介して半導体素子５が固 定されている。図２に示すように、接着剤層４の上面４ａが接触する凹部２ｂの 側壁２ｃは所定の角度で外側に傾斜しているため、溶融時に接着剤層４は側壁２ ｃ側に余り引き上げられていない。そのため、接着剤層４の上面４ａの中央部と 外周部とでは高さの差は小さく、半導体素子５の下面と接着剤層４の上面との間 には、従来例のような空間は形成されにくくなっている。
【００１０】 図１に示すように、絶縁基体２の上面２ａ上には、例えば低融点ガラスからな るガラス層６が配置されている。ガラス層６の上部には、例えばアルミニウム， 銅，コバール等の導電性材料からなる外部リード端子７が固着されている。外部 リード端子７は、ボンディングワイヤ８により電子部品５の各電極と電気的に接 続されている。
【００１１】 絶縁基体２の上方に載置された蓋体３は、概ね平板状の部材であり、絶縁基体 ２と同様に、セラミック，ガラス等の電気絶縁材料からなる。蓋体３には、絶縁 基体側凹部２ｂに対応する凹部３ａが形成されている。 蓋体３の主面３ｂ（下面）にはガラス層９が配置されている。このガラス層９ は、絶縁基体２側のガラス層６と同様の低融点ガラスにより形成されている。ガ ラス層６及び９は一体に溶融固化しており、これにより絶縁基体２と蓋体３とは 互いに固着され、パッケージ１内部を気密に封止している。
【００１２】 次に、半導体素子収納用パッケージ１の製造工程について説明する。 絶縁性材料からなる絶縁基体２及び蓋体３は、プレス加工により所定の形状に 形成される。次に、低融点のガラス粉末に適当なバインダーを添加して得られた 接着剤層４用のガラスペーストを用い、絶縁基体２の凹部２ｂ底面２ｄに複数回 のスクリーン印刷を行う。
【００１３】 この後、ガラスペースト層を溶融させて、ガラスペースト内のバインダーを飛 ばす。このとき、表面張力によりガラスペーストが側壁２ｃの上方に引き上げら れる。しかし、側壁２ｃは、外側に向かい開く側に所定の角度で傾斜しているた め、ガラスペーストが引き上げられる高さが低くなっている。つまり、図２に示 す上面４ａの中央部Ａ点と側壁２ｃ側Ｂ点との高さの差は小さくなっている。こ の結果、接着剤層４の上面４ａの平坦度が向上している。
【００１４】 次に、絶縁基体２の上面２ａ上に前記スクリーン印刷法によりガラス層６を形 成し、ガラス層６上に外部リード端子７を仮止めする。 接着剤層４上に半導体素子５を載置し、接着剤層４を溶融させて半導体素子５ を接着剤層４上に固定する。このとき、接着剤層４の上面４ａは平坦度が向上し ているため、半導体素子５の下面と接着剤層４の上面４ａとの間には、空間が形 成されにくい。つまり、半導体素子５の下面は全体にわたって接着剤層４と接着 することになり、半導体素子５の絶縁基体２に対する接着強度は向上する。また 、半導体素子５に発生する熱は効率良く絶縁基板２側に逃げるようになる。
【００１５】 そして、ボンディングワイヤ８により半導体素子５と外部リード端子７とを電 気的に接続する。また、蓋体３の下面３ｂにスクリーン印刷法によりガラス層９ を形成する。そして、蓋体３を絶縁基体２上に載置した状態で、絶縁基体２側の ガラス層６及び蓋体３側のガラス層９を溶融させる。この結果、双方のガラス層 ６及び９は融合し、半導体素子収納用パッケージ１は気密封止される。実験例 前記実施例と同様の半導体素子収納用パッケージを用い、凹部の側壁の傾斜角 度を変化させて、凹部の中央部と外周部とのガラス接着剤層の厚みの差を測定し た（単位はｍｍ）。ここでは、凹部の四辺には全て同じ傾斜角度をつけた。なお 、凹部の寸法は６．３５ｍｍ×４．０６ｍｍであった。接着剤としての低融点ガ ラスには日本電気硝子（株）製のＬＳ−０１０９を用いた。ガラス接着剤層の厚 み測定位置として、凹部中央のＡ点と、凹部外周端から０．５ｍｍ内側のＢ点と を選んだ。また、ここでの傾斜角度は、絶縁基体の主面に対して直角の線に対す る側壁の角度である。
【００１６】
【表１】
【００１７】 表１に示すように、側壁の傾斜角度が３０°及び４５°の場合には、共に凹部 の中央部と外周部とでガラス接着剤層の厚みの差が少ない良好な結果が得られた 。 〔他の実施例〕 （ａ） 前記実施例では、凹部２ｂの側壁２ｃは全体が傾斜していたが、例えば 図３に示すように接着剤層上面に対応する部分のみが傾斜していても良い。図に 示す絶縁基体１１は、その主面１１ａの中央部分に、第１凹部１２と第１凹部１ ２内にさらに形成された第２凹部１３とを有している。第２凹部１３の側壁１３ ａの上部の傾斜壁１３ｂは、外側に向かい開く側に傾斜している。なお、傾斜角 度θは３０°〜６０°の範囲が好ましく、図３では４５°である。
【００１８】 第２凹部１３上には、低融点ガラスからなる接着剤層１５を介して電子部品１ ５が固着されている。接着剤層１４の上面は傾斜壁１３ｂに接触している。 この実施例でも、前記実施例と同様の効果が得られ、電子部品１４の下面と接 着剤層１５の上面との間には空間が生じにくい。 （ｂ） 前記実施例は半導体素子収納用パッケージであったが、他の電子部品を 収納する電子部品収納用パッケージに本考案を用いてもよい。
【００１９】
【考案の効果】
本考案に係る電子部品収納用パッケージでは、凹部の側壁の少なくとも接着剤 層上面に対応する部分が外側に向かい開く側に傾斜している。したがって、接着 剤層上面の平坦度が向上して、電子部品と接着剤層との間に空間が形成されにく くなり、電子部品の固定強度及び放熱効率が向上する。
【図面の簡単な説明】
【図１】本考案の一実施例による半導体素子収納用パッ
ケージの縦断面図。
【図２】図１の部分拡大図。
【図３】別の実施例による半導体素子収納用パッケージ
の縦断面部分図。
【符号の説明】
１ 半導体素子収納用パッケージ ２ 絶縁基体 ２ｂ 凹部 ２ｃ 側壁 １３ｂ 傾斜壁

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】接着剤層を介して電子部品を収納して固定
    するための凹部が１主面に形成された絶縁性材料からな
    る電子部品収納用パッケージにおいて、 前記凹部の側壁の少なくとも前記接着剤層上面に対応す
    る部分が外側に向かい開く側に傾斜していることを特徴
    する電子部品収納用パッケージ。
JP068077U 1991-08-27 1991-08-27 電子部品収納用パツケージ Pending JPH0536842U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP068077U JPH0536842U (ja) 1991-08-27 1991-08-27 電子部品収納用パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP068077U JPH0536842U (ja) 1991-08-27 1991-08-27 電子部品収納用パツケージ

Publications (1)

Publication Number Publication Date
JPH0536842U true JPH0536842U (ja) 1993-05-18

Family

ID=13363345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP068077U Pending JPH0536842U (ja) 1991-08-27 1991-08-27 電子部品収納用パツケージ

Country Status (1)

Country Link
JP (1) JPH0536842U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2020928A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module, method of manufacturing connector, and method of manufacturing electronic module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2020928A (en) * 2017-05-19 2018-11-23 Shindengen Electric Mfg Electronic module, method of manufacturing connector, and method of manufacturing electronic module
US11437340B2 (en) 2017-05-19 2022-09-06 Shindengen Electric Manufacturing Co., Ltd. Electronic module, method of manufacturing connector, and method of manufacturing electronic module

Similar Documents

Publication Publication Date Title
JPH0126102Y2 (ja)
JPS6010764A (ja) 半導体装置
US5326932A (en) Semiconductor package
JPH0536842U (ja) 電子部品収納用パツケージ
JPH0810198Y2 (ja) 半導体素子収納用パッケージ
JP2548871Y2 (ja) 半導体素子収納用パッケージ
JP2962939B2 (ja) 半導体素子収納用パッケージ
JPH0427172Y2 (ja)
JP2005101376A (ja) 電子部品収納用パッケージおよび電子装置
JP3419358B2 (ja) 金属キャップの絶縁膜形成方法
JP3346655B2 (ja) 半導体素子収納用パッケージ
JPH06151656A (ja) 半導体素子収納用パッケージ
JP3429919B2 (ja) 表面実装部品の小型容器
JPH05211379A (ja) 混成集積回路装置
JP2552513Y2 (ja) リードフレーム
JP2001167985A (ja) 固体電解コンデンサ
JPS634350B2 (ja)
JPH02268459A (ja) 半導体パッケージ
JP4290833B2 (ja) 半導体素子収納用パッケージ
JPS62217643A (ja) 混成集積回路素子収納用パツケ−ジ
JP2574893Y2 (ja) 半導体素子収納用パッケージ
JP3495244B2 (ja) 電子部品収納用パッケージ
JPH11163184A (ja) 光半導体素子収納用パッケージ
JP2576010Y2 (ja) 半導体素子収納用パッケージ
JPS5994448A (ja) ガラスシ−ル型半導体装置