JP2574893Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2574893Y2 JP2574893Y2 JP1991088365U JP8836591U JP2574893Y2 JP 2574893 Y2 JP2574893 Y2 JP 2574893Y2 JP 1991088365 U JP1991088365 U JP 1991088365U JP 8836591 U JP8836591 U JP 8836591U JP 2574893 Y2 JP2574893 Y2 JP 2574893Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- tantalum
- insulating base
- package
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、半導体素子収納用パッ
ケージ、特に、容量素子が搭載された半導体素子収納用
パッケージに関する。
ケージ、特に、容量素子が搭載された半導体素子収納用
パッケージに関する。
【０００２】
【従来の技術及びその課題】従来、半導体素子収納用パ
ッケージとして、電源ノイズを防止するために容量素子
（コンデンサ）を搭載したものが使用されている。この
ような半導体素子収納用パッケージを図６に示す。図６
の半導体素子収納用パッケージ２１において、アルミナ
からなる絶縁基体２２は概ね四角形の板状の部材であ
り、中央部には凹部２３が形成されている。絶縁基体２
２内にはたとえばタングステン，モリブデン等の導電性
材料からなる多数のメタライズ配線層２５が形成されて
いる。このメタライズ配線層２５は、凹部２３の底面及
び側面に露出した部分を有している。
ッケージとして、電源ノイズを防止するために容量素子
（コンデンサ）を搭載したものが使用されている。この
ような半導体素子収納用パッケージを図６に示す。図６
の半導体素子収納用パッケージ２１において、アルミナ
からなる絶縁基体２２は概ね四角形の板状の部材であ
り、中央部には凹部２３が形成されている。絶縁基体２
２内にはたとえばタングステン，モリブデン等の導電性
材料からなる多数のメタライズ配線層２５が形成されて
いる。このメタライズ配線層２５は、凹部２３の底面及
び側面に露出した部分を有している。
【０００３】電源ノイズ除去用の平板コンデンサ２６は
導電性接着剤により凹部２３の底面に接合されている。
これにより、平板コンデンサ２６の下部電極３７は、凹
部２３の底面に露出したメタライズ層２５ａに電気的に
接続されている。平板コンデンサ２６の上部電極３５上
には半導体素子２８が接着剤により固定されている。半
導体素子２８は、ボンディングワイヤ３０ａ，３０ｂに
より、凹部２３の側面に露出したメタライズ配線層２５
に接続されている。一方のボンディングワイヤ３０ｂ
は、その中間部が平板コンデンサ２６の上部電極３５に
も接続されている。ここでは、平板コンデンサ２６が半
導体素子２８に対して並列に接続されていることにな
る。
導電性接着剤により凹部２３の底面に接合されている。
これにより、平板コンデンサ２６の下部電極３７は、凹
部２３の底面に露出したメタライズ層２５ａに電気的に
接続されている。平板コンデンサ２６の上部電極３５上
には半導体素子２８が接着剤により固定されている。半
導体素子２８は、ボンディングワイヤ３０ａ，３０ｂに
より、凹部２３の側面に露出したメタライズ配線層２５
に接続されている。一方のボンディングワイヤ３０ｂ
は、その中間部が平板コンデンサ２６の上部電極３５に
も接続されている。ここでは、平板コンデンサ２６が半
導体素子２８に対して並列に接続されていることにな
る。
【０００４】前記従来例では、上部電極３５は、メタラ
イズ配線層２５と半導体素子２８とにボンディングワイ
ヤ３０ｂで接続されなければならない。そのため、ボン
ディングワイヤ３０ｂを接続するための露出スペースＡ
が上部電極３５に形成されていなければならない。この
スペースＡが小さ過ぎると、キャピラリーでボンディン
グワイヤ３０ａを上部電極３７に接続するのが困難にな
る。また、作業性を考慮してこのスペースＡを大きくす
ると、コンデンサ２６が大型化して装置全体が大型化し
てしまう。また、前記従来例では、ボンディングワイヤ
３０ｂが長くなるので、隣接するボンディングワイヤと
ショートしやすい。
イズ配線層２５と半導体素子２８とにボンディングワイ
ヤ３０ｂで接続されなければならない。そのため、ボン
ディングワイヤ３０ｂを接続するための露出スペースＡ
が上部電極３５に形成されていなければならない。この
スペースＡが小さ過ぎると、キャピラリーでボンディン
グワイヤ３０ａを上部電極３７に接続するのが困難にな
る。また、作業性を考慮してこのスペースＡを大きくす
ると、コンデンサ２６が大型化して装置全体が大型化し
てしまう。また、前記従来例では、ボンディングワイヤ
３０ｂが長くなるので、隣接するボンディングワイヤと
ショートしやすい。
【０００５】そこで、それらの課題を解決する半導体素
子収納用パッケージが既に提案されている（実願平３−
４９６３５号）。この半導体素子収納用パッケージで
は、平板コンデンサの両電極が絶縁基体側に配置されて
おり、絶縁基体上のメタライズ配線層と平板コンデンサ
の両電極とから絶縁基体とコンデンサとの接合部におい
て電気的に接続されている。
子収納用パッケージが既に提案されている（実願平３−
４９６３５号）。この半導体素子収納用パッケージで
は、平板コンデンサの両電極が絶縁基体側に配置されて
おり、絶縁基体上のメタライズ配線層と平板コンデンサ
の両電極とから絶縁基体とコンデンサとの接合部におい
て電気的に接続されている。
【０００６】しかしながら、その構成では、絶縁基体側
に配置された平板コンデンサの両電極の間の絶縁を確保
するために設けられる間隙内に、パッケージにコンデン
サを装着するための焼成工程において雰囲気ガスが閉じ
込められてしまう。そして、組み立てられたパッケージ
が常温付近まで冷却される際に、封入された雰囲気ガス
が収縮して、コンデンサに部分的な撓みを生じさせる。
このため、コンデンサを構成する薄く脆弱な誘電体層が
前記撓みにより破壊され易く、コンデンサの機能が損な
われ易い。
に配置された平板コンデンサの両電極の間の絶縁を確保
するために設けられる間隙内に、パッケージにコンデン
サを装着するための焼成工程において雰囲気ガスが閉じ
込められてしまう。そして、組み立てられたパッケージ
が常温付近まで冷却される際に、封入された雰囲気ガス
が収縮して、コンデンサに部分的な撓みを生じさせる。
このため、コンデンサを構成する薄く脆弱な誘電体層が
前記撓みにより破壊され易く、コンデンサの機能が損な
われ易い。
【０００７】本考案の目的は、小型化及び作業性の向上
を達成し、かつ性能の安定化を図ることにある。
を達成し、かつ性能の安定化を図ることにある。
【０００８】
【課題を解決するための手段】本考案に係る半導体素子
収納用パッケージは、少なくとも端部が露出する配線層
が形成された絶縁基体と、絶縁基体上に固定されかつ配
線層に両電極が電気的に接続された、半導体素子を載せ
て固定するための容量素子とを備えている。容量素子の
両電極は、少なくとも一部が絶縁基体側に配置されてい
る。配線層と電極とは、絶縁基体と容量素子との接合部
において電気的に接続されている。また、前記両電極と
前記絶縁基体とにより囲まれる空間内には固体絶縁物が
充填されている。
収納用パッケージは、少なくとも端部が露出する配線層
が形成された絶縁基体と、絶縁基体上に固定されかつ配
線層に両電極が電気的に接続された、半導体素子を載せ
て固定するための容量素子とを備えている。容量素子の
両電極は、少なくとも一部が絶縁基体側に配置されてい
る。配線層と電極とは、絶縁基体と容量素子との接合部
において電気的に接続されている。また、前記両電極と
前記絶縁基体とにより囲まれる空間内には固体絶縁物が
充填されている。
【０００９】
【作用】本考案に係る半導体素子収納用パッケージで
は、容量素子の両電極は絶縁基体と容量素子との接合部
において配線層に接続されており、両電極と絶縁基体と
により囲まれる空間内には固体絶縁物が充填されてい
る。したがって、上部電極の露出スペースが不要とな
り、コンデンサが小型化できるようになって装置全体が
小型化する。しかも、前記空間内に製造工程中の雰囲気
ガスが封入することがなく、それに基づくコンデンサの
損傷が防止できるので、パッケージの性能が安定する。
は、容量素子の両電極は絶縁基体と容量素子との接合部
において配線層に接続されており、両電極と絶縁基体と
により囲まれる空間内には固体絶縁物が充填されてい
る。したがって、上部電極の露出スペースが不要とな
り、コンデンサが小型化できるようになって装置全体が
小型化する。しかも、前記空間内に製造工程中の雰囲気
ガスが封入することがなく、それに基づくコンデンサの
損傷が防止できるので、パッケージの性能が安定する。
【００１０】
【実施例】図１及び図２に、本考案の一実施例としての
半導体素子収納用パッケージ１を示す。パッケージ１の
絶縁基体２は、概ね四角形の板状の部材であり、電気絶
縁材料であるアルミナセラミックから構成されている。
絶縁基体２の中央部には、凹部３が形成されている。絶
縁基体２内には複数のスルーホール４が形成されてお
り、このスルーホール４内に導電性材料からなるメタラ
イズ配線層５が形成されている。また、絶縁基体２内に
は、メタライズ配線層５に接続された同じく導電性材料
からなる配線パターン５ａが形成されている。この配線
パターン５ａは、凹部３の底面に露出した内側パターン
５ｂ及び外側パターン５ｃと、凹部３の側面に露出した
露出パターン５ｄ，５ｅとを有している。内側パターン
５ｂ及び外側パターン５ｃ上には、タンタルコンデンサ
６が固定されている。
半導体素子収納用パッケージ１を示す。パッケージ１の
絶縁基体２は、概ね四角形の板状の部材であり、電気絶
縁材料であるアルミナセラミックから構成されている。
絶縁基体２の中央部には、凹部３が形成されている。絶
縁基体２内には複数のスルーホール４が形成されてお
り、このスルーホール４内に導電性材料からなるメタラ
イズ配線層５が形成されている。また、絶縁基体２内に
は、メタライズ配線層５に接続された同じく導電性材料
からなる配線パターン５ａが形成されている。この配線
パターン５ａは、凹部３の底面に露出した内側パターン
５ｂ及び外側パターン５ｃと、凹部３の側面に露出した
露出パターン５ｄ，５ｅとを有している。内側パターン
５ｂ及び外側パターン５ｃ上には、タンタルコンデンサ
６が固定されている。
【００１１】タンタルコンデンサ６は概ね長方形の板状
部材であり、タンタル板１５を有している。このタンタ
ル板１５の厚みは、通常０．１〜１ｍｍである。タンタ
ル板１５の下面には、Ｔａ2 Ｏ5 膜１６が形成されてい
る。このＴａ2 Ｏ5 膜１６は、厚みが１０００〜７００
０オングストロームであり、また表面が平滑に形成され
ている。Ｔａ2 Ｏ５膜１６の中心線平均粗さ（Ｒａ）は
５０ｎｍ以下である。タンタルコンデンサ６は、タンタ
ル板１５の表面が前述の中心線平均荒さに研磨されてい
るため、耐電圧性及び絶縁抵抗値がともに高くなってい
る。
部材であり、タンタル板１５を有している。このタンタ
ル板１５の厚みは、通常０．１〜１ｍｍである。タンタ
ル板１５の下面には、Ｔａ2 Ｏ5 膜１６が形成されてい
る。このＴａ2 Ｏ5 膜１６は、厚みが１０００〜７００
０オングストロームであり、また表面が平滑に形成され
ている。Ｔａ2 Ｏ５膜１６の中心線平均粗さ（Ｒａ）は
５０ｎｍ以下である。タンタルコンデンサ６は、タンタ
ル板１５の表面が前述の中心線平均荒さに研磨されてい
るため、耐電圧性及び絶縁抵抗値がともに高くなってい
る。
【００１２】Ｔａ2 Ｏ5 膜１６の下面には、たとえばＮ
ｉ−Ｃｒからなる内側蒸着層１７ａと外側蒸着層１７ｂ
とが配置されている。内側蒸着層１７ａと外側蒸着層１
７ｂとは、ロ字状の間隔（図３）を隔てて形成されてい
る。また、このタンタルコンデンサ６の外周には、タン
タル板１５から一体に延びた外側連絡タンタル部１５ａ
が形成されており、これによってタンタル板１５が外側
蒸着層１７ｂに接続されている。すなわち、タンタル板
１５から下面側の外側蒸着層１７ｂまでが１つの電極と
して形成されていることになる。
ｉ−Ｃｒからなる内側蒸着層１７ａと外側蒸着層１７ｂ
とが配置されている。内側蒸着層１７ａと外側蒸着層１
７ｂとは、ロ字状の間隔（図３）を隔てて形成されてい
る。また、このタンタルコンデンサ６の外周には、タン
タル板１５から一体に延びた外側連絡タンタル部１５ａ
が形成されており、これによってタンタル板１５が外側
蒸着層１７ｂに接続されている。すなわち、タンタル板
１５から下面側の外側蒸着層１７ｂまでが１つの電極と
して形成されていることになる。
【００１３】タンタルコンデンサ６は、金シリコン共晶
合金からなる内側導電性接着剤７ａ及び外側導電性接着
剤７ｂにより、Ｎｉ−Ａｕメッキ層２０ａ，２０ｂが形
成された内側パターン５ｂ及び外側パターン５ｃに接続
されている。この場合、タンタルコンデンサ６の内側蒸
着層１７ａは内側導電性接着剤７ａを介して内側パター
ン５ｂに電気的に接続されており、外側蒸着層１７ｂは
外側導電性接着剤７ｂを介して外側パターン５ｃに電気
的に接続されている。
合金からなる内側導電性接着剤７ａ及び外側導電性接着
剤７ｂにより、Ｎｉ−Ａｕメッキ層２０ａ，２０ｂが形
成された内側パターン５ｂ及び外側パターン５ｃに接続
されている。この場合、タンタルコンデンサ６の内側蒸
着層１７ａは内側導電性接着剤７ａを介して内側パター
ン５ｂに電気的に接続されており、外側蒸着層１７ｂは
外側導電性接着剤７ｂを介して外側パターン５ｃに電気
的に接続されている。
【００１４】内側蒸着層１７ａ，内側導電性接着剤７ａ
及び内側パターン５ｂと、外側蒸着層１７ｂ，外側導電
性接着剤７ｂ及び外側パターン５ｂとの間の空間内に
は、絶縁基体２と材質がほぼ同等なアルミナセラミック
からなる絶縁体１８が充填されている。この絶縁体１８
により当該空間内にはガスが封入されなくなるので、封
入ガスにより生じるコンデンサ６の破損は防止される。
及び内側パターン５ｂと、外側蒸着層１７ｂ，外側導電
性接着剤７ｂ及び外側パターン５ｂとの間の空間内に
は、絶縁基体２と材質がほぼ同等なアルミナセラミック
からなる絶縁体１８が充填されている。この絶縁体１８
により当該空間内にはガスが封入されなくなるので、封
入ガスにより生じるコンデンサ６の破損は防止される。
【００１５】タンタルコンデンサ６の上部には、半導体
素子８が接着剤９を介して固定されている。タンタルコ
ンデンサ６は、半導体素子８に比較して僅かに主面の面
積が大きいだけで、従来例のような大きな露出スペース
は設けられていない。半導体素子８と露出パターン５
ｄ，５ｅとは、それぞれボンディングワイヤ１０ａ，１
０ｂを介して電気的に接続されている。これにより、タ
ンタルコンデンサ６は、半導体素子８に対して並列に接
続されていることになり、電源ノイズを防止することが
できる。
素子８が接着剤９を介して固定されている。タンタルコ
ンデンサ６は、半導体素子８に比較して僅かに主面の面
積が大きいだけで、従来例のような大きな露出スペース
は設けられていない。半導体素子８と露出パターン５
ｄ，５ｅとは、それぞれボンディングワイヤ１０ａ，１
０ｂを介して電気的に接続されている。これにより、タ
ンタルコンデンサ６は、半導体素子８に対して並列に接
続されていることになり、電源ノイズを防止することが
できる。
【００１６】絶縁基体２の中央部上には、凹部３を密封
するための蓋部材１１が配置されている。蓋部材１１
は、樹脂等の封止材１２により絶縁基体２に固定されて
いる。蓋部材１１が設けられた側の絶縁基体２の上面２
ａには、多数の概ね円形のメタライズパッド１４が形成
されている。このメタライズパッド１４は、絶縁基体２
内部のメタライズ配線層５に接続されており、またこの
メタライズパッド１４には外部リード端子１３がそれぞ
れ固定されている。
するための蓋部材１１が配置されている。蓋部材１１
は、樹脂等の封止材１２により絶縁基体２に固定されて
いる。蓋部材１１が設けられた側の絶縁基体２の上面２
ａには、多数の概ね円形のメタライズパッド１４が形成
されている。このメタライズパッド１４は、絶縁基体２
内部のメタライズ配線層５に接続されており、またこの
メタライズパッド１４には外部リード端子１３がそれぞ
れ固定されている。
【００１７】次に、上述のパッケージの製造方法を説明
する。タンタルコンデンサ６を製造する際には、まず、
多数個取りするために複数個のタンタル板が外辺でつな
がった原板を用意する。タンタルのインゴットを周知の
圧延加工法により圧延すると、所望の厚みのタンタル原
板が得られる。次に、得られたタンタル原板を研磨して
表面を平滑にする。ここでは、タンタル原板全体が研磨
されてもよいし、タンタル原板の一方の主面のみが研磨
されてもよい。タンタル原板の研磨は、表面のＲａが５
０ｎｍ以下になるように行う。
する。タンタルコンデンサ６を製造する際には、まず、
多数個取りするために複数個のタンタル板が外辺でつな
がった原板を用意する。タンタルのインゴットを周知の
圧延加工法により圧延すると、所望の厚みのタンタル原
板が得られる。次に、得られたタンタル原板を研磨して
表面を平滑にする。ここでは、タンタル原板全体が研磨
されてもよいし、タンタル原板の一方の主面のみが研磨
されてもよい。タンタル原板の研磨は、表面のＲａが５
０ｎｍ以下になるように行う。
【００１８】次に、タンタル原板の一方の主面（この場
合下面）に、Ｔａ2 Ｏ5 膜１６を形成する。ＴＡ2 Ｏ5
膜は、タンタル原板を陽極酸化することにより形成され
る。次に、内側蒸着層１７ａ及び外側蒸着層１７ｂをＴ
ａ2 Ｏ5 膜１６上に形成する。内側蒸着層１７ａ及び外
側蒸着装置１７ｂは、Ｎｉ−Ｃｒを周知の蒸着法により
蒸着して形成する。内側蒸着層１７ａと外側蒸着層１７
ｂとの間の部分には、フォトマスクにより蒸着層が形成
されないようにする。次に、原板の境界にタンタル板１
５側から切断刃（図示せず）で切れ目を入れて、各タン
タルコンデンサ６を切断する。このとき、タンタル板１
５はビッカース硬度Ｈｖが１００〜１１０と柔らかい物
質であるため、切断刃によって押し込まれるようにタン
タル板１５の外辺部が変形し外側連絡タンタル部１５ａ
が形成される。これにより、タンタル板１５は図２で示
すように反対側の外側蒸着層１７ｂと連結される。
合下面）に、Ｔａ2 Ｏ5 膜１６を形成する。ＴＡ2 Ｏ5
膜は、タンタル原板を陽極酸化することにより形成され
る。次に、内側蒸着層１７ａ及び外側蒸着層１７ｂをＴ
ａ2 Ｏ5 膜１６上に形成する。内側蒸着層１７ａ及び外
側蒸着装置１７ｂは、Ｎｉ−Ｃｒを周知の蒸着法により
蒸着して形成する。内側蒸着層１７ａと外側蒸着層１７
ｂとの間の部分には、フォトマスクにより蒸着層が形成
されないようにする。次に、原板の境界にタンタル板１
５側から切断刃（図示せず）で切れ目を入れて、各タン
タルコンデンサ６を切断する。このとき、タンタル板１
５はビッカース硬度Ｈｖが１００〜１１０と柔らかい物
質であるため、切断刃によって押し込まれるようにタン
タル板１５の外辺部が変形し外側連絡タンタル部１５ａ
が形成される。これにより、タンタル板１５は図２で示
すように反対側の外側蒸着層１７ｂと連結される。
【００１９】一方、絶縁基体２は、多数個取りするため
に複数枚の絶縁基体の各外辺が接続した原板を切断して
形成される。この原板は、所定形状のセラミックグリー
ンシートを複数枚重ね合わせて形成される。セラミック
グリーンシート内には、スルーホール４にメタライズ配
線層５用の金属ペーストが注入されており、また必要な
所定の配線パターン５ａが形成されている。上面２ａに
は、メタライズパッド１４用の金属ペーストが塗布され
ている。また、凹部３の底面には、内側パターン５ｂ，
外側パターン５ｃ用の金属ペーストと、セラミックグリ
ーンシートと同質の原料粉末からなる絶縁体１８用アル
ミナセラミックペーストとが塗布されている。このと
き、焼成後に内側パターン５ｂ及び外側パターン５ｃよ
りも５〜１０μｍ程度突出するよう、絶縁体１８用アル
ミナセラミックペーストの厚みが設定される。
に複数枚の絶縁基体の各外辺が接続した原板を切断して
形成される。この原板は、所定形状のセラミックグリー
ンシートを複数枚重ね合わせて形成される。セラミック
グリーンシート内には、スルーホール４にメタライズ配
線層５用の金属ペーストが注入されており、また必要な
所定の配線パターン５ａが形成されている。上面２ａに
は、メタライズパッド１４用の金属ペーストが塗布され
ている。また、凹部３の底面には、内側パターン５ｂ，
外側パターン５ｃ用の金属ペーストと、セラミックグリ
ーンシートと同質の原料粉末からなる絶縁体１８用アル
ミナセラミックペーストとが塗布されている。このと
き、焼成後に内側パターン５ｂ及び外側パターン５ｃよ
りも５〜１０μｍ程度突出するよう、絶縁体１８用アル
ミナセラミックペーストの厚みが設定される。
【００２０】得られた原板の境界に切断刀（図示せず）
で切り目を入れ、焼成した後、切断して絶縁基体を得
る。次に、内側及び外側パターン５ｂ，５ｃの表面にＮ
ｉ−Ａｕの蒸着層２０ａ，２０ｂを形成し、さらにその
上に導電性接着剤７ａ，７ｂを塗布する。ここでは、導
電性接着剤７ａ，７ｂはアルミナからなる絶縁基体２及
び絶縁体１８から弾かれた状態となり、内側パターン５
ｂの上には導電性接着剤７ａが、外側パターン５ｃ上に
は外側導電性接着剤７ｂがそれぞれ配置される。
で切り目を入れ、焼成した後、切断して絶縁基体を得
る。次に、内側及び外側パターン５ｂ，５ｃの表面にＮ
ｉ−Ａｕの蒸着層２０ａ，２０ｂを形成し、さらにその
上に導電性接着剤７ａ，７ｂを塗布する。ここでは、導
電性接着剤７ａ，７ｂはアルミナからなる絶縁基体２及
び絶縁体１８から弾かれた状態となり、内側パターン５
ｂの上には導電性接着剤７ａが、外側パターン５ｃ上に
は外側導電性接着剤７ｂがそれぞれ配置される。
【００２１】この状態から、前述のタンタルコンデンサ
６を凹部３の底面に固定する。このとき、内側蒸着層１
７ａは内側導電性接着剤７ａを介して内側パターン５ｂ
に電気的に接続される。また、外側蒸着層１７ｂは外側
導電性接着剤７ｂを介して外側パターン５ｃに電気的に
接続される。このようにして、タンタルコンデンサ６の
両電極は、タンタルコンデンサ６と絶縁基体２の接合部
分において電気的に接続されたことになる。
６を凹部３の底面に固定する。このとき、内側蒸着層１
７ａは内側導電性接着剤７ａを介して内側パターン５ｂ
に電気的に接続される。また、外側蒸着層１７ｂは外側
導電性接着剤７ｂを介して外側パターン５ｃに電気的に
接続される。このようにして、タンタルコンデンサ６の
両電極は、タンタルコンデンサ６と絶縁基体２の接合部
分において電気的に接続されたことになる。
【００２２】ここでは、以下の数値で示すように、タン
タルの熱膨張率はアルミナの熱膨張率に近似している。 タンタルの熱膨張率 ６．６×１０-6 アルミナの熱膨張率 ６．５×１０-6 このため、タンタルコンデンサ６をアルミナからなる絶
縁基体２に接合した場合、熱膨張率の差により両者の間
に発生する熱応力は小さくなり、タンタルコンデンサ６
が絶縁基体２から剥離しにくい。
タルの熱膨張率はアルミナの熱膨張率に近似している。 タンタルの熱膨張率 ６．６×１０-6 アルミナの熱膨張率 ６．５×１０-6 このため、タンタルコンデンサ６をアルミナからなる絶
縁基体２に接合した場合、熱膨張率の差により両者の間
に発生する熱応力は小さくなり、タンタルコンデンサ６
が絶縁基体２から剥離しにくい。
【００２３】タンタルコンデンサ６上には、半導体素子
８を接着剤９を介して固定する。半導体素子８と露出パ
ターン５ｄ，５ｅとは、それぞれボンディングワイヤ１
０ａ，１０ｂにより電気的に接続される。このボンディ
ングワイヤ１０ａ，１０ｂは短いので、ボンディングワ
イヤが長くなり過ぎてショートし易いという従来の不具
合は生じない。
８を接着剤９を介して固定する。半導体素子８と露出パ
ターン５ｄ，５ｅとは、それぞれボンディングワイヤ１
０ａ，１０ｂにより電気的に接続される。このボンディ
ングワイヤ１０ａ，１０ｂは短いので、ボンディングワ
イヤが長くなり過ぎてショートし易いという従来の不具
合は生じない。
【００２４】以上のように、この実施例では、タンタル
コンデンサ６の両電極は、タンタルコンデンサ６と絶縁
基体２との接合部分において直接にメタライズ配線層５
に接続されており、またタンタルコンデンサ６の両電極
と絶縁基体２とにより囲まれる空間内にアルミナセラミ
ック等を材料とする絶縁体１８が充填されている。これ
により、タンタルコンデンサ６を小型化し、装置全体を
小型化できる。また、タンタルコンデンサ６の上部電極
をボンディングワイヤを使用せずにメタライズ配線層５
に接続できるので、配線部のインダクタンスを小さくで
きる。しかも、パッケージにコンデンサを装着するため
の焼成工程において、雰囲気ガスが封入されなくなり、
それによるコンデンサ６の損傷が防止できる。さらに、
導電性接着剤７ａ，７ｂに加えて、絶縁体１８もタンタ
ルコンデンサ６と絶縁基体２とを接合する媒体になるた
め、タンタルコンデンサ６と絶縁基体２の接合強度が向
上する。 〔他の実施例〕 （ａ） 図４及び図５に示すように、内側パターン５ｂ
と外側パターン５ｃとの間の隙間を内側導電性接着剤７
ａと外側導電性接着剤７ｂとの間の隙間よりも狭く設定
してもよい。これにより、内側パターン５ｂ，外側パタ
ーン５ｃの絶縁基体２への被着をより強固にできる。 （ｂ） 前記実施例においては、絶縁体１８を絶縁基体
２と同質の材料で構成したが、他の材質（例えば、樹脂
やガラス等）で構成してもよい。
コンデンサ６の両電極は、タンタルコンデンサ６と絶縁
基体２との接合部分において直接にメタライズ配線層５
に接続されており、またタンタルコンデンサ６の両電極
と絶縁基体２とにより囲まれる空間内にアルミナセラミ
ック等を材料とする絶縁体１８が充填されている。これ
により、タンタルコンデンサ６を小型化し、装置全体を
小型化できる。また、タンタルコンデンサ６の上部電極
をボンディングワイヤを使用せずにメタライズ配線層５
に接続できるので、配線部のインダクタンスを小さくで
きる。しかも、パッケージにコンデンサを装着するため
の焼成工程において、雰囲気ガスが封入されなくなり、
それによるコンデンサ６の損傷が防止できる。さらに、
導電性接着剤７ａ，７ｂに加えて、絶縁体１８もタンタ
ルコンデンサ６と絶縁基体２とを接合する媒体になるた
め、タンタルコンデンサ６と絶縁基体２の接合強度が向
上する。 〔他の実施例〕 （ａ） 図４及び図５に示すように、内側パターン５ｂ
と外側パターン５ｃとの間の隙間を内側導電性接着剤７
ａと外側導電性接着剤７ｂとの間の隙間よりも狭く設定
してもよい。これにより、内側パターン５ｂ，外側パタ
ーン５ｃの絶縁基体２への被着をより強固にできる。 （ｂ） 前記実施例においては、絶縁体１８を絶縁基体
２と同質の材料で構成したが、他の材質（例えば、樹脂
やガラス等）で構成してもよい。
【００２５】
【考案の効果】本考案に係る半導体素子収納用パッケー
ジでは、容量素子の両電極が、絶縁基体と容量素子との
接合部において配線層と電気的に接続されている。しか
も、容量素子の両電極と絶縁基体とにより囲まれる空間
内に固体絶縁物が充填されている。このため、容量素子
の上部電極にボンディングワイヤ接続用の露出スペース
を設ける必要がなくなり、小型化できる。また、上部電
極をボンディングワイヤによって半導体素子及び配線層
に接続する必要がなくなるので作業性が良くなる。しか
も、焼成工程における雰囲気ガス等の封入が防止でき、
容量素子の損傷は防止できるので性能の安定化が図れ
る。
ジでは、容量素子の両電極が、絶縁基体と容量素子との
接合部において配線層と電気的に接続されている。しか
も、容量素子の両電極と絶縁基体とにより囲まれる空間
内に固体絶縁物が充填されている。このため、容量素子
の上部電極にボンディングワイヤ接続用の露出スペース
を設ける必要がなくなり、小型化できる。また、上部電
極をボンディングワイヤによって半導体素子及び配線層
に接続する必要がなくなるので作業性が良くなる。しか
も、焼成工程における雰囲気ガス等の封入が防止でき、
容量素子の損傷は防止できるので性能の安定化が図れ
る。
【図１】本考案の一実施例としての半導体素子収納用パ
ッケージの縦断面図。
ッケージの縦断面図。
【図２】図１の拡大部分図。
【図３】タンタルコンデンサの底面図。
【図４】別の実施例における図１に相当する図。
【図５】別の実施例における図２に相当する図。
【図６】従来例の図１に相当する図。
１ 半導体素子収納用パッケージ ２ 絶縁基体 ５ａ 配線パターン ５ｂ 内側パターン ５ｃ 外側パターン ６ タンタルコンデンサ １５ タンタル板 １５ａ 外側連絡タンタル部 １６ Ｔａ2Ｏ5膜 １７ａ 内側蒸着層 １７ｂ 外側蒸着層 １８ 絶縁体
Claims (1)
- 【請求項１】少なくとも端部が露出する配線層が形成さ
れた絶縁基体と、前記絶縁基体上に固定されかつ前記配
線層に両電極が電気的に接続された、半導体素子を載せ
て固定するための容量素子とを備えた半導体素子収納用
パッケージにおいて、 前記容量素子の両電極は少なくとも一部が前記絶縁基体
側に配置されており、前記配線層と前記電極とは前記絶
縁基体と前記容量素子との結合部において電気的に接続
されており、前記両電極と前記絶縁基体とにより囲まれ
る空間内には固体絶縁物が充填されていることを特徴と
する半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991088365U JP2574893Y2 (ja) | 1991-10-28 | 1991-10-28 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991088365U JP2574893Y2 (ja) | 1991-10-28 | 1991-10-28 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0538911U JPH0538911U (ja) | 1993-05-25 |
| JP2574893Y2 true JP2574893Y2 (ja) | 1998-06-18 |
Family
ID=13940777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991088365U Expired - Fee Related JP2574893Y2 (ja) | 1991-10-28 | 1991-10-28 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2574893Y2 (ja) |
-
1991
- 1991-10-28 JP JP1991088365U patent/JP2574893Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0538911U (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101110579B (zh) | 表面声波器件及其制造方法 | |
| US20050093121A1 (en) | Chip package and substrate | |
| JP2839092B2 (ja) | 圧電複合部品及びその製造方法 | |
| JP2574893Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2576010Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0321048A (ja) | 半導体素子収納用パッケージ | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP2777016B2 (ja) | 半導体素子収納用パッケージ | |
| JPH03250659A (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP3025379B2 (ja) | 積層コンデンサの製造方法 | |
| JPS5982753A (ja) | 半導体装置用パツケ−ジ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JPH06151656A (ja) | 半導体素子収納用パッケージ | |
| JPH0513066U (ja) | 半導体素子収納用パツケージ | |
| JPH0713229Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3330691B2 (ja) | 集積回路収納容器本体 | |
| JP2908932B2 (ja) | 電子部品収納用パッケージ | |
| JPH0810952Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP3207075B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |